JP3677011B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3677011B2 JP3677011B2 JP2002129282A JP2002129282A JP3677011B2 JP 3677011 B2 JP3677011 B2 JP 3677011B2 JP 2002129282 A JP2002129282 A JP 2002129282A JP 2002129282 A JP2002129282 A JP 2002129282A JP 3677011 B2 JP3677011 B2 JP 3677011B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- shield
- scanning line
- liquid crystal
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
- G02F1/133334—Electromagnetic shields
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に関するものである。
【０００２】
【従来の技術】
アクティブマトリクス型液晶表示装置の表示部は、ソースドライバから画像信号が出力される信号線と、ゲートドライバから走査信号が出力される走査線とが交差する部分に表示素子が形成されている。
ソースドライバは、外部から入力されるデジタル値の画像信号を、画像信号の階調度に対応したアナログ値（電圧値）に変換して、信号線へ出力する。
各表示素子は、上記走査信号によりＯＮ状態（導通状態）となるスイッチング素子と、このスイッチング素子を介して上記画像信号（アナログ値）が書き込まれる表示電極とから構成されている。スイッチング素子は例えば薄膜トランジスタ（ＴＦＴ）などからなる。表示電極は、液晶層を介して対向電極と対向しており、スイッチング素子がオフ状態（非導通状態）となった後、画像信号（階調信号）の電圧に応じた電荷を、液晶層自身の容量性や蓄積容量などによって維持する。
そして表示電極に蓄積される電荷量に対応して、液晶表示装置の表示部の各ドット毎に、表示電極に対応した部分の液晶の配向状態が調整され、各表示素子の表示される階調度が制御される。
【０００３】
【発明が解決しようとする課題】
ところで、ゲートドライバの駆動方法は種々あるが、駆動方法によっては、走査線が、所定のタイミングで、電気的にフローティングの状態となる場合があり、その際に、隣接する走査線から、表示電極を介して、フローティングとなっている走査線へ漏れ込み電位が生じることが問題であった。
例えば、図９は、従来の液晶表示装置の原理を説明する原理説明図であり、図中符号Ｇ１、Ｇ２、Ｇ３は、それぞれ基板（図示せず）上に互いに平行に設けられた第１、第２、第３の走査線を示し、１１は表示電極を示している。第１、第２、第３の走査線Ｇ１、Ｇ２、Ｇ３と表示電極１１との間には絶縁膜１２が介在している。また符号１３はパルス印加手段を示している。なお、この図においては、液晶表示装置の構成要素のうち説明に必要な構成要素のみを示しており、他の構成要素の図示は省略している。
このような構成にあっては、隣接する２つの走査線、例えば第１の走査線Ｇ１と第２の走査線Ｇ２、および第２の走査線Ｇ２と第３の走査線Ｇ３とが、それぞれ表示電極１１を介して容量結合している。このため、第２の走査線Ｇ２が電気的にフローティングとなっている状態で、これに隣接する第１の走査線Ｇ１に信号が入力されて電位が高くなると、第２の走査線Ｇ２に電位の漏れ込みが生じ、本来電位が低い状態にあるべき第２の走査線Ｇ２の電位が上昇してしまう。
そして、このような現象はゲートドライバの誤動作を招き、液晶表示装置における表示不具合を引き起こすおそれがあった。
【０００４】
本発明は前記事情に鑑みてなされたもので、電気的にフローティングとなっている走査線に隣接する走査線から電位の漏れ込みが生じることによって、ゲートドライバが誤動作するのを防止できるようにした液晶表示装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
前記課題を解決するために本発明の液晶表示装置は、対向配置した一対の基板間に液晶が挟持され、前記一対の基板のうち一方の基板上に、複数本の走査線と複数本の信号線とがマトリクス状に設けられるとともに、前記各走査線に沿って各走査線と離間してシールド配線が設けられ、これら走査線と信号線で区画される各領域には、表示電極および該表示電極に接続された薄膜トランジスタが設けられ、前記走査線の少なくとも一部が、絶縁膜を介してシールド電極で覆われており、該シールド電極は、該走査線に印加される電気信号と逆位相のパルスを印加し得る逆位相パルス印加手段と電気的に接続され、前記走査線及びシールド配線が前記表示電極と平面的に重なっており、前記走査線及びシールド配線と前記表示電極との重なり部において、該走査線及びシールド配線と表示電極との間に前記シールド電極が介挿される一方、前記基板上において前記走査線と該走査線から延出形成されたゲート電極と前記シールド配線とが同一層位置に形成され、これらの層上に絶縁膜が形成され、該絶縁膜上の同一層位置に、前記信号線とこの信号線から前記ゲート電極側に延出形成された薄膜トランジスタ用ソース電極とこのソース電極と離間して設けられた薄膜トランジスタ用ドレイン電極と前記シールド電極とが形成され、前記シールド電極は、前記絶縁膜に形成されたコンタクトホールを介してシールド配線に電気的に接続されているものである。
かかる構成によれば、走査線に近接して、逆位相パルス印加手段に接続されたシールド電極が設けられているので、走査線の電気信号（走査信号）をシールド電極の逆位相パルスで相殺できるため、表示電極を介しての漏れ込み電位の影響をなくすことできる。これにより、フローティング走査線の電位変動を防止でき、ゲートドライバの誤動作を防止することができる。
更に、ゲートドライバの誤動作を防止できる効果に加えて、表示電極の面積を縮小させずにシールド電極を設けることができるので、表示電極の面積を大きく確保することができる。特に外光の反射光を利用して表示を行う反射型の液晶表示装置においては、開口率（画素面積／表示電極の面積）を大きくできるので好ましい。
また、上記構成によれば、走査線と表示電極間の容量（Ｃｇｐ）を無くすことができるので、後述するように、表示電極の電圧降下△Ｖｐを低減させることができ、かかる電圧降下に起因して生じるフリッカを抑制することができる。
また、本発明において、前記シールド電極とソース電極とドレイン電極とが前記信号線と同一層に形成されているならば、ゲートドライバの誤動作を防止できる効果に加えて、信号線を形成する工程において、同時にシールド電極とソース電極とドレイン電極を形成することができ、かつ走査線を形成する工程において、同時にシールド配線とゲート電極を形成することができるので、マスクの枚数や工程数を増加させずにシールド配線およびシールド電極を形成することができ、コスト的に好ましい。
【０００７】
本発明において、前記シールド電極と、前記逆位相パルス印加手段との間に、容量が介挿されていることが好ましい。かかる構成によれば、ゲートドライバの誤動作を防止できる効果に加えて、走査線の負荷容量を低減できるので、ゲートドライバの負荷容量を低減でき、ゲートドライバの寿命を向上することができる。
【００１０】
本発明において、マトリックス状に配置された前記複数の信号線と前記複数の走査線により区画される各領域がドット領域とされ、３つのドット領域から画素が構成され、各ドット領域は前記走査線に沿う長辺と前記信号線に沿う短辺からなる長方形状に形成されるとともに、前記各表示電極が各画素内で信号線方向に沿って並ぶ３つのドット領域に渡って長方形状に形成され、該長方形状の表示電極が各画素内に３つ設けられてなる構成を採用することができる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明するが、本発明は以下の実施の形態に限定されるものではない。
図１および図２は本発明の液晶表示装置の第１の実施形態を示したもので、図１は液晶表示装置を構成する下基板の平面図であり、図２は本実施形態における原理を説明するための原理説明図である。原理説明図は、図１中のII−II線に沿って断面視した図に相当するが、液晶表示装置の構成要素のうち説明に必要な構成要素のみを示し、他の構成要素の図示は省略している（以下同様）。
【００１２】
本実施形態の液晶表示装置において、下基板（図示略）上には、複数本の走査線Ｇ１、Ｇ２、Ｇ３…と複数本の信号線４とがマトリクス状に設けられており、これら走査線Ｇ１、Ｇ２、Ｇ３…と信号線４とで区画される各領域には表示電極１１および表示電極１１に接続されたＴＦＴ５が設けられている。
図中符号６はドレイン電極、７は蓄積容量電極、７ａはコモン配線、８はドレイン電極６と表示電極１１とを電気的に接続させるためのコンタクトホールをそれぞれ示し、１０は走査線Ｇ１、Ｇ２、Ｇ３…に連続して設けられたゲート電極、４ａは信号線４に連続して設けられたソース電極をそれぞれ示す。
本実施形態において、走査線Ｇ１、Ｇ２、Ｇ３…は、表示電極１１と平面的に重なる位置に設けられており、走査線Ｇ１、Ｇ２、Ｇ３…と同一層にシールド配線２が、走査線Ｇ１、Ｇ２、Ｇ３…と平行に延在している。
ここで、本実施形態では走査線Ｇ１、Ｇ２、Ｇ３…と信号線４とで区画される領域よりも外側にシールド配線２が設けられており、表示電極１１はシールド配線２と信号線４とで区画された各領域に対応して設けられているので、シールド配線２と信号線４とで区画された領域が１ドットに相当し、以下該領域をドット領域ということもある。
【００１３】
走査線Ｇ１、Ｇ２、Ｇ３…およびシールド配線２を覆うように絶縁膜１２が設けられており、該絶縁膜１２と表示電極１１との間に、各ドット領域内における走査線Ｇ１、Ｇ２、Ｇ３…およびシールド配線２のほぼ全部を覆うようにシールド電極１が設けられている。シールド電極１は信号線４と同一層に設けられている。シールド電極１は、コンタクトホール３によってシールド配線２と電気的に接続されており、シールド配線２は直流電源２１と電気的に接続されている。
各走査線Ｇ１、Ｇ２、Ｇ３…はパルス印加手段１３に電気的に接続されており、各走査線Ｇ１、Ｇ２、Ｇ３…毎に、制御された電気信号が印加されるように構成されている。
【００１４】
かかる構成の下基板は、周知の製法で下基板を製造する際に、走査線Ｇ１、Ｇ２、Ｇ３…を形成する工程において、同じ材料でシールド配線２を形成し、絶縁膜１２を形成した後、信号線４を形成する工程において、同じ材料でシールド電極１を形成することによって得ることができる。
【００１５】
本実施形態によれば、各走査線Ｇ１、Ｇ２、Ｇ３…と表示電極１１との間にシールド電極１が設けられているので、走査線Ｇ１、Ｇ２、Ｇ３…はシールド電極１と容量結合し、表示電極１１とは容量結合しない。しかもシールド電極１はシールド配線２を介して直流電源２１と電気的に接続されているので、走査線Ｇ１、Ｇ２、Ｇ３…の電位が変化してもシールド電極１の電位は一定値に保たれる。したがって、例えば１つの走査線Ｇ２がフローティング状態にあるときに、隣接する走査線Ｇ１で電位が変化しても、それによってフローティング走査線Ｇ２の電位は変動せず、ゲートドライバの誤動作が防止される。
また、本実施形態では、走査線Ｇ１、Ｇ２、Ｇ３…と表示電極１１の間に、シールド電極１が介挿されているので、ドット領域内の表示電極１１を十分に大きく形成することができる。
【００１６】
また、従来の液晶表示装置にあっては、ＴＦＴがオフ状態となるようにゲート電圧Ｖｇを変化させたときに、一対の基板間の液晶層による容量、走査線と表示電極との間の寄生容量（Ｃｇｐ）、およびＴＦＴの寄生容量等の間で電荷の分配が生じることによって、表示電極の電位（Ｖｐ）に動的な電圧降下（△Ｖｐ）が生じることが知られている。そして、表示電極の電位（Ｖｐ）に電圧降下（△Ｖｐ）が生じると、表示電極の電位Ｖp の正と負の電圧振幅に差が生じてしまう。電圧の極性によらず同じ電圧が印加されれば、液晶は同じ透過率特性を有するので、例えば、電圧を印加しない状態で透過率の高いノーマリホワイト型のアクティブマトリクス型液晶表示装置においては、電圧振幅が大きい極性では透過率がより低く、電圧振幅が小さい極性では透過率がより高くなる。このため、透過率に応じた明暗の繰り返しが生じ、これがフリッカとして視認されてしまうことになる。
これに対して、本実施形態では走査線Ｇ１、Ｇ２、Ｇ３…と表示電極１１間に容量結合が生じないので寄生容量（Ｃｇｐ）が無くなる。したがって、表示電極１の電圧降下△Ｖｐを低減させることができ、かかる電圧降下に起因して生じるフッリカを抑制することができる。
【００１７】
図３〜図５は、本実施形態の第１〜第３の変形例をそれぞれ示したものである。
第１および第２の変形例は、上記第１の実施形態において、シールド配線２と直流電源２１との間に容量２２を介挿したものである。図３に示す第１の変形例は、各シールド配線２にそれぞれ対応して複数の容量２２を並列に介挿した例であり、図４に示す第２の変形例は、複数シールド配線２に対して１つの容量２２を介挿した例である。
第１および第２の変形例のいずれにおいても、走査線Ｇ１、Ｇ２、Ｇ３…と容量結合しているシールド電極１と、直流電源との間に、容量２２を介挿したことにより、走査線Ｇ１、Ｇ２、Ｇ３…の負荷容量を低減することができる。
【００１８】
図５に示す第３の変形例は、上記第１の実施形態において、直流電源２１を設けずに逆位相パルス印加手段２３を設けた例である。逆位相パルス印加手段２３は、ある走査線Ｇ２がフローティング状態にあるとき、これに隣接する隣接走査線Ｇ１に印加される電気信号と逆位相のパルスが、該隣接走査線Ｇ１を覆うように設けられたシールド電極１に、シールド配線２を介して印加されるように構成されている。
【００１９】
本例によれば、走査線Ｇ１、Ｇ２、Ｇ３…と表示電極１１との間に介挿されているシールド電極１が、それぞれシールド配線２を介して逆位相パルス印加手段２３に、電気的に接続されている。ある走査線Ｇ２がフローティング状態にあるとき、これに隣接する隣接走査線Ｇ１に電気信号（走査信号）が印加されると、フローティング走査線Ｇ２には表示電極１１を介して電位の漏れ込み（漏れ込み電位）が生じ得るが、隣接走査線Ｇ１に近接するシールド電極１にはシールド配線２を介して、該隣接走査線Ｇ１に印加される電気信号と逆位相のパルスが印加される。したがって、前記漏れ込み電位が、印加された逆位相パルスによって打ち消されるので、表示電極１１を介して、フローティング走査線Ｇ２の電位変動が防止される。
なお、本例においても、前記第１および第２の変形例と同様に、シールド配線２と逆位相パルス印加手段２３との間に容量を介挿させる変形例が可能であり、それによって上記と同様の効果が得られる。
【００２０】
図６は本発明の液晶表示装置の第２の実施形態に係る原理説明図である。
本実施形態が前記第１の実施形態と大きく異なる点は、シールド電極１が表示電極１１と同一層に形成されている点である。
本実施形態において、シールド電極１は、表示電極１１と同一層に形成され、ドット領域内の走査線Ｇ１、Ｇ２、Ｇ３…およびシールド配線２を覆うように設けられている。表示電極１１と走査線Ｇ１、Ｇ２、Ｇ３…は平面的に重なっていない。
またシールド電極１は、コンタクトホール３によってシールド配線２と電気的に接続されており、シールド配線２は直流電源２１と電気的に接続されている。
【００２１】
かかる構成の下基板は、周知の製法によって下基板を製造する際に、走査線Ｇ１、Ｇ２、Ｇ３…を形成する工程において、同じ材料でシールド配線２を形成し、次いで絶縁膜１２、信号線４等を順次形成した後、表示電極１１を形成する工程において、同じ材料でシールド電極１を形成することによって得ることができる。
【００２２】
本実施形態によれば、シールド電極１は、走査線Ｇ１、Ｇ２、Ｇ３…と表示電極１１との間に介在してはいないので、走査線Ｇ１、Ｇ２、Ｇ３…と表示電極１１との間の容量結合を無くすことはできないが、表示電極１１よりもシールド電極１の方が走査線Ｇ１、Ｇ２、Ｇ３…に近接しているので、走査線Ｇ１、Ｇ２、Ｇ３…を始端とする電気力線の大部分はシールド電極１に終端する。
したがって、前記第１の実施形態で得られる作用効果のうち、表示電極１の電圧降下△Ｖｐを低減させてフリッカを抑制するという作用効果は得られないが、それ以外の作用効果は同様に得ることができるうえ、前記第１の実施形態に比べて走査線Ｇ１、Ｇ２、Ｇ３…の負荷容量をより低減させることができるので、ゲートドライバの負荷容量をより低減でき、ゲートドライバの寿命をより向上させることができる。
なお、本実施形態においても、前記第１の実施形態における変形例と同様の変形例が可能である。
【００２３】
図７および図８は、本発明の液晶表示装置の第３の実施形態を示したもので、下基板の平面図である。本実施形態は前記第１の実施形態における電極と配線の平面的なレイアウトを変更したもので、断面構造およびその他の構成は平面構造に合わせて変更しただけでほぼ同様である。図７は３個の画素Ａ１、Ａ２、Ａ３を示している。画素Ａ１、Ａ２、Ａ３は略正方形であり、各画素Ａ１、Ａ２、Ａ３はそれぞれ３個のドット領域Ｂ１、Ｂ２、Ｂ３からなっている。図８は１個のドット領域を拡大して示した図である。
【００２４】
本実施形態の液晶表示装置において、下基板上には、複数本の走査線Ｇ’と複数本の信号線３４とがマトリクス状に設けられており、これら走査線Ｇ’と信号線３４とで区画されたドット領域は走査線Ｇ’に沿う長辺と、信号線３４に沿う短辺からなる長方形に形成されている。それぞれのドット領域内には、走査線Ｇ’および信号線３４に接続されたＴＦＴ３５と、該ＴＦＴ３５に接続されたドレイン電極３６が設けられている。ドレイン電極３６は蓄積容量電極を兼ねている。ドレイン電極３６上には絶縁膜（図示略）が形成され、該絶縁膜上に、表示電極４１が設けられている。表示電極４１は前記絶縁膜に形成されたコンタクトホール３８を介してドレイン電極３６に電気的に接続されている。
ドレイン電極３６は、走査線Ｇ’に沿う方向に延在しており、１個のドット領域内に１つのドレイン電極３６が設けられている。一方、表示電極４１は、信号線３４に沿う方向に延在しており、１個の表示電極４１が３個のドット領域にわたって設けられている。したがって、図８に示す１個のドット領域には、１個の表示電極４１のうちの約１／３の部分が、３つ存在している。そして、１個の表示電極４１は、１個のドレイン電極３６とだけ電気的に接続されており、１個のドレイン電極３６もまた、１個の表示電極４１とだけ、電気的に接続されている。図中符号３７はコモン配線を示す。
【００２５】
また、シールド配線３２が、走査線Ｇ’と平行に延在しており、各ドット領域内における走査線Ｇ’およびシールド配線３２のほぼ全部を覆うようにシールド電極３１が設けられている。シールド配線３２は走査線Ｇ’と同一層に設けられ、シールド電極３１は信号線３４と同一層に設けられている。シールド電極３１は、コンタクトホール３３によってシールド配線３２と電気的に接続されている。シールド配線３２は直流電源（図示せず）と電気的に接続されており、各走査線Ｇ’はパルス印加手段（図示せず）に電気的に接続されている。
【００２６】
【発明の効果】
以上説明したように、本発明の液晶表示装置によれば、走査線に近接して、逆位相パルス印加手段に接続されたシールド電極を設けたことにより、走査線の電気信号（走査信号）をシールド電極の逆位相パルスで相殺できるため、表示電極を介しての漏れ込み電位の影響をなくすことできる。これにより、フローティング走査線の電位変動を防止でき、ゲートドライバの誤動作を防止することができる。
更に、走査線及びシールド配線を表示電極と平面的に重ならせて設け、走査線及びシールド配線と表示電極との重なり部において、走査線及びシールド配線と表示電極との間にシールド電極を介挿することにより、ゲートドライバの誤動作を防止できる効果に加えて、表示電極の面積を縮小させずにシールド電極を設けることができるので、表示電極の面積を大きく確保することができる。特に外光の反射光を利用して表示を行う反射型の液晶表示装置においては、開口率（画素面積／表示電極の面積）を大きくできるので好ましい。
また、上記構成によれば、走査線と表示電極との間にシールド電極を介挿することにより、走査線と表示電極間の容量（Ｃｇｐ）を無くすことができるので、表示電極の電圧降下△Ｖｐを低減させることができ、かかる電圧降下に起因して生じるフリッカを抑制することができる。
また、本発明において、前記シールド電極とソース電極とドレイン電極とが前記信号線と同一層に形成されているならば、ゲートドライバの誤動作を防止できる効果に加えて、信号線を形成する工程において、同時にシールド電極を形成することができ、かつ走査線を形成する工程において、同時にシールド配線を形成することができるので、マスクの枚数や工程数を増加させずにシールド配線およびシールド電極を形成することができ、コスト的に好ましい。
本発明において、シールド電極と、前記逆位相パルス印加手段との間に、容量を介挿している構成によれば、ゲートドライバの誤動作を防止できる効果に加えて、走査線の負荷容量を低減できるので、ゲートドライバの負荷容量を低減でき、ゲートドライバの寿命を向上させることができる。
本発明において、走査線と信号線とによって区画された各領域において走査線およびシールド配線と同一層位置に蓄積容量電極を設け、その上層側に位置する絶縁膜に形成されたコンタクトホールを介して蓄積容量電極を薄膜トランジスタのドレイン電極に接続し、該ドレイン電極を表示電極に接続してなるので、蓄積容量電極を配置することができる。
【図面の簡単な説明】
【図１】 図１は本発明に係る液晶明装置の第１の実施形態を示す平面である。
【図２】 図２は第１の実施形態に係る原理説明図である。
【図３】 図３は第１の実施形態の液晶表示装置の一変形例に係る原理説明図である。
【図４】 図４は第１の実施形態の液晶表示装置の他の変形例に係る原理説明図である。。
【図５】 図５は第１の実施形態の液晶表示装置の他の変形例に係る原理説明図である。
【図６】 図６は本発明に係る液晶明装置の第２の実施形態に係る原理説明図である。
【図７】 図７は本発明に係る液晶明装置の第３の実施形態を示す平面図である。
【図８】 図８は図７の一部を拡大して示した平面図である。
【図９】 図９は従来の液晶表示装置の一例に係る原理説明図である。
【符号の説明】
１，３１ シールド電極
２，３２ シールド配線
３，８，３３，３８ コンタクトホール
４，３４ 信号線
５，３５ 薄膜トランジスタ（ＴＦＴ）
１１，４１ 表示電極
１２ 絶縁膜
２１ 直流電源
２２ 容量
２３ 逆位相パルス印加手段
Ｇ１，Ｇ２，Ｇ３，Ｇ’ 走査線
【発明の属する技術分野】
本発明は、液晶表示装置に関するものである。
【０００２】
【従来の技術】
アクティブマトリクス型液晶表示装置の表示部は、ソースドライバから画像信号が出力される信号線と、ゲートドライバから走査信号が出力される走査線とが交差する部分に表示素子が形成されている。
ソースドライバは、外部から入力されるデジタル値の画像信号を、画像信号の階調度に対応したアナログ値（電圧値）に変換して、信号線へ出力する。
各表示素子は、上記走査信号によりＯＮ状態（導通状態）となるスイッチング素子と、このスイッチング素子を介して上記画像信号（アナログ値）が書き込まれる表示電極とから構成されている。スイッチング素子は例えば薄膜トランジスタ（ＴＦＴ）などからなる。表示電極は、液晶層を介して対向電極と対向しており、スイッチング素子がオフ状態（非導通状態）となった後、画像信号（階調信号）の電圧に応じた電荷を、液晶層自身の容量性や蓄積容量などによって維持する。
そして表示電極に蓄積される電荷量に対応して、液晶表示装置の表示部の各ドット毎に、表示電極に対応した部分の液晶の配向状態が調整され、各表示素子の表示される階調度が制御される。
【０００３】
【発明が解決しようとする課題】
ところで、ゲートドライバの駆動方法は種々あるが、駆動方法によっては、走査線が、所定のタイミングで、電気的にフローティングの状態となる場合があり、その際に、隣接する走査線から、表示電極を介して、フローティングとなっている走査線へ漏れ込み電位が生じることが問題であった。
例えば、図９は、従来の液晶表示装置の原理を説明する原理説明図であり、図中符号Ｇ１、Ｇ２、Ｇ３は、それぞれ基板（図示せず）上に互いに平行に設けられた第１、第２、第３の走査線を示し、１１は表示電極を示している。第１、第２、第３の走査線Ｇ１、Ｇ２、Ｇ３と表示電極１１との間には絶縁膜１２が介在している。また符号１３はパルス印加手段を示している。なお、この図においては、液晶表示装置の構成要素のうち説明に必要な構成要素のみを示しており、他の構成要素の図示は省略している。
このような構成にあっては、隣接する２つの走査線、例えば第１の走査線Ｇ１と第２の走査線Ｇ２、および第２の走査線Ｇ２と第３の走査線Ｇ３とが、それぞれ表示電極１１を介して容量結合している。このため、第２の走査線Ｇ２が電気的にフローティングとなっている状態で、これに隣接する第１の走査線Ｇ１に信号が入力されて電位が高くなると、第２の走査線Ｇ２に電位の漏れ込みが生じ、本来電位が低い状態にあるべき第２の走査線Ｇ２の電位が上昇してしまう。
そして、このような現象はゲートドライバの誤動作を招き、液晶表示装置における表示不具合を引き起こすおそれがあった。
【０００４】
本発明は前記事情に鑑みてなされたもので、電気的にフローティングとなっている走査線に隣接する走査線から電位の漏れ込みが生じることによって、ゲートドライバが誤動作するのを防止できるようにした液晶表示装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
前記課題を解決するために本発明の液晶表示装置は、対向配置した一対の基板間に液晶が挟持され、前記一対の基板のうち一方の基板上に、複数本の走査線と複数本の信号線とがマトリクス状に設けられるとともに、前記各走査線に沿って各走査線と離間してシールド配線が設けられ、これら走査線と信号線で区画される各領域には、表示電極および該表示電極に接続された薄膜トランジスタが設けられ、前記走査線の少なくとも一部が、絶縁膜を介してシールド電極で覆われており、該シールド電極は、該走査線に印加される電気信号と逆位相のパルスを印加し得る逆位相パルス印加手段と電気的に接続され、前記走査線及びシールド配線が前記表示電極と平面的に重なっており、前記走査線及びシールド配線と前記表示電極との重なり部において、該走査線及びシールド配線と表示電極との間に前記シールド電極が介挿される一方、前記基板上において前記走査線と該走査線から延出形成されたゲート電極と前記シールド配線とが同一層位置に形成され、これらの層上に絶縁膜が形成され、該絶縁膜上の同一層位置に、前記信号線とこの信号線から前記ゲート電極側に延出形成された薄膜トランジスタ用ソース電極とこのソース電極と離間して設けられた薄膜トランジスタ用ドレイン電極と前記シールド電極とが形成され、前記シールド電極は、前記絶縁膜に形成されたコンタクトホールを介してシールド配線に電気的に接続されているものである。
かかる構成によれば、走査線に近接して、逆位相パルス印加手段に接続されたシールド電極が設けられているので、走査線の電気信号（走査信号）をシールド電極の逆位相パルスで相殺できるため、表示電極を介しての漏れ込み電位の影響をなくすことできる。これにより、フローティング走査線の電位変動を防止でき、ゲートドライバの誤動作を防止することができる。
更に、ゲートドライバの誤動作を防止できる効果に加えて、表示電極の面積を縮小させずにシールド電極を設けることができるので、表示電極の面積を大きく確保することができる。特に外光の反射光を利用して表示を行う反射型の液晶表示装置においては、開口率（画素面積／表示電極の面積）を大きくできるので好ましい。
また、上記構成によれば、走査線と表示電極間の容量（Ｃｇｐ）を無くすことができるので、後述するように、表示電極の電圧降下△Ｖｐを低減させることができ、かかる電圧降下に起因して生じるフリッカを抑制することができる。
また、本発明において、前記シールド電極とソース電極とドレイン電極とが前記信号線と同一層に形成されているならば、ゲートドライバの誤動作を防止できる効果に加えて、信号線を形成する工程において、同時にシールド電極とソース電極とドレイン電極を形成することができ、かつ走査線を形成する工程において、同時にシールド配線とゲート電極を形成することができるので、マスクの枚数や工程数を増加させずにシールド配線およびシールド電極を形成することができ、コスト的に好ましい。
【０００７】
本発明において、前記シールド電極と、前記逆位相パルス印加手段との間に、容量が介挿されていることが好ましい。かかる構成によれば、ゲートドライバの誤動作を防止できる効果に加えて、走査線の負荷容量を低減できるので、ゲートドライバの負荷容量を低減でき、ゲートドライバの寿命を向上することができる。
【００１０】
本発明において、マトリックス状に配置された前記複数の信号線と前記複数の走査線により区画される各領域がドット領域とされ、３つのドット領域から画素が構成され、各ドット領域は前記走査線に沿う長辺と前記信号線に沿う短辺からなる長方形状に形成されるとともに、前記各表示電極が各画素内で信号線方向に沿って並ぶ３つのドット領域に渡って長方形状に形成され、該長方形状の表示電極が各画素内に３つ設けられてなる構成を採用することができる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明するが、本発明は以下の実施の形態に限定されるものではない。
図１および図２は本発明の液晶表示装置の第１の実施形態を示したもので、図１は液晶表示装置を構成する下基板の平面図であり、図２は本実施形態における原理を説明するための原理説明図である。原理説明図は、図１中のII−II線に沿って断面視した図に相当するが、液晶表示装置の構成要素のうち説明に必要な構成要素のみを示し、他の構成要素の図示は省略している（以下同様）。
【００１２】
本実施形態の液晶表示装置において、下基板（図示略）上には、複数本の走査線Ｇ１、Ｇ２、Ｇ３…と複数本の信号線４とがマトリクス状に設けられており、これら走査線Ｇ１、Ｇ２、Ｇ３…と信号線４とで区画される各領域には表示電極１１および表示電極１１に接続されたＴＦＴ５が設けられている。
図中符号６はドレイン電極、７は蓄積容量電極、７ａはコモン配線、８はドレイン電極６と表示電極１１とを電気的に接続させるためのコンタクトホールをそれぞれ示し、１０は走査線Ｇ１、Ｇ２、Ｇ３…に連続して設けられたゲート電極、４ａは信号線４に連続して設けられたソース電極をそれぞれ示す。
本実施形態において、走査線Ｇ１、Ｇ２、Ｇ３…は、表示電極１１と平面的に重なる位置に設けられており、走査線Ｇ１、Ｇ２、Ｇ３…と同一層にシールド配線２が、走査線Ｇ１、Ｇ２、Ｇ３…と平行に延在している。
ここで、本実施形態では走査線Ｇ１、Ｇ２、Ｇ３…と信号線４とで区画される領域よりも外側にシールド配線２が設けられており、表示電極１１はシールド配線２と信号線４とで区画された各領域に対応して設けられているので、シールド配線２と信号線４とで区画された領域が１ドットに相当し、以下該領域をドット領域ということもある。
【００１３】
走査線Ｇ１、Ｇ２、Ｇ３…およびシールド配線２を覆うように絶縁膜１２が設けられており、該絶縁膜１２と表示電極１１との間に、各ドット領域内における走査線Ｇ１、Ｇ２、Ｇ３…およびシールド配線２のほぼ全部を覆うようにシールド電極１が設けられている。シールド電極１は信号線４と同一層に設けられている。シールド電極１は、コンタクトホール３によってシールド配線２と電気的に接続されており、シールド配線２は直流電源２１と電気的に接続されている。
各走査線Ｇ１、Ｇ２、Ｇ３…はパルス印加手段１３に電気的に接続されており、各走査線Ｇ１、Ｇ２、Ｇ３…毎に、制御された電気信号が印加されるように構成されている。
【００１４】
かかる構成の下基板は、周知の製法で下基板を製造する際に、走査線Ｇ１、Ｇ２、Ｇ３…を形成する工程において、同じ材料でシールド配線２を形成し、絶縁膜１２を形成した後、信号線４を形成する工程において、同じ材料でシールド電極１を形成することによって得ることができる。
【００１５】
本実施形態によれば、各走査線Ｇ１、Ｇ２、Ｇ３…と表示電極１１との間にシールド電極１が設けられているので、走査線Ｇ１、Ｇ２、Ｇ３…はシールド電極１と容量結合し、表示電極１１とは容量結合しない。しかもシールド電極１はシールド配線２を介して直流電源２１と電気的に接続されているので、走査線Ｇ１、Ｇ２、Ｇ３…の電位が変化してもシールド電極１の電位は一定値に保たれる。したがって、例えば１つの走査線Ｇ２がフローティング状態にあるときに、隣接する走査線Ｇ１で電位が変化しても、それによってフローティング走査線Ｇ２の電位は変動せず、ゲートドライバの誤動作が防止される。
また、本実施形態では、走査線Ｇ１、Ｇ２、Ｇ３…と表示電極１１の間に、シールド電極１が介挿されているので、ドット領域内の表示電極１１を十分に大きく形成することができる。
【００１６】
また、従来の液晶表示装置にあっては、ＴＦＴがオフ状態となるようにゲート電圧Ｖｇを変化させたときに、一対の基板間の液晶層による容量、走査線と表示電極との間の寄生容量（Ｃｇｐ）、およびＴＦＴの寄生容量等の間で電荷の分配が生じることによって、表示電極の電位（Ｖｐ）に動的な電圧降下（△Ｖｐ）が生じることが知られている。そして、表示電極の電位（Ｖｐ）に電圧降下（△Ｖｐ）が生じると、表示電極の電位Ｖp の正と負の電圧振幅に差が生じてしまう。電圧の極性によらず同じ電圧が印加されれば、液晶は同じ透過率特性を有するので、例えば、電圧を印加しない状態で透過率の高いノーマリホワイト型のアクティブマトリクス型液晶表示装置においては、電圧振幅が大きい極性では透過率がより低く、電圧振幅が小さい極性では透過率がより高くなる。このため、透過率に応じた明暗の繰り返しが生じ、これがフリッカとして視認されてしまうことになる。
これに対して、本実施形態では走査線Ｇ１、Ｇ２、Ｇ３…と表示電極１１間に容量結合が生じないので寄生容量（Ｃｇｐ）が無くなる。したがって、表示電極１の電圧降下△Ｖｐを低減させることができ、かかる電圧降下に起因して生じるフッリカを抑制することができる。
【００１７】
図３〜図５は、本実施形態の第１〜第３の変形例をそれぞれ示したものである。
第１および第２の変形例は、上記第１の実施形態において、シールド配線２と直流電源２１との間に容量２２を介挿したものである。図３に示す第１の変形例は、各シールド配線２にそれぞれ対応して複数の容量２２を並列に介挿した例であり、図４に示す第２の変形例は、複数シールド配線２に対して１つの容量２２を介挿した例である。
第１および第２の変形例のいずれにおいても、走査線Ｇ１、Ｇ２、Ｇ３…と容量結合しているシールド電極１と、直流電源との間に、容量２２を介挿したことにより、走査線Ｇ１、Ｇ２、Ｇ３…の負荷容量を低減することができる。
【００１８】
図５に示す第３の変形例は、上記第１の実施形態において、直流電源２１を設けずに逆位相パルス印加手段２３を設けた例である。逆位相パルス印加手段２３は、ある走査線Ｇ２がフローティング状態にあるとき、これに隣接する隣接走査線Ｇ１に印加される電気信号と逆位相のパルスが、該隣接走査線Ｇ１を覆うように設けられたシールド電極１に、シールド配線２を介して印加されるように構成されている。
【００１９】
本例によれば、走査線Ｇ１、Ｇ２、Ｇ３…と表示電極１１との間に介挿されているシールド電極１が、それぞれシールド配線２を介して逆位相パルス印加手段２３に、電気的に接続されている。ある走査線Ｇ２がフローティング状態にあるとき、これに隣接する隣接走査線Ｇ１に電気信号（走査信号）が印加されると、フローティング走査線Ｇ２には表示電極１１を介して電位の漏れ込み（漏れ込み電位）が生じ得るが、隣接走査線Ｇ１に近接するシールド電極１にはシールド配線２を介して、該隣接走査線Ｇ１に印加される電気信号と逆位相のパルスが印加される。したがって、前記漏れ込み電位が、印加された逆位相パルスによって打ち消されるので、表示電極１１を介して、フローティング走査線Ｇ２の電位変動が防止される。
なお、本例においても、前記第１および第２の変形例と同様に、シールド配線２と逆位相パルス印加手段２３との間に容量を介挿させる変形例が可能であり、それによって上記と同様の効果が得られる。
【００２０】
図６は本発明の液晶表示装置の第２の実施形態に係る原理説明図である。
本実施形態が前記第１の実施形態と大きく異なる点は、シールド電極１が表示電極１１と同一層に形成されている点である。
本実施形態において、シールド電極１は、表示電極１１と同一層に形成され、ドット領域内の走査線Ｇ１、Ｇ２、Ｇ３…およびシールド配線２を覆うように設けられている。表示電極１１と走査線Ｇ１、Ｇ２、Ｇ３…は平面的に重なっていない。
またシールド電極１は、コンタクトホール３によってシールド配線２と電気的に接続されており、シールド配線２は直流電源２１と電気的に接続されている。
【００２１】
かかる構成の下基板は、周知の製法によって下基板を製造する際に、走査線Ｇ１、Ｇ２、Ｇ３…を形成する工程において、同じ材料でシールド配線２を形成し、次いで絶縁膜１２、信号線４等を順次形成した後、表示電極１１を形成する工程において、同じ材料でシールド電極１を形成することによって得ることができる。
【００２２】
本実施形態によれば、シールド電極１は、走査線Ｇ１、Ｇ２、Ｇ３…と表示電極１１との間に介在してはいないので、走査線Ｇ１、Ｇ２、Ｇ３…と表示電極１１との間の容量結合を無くすことはできないが、表示電極１１よりもシールド電極１の方が走査線Ｇ１、Ｇ２、Ｇ３…に近接しているので、走査線Ｇ１、Ｇ２、Ｇ３…を始端とする電気力線の大部分はシールド電極１に終端する。
したがって、前記第１の実施形態で得られる作用効果のうち、表示電極１の電圧降下△Ｖｐを低減させてフリッカを抑制するという作用効果は得られないが、それ以外の作用効果は同様に得ることができるうえ、前記第１の実施形態に比べて走査線Ｇ１、Ｇ２、Ｇ３…の負荷容量をより低減させることができるので、ゲートドライバの負荷容量をより低減でき、ゲートドライバの寿命をより向上させることができる。
なお、本実施形態においても、前記第１の実施形態における変形例と同様の変形例が可能である。
【００２３】
図７および図８は、本発明の液晶表示装置の第３の実施形態を示したもので、下基板の平面図である。本実施形態は前記第１の実施形態における電極と配線の平面的なレイアウトを変更したもので、断面構造およびその他の構成は平面構造に合わせて変更しただけでほぼ同様である。図７は３個の画素Ａ１、Ａ２、Ａ３を示している。画素Ａ１、Ａ２、Ａ３は略正方形であり、各画素Ａ１、Ａ２、Ａ３はそれぞれ３個のドット領域Ｂ１、Ｂ２、Ｂ３からなっている。図８は１個のドット領域を拡大して示した図である。
【００２４】
本実施形態の液晶表示装置において、下基板上には、複数本の走査線Ｇ’と複数本の信号線３４とがマトリクス状に設けられており、これら走査線Ｇ’と信号線３４とで区画されたドット領域は走査線Ｇ’に沿う長辺と、信号線３４に沿う短辺からなる長方形に形成されている。それぞれのドット領域内には、走査線Ｇ’および信号線３４に接続されたＴＦＴ３５と、該ＴＦＴ３５に接続されたドレイン電極３６が設けられている。ドレイン電極３６は蓄積容量電極を兼ねている。ドレイン電極３６上には絶縁膜（図示略）が形成され、該絶縁膜上に、表示電極４１が設けられている。表示電極４１は前記絶縁膜に形成されたコンタクトホール３８を介してドレイン電極３６に電気的に接続されている。
ドレイン電極３６は、走査線Ｇ’に沿う方向に延在しており、１個のドット領域内に１つのドレイン電極３６が設けられている。一方、表示電極４１は、信号線３４に沿う方向に延在しており、１個の表示電極４１が３個のドット領域にわたって設けられている。したがって、図８に示す１個のドット領域には、１個の表示電極４１のうちの約１／３の部分が、３つ存在している。そして、１個の表示電極４１は、１個のドレイン電極３６とだけ電気的に接続されており、１個のドレイン電極３６もまた、１個の表示電極４１とだけ、電気的に接続されている。図中符号３７はコモン配線を示す。
【００２５】
また、シールド配線３２が、走査線Ｇ’と平行に延在しており、各ドット領域内における走査線Ｇ’およびシールド配線３２のほぼ全部を覆うようにシールド電極３１が設けられている。シールド配線３２は走査線Ｇ’と同一層に設けられ、シールド電極３１は信号線３４と同一層に設けられている。シールド電極３１は、コンタクトホール３３によってシールド配線３２と電気的に接続されている。シールド配線３２は直流電源（図示せず）と電気的に接続されており、各走査線Ｇ’はパルス印加手段（図示せず）に電気的に接続されている。
【００２６】
【発明の効果】
以上説明したように、本発明の液晶表示装置によれば、走査線に近接して、逆位相パルス印加手段に接続されたシールド電極を設けたことにより、走査線の電気信号（走査信号）をシールド電極の逆位相パルスで相殺できるため、表示電極を介しての漏れ込み電位の影響をなくすことできる。これにより、フローティング走査線の電位変動を防止でき、ゲートドライバの誤動作を防止することができる。
更に、走査線及びシールド配線を表示電極と平面的に重ならせて設け、走査線及びシールド配線と表示電極との重なり部において、走査線及びシールド配線と表示電極との間にシールド電極を介挿することにより、ゲートドライバの誤動作を防止できる効果に加えて、表示電極の面積を縮小させずにシールド電極を設けることができるので、表示電極の面積を大きく確保することができる。特に外光の反射光を利用して表示を行う反射型の液晶表示装置においては、開口率（画素面積／表示電極の面積）を大きくできるので好ましい。
また、上記構成によれば、走査線と表示電極との間にシールド電極を介挿することにより、走査線と表示電極間の容量（Ｃｇｐ）を無くすことができるので、表示電極の電圧降下△Ｖｐを低減させることができ、かかる電圧降下に起因して生じるフリッカを抑制することができる。
また、本発明において、前記シールド電極とソース電極とドレイン電極とが前記信号線と同一層に形成されているならば、ゲートドライバの誤動作を防止できる効果に加えて、信号線を形成する工程において、同時にシールド電極を形成することができ、かつ走査線を形成する工程において、同時にシールド配線を形成することができるので、マスクの枚数や工程数を増加させずにシールド配線およびシールド電極を形成することができ、コスト的に好ましい。
本発明において、シールド電極と、前記逆位相パルス印加手段との間に、容量を介挿している構成によれば、ゲートドライバの誤動作を防止できる効果に加えて、走査線の負荷容量を低減できるので、ゲートドライバの負荷容量を低減でき、ゲートドライバの寿命を向上させることができる。
本発明において、走査線と信号線とによって区画された各領域において走査線およびシールド配線と同一層位置に蓄積容量電極を設け、その上層側に位置する絶縁膜に形成されたコンタクトホールを介して蓄積容量電極を薄膜トランジスタのドレイン電極に接続し、該ドレイン電極を表示電極に接続してなるので、蓄積容量電極を配置することができる。
【図面の簡単な説明】
【図１】 図１は本発明に係る液晶明装置の第１の実施形態を示す平面である。
【図２】 図２は第１の実施形態に係る原理説明図である。
【図３】 図３は第１の実施形態の液晶表示装置の一変形例に係る原理説明図である。
【図４】 図４は第１の実施形態の液晶表示装置の他の変形例に係る原理説明図である。。
【図５】 図５は第１の実施形態の液晶表示装置の他の変形例に係る原理説明図である。
【図６】 図６は本発明に係る液晶明装置の第２の実施形態に係る原理説明図である。
【図７】 図７は本発明に係る液晶明装置の第３の実施形態を示す平面図である。
【図８】 図８は図７の一部を拡大して示した平面図である。
【図９】 図９は従来の液晶表示装置の一例に係る原理説明図である。
【符号の説明】
１，３１ シールド電極
２，３２ シールド配線
３，８，３３，３８ コンタクトホール
４，３４ 信号線
５，３５ 薄膜トランジスタ（ＴＦＴ）
１１，４１ 表示電極
１２ 絶縁膜
２１ 直流電源
２２ 容量
２３ 逆位相パルス印加手段
Ｇ１，Ｇ２，Ｇ３，Ｇ’ 走査線
Claims (5)
- 対向配置した一対の基板間に液晶が挟持され、前記一対の基板のうち一方の基板上に、複数本の走査線と複数本の信号線とがマトリクス状に設けられるとともに、前記各走査線に沿って各走査線と離間してシールド配線が設けられ、これら走査線と信号線とで区画される各領域には、表示電極および該表示電極に接続された薄膜トランジスタが設けられ、前記走査線の少なくとも一部が、絶縁膜を介してシールド電極で覆われており、該シールド電極は、該走査線に印加される電気信号と逆位相のパルスを印加し得る逆位相パルス印加手段と電気的に接続され、前記走査線とシールド配線とが前記表示電極と平面的に重なっており、前記走査線及びシールド配線と前記表示電極との重なり部において、該走査線及びシールド配線と表示電極との間に前記シールド電極が介挿される一方、
前記基板上において前記走査線と該走査線から延出形成されたゲート電極と前記シールド配線とが同一層位置に形成され、これらの層上に絶縁膜が形成され、該絶縁膜上の同一層位置に、前記信号線とこの信号線から前記ゲート電極側に延出形成された薄膜トランジスタ用ソース電極とこのソース電極と離間して設けられた薄膜トランジスタ用ドレイン電極と前記シールド電極とが形成され、前記シールド電極は、前記絶縁膜に形成されたコンタクトホールを介してシールド配線に電気的に接続されていることを特徴とする液晶表示装置。 - 前記シールド電極と、前記逆位相パルス印加手段との間に、容量が介挿されていることを特徴とする請求項１に記載の液晶表示装置。
- 前記走査線と前記信号線とによって区画された各領域において前記走査線およびシールド配線と同一層位置に蓄積容量電極が設けられ、該蓄積容量電極がその上層側に位置する絶縁膜に形成されたコンタクトホールを介して前記薄膜トランジスタのドレイン電極に接続され、該ドレイン電極が前記表示電極に接続されてなることを特徴とする請求項１又は２に記載の液晶表示装置。
- マトリックス状に配置された前記複数の信号線と前記複数の走査線により区画される各領域がドット領域とされ、３つのドット領域から画素が構成され、各ドット領域は前記走査線に沿う長辺と前記信号線に沿う短辺からなる長方形状に形成されるとともに、前記各表示電極が各画素内で信号線方向に沿って並ぶ３つのドット領域に渡って長方形状に形成され、該長方形状の表示電極が各画素内に３つ設けられてなることを特徴とする請求項１〜３のいずれかに記載の液晶表示装置。
- 前記シールド電極が前記表示電極と同一層に形成されていることを特徴とする請求項１〜４のいずれかに記載の液晶表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002129282A JP3677011B2 (ja) | 2002-04-30 | 2002-04-30 | 液晶表示装置 |
| TW092108119A TWI231396B (en) | 2002-04-30 | 2003-04-09 | Liquid crystal display device |
| US10/421,120 US20040066474A1 (en) | 2002-04-30 | 2003-04-22 | Liquid crystal display apparatus |
| KR10-2003-0025367A KR20030085477A (ko) | 2002-04-30 | 2003-04-22 | 액정표시장치 |
| CNB031230822A CN1226661C (zh) | 2002-04-30 | 2003-04-30 | 液晶显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002129282A JP3677011B2 (ja) | 2002-04-30 | 2002-04-30 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003322865A JP2003322865A (ja) | 2003-11-14 |
| JP3677011B2 true JP3677011B2 (ja) | 2005-07-27 |
Family
ID=29542764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002129282A Expired - Fee Related JP3677011B2 (ja) | 2002-04-30 | 2002-04-30 | 液晶表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20040066474A1 (ja) |
| JP (1) | JP3677011B2 (ja) |
| KR (1) | KR20030085477A (ja) |
| CN (1) | CN1226661C (ja) |
| TW (1) | TWI231396B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4154598B2 (ja) * | 2003-08-26 | 2008-09-24 | セイコーエプソン株式会社 | 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器 |
| US7894026B2 (en) | 2003-10-01 | 2011-02-22 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and liquid crystal display including light shield |
| JP4361844B2 (ja) * | 2004-07-28 | 2009-11-11 | 富士通株式会社 | 液晶表示装置 |
| KR100752876B1 (ko) * | 2004-11-30 | 2007-08-29 | 가시오게산키 가부시키가이샤 | 수직배향형의 액정표시소자 |
| KR20060073826A (ko) | 2004-12-24 | 2006-06-29 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| JP4826626B2 (ja) * | 2008-12-05 | 2011-11-30 | カシオ計算機株式会社 | 液晶表示素子 |
| WO2010137230A1 (ja) * | 2009-05-25 | 2010-12-02 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 |
| US20110298785A1 (en) * | 2010-06-02 | 2011-12-08 | Apple Inc. | Gate shielding for liquid crystal displays |
| WO2014192762A1 (ja) * | 2013-05-29 | 2014-12-04 | 堺ディスプレイプロダクト株式会社 | 表示装置 |
| JP6431321B2 (ja) * | 2014-09-12 | 2018-11-28 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN106652869B (zh) * | 2016-11-07 | 2020-04-24 | 京东方科技集团股份有限公司 | 用于显示面板的控制电路、驱动方法和显示装置 |
| CN112086470A (zh) * | 2020-09-25 | 2020-12-15 | 天马微电子股份有限公司 | 一种显示面板和显示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5050238A (en) * | 1988-07-12 | 1991-09-17 | Sanyo Electric Co., Ltd. | Shielded front end receiver circuit with IF amplifier on an IC |
| EP0592063A3 (en) * | 1992-09-14 | 1994-07-13 | Toshiba Kk | Active matrix liquid crystal display device |
| JPH10325961A (ja) * | 1994-03-17 | 1998-12-08 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| JP3361049B2 (ja) * | 1998-03-20 | 2003-01-07 | 株式会社東芝 | 液晶表示装置 |
| JP3716132B2 (ja) * | 1999-06-23 | 2005-11-16 | アルプス電気株式会社 | 液晶表示装置 |
| JP3863330B2 (ja) * | 1999-09-28 | 2006-12-27 | 株式会社東芝 | 不揮発性半導体メモリ |
| JP4446577B2 (ja) * | 2000-09-06 | 2010-04-07 | エーユー オプトロニクス コーポレイション | 表示パネル、表示装置 |
| US6833313B2 (en) * | 2001-04-13 | 2004-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device by implanting rare gas ions |
-
2002
- 2002-04-30 JP JP2002129282A patent/JP3677011B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-09 TW TW092108119A patent/TWI231396B/zh not_active IP Right Cessation
- 2003-04-22 US US10/421,120 patent/US20040066474A1/en not_active Abandoned
- 2003-04-22 KR KR10-2003-0025367A patent/KR20030085477A/ko active IP Right Grant
- 2003-04-30 CN CNB031230822A patent/CN1226661C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1460880A (zh) | 2003-12-10 |
| CN1226661C (zh) | 2005-11-09 |
| TWI231396B (en) | 2005-04-21 |
| JP2003322865A (ja) | 2003-11-14 |
| KR20030085477A (ko) | 2003-11-05 |
| TW200402580A (en) | 2004-02-16 |
| US20040066474A1 (en) | 2004-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4241238B2 (ja) | 液晶表示装置 | |
| JP4541421B2 (ja) | 液晶表示装置、テレビジョン受像機 | |
| US7391397B2 (en) | Display device | |
| KR100371757B1 (ko) | 액티브 매트릭스형 액정표시장치 | |
| JP4710953B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US8502931B2 (en) | Liquid crystal display with an increased aperture ratio | |
| KR100759093B1 (ko) | 액정표시장치 | |
| US20140002779A1 (en) | Liquid crystal display device including a light-blocking member | |
| JP3677011B2 (ja) | 液晶表示装置 | |
| KR100379291B1 (ko) | 액정 디스플레이 장치용 박막 트랜지스터 어레이 | |
| JP2003207794A (ja) | アクティブマトリクス型表示装置 | |
| JP3518851B2 (ja) | アクティブマトリクス基板の駆動方法 | |
| JPH09189922A (ja) | アクティブマトリクス基板 | |
| JPH09243999A (ja) | 液晶表示装置 | |
| JP4347366B2 (ja) | アクティブマトリクス型カラー液晶表示装置 | |
| JP3670517B2 (ja) | 液晶表示装置 | |
| KR20040050918A (ko) | 액티브 매트릭스 디스플레이 디바이스 | |
| KR20040032895A (ko) | 능동 매트릭스 디스플레이 디바이스 | |
| JPH04318523A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JP2004294913A (ja) | 液晶表示装置 | |
| JP2698503B2 (ja) | アクティブマトリックス液晶表示装置 | |
| JPH0351819A (ja) | 液晶表示装置 | |
| KR20110076016A (ko) | 액정 표시 패널 및 그 제조 방법 | |
| JP2004361930A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2001033811A (ja) | アクティブマトリクス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050502 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |