JP2003322865A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2003322865A JP2003322865A JP2002129282A JP2002129282A JP2003322865A JP 2003322865 A JP2003322865 A JP 2003322865A JP 2002129282 A JP2002129282 A JP 2002129282A JP 2002129282 A JP2002129282 A JP 2002129282A JP 2003322865 A JP2003322865 A JP 2003322865A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- shield
- scanning line
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133308—Support structures for LCD panels, e.g. frames or bezels
- G02F1/133334—Electromagnetic shields
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136218—Shield electrodes
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】液晶表示装置において、電気的にフローティン
グとなっている走査線に隣接走査線から電位の漏れ込み
が生じることによって、ゲートドライバが誤動作するの
を防止できるようにする。 【解決手段】マトリクス状に設けられた複数本の走査線
Ｇ１，Ｇ２，Ｇ３…と複数本の信号線とで区画された各
領域に、表示電極１１および表示電極１１に接続された
薄膜トランジスタが設けられ、走査線Ｇ１，Ｇ２，Ｇ３
…の少なくとも一部が、絶縁膜１２を介してシールド電
極１で覆われており、シールド電極１は直流電源２１と
電気的に接続されている。
グとなっている走査線に隣接走査線から電位の漏れ込み
が生じることによって、ゲートドライバが誤動作するの
を防止できるようにする。 【解決手段】マトリクス状に設けられた複数本の走査線
Ｇ１，Ｇ２，Ｇ３…と複数本の信号線とで区画された各
領域に、表示電極１１および表示電極１１に接続された
薄膜トランジスタが設けられ、走査線Ｇ１，Ｇ２，Ｇ３
…の少なくとも一部が、絶縁膜１２を介してシールド電
極１で覆われており、シールド電極１は直流電源２１と
電気的に接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に関
するものである。
するものである。
【０００２】
【従来の技術】アクティブマトリクス型液晶表示装置の
表示部は、ソースドライバから画像信号が出力される信
号線と、ゲートドライバから走査信号が出力される走査
線とが交差する部分に表示素子が形成されている。ソー
スドライバは、外部から入力されるデジタル値の画像信
号を、画像信号の階調度に対応したアナログ値（電圧
値）に変換して、信号線へ出力する。各表示素子は、上
記走査信号によりＯＮ状態（導通状態）となるスイッチ
ング素子と、このスイッチング素子を介して上記画像信
号（アナログ値）が書き込まれる表示電極とから構成さ
れている。スイッチング素子は例えば薄膜トランジスタ
（ＴＦＴ）などからなる。表示電極は、液晶層を介して
対向電極と対向しており、スイッチング素子がオフ状態
（非導通状態）となった後、画像信号（階調信号）の電
圧に応じた電荷を、液晶層自身の容量性や蓄積容量など
によって維持する。そして表示電極に蓄積される電荷量
に対応して、液晶表示装置の表示部の各ドット毎に、表
示電極に対応した部分の液晶の配向状態が調整され、各
表示素子の表示される階調度が制御される。
表示部は、ソースドライバから画像信号が出力される信
号線と、ゲートドライバから走査信号が出力される走査
線とが交差する部分に表示素子が形成されている。ソー
スドライバは、外部から入力されるデジタル値の画像信
号を、画像信号の階調度に対応したアナログ値（電圧
値）に変換して、信号線へ出力する。各表示素子は、上
記走査信号によりＯＮ状態（導通状態）となるスイッチ
ング素子と、このスイッチング素子を介して上記画像信
号（アナログ値）が書き込まれる表示電極とから構成さ
れている。スイッチング素子は例えば薄膜トランジスタ
（ＴＦＴ）などからなる。表示電極は、液晶層を介して
対向電極と対向しており、スイッチング素子がオフ状態
（非導通状態）となった後、画像信号（階調信号）の電
圧に応じた電荷を、液晶層自身の容量性や蓄積容量など
によって維持する。そして表示電極に蓄積される電荷量
に対応して、液晶表示装置の表示部の各ドット毎に、表
示電極に対応した部分の液晶の配向状態が調整され、各
表示素子の表示される階調度が制御される。
【０００３】
【発明が解決しようとする課題】ところで、ゲートドラ
イバの駆動方法は種々あるが、駆動方法によっては、走
査線が、所定のタイミングで、電気的にフローティング
の状態となる場合があり、その際に、隣接する走査線か
ら、表示電極を介して、フローティングとなっている走
査線へ漏れ込み電位が生じることが問題であった。例え
ば、図９は、従来の液晶表示装置の原理を説明する原理
説明図であり、図中符号Ｇ１、Ｇ２、Ｇ３は、それぞれ
基板（図示せず）上に互いに平行に設けられた第１、第
２、第３の走査線を示し、１１は表示電極を示してい
る。第１、第２、第３の走査線Ｇ１、Ｇ２、Ｇ３と表示
電極１１との間には絶縁膜１２が介在している。また符
号１３はパルス印加手段を示している。なお、この図に
おいては、液晶表示装置の構成要素のうち説明に必要な
構成要素のみを示しており、他の構成要素の図示は省略
している。このような構成にあっては、隣接する２つの
走査線、例えば第１の走査線Ｇ１と第２の走査線Ｇ２、
および第２の走査線Ｇ２と第３の走査線Ｇ３とが、それ
ぞれ表示電極１１を介して容量結合している。このた
め、第２の走査線Ｇ２が電気的にフローティングとなっ
ている状態で、これに隣接する第１の走査線Ｇ１に信号
が入力されて電位が高くなると、第２の走査線Ｇ２に電
位の漏れ込みが生じ、本来電位が低い状態にあるべき第
２の走査線Ｇ２の電位が上昇してしまう。そして、この
ような現象はゲートドライバの誤動作を招き、液晶表示
装置における表示不具合を引き起こすおそれがあった。
イバの駆動方法は種々あるが、駆動方法によっては、走
査線が、所定のタイミングで、電気的にフローティング
の状態となる場合があり、その際に、隣接する走査線か
ら、表示電極を介して、フローティングとなっている走
査線へ漏れ込み電位が生じることが問題であった。例え
ば、図９は、従来の液晶表示装置の原理を説明する原理
説明図であり、図中符号Ｇ１、Ｇ２、Ｇ３は、それぞれ
基板（図示せず）上に互いに平行に設けられた第１、第
２、第３の走査線を示し、１１は表示電極を示してい
る。第１、第２、第３の走査線Ｇ１、Ｇ２、Ｇ３と表示
電極１１との間には絶縁膜１２が介在している。また符
号１３はパルス印加手段を示している。なお、この図に
おいては、液晶表示装置の構成要素のうち説明に必要な
構成要素のみを示しており、他の構成要素の図示は省略
している。このような構成にあっては、隣接する２つの
走査線、例えば第１の走査線Ｇ１と第２の走査線Ｇ２、
および第２の走査線Ｇ２と第３の走査線Ｇ３とが、それ
ぞれ表示電極１１を介して容量結合している。このた
め、第２の走査線Ｇ２が電気的にフローティングとなっ
ている状態で、これに隣接する第１の走査線Ｇ１に信号
が入力されて電位が高くなると、第２の走査線Ｇ２に電
位の漏れ込みが生じ、本来電位が低い状態にあるべき第
２の走査線Ｇ２の電位が上昇してしまう。そして、この
ような現象はゲートドライバの誤動作を招き、液晶表示
装置における表示不具合を引き起こすおそれがあった。
【０００４】本発明は前記事情に鑑みてなされたもの
で、電気的にフローティングとなっている走査線に隣接
する走査線から電位の漏れ込みが生じることによって、
ゲートドライバが誤動作するのを防止できるようにした
液晶表示装置を提供することを目的とする。
で、電気的にフローティングとなっている走査線に隣接
する走査線から電位の漏れ込みが生じることによって、
ゲートドライバが誤動作するのを防止できるようにした
液晶表示装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】前記課題を解決するため
に本発明の液晶表示装置は、対向配置した一対の基板間
に液晶が挟持され、前記一対の基板のうち一方の基板上
に、複数本の走査線と複数本の信号線とがマトリクス状
に設けられるとともに、これら走査線と信号線で区画さ
れる各領域には表示電極および該表示電極に接続された
薄膜トランジスタが設けられ、前記走査線の少なくとも
一部が、絶縁膜を介してシールド電極で覆われており、
該シールド電極は直流電源と電気的に接続されているこ
とを特徴とする。かかる構成によれば、走査線に近接し
て、直流電源に接続されたシールド電極が設けられてい
るので、フローティング状態にある走査線（以下フロー
ティング走査線ということもある）に隣接する走査線
（以下、隣接走査線ということもある）で電位が変化し
ても、それによってフローティング走査線の電位は変動
せず、ゲートドライバの誤動作が防止される。
に本発明の液晶表示装置は、対向配置した一対の基板間
に液晶が挟持され、前記一対の基板のうち一方の基板上
に、複数本の走査線と複数本の信号線とがマトリクス状
に設けられるとともに、これら走査線と信号線で区画さ
れる各領域には表示電極および該表示電極に接続された
薄膜トランジスタが設けられ、前記走査線の少なくとも
一部が、絶縁膜を介してシールド電極で覆われており、
該シールド電極は直流電源と電気的に接続されているこ
とを特徴とする。かかる構成によれば、走査線に近接し
て、直流電源に接続されたシールド電極が設けられてい
るので、フローティング状態にある走査線（以下フロー
ティング走査線ということもある）に隣接する走査線
（以下、隣接走査線ということもある）で電位が変化し
ても、それによってフローティング走査線の電位は変動
せず、ゲートドライバの誤動作が防止される。
【０００６】または、対向配置した一対の基板間に液晶
が挟持され、前記一対の基板のうち一方の基板上に、複
数本の走査線と複数本の信号線とがマトリクス状に設け
られるとともに、これら走査線と信号線で区画される各
領域には表示電極および該表示電極に接続された薄膜ト
ランジスタが設けられ、前記走査線の少なくとも一部
が、絶縁膜を介してシールド電極で覆われており、該シ
ールド電極は、該走査線に印加される電気信号と逆位相
のパルスを印加し得る逆位相パルス印加手段と電気的に
接続されていることを特徴とする液晶表示装置によって
も、前記課題を解決することができる。かかる構成によ
れば、走査線に近接して、逆位相パルス印加手段に接続
されたシールド電極が設けられているので、走査線の電
気信号（走査信号）をシールド電極の逆位相パルスで相
殺できるため、表示電極を介しての漏れ込み電位の影響
をなくすことできる。これにより、フローティング走査
線の電位変動を防止でき、ゲートドライバの誤動作を防
止することができる。
が挟持され、前記一対の基板のうち一方の基板上に、複
数本の走査線と複数本の信号線とがマトリクス状に設け
られるとともに、これら走査線と信号線で区画される各
領域には表示電極および該表示電極に接続された薄膜ト
ランジスタが設けられ、前記走査線の少なくとも一部
が、絶縁膜を介してシールド電極で覆われており、該シ
ールド電極は、該走査線に印加される電気信号と逆位相
のパルスを印加し得る逆位相パルス印加手段と電気的に
接続されていることを特徴とする液晶表示装置によって
も、前記課題を解決することができる。かかる構成によ
れば、走査線に近接して、逆位相パルス印加手段に接続
されたシールド電極が設けられているので、走査線の電
気信号（走査信号）をシールド電極の逆位相パルスで相
殺できるため、表示電極を介しての漏れ込み電位の影響
をなくすことできる。これにより、フローティング走査
線の電位変動を防止でき、ゲートドライバの誤動作を防
止することができる。
【０００７】本発明において、前記シールド電極と、前
記直流電源または前記逆位相パルス印加手段との間に、
容量が介挿されていることが好ましい。かかる構成によ
れば、ゲートドライバの誤動作を防止できる効果に加え
て、走査線の負荷容量を低減できるので、ゲートドライ
バの負荷容量を低減でき、ゲートドライバの寿命を向上
することができる。
記直流電源または前記逆位相パルス印加手段との間に、
容量が介挿されていることが好ましい。かかる構成によ
れば、ゲートドライバの誤動作を防止できる効果に加え
て、走査線の負荷容量を低減できるので、ゲートドライ
バの負荷容量を低減でき、ゲートドライバの寿命を向上
することができる。
【０００８】本発明において、前記走査線が前記表示電
極と平面的に重なっており、前記走査線と前記表示電極
との重なり部において、該走査線と表示電極との間に前
記シールド電極が介挿されていることが好ましい。かか
る構成によれば、ゲートドライバの誤動作を防止できる
効果に加えて、表示電極の面積を縮小させずにシールド
電極を設けることができるので、表示電極の面積を大き
く確保することができる。特に外光の反射光を利用して
表示を行う反射型の液晶表示装置においては、開口率
（画素面積／表示電極の面積）を大きくできるので好ま
しい。また、上記構成によれば、走査線と表示電極間の
容量（Ｃｇｐ）を無くすことができるので、後述するよ
うに、表示電極の電圧降下△Ｖｐを低減させることがで
き、かかる電圧降下に起因して生じるフリッカを抑制す
ることができる。
極と平面的に重なっており、前記走査線と前記表示電極
との重なり部において、該走査線と表示電極との間に前
記シールド電極が介挿されていることが好ましい。かか
る構成によれば、ゲートドライバの誤動作を防止できる
効果に加えて、表示電極の面積を縮小させずにシールド
電極を設けることができるので、表示電極の面積を大き
く確保することができる。特に外光の反射光を利用して
表示を行う反射型の液晶表示装置においては、開口率
（画素面積／表示電極の面積）を大きくできるので好ま
しい。また、上記構成によれば、走査線と表示電極間の
容量（Ｃｇｐ）を無くすことができるので、後述するよ
うに、表示電極の電圧降下△Ｖｐを低減させることがで
き、かかる電圧降下に起因して生じるフリッカを抑制す
ることができる。
【０００９】また、本発明において、前記シールド電極
は、コンタクトホールを介してシールド配線に電気的に
接続され、該シールド配線は前記直流電源または前記逆
位相パルス印加手段と電気的に接続されており、前記シ
ールド配線が前記走査線と同一層に形成されるととも
に、前記シールド電極が前記信号線と同一層に形成され
ていることが好ましい。かかる構成によれば、ゲートド
ライバの誤動作を防止できる効果に加えて、信号線を形
成する工程において、同時にシールド電極を形成するこ
とができ、かつ走査線を形成する工程において、同時に
シールド配線を形成することができるので、マスクの枚
数や工程数を増加させずにシールド配線およびシールド
電極を形成することができ、コスト的に好ましい。
は、コンタクトホールを介してシールド配線に電気的に
接続され、該シールド配線は前記直流電源または前記逆
位相パルス印加手段と電気的に接続されており、前記シ
ールド配線が前記走査線と同一層に形成されるととも
に、前記シールド電極が前記信号線と同一層に形成され
ていることが好ましい。かかる構成によれば、ゲートド
ライバの誤動作を防止できる効果に加えて、信号線を形
成する工程において、同時にシールド電極を形成するこ
とができ、かつ走査線を形成する工程において、同時に
シールド配線を形成することができるので、マスクの枚
数や工程数を増加させずにシールド配線およびシールド
電極を形成することができ、コスト的に好ましい。
【００１０】または、本発明において、前記シールド電
極は、コンタクトホールを介してシールド配線に電気的
に接続され、該シールド配線は前記直流電源または前記
逆位相パルス印加手段と電気的に接続されており、前記
シールド配線が前記走査線と同一層に形成されるととも
に、前記シールド電極が前記表示電極と同一層に形成さ
れている構成とすることもできる。かかる構成によれ
ば、ゲートドライバの誤動作を防止できる効果に加え
て、表示電極を形成する工程において、同時にシールド
電極を形成することができ、かつ走査線を形成する工程
において、同時にシールド配線を形成することができる
ので、マスクの枚数や工程数を増加させずにシールド配
線およびシールド電極を形成することができ、コスト的
に好ましい。
極は、コンタクトホールを介してシールド配線に電気的
に接続され、該シールド配線は前記直流電源または前記
逆位相パルス印加手段と電気的に接続されており、前記
シールド配線が前記走査線と同一層に形成されるととも
に、前記シールド電極が前記表示電極と同一層に形成さ
れている構成とすることもできる。かかる構成によれ
ば、ゲートドライバの誤動作を防止できる効果に加え
て、表示電極を形成する工程において、同時にシールド
電極を形成することができ、かつ走査線を形成する工程
において、同時にシールド配線を形成することができる
ので、マスクの枚数や工程数を増加させずにシールド配
線およびシールド電極を形成することができ、コスト的
に好ましい。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明するが、本発明は以下の実施の形態に限
定されるものではない。図１および図２は本発明の液晶
表示装置の第１の実施形態を示したもので、図１は液晶
表示装置を構成する下基板の平面図であり、図２は本実
施形態における原理を説明するための原理説明図であ
る。原理説明図は、図１中のII−II線に沿って断面視し
た図に相当するが、液晶表示装置の構成要素のうち説明
に必要な構成要素のみを示し、他の構成要素の図示は省
略している（以下同様）。
を参照して説明するが、本発明は以下の実施の形態に限
定されるものではない。図１および図２は本発明の液晶
表示装置の第１の実施形態を示したもので、図１は液晶
表示装置を構成する下基板の平面図であり、図２は本実
施形態における原理を説明するための原理説明図であ
る。原理説明図は、図１中のII−II線に沿って断面視し
た図に相当するが、液晶表示装置の構成要素のうち説明
に必要な構成要素のみを示し、他の構成要素の図示は省
略している（以下同様）。
【００１２】本実施形態の液晶表示装置において、下基
板（図示略）上には、複数本の走査線Ｇ１、Ｇ２、Ｇ３
…と複数本の信号線４とがマトリクス状に設けられてお
り、これら走査線Ｇ１、Ｇ２、Ｇ３…と信号線４とで区
画される各領域には表示電極１１および表示電極１１に
接続されたＴＦＴ５が設けられている。図中符号６はド
レイン電極、７は蓄積容量電極、７ａはコモン配線、８
はドレイン電極６と表示電極１１とを電気的に接続させ
るためのコンタクトホールをそれぞれ示し、１０は走査
線Ｇ１、Ｇ２、Ｇ３…に連続して設けられたゲート電
極、４ａは信号線４に連続して設けられたソース電極を
それぞれ示す。本実施形態において、走査線Ｇ１、Ｇ
２、Ｇ３…は、表示電極１１と平面的に重なる位置に設
けられており、走査線Ｇ１、Ｇ２、Ｇ３…と同一層にシ
ールド配線２が、走査線Ｇ１、Ｇ２、Ｇ３…と平行に延
在している。ここで、本実施形態では走査線Ｇ１、Ｇ
２、Ｇ３…と信号線４とで区画される領域よりも外側に
シールド配線２が設けられており、表示電極１１はシー
ルド配線２と信号線４とで区画された各領域に対応して
設けられているので、シールド配線２と信号線４とで区
画された領域が１ドットに相当し、以下該領域をドット
領域ということもある。
板（図示略）上には、複数本の走査線Ｇ１、Ｇ２、Ｇ３
…と複数本の信号線４とがマトリクス状に設けられてお
り、これら走査線Ｇ１、Ｇ２、Ｇ３…と信号線４とで区
画される各領域には表示電極１１および表示電極１１に
接続されたＴＦＴ５が設けられている。図中符号６はド
レイン電極、７は蓄積容量電極、７ａはコモン配線、８
はドレイン電極６と表示電極１１とを電気的に接続させ
るためのコンタクトホールをそれぞれ示し、１０は走査
線Ｇ１、Ｇ２、Ｇ３…に連続して設けられたゲート電
極、４ａは信号線４に連続して設けられたソース電極を
それぞれ示す。本実施形態において、走査線Ｇ１、Ｇ
２、Ｇ３…は、表示電極１１と平面的に重なる位置に設
けられており、走査線Ｇ１、Ｇ２、Ｇ３…と同一層にシ
ールド配線２が、走査線Ｇ１、Ｇ２、Ｇ３…と平行に延
在している。ここで、本実施形態では走査線Ｇ１、Ｇ
２、Ｇ３…と信号線４とで区画される領域よりも外側に
シールド配線２が設けられており、表示電極１１はシー
ルド配線２と信号線４とで区画された各領域に対応して
設けられているので、シールド配線２と信号線４とで区
画された領域が１ドットに相当し、以下該領域をドット
領域ということもある。
【００１３】走査線Ｇ１、Ｇ２、Ｇ３…およびシールド
配線２を覆うように絶縁膜１２が設けられており、該絶
縁膜１２と表示電極１１との間に、各ドット領域内にお
ける走査線Ｇ１、Ｇ２、Ｇ３…およびシールド配線２の
ほぼ全部を覆うようにシールド電極１が設けられてい
る。シールド電極１は信号線４と同一層に設けられてい
る。シールド電極１は、コンタクトホール３によってシ
ールド配線２と電気的に接続されており、シールド配線
２は直流電源２１と電気的に接続されている。各走査線
Ｇ１、Ｇ２、Ｇ３…はパルス印加手段１３に電気的に接
続されており、各走査線Ｇ１、Ｇ２、Ｇ３…毎に、制御
された電気信号が印加されるように構成されている。
配線２を覆うように絶縁膜１２が設けられており、該絶
縁膜１２と表示電極１１との間に、各ドット領域内にお
ける走査線Ｇ１、Ｇ２、Ｇ３…およびシールド配線２の
ほぼ全部を覆うようにシールド電極１が設けられてい
る。シールド電極１は信号線４と同一層に設けられてい
る。シールド電極１は、コンタクトホール３によってシ
ールド配線２と電気的に接続されており、シールド配線
２は直流電源２１と電気的に接続されている。各走査線
Ｇ１、Ｇ２、Ｇ３…はパルス印加手段１３に電気的に接
続されており、各走査線Ｇ１、Ｇ２、Ｇ３…毎に、制御
された電気信号が印加されるように構成されている。
【００１４】かかる構成の下基板は、周知の製法で下基
板を製造する際に、走査線Ｇ１、Ｇ２、Ｇ３…を形成す
る工程において、同じ材料でシールド配線２を形成し、
絶縁膜１２を形成した後、信号線４を形成する工程にお
いて、同じ材料でシールド電極１を形成することによっ
て得ることができる。
板を製造する際に、走査線Ｇ１、Ｇ２、Ｇ３…を形成す
る工程において、同じ材料でシールド配線２を形成し、
絶縁膜１２を形成した後、信号線４を形成する工程にお
いて、同じ材料でシールド電極１を形成することによっ
て得ることができる。
【００１５】本実施形態によれば、各走査線Ｇ１、Ｇ
２、Ｇ３…と表示電極１１との間にシールド電極１が設
けられているので、走査線Ｇ１、Ｇ２、Ｇ３…はシール
ド電極１と容量結合し、表示電極１１とは容量結合しな
い。しかもシールド電極１はシールド配線２を介して直
流電源２１と電気的に接続されているので、走査線Ｇ
１、Ｇ２、Ｇ３…の電位が変化してもシールド電極１の
電位は一定値に保たれる。したがって、例えば１つの走
査線Ｇ２がフローティング状態にあるときに、隣接する
走査線Ｇ１で電位が変化しても、それによってフローテ
ィング走査線Ｇ２の電位は変動せず、ゲートドライバの
誤動作が防止される。また、本実施形態では、走査線Ｇ
１、Ｇ２、Ｇ３…と表示電極１１の間に、シールド電極
１が介挿されているので、ドット領域内の表示電極１１
を十分に大きく形成することができる。
２、Ｇ３…と表示電極１１との間にシールド電極１が設
けられているので、走査線Ｇ１、Ｇ２、Ｇ３…はシール
ド電極１と容量結合し、表示電極１１とは容量結合しな
い。しかもシールド電極１はシールド配線２を介して直
流電源２１と電気的に接続されているので、走査線Ｇ
１、Ｇ２、Ｇ３…の電位が変化してもシールド電極１の
電位は一定値に保たれる。したがって、例えば１つの走
査線Ｇ２がフローティング状態にあるときに、隣接する
走査線Ｇ１で電位が変化しても、それによってフローテ
ィング走査線Ｇ２の電位は変動せず、ゲートドライバの
誤動作が防止される。また、本実施形態では、走査線Ｇ
１、Ｇ２、Ｇ３…と表示電極１１の間に、シールド電極
１が介挿されているので、ドット領域内の表示電極１１
を十分に大きく形成することができる。
【００１６】また、従来の液晶表示装置にあっては、Ｔ
ＦＴがオフ状態となるようにゲート電圧Ｖｇを変化させ
たときに、一対の基板間の液晶層による容量、走査線と
表示電極との間の寄生容量（Ｃｇｐ）、およびＴＦＴの
寄生容量等の間で電荷の分配が生じることによって、表
示電極の電位（Ｖｐ）に動的な電圧降下（△Ｖｐ）が生
じることが知られている。そして、表示電極の電位（Ｖ
ｐ）に電圧降下（△Ｖｐ）が生じると、表示電極の電位
Ｖp の正と負の電圧振幅に差が生じてしまう。電圧の極
性によらず同じ電圧が印加されれば、液晶は同じ透過率
特性を有するので、例えば、電圧を印加しない状態で透
過率の高いノーマリホワイト型のアクティブマトリクス
型液晶表示装置においては、電圧振幅が大きい極性では
透過率がより低く、電圧振幅が小さい極性では透過率が
より高くなる。このため、透過率に応じた明暗の繰り返
しが生じ、これがフリッカとして視認されてしまうこと
になる。これに対して、本実施形態では走査線Ｇ１、Ｇ
２、Ｇ３…と表示電極１１間に容量結合が生じないので
寄生容量（Ｃｇｐ）が無くなる。したがって、表示電極
１の電圧降下△Ｖｐを低減させることができ、かかる電
圧降下に起因して生じるフッリカを抑制することができ
る。
ＦＴがオフ状態となるようにゲート電圧Ｖｇを変化させ
たときに、一対の基板間の液晶層による容量、走査線と
表示電極との間の寄生容量（Ｃｇｐ）、およびＴＦＴの
寄生容量等の間で電荷の分配が生じることによって、表
示電極の電位（Ｖｐ）に動的な電圧降下（△Ｖｐ）が生
じることが知られている。そして、表示電極の電位（Ｖ
ｐ）に電圧降下（△Ｖｐ）が生じると、表示電極の電位
Ｖp の正と負の電圧振幅に差が生じてしまう。電圧の極
性によらず同じ電圧が印加されれば、液晶は同じ透過率
特性を有するので、例えば、電圧を印加しない状態で透
過率の高いノーマリホワイト型のアクティブマトリクス
型液晶表示装置においては、電圧振幅が大きい極性では
透過率がより低く、電圧振幅が小さい極性では透過率が
より高くなる。このため、透過率に応じた明暗の繰り返
しが生じ、これがフリッカとして視認されてしまうこと
になる。これに対して、本実施形態では走査線Ｇ１、Ｇ
２、Ｇ３…と表示電極１１間に容量結合が生じないので
寄生容量（Ｃｇｐ）が無くなる。したがって、表示電極
１の電圧降下△Ｖｐを低減させることができ、かかる電
圧降下に起因して生じるフッリカを抑制することができ
る。
【００１７】図３〜図５は、本実施形態の第１〜第３の
変形例をそれぞれ示したものである。第１および第２の
変形例は、上記第１の実施形態において、シールド配線
２と直流電源２１との間に容量２２を介挿したものであ
る。図３に示す第１の変形例は、各シールド配線２にそ
れぞれ対応して複数の容量２２を並列に介挿した例であ
り、図４に示す第２の変形例は、複数シールド配線２に
対して１つの容量２２を介挿した例である。第１および
第２の変形例のいずれにおいても、走査線Ｇ１、Ｇ２、
Ｇ３…と容量結合しているシールド電極１と、直流電源
との間に、容量２２を介挿したことにより、走査線Ｇ
１、Ｇ２、Ｇ３…の負荷容量を低減することができる。
変形例をそれぞれ示したものである。第１および第２の
変形例は、上記第１の実施形態において、シールド配線
２と直流電源２１との間に容量２２を介挿したものであ
る。図３に示す第１の変形例は、各シールド配線２にそ
れぞれ対応して複数の容量２２を並列に介挿した例であ
り、図４に示す第２の変形例は、複数シールド配線２に
対して１つの容量２２を介挿した例である。第１および
第２の変形例のいずれにおいても、走査線Ｇ１、Ｇ２、
Ｇ３…と容量結合しているシールド電極１と、直流電源
との間に、容量２２を介挿したことにより、走査線Ｇ
１、Ｇ２、Ｇ３…の負荷容量を低減することができる。
【００１８】図５に示す第３の変形例は、上記第１の実
施形態において、直流電源２１を設けずに逆位相パルス
印加手段２３を設けた例である。逆位相パルス印加手段
２３は、ある走査線Ｇ２がフローティング状態にあると
き、これに隣接する隣接走査線Ｇ１に印加される電気信
号と逆位相のパルスが、該隣接走査線Ｇ１を覆うように
設けられたシールド電極１に、シールド配線２を介して
印加されるように構成されている。
施形態において、直流電源２１を設けずに逆位相パルス
印加手段２３を設けた例である。逆位相パルス印加手段
２３は、ある走査線Ｇ２がフローティング状態にあると
き、これに隣接する隣接走査線Ｇ１に印加される電気信
号と逆位相のパルスが、該隣接走査線Ｇ１を覆うように
設けられたシールド電極１に、シールド配線２を介して
印加されるように構成されている。
【００１９】本例によれば、走査線Ｇ１、Ｇ２、Ｇ３…
と表示電極１１との間に介挿されているシールド電極１
が、それぞれシールド配線２を介して逆位相パルス印加
手段２３に、電気的に接続されている。ある走査線Ｇ２
がフローティング状態にあるとき、これに隣接する隣接
走査線Ｇ１に電気信号（走査信号）が印加されると、フ
ローティング走査線Ｇ２には表示電極１１を介して電位
の漏れ込み（漏れ込み電位）が生じ得るが、隣接走査線
Ｇ１に近接するシールド電極１にはシールド配線２を介
して、該隣接走査線Ｇ１に印加される電気信号と逆位相
のパルスが印加される。したがって、前記漏れ込み電位
が、印加された逆位相パルスによって打ち消されるの
で、表示電極１１を介して、フローティング走査線Ｇ２
の電位変動が防止される。なお、本例においても、前記
第１および第２の変形例と同様に、シールド配線２と逆
位相パルス印加手段２３との間に容量を介挿させる変形
例が可能であり、それによって上記と同様の効果が得ら
れる。
と表示電極１１との間に介挿されているシールド電極１
が、それぞれシールド配線２を介して逆位相パルス印加
手段２３に、電気的に接続されている。ある走査線Ｇ２
がフローティング状態にあるとき、これに隣接する隣接
走査線Ｇ１に電気信号（走査信号）が印加されると、フ
ローティング走査線Ｇ２には表示電極１１を介して電位
の漏れ込み（漏れ込み電位）が生じ得るが、隣接走査線
Ｇ１に近接するシールド電極１にはシールド配線２を介
して、該隣接走査線Ｇ１に印加される電気信号と逆位相
のパルスが印加される。したがって、前記漏れ込み電位
が、印加された逆位相パルスによって打ち消されるの
で、表示電極１１を介して、フローティング走査線Ｇ２
の電位変動が防止される。なお、本例においても、前記
第１および第２の変形例と同様に、シールド配線２と逆
位相パルス印加手段２３との間に容量を介挿させる変形
例が可能であり、それによって上記と同様の効果が得ら
れる。
【００２０】図６は本発明の液晶表示装置の第２の実施
形態に係る原理説明図である。本実施形態が前記第１の
実施形態と大きく異なる点は、シールド電極１が表示電
極１１と同一層に形成されている点である。本実施形態
において、シールド電極１は、表示電極１１と同一層に
形成され、ドット領域内の走査線Ｇ１、Ｇ２、Ｇ３…お
よびシールド配線２を覆うように設けられている。表示
電極１１と走査線Ｇ１、Ｇ２、Ｇ３…は平面的に重なっ
ていない。またシールド電極１は、コンタクトホール３
によってシールド配線２と電気的に接続されており、シ
ールド配線２は直流電源２１と電気的に接続されてい
る。
形態に係る原理説明図である。本実施形態が前記第１の
実施形態と大きく異なる点は、シールド電極１が表示電
極１１と同一層に形成されている点である。本実施形態
において、シールド電極１は、表示電極１１と同一層に
形成され、ドット領域内の走査線Ｇ１、Ｇ２、Ｇ３…お
よびシールド配線２を覆うように設けられている。表示
電極１１と走査線Ｇ１、Ｇ２、Ｇ３…は平面的に重なっ
ていない。またシールド電極１は、コンタクトホール３
によってシールド配線２と電気的に接続されており、シ
ールド配線２は直流電源２１と電気的に接続されてい
る。
【００２１】かかる構成の下基板は、周知の製法によっ
て下基板を製造する際に、走査線Ｇ１、Ｇ２、Ｇ３…を
形成する工程において、同じ材料でシールド配線２を形
成し、次いで絶縁膜１２、信号線４等を順次形成した
後、表示電極１１を形成する工程において、同じ材料で
シールド電極１を形成することによって得ることができ
る。
て下基板を製造する際に、走査線Ｇ１、Ｇ２、Ｇ３…を
形成する工程において、同じ材料でシールド配線２を形
成し、次いで絶縁膜１２、信号線４等を順次形成した
後、表示電極１１を形成する工程において、同じ材料で
シールド電極１を形成することによって得ることができ
る。
【００２２】本実施形態によれば、シールド電極１は、
走査線Ｇ１、Ｇ２、Ｇ３…と表示電極１１との間に介在
してはいないので、走査線Ｇ１、Ｇ２、Ｇ３…と表示電
極１１との間の容量結合を無くすことはできないが、表
示電極１１よりもシールド電極１の方が走査線Ｇ１、Ｇ
２、Ｇ３…に近接しているので、走査線Ｇ１、Ｇ２、Ｇ
３…を始端とする電気力線の大部分はシールド電極１に
終端する。したがって、前記第１の実施形態で得られる
作用効果のうち、表示電極１の電圧降下△Ｖｐを低減さ
せてフリッカを抑制するという作用効果は得られない
が、それ以外の作用効果は同様に得ることができるう
え、前記第１の実施形態に比べて走査線Ｇ１、Ｇ２、Ｇ
３…の負荷容量をより低減させることができるので、ゲ
ートドライバの負荷容量をより低減でき、ゲートドライ
バの寿命をより向上させることができる。なお、本実施
形態においても、前記第１の実施形態における変形例と
同様の変形例が可能である。
走査線Ｇ１、Ｇ２、Ｇ３…と表示電極１１との間に介在
してはいないので、走査線Ｇ１、Ｇ２、Ｇ３…と表示電
極１１との間の容量結合を無くすことはできないが、表
示電極１１よりもシールド電極１の方が走査線Ｇ１、Ｇ
２、Ｇ３…に近接しているので、走査線Ｇ１、Ｇ２、Ｇ
３…を始端とする電気力線の大部分はシールド電極１に
終端する。したがって、前記第１の実施形態で得られる
作用効果のうち、表示電極１の電圧降下△Ｖｐを低減さ
せてフリッカを抑制するという作用効果は得られない
が、それ以外の作用効果は同様に得ることができるう
え、前記第１の実施形態に比べて走査線Ｇ１、Ｇ２、Ｇ
３…の負荷容量をより低減させることができるので、ゲ
ートドライバの負荷容量をより低減でき、ゲートドライ
バの寿命をより向上させることができる。なお、本実施
形態においても、前記第１の実施形態における変形例と
同様の変形例が可能である。
【００２３】図７および図８は、本発明の液晶表示装置
の第３の実施形態を示したもので、下基板の平面図であ
る。本実施形態は前記第１の実施形態における電極と配
線の平面的なレイアウトを変更したもので、断面構造お
よびその他の構成は平面構造に合わせて変更しただけで
ほぼ同様である。図７は３個の画素Ａ１、Ａ２、Ａ３を
示している。画素Ａ１、Ａ２、Ａ３は略正方形であり、
各画素Ａ１、Ａ２、Ａ３はそれぞれ３個のドット領域Ｂ
１、Ｂ２、Ｂ３からなっている。図８は１個のドット領
域を拡大して示した図である。
の第３の実施形態を示したもので、下基板の平面図であ
る。本実施形態は前記第１の実施形態における電極と配
線の平面的なレイアウトを変更したもので、断面構造お
よびその他の構成は平面構造に合わせて変更しただけで
ほぼ同様である。図７は３個の画素Ａ１、Ａ２、Ａ３を
示している。画素Ａ１、Ａ２、Ａ３は略正方形であり、
各画素Ａ１、Ａ２、Ａ３はそれぞれ３個のドット領域Ｂ
１、Ｂ２、Ｂ３からなっている。図８は１個のドット領
域を拡大して示した図である。
【００２４】本実施形態の液晶表示装置において、下基
板上には、複数本の走査線Ｇ’と複数本の信号線３４と
がマトリクス状に設けられており、これら走査線Ｇ’と
信号線３４とで区画されたドット領域は走査線Ｇ’に沿
う長辺と、信号線３４に沿う短辺からなる長方形に形成
されている。それぞれのドット領域内には、走査線Ｇ’
および信号線３４に接続されたＴＦＴ３５と、該ＴＦＴ
３５に接続されたドレイン電極３６が設けられている。
ドレイン電極３６は蓄積容量電極を兼ねている。ドレイ
ン電極３６上には絶縁膜（図示略）が形成され、該絶縁
膜上に、表示電極４１が設けられている。表示電極４１
は前記絶縁膜に形成されたコンタクトホール３８を介し
てドレイン電極３６に電気的に接続されている。ドレイ
ン電極３６は、走査線Ｇ’に沿う方向に延在しており、
１個のドット領域内に１つのドレイン電極３６が設けら
れている。一方、表示電極４１は、信号線３４に沿う方
向に延在しており、１個の表示電極４１が３個のドット
領域にわたって設けられている。したがって、図８に示
す１個のドット領域には、１個の表示電極４１のうちの
約１／３の部分が、３つ存在している。そして、１個の
表示電極４１は、１個のドレイン電極３６とだけ電気的
に接続されており、１個のドレイン電極３６もまた、１
個の表示電極４１とだけ、電気的に接続されている。図
中符号３７はコモン配線を示す。
板上には、複数本の走査線Ｇ’と複数本の信号線３４と
がマトリクス状に設けられており、これら走査線Ｇ’と
信号線３４とで区画されたドット領域は走査線Ｇ’に沿
う長辺と、信号線３４に沿う短辺からなる長方形に形成
されている。それぞれのドット領域内には、走査線Ｇ’
および信号線３４に接続されたＴＦＴ３５と、該ＴＦＴ
３５に接続されたドレイン電極３６が設けられている。
ドレイン電極３６は蓄積容量電極を兼ねている。ドレイ
ン電極３６上には絶縁膜（図示略）が形成され、該絶縁
膜上に、表示電極４１が設けられている。表示電極４１
は前記絶縁膜に形成されたコンタクトホール３８を介し
てドレイン電極３６に電気的に接続されている。ドレイ
ン電極３６は、走査線Ｇ’に沿う方向に延在しており、
１個のドット領域内に１つのドレイン電極３６が設けら
れている。一方、表示電極４１は、信号線３４に沿う方
向に延在しており、１個の表示電極４１が３個のドット
領域にわたって設けられている。したがって、図８に示
す１個のドット領域には、１個の表示電極４１のうちの
約１／３の部分が、３つ存在している。そして、１個の
表示電極４１は、１個のドレイン電極３６とだけ電気的
に接続されており、１個のドレイン電極３６もまた、１
個の表示電極４１とだけ、電気的に接続されている。図
中符号３７はコモン配線を示す。
【００２５】また、シールド配線３２が、走査線Ｇ’と
平行に延在しており、各ドット領域内における走査線
Ｇ’およびシールド配線３２のほぼ全部を覆うようにシ
ールド電極３１が設けられている。シールド配線３２は
走査線Ｇ’と同一層に設けられ、シールド電極３１は信
号線３４と同一層に設けられている。シールド電極３１
は、コンタクトホール３３によってシールド配線３２と
電気的に接続されている。シールド配線３２は直流電源
（図示せず）と電気的に接続されており、各走査線Ｇ’
はパルス印加手段（図示せず）に電気的に接続されてい
る。
平行に延在しており、各ドット領域内における走査線
Ｇ’およびシールド配線３２のほぼ全部を覆うようにシ
ールド電極３１が設けられている。シールド配線３２は
走査線Ｇ’と同一層に設けられ、シールド電極３１は信
号線３４と同一層に設けられている。シールド電極３１
は、コンタクトホール３３によってシールド配線３２と
電気的に接続されている。シールド配線３２は直流電源
（図示せず）と電気的に接続されており、各走査線Ｇ’
はパルス印加手段（図示せず）に電気的に接続されてい
る。
【００２６】
【発明の効果】以上説明したように、本発明の液晶表示
装置によれば、走査線に近接して、直流電源または逆位
相パルス印加手段に接続されたシールド電極を設けたこ
とにより、フローティング状態にある走査線に隣接する
走査線で電位が変化しても、それによってフローティン
グ状態の走査線の電位は変動せず、これによってゲート
ドライバの誤動作を防止することができる。
装置によれば、走査線に近接して、直流電源または逆位
相パルス印加手段に接続されたシールド電極を設けたこ
とにより、フローティング状態にある走査線に隣接する
走査線で電位が変化しても、それによってフローティン
グ状態の走査線の電位は変動せず、これによってゲート
ドライバの誤動作を防止することができる。
【図１】 図１は本発明に係る液晶明装置の第１の実施
形態を示す平面である。
形態を示す平面である。
【図２】 図２は第１の実施形態に係る原理説明図であ
る。
る。
【図３】 図３は第１の実施形態の液晶表示装置の一変
形例に係る原理説明図である。
形例に係る原理説明図である。
【図４】 図４は第１の実施形態の液晶表示装置の他の
変形例に係る原理説明図である。。
変形例に係る原理説明図である。。
【図５】 図５は第１の実施形態の液晶表示装置の他の
変形例に係る原理説明図である。
変形例に係る原理説明図である。
【図６】 図６は本発明に係る液晶明装置の第２の実施
形態に係る原理説明図である。
形態に係る原理説明図である。
【図７】 図７は本発明に係る液晶明装置の第３の実施
形態を示す平面図である。
形態を示す平面図である。
【図８】 図８は図７の一部を拡大して示した平面図で
ある。
ある。
【図９】 図９は従来の液晶表示装置の一例に係る原理
説明図である。
説明図である。
１，３１ シールド電極
２，３２ シールド配線
３，８，３３，３８ コンタクトホール
４，３４ 信号線
５，３５ 薄膜トランジスタ（ＴＦＴ）
１１，４１ 表示電極
１２ 絶縁膜
２１ 直流電源
２２ 容量
２３ 逆位相パルス印加手段
Ｇ１，Ｇ２，Ｇ３，Ｇ’ 走査線
Claims (6)
- 【請求項１】 対向配置した一対の基板間に液晶が挟持
され、前記一対の基板のうち一方の基板上に、複数本の
走査線と複数本の信号線とがマトリクス状に設けられる
とともに、これら走査線と信号線で区画される各領域に
は表示電極および該表示電極に接続された薄膜トランジ
スタが設けられ、前記走査線の少なくとも一部が、絶縁
膜を介してシールド電極で覆われており、該シールド電
極は直流電源と電気的に接続されていることを特徴とす
る液晶表示装置。 - 【請求項２】 対向配置した一対の基板間に液晶が挟持
され、前記一対の基板のうち一方の基板上に、複数本の
走査線と複数本の信号線とがマトリクス状に設けられる
とともに、これら走査線と信号線で区画される各領域に
は表示電極および該表示電極に接続された薄膜トランジ
スタが設けられ、 前記走査線の少なくとも一部が、絶縁膜を介してシール
ド電極で覆われており、該シールド電極は、該走査線に
印加される電気信号と逆位相のパルスを印加し得る逆位
相パルス印加手段と電気的に接続されていることを特徴
とする液晶表示装置。 - 【請求項３】前記シールド電極と、前記直流電源または
前記逆位相パルス印加手段との間に、容量が介挿されて
いることを特徴とする請求項１または２のいずれかに記
載の液晶表示装置。 - 【請求項４】前記走査線が前記表示電極と平面的に重な
っており、前記走査線と前記表示電極との重なり部にお
いて、該走査線と表示電極との間に前記シールド電極が
介挿されていることを特徴とする請求項１または２のい
ずれかに記載の液晶表示装置。 - 【請求項５】前記シールド電極は、コンタクトホールを
介してシールド配線に電気的に接続され、該シールド配
線は前記直流電源または前記逆位相パルス印加手段と電
気的に接続されており、 前記シールド配線が前記走査線と同一層に形成されると
ともに、前記シールド電極が前記信号線と同一層に形成
されていることを特徴とする請求項１または２のいずれ
かに記載の液晶表示装置。 - 【請求項６】前記シールド電極は、コンタクトホールを
介してシールド配線に電気的に接続され、該シールド配
線は前記直流電源または前記逆位相パルス印加手段と電
気的に接続されており、 前記シールド配線が前記走査線と同一層に形成されると
ともに、前記シールド電極が前記表示電極と同一層に形
成されていることを特徴とする請求項１または２のいず
れかに記載の液晶表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002129282A JP3677011B2 (ja) | 2002-04-30 | 2002-04-30 | 液晶表示装置 |
| TW092108119A TWI231396B (en) | 2002-04-30 | 2003-04-09 | Liquid crystal display device |
| US10/421,120 US20040066474A1 (en) | 2002-04-30 | 2003-04-22 | Liquid crystal display apparatus |
| KR10-2003-0025367A KR20030085477A (ko) | 2002-04-30 | 2003-04-22 | 액정표시장치 |
| CNB031230822A CN1226661C (zh) | 2002-04-30 | 2003-04-30 | 液晶显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002129282A JP3677011B2 (ja) | 2002-04-30 | 2002-04-30 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003322865A true JP2003322865A (ja) | 2003-11-14 |
| JP3677011B2 JP3677011B2 (ja) | 2005-07-27 |
Family
ID=29542764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002129282A Expired - Fee Related JP3677011B2 (ja) | 2002-04-30 | 2002-04-30 | 液晶表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20040066474A1 (ja) |
| JP (1) | JP3677011B2 (ja) |
| KR (1) | KR20030085477A (ja) |
| CN (1) | CN1226661C (ja) |
| TW (1) | TWI231396B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005134889A (ja) * | 2003-10-01 | 2005-05-26 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 |
| JP2010134294A (ja) * | 2008-12-05 | 2010-06-17 | Casio Computer Co Ltd | 液晶表示素子 |
| WO2010137230A1 (ja) * | 2009-05-25 | 2010-12-02 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 |
| JP2013530416A (ja) * | 2010-06-02 | 2013-07-25 | アップル インコーポレイテッド | 液晶ディスプレイのためのゲート遮蔽 |
| WO2014192762A1 (ja) * | 2013-05-29 | 2014-12-04 | 堺ディスプレイプロダクト株式会社 | 表示装置 |
| JP2016057592A (ja) * | 2014-09-12 | 2016-04-21 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4154598B2 (ja) * | 2003-08-26 | 2008-09-24 | セイコーエプソン株式会社 | 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器 |
| JP4361844B2 (ja) * | 2004-07-28 | 2009-11-11 | 富士通株式会社 | 液晶表示装置 |
| KR100752876B1 (ko) * | 2004-11-30 | 2007-08-29 | 가시오게산키 가부시키가이샤 | 수직배향형의 액정표시소자 |
| KR20060073826A (ko) | 2004-12-24 | 2006-06-29 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| CN106652869B (zh) * | 2016-11-07 | 2020-04-24 | 京东方科技集团股份有限公司 | 用于显示面板的控制电路、驱动方法和显示装置 |
| CN112086470A (zh) * | 2020-09-25 | 2020-12-15 | 天马微电子股份有限公司 | 一种显示面板和显示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5050238A (en) * | 1988-07-12 | 1991-09-17 | Sanyo Electric Co., Ltd. | Shielded front end receiver circuit with IF amplifier on an IC |
| EP0592063A3 (en) * | 1992-09-14 | 1994-07-13 | Toshiba Kk | Active matrix liquid crystal display device |
| JPH10325961A (ja) * | 1994-03-17 | 1998-12-08 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| JP3361049B2 (ja) * | 1998-03-20 | 2003-01-07 | 株式会社東芝 | 液晶表示装置 |
| JP3716132B2 (ja) * | 1999-06-23 | 2005-11-16 | アルプス電気株式会社 | 液晶表示装置 |
| JP3863330B2 (ja) * | 1999-09-28 | 2006-12-27 | 株式会社東芝 | 不揮発性半導体メモリ |
| JP4446577B2 (ja) * | 2000-09-06 | 2010-04-07 | エーユー オプトロニクス コーポレイション | 表示パネル、表示装置 |
| US6833313B2 (en) * | 2001-04-13 | 2004-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device by implanting rare gas ions |
-
2002
- 2002-04-30 JP JP2002129282A patent/JP3677011B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-09 TW TW092108119A patent/TWI231396B/zh not_active IP Right Cessation
- 2003-04-22 KR KR10-2003-0025367A patent/KR20030085477A/ko active IP Right Grant
- 2003-04-22 US US10/421,120 patent/US20040066474A1/en not_active Abandoned
- 2003-04-30 CN CNB031230822A patent/CN1226661C/zh not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005134889A (ja) * | 2003-10-01 | 2005-05-26 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 |
| US7894026B2 (en) | 2003-10-01 | 2011-02-22 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and liquid crystal display including light shield |
| JP2010134294A (ja) * | 2008-12-05 | 2010-06-17 | Casio Computer Co Ltd | 液晶表示素子 |
| KR101109228B1 (ko) * | 2008-12-05 | 2012-01-30 | 가시오게산키 가부시키가이샤 | 액정표시소자 |
| US8384867B2 (en) | 2008-12-05 | 2013-02-26 | Casio Computer Co., Ltd. | Liquid crystal display device |
| WO2010137230A1 (ja) * | 2009-05-25 | 2010-12-02 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 |
| US8665202B2 (en) | 2009-05-25 | 2014-03-04 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display device, and television receiver |
| JP2013530416A (ja) * | 2010-06-02 | 2013-07-25 | アップル インコーポレイテッド | 液晶ディスプレイのためのゲート遮蔽 |
| WO2014192762A1 (ja) * | 2013-05-29 | 2014-12-04 | 堺ディスプレイプロダクト株式会社 | 表示装置 |
| JP2016057592A (ja) * | 2014-09-12 | 2016-04-21 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030085477A (ko) | 2003-11-05 |
| TW200402580A (en) | 2004-02-16 |
| US20040066474A1 (en) | 2004-04-08 |
| JP3677011B2 (ja) | 2005-07-27 |
| CN1460880A (zh) | 2003-12-10 |
| TWI231396B (en) | 2005-04-21 |
| CN1226661C (zh) | 2005-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4541421B2 (ja) | 液晶表示装置、テレビジョン受像機 | |
| JP4932823B2 (ja) | アクティブマトリクス基板、表示装置及びテレビジョン受像機 | |
| US8810757B2 (en) | Liquid crystal display device including a light-blocking member | |
| KR100371757B1 (ko) | 액티브 매트릭스형 액정표시장치 | |
| JP4710953B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JP2010160493A (ja) | アクティブマトリクス基板、液晶表示装置、テレビジョン受像機 | |
| JPWO2008078438A1 (ja) | 液晶パネル、液晶表示装置、およびテレビジョン装置 | |
| JP3677011B2 (ja) | 液晶表示装置 | |
| JPH07311390A (ja) | 液晶表示装置 | |
| KR100531388B1 (ko) | 표시 장치 | |
| US7567324B2 (en) | Liquid crystal display device and fabrication method thereof | |
| KR100379291B1 (ko) | 액정 디스플레이 장치용 박막 트랜지스터 어레이 | |
| JP2003207794A (ja) | アクティブマトリクス型表示装置 | |
| KR100516091B1 (ko) | 표시 장치 | |
| JP3251490B2 (ja) | 液晶表示装置 | |
| US7173681B2 (en) | Two pixel electrodes interposing the signal line extending into without extending beyond the recess on the protection film caused by the contact hole | |
| JP3518851B2 (ja) | アクティブマトリクス基板の駆動方法 | |
| JPH09189922A (ja) | アクティブマトリクス基板 | |
| JP4347366B2 (ja) | アクティブマトリクス型カラー液晶表示装置 | |
| KR20040050918A (ko) | 액티브 매트릭스 디스플레이 디바이스 | |
| KR101227133B1 (ko) | 수평 전계 인가형 액정 표시 패널 | |
| JP2010091904A (ja) | 液晶表示装置 | |
| JPH04358127A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JP2004294913A (ja) | 液晶表示装置 | |
| US11347122B2 (en) | Display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050502 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |