KR101109228B1 - 액정표시소자 - Google Patents

액정표시소자 Download PDF

Info

Publication number
KR101109228B1
KR101109228B1 KR1020090114875A KR20090114875A KR101109228B1 KR 101109228 B1 KR101109228 B1 KR 101109228B1 KR 1020090114875 A KR1020090114875 A KR 1020090114875A KR 20090114875 A KR20090114875 A KR 20090114875A KR 101109228 B1 KR101109228 B1 KR 101109228B1
Authority
KR
South Korea
Prior art keywords
electrode
pixel electrode
shielding
liquid crystal
storage capacitor
Prior art date
Application number
KR1020090114875A
Other languages
English (en)
Other versions
KR20100065099A (ko
Inventor
히로미츠 이시이
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20100065099A publication Critical patent/KR20100065099A/ko
Application granted granted Critical
Publication of KR101109228B1 publication Critical patent/KR101109228B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

미리 정한 방향으로 연신하도록 제 1 도전층으로서 배치된 게이트선과, 상기 게이트선에 게이트전극이 접속된 박막 트랜지스터와, 상기 제 1 도전층보다도 액정층 측에 제 2 도전층으로서 배치된 제 1 화소전극과, 상기 게이트선의 배치영역과 상기 제 1 화소전극의 배치영역 사이의 영역에, 상기 제 1 도전층보다도 액정층 측의 도전층으로서 배치된 차폐전극과, 상기 차폐전극에 대해서 적어도 일부가 겹치도록 또한 상기 차폐전극보다도 상기 제 1 도전층 측에 배치되고, 상기 박막 트랜지스터의 소스전극과 상기 제 1 화소전극을 접속하는 접속부와, 상기 액정층을 통하여 상기 제 1 화소전극에 대해서 대향하며, 상기 차폐전극과 동일한 전위로 설정되는 공통전극을 구비한 액정표시소자.
액정표시소자, 게이트선, 박막 트랜지스터, 화소전극, 차폐전극, 공통전극, 도전층

Description

액정표시소자{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시소자에 관한 것이다.
액정표시소자에서는 간격을 두고 대향하는 한 쌍의 기판 중 한쪽의 기판에는, 매트릭스형상으로 배열된 복수의 화소전극과, 이들 복수의 화소전극에 각각 대응해서 설치되어 접속되는 복수의 박막 트랜지스터와, 각각이 대응하는 박막 트랜지스터에 게이트신호, 데이터신호를 공급하는 복수의 게이트선 및 복수의 신호선이 형성되어 있다. 또, 다른 쪽의 기판에는, 복수의 화소전극에 대해서 공통으로 대향하는 공통전극(대향전극)이 형성되어 있다. 그리고, 이 한 쌍의 기판 사이에 액정이 봉입되어 있다. 또한, 한 쌍의 기판의 각각의 대향면에는, 액정분자의 초기 배향상태를 규정하는 배향막이 설치되어 있다. 그리고, 액정표시소자에서는, 화소마다 화소전극을 통하여 액정층에 전압이 인가되는 것으로 액정의 배향상태가 변화한다.
특히, 일본국 특개2008-83389호 공보에 개시되어 있는 수직배향형의 액정표시소자에서는, 액정층에 전압이 인가되어 있지 않을 때에 기판에 대해서 수직으로 배향하는 액정분자가 액정층에 전압이 인가되었을 때에 안정적으로 배향 변화하도 록 한쪽의 기판에 돌기를 설치하고 있다. 이와 같이, 한쪽의 기판에 돌기를 설치한 수직배향형의 액정표시소자에서는, 액정층에 전압을 인가했을 때에는 액정분자가 돌기를 중심으로 해서 방사상으로 배향한다.
그러나, 예를 들면, 화소전극의 근방에는 박막 트랜지스터가 배치되어 있기 때문에, 박막 트랜지스터에 있어서의 게이트전극이나 이 게이트전극에 접속되는 게이트선에 의해 발생하는 전계가 화소전극영역에서 발생하는 전계에도 영향을 미친다. 즉, 화소전극의 주위에 부분적으로 다른 전위의 개소가 존재하면, 이 개소에서의 전계의 발생상황이 다른 개소와 다르고, 이와 같은 경우에는, 방사상으로 배향해야 할 액정분자의 배향상태에 일그러짐이 발생한다.
예를 들면, 도 9에 나타내는 바와 같이, 박막 트랜지스터(100)에 접속되어 있는 화소전극(101) 위의 액정분자(102)는 게이트전극(100a)에 의한 전계의 영향을 받아 도면의 화살표로 나타내는 방향으로 끌어당겨지고, 액정배향의 중심이 돌기 (103)는 아니고, 게이트전극(100a) 가까이로 된다. 이와 같이, 방사상 배향에 일그러짐이 발생하면, 방위마다 시각범위가 다르고, 시야각 성능이 저하된다고 하는 문제가 발생한다.
또, 액정표시소자의 표면 등으로부터 외압이 가해짐으로써 일시적으로 셀 갭이 변화하고, 이에 동반하여 방사상 배향의 중심위치가 돌기의 배치위치로부터 벗어난 것 같은 경우에, 화소전극의 주위에서의 전계의 발생상황이 다른 개소가 존재하면, 몇 개의 화소에서는 방사상 배향의 중심위치가 돌기의 배치위치로 되돌아오는 것은 아니고, 전계의 발생상황이 다른 개소, 예를 들면, 박막 트랜지스터의 게이트전극에 가까운 위치로 트랩되며, 이미 방사상 배향과는 다른 배향상태로 변이 하여 버린다고 하는 문제가 있었다. 즉, 비교적 약한 힘에서의 면 누름이라 하더라도 화소 사이에서 배향상태에 흐트러짐이 발생하고, 표시 품위를 저하시켜 버린다고 하는 문제가 있었다.
그래서, 본 발명에서는 화소전극의 주위의 전위를 비교적 동일하게 함으로써, 표시품위를 저하시키기 어렵게 할 수 있는 액정표시소자를 제공하는 것을 목적으로 한다
본 발명의 하나의 관점에 따른 액정표시소자는, 제 1 도전층으로서 미리 정한 방향으로 연장하도록 배치된 게이트선과, 상기 제 1 도전층으로서 배치된 제 1 보조용량전극과, 상기 게이트선에 게이트전극이 접속되고, 반도체층에 형성되는 채널의 채널 폭방향이 상기 게이트선의 연장하는 방향과 평행하게 배치된 박막 트랜지스터와, 상기 제 1 도전층보다 액정층에 가깝고, 상기 제 1 도전층에 대해 절연층을 통해 제 2 도전층으로서 배치된 제 1 화소전극과, 상기 제 2 도전층으로서, 상기 게이트선의 배치영역과 상기 제 1 화소전극의 배치영역 사이 영역에 적어도 일부가 배치된 차폐전극과, 상기 제 1 도전층과 상기 제 2 도전층의 사이의 층으로서, 상기 차폐전극에 대해 적어도 일부가 평면상으로 보아 겹치도록 배치되고, 상기 박막 트랜지스터의 소스전극과 상기 제 1 화소전극을 전기적으로 접속하는 접속부와, 상기 액정층을 통해 상기 제 1 화소전극에 대향하고, 상기 차폐전극과 동일한 전위로 설정되는 공통전극을 구비하고, 상기 제 1 보조용량전극은 적어도 일부가 상기 제 1 화소전극과 평면상으로 보아 겹치고, 또한 상기 제 1 화소전극의 주위를 둘러싸도록 배치되며, 상기 차폐전극과 동일한 전위로 설정되고, 상기 제 1 보조용량전극과 상기 접속부는 평면상으로 보아 겹치는 영역을 갖고, 상기 차폐전극은 상기 제 1 화소전극에 접촉하지 않고, 상기 제 1 보조용량전극과 상기 접속부의 겹치는 영역을 덮도록, 상기 게이트선의 연장하는 방향에 평행하고, 또한 상기 박막 트랜지스터의 상기 채널 폭방향에 평행하게 배치되어 있는 것을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
삭제
본 발명의 다른 관점에 의한 액정표시소자는, 제 1 도전층으로서 미리 정한 방향으로 연장하도록 배치된 게이트선과, 상기 제 1 도전층으로서 상기 게이트선을 사이에 두고 서로 다른 방향으로 배치된 제 1 보조용량전극 및 제 2 보조용량전극과, 상기 게이트선에 게이트전극이 접속되고, 반도체층에 형성되는 채널의 채널 폭방향이 상기 게이트선의 연장하는 방향과 평행하게 배치된 박막 트랜지스터와, 상기 제 1 도전층보다 액정층에 가깝고, 상기 제 1 도전층에 대해 절연층을 통해 제 2 도전층으로서 배치되는 동시에, 상기 게이트선을 사이에 두고 서로 다른 방향으로 배치된 제 1 화소전극 및 제 2 화소전극과, 상기 제 2 도전층으로서, 상기 게이트선의 배치영역과 상기 제 1 화소전극의 배치영역 사이 영역에 적어도 일부가 배치된 차폐전극과, 상기 제 1 도전층과 상기 제 2 도전층 사이의 층으로서, 상기 차폐전극에 대해 적어도 일부가 평면상으로 보아 겹치도록 배치되고, 상기 박막 트랜지스터의 소스전극과 상기 제 1 화소전극을 전기적으로 접속하는 접속부와, 상기 액정층을 통해 상기 제 1 화소전극 및 상기 제 2 화소전극에 대향하도록 배치되고, 상기 차폐전극과 동일한 전위로 설정되는 공통전극을 구비하고, 상기 제 1 보조용량전극은 적어도 일부가 상기 제 1 화소전극과 평면상으로 보아 겹치고, 또한 상기 제 1 화소전극의 주위를 둘러싸도록 배치되며, 상기 차폐전극과 동일한 전위로 설정되고, 상기 제 2 보조용량전극은 적어도 일부가 상기 제 2 화소전극과 평면상으로 보아 겹치고, 또한 상기 제 2 화소전극의 주위를 둘러싸도록 배치되며, 상기 차폐전극과 동일한 전위로 설정되고, 상기 차폐전극은 상기 제 1 도전층과 상기 제 2 도전층 사이에 배치된 상기 절연층에 설치된 콘택트홀을 통해 상기 제 2 보조용량전극에 접속되고, 상기 제 1 보조용량전극과 상기 접속부는 평면상으로 보아 겹치는 영역을 갖고, 상기 차폐전극은 상기 제1 화소전극에 접촉하지 않고, 상기 제 1 보조용량전극과 상기 접속부의 겹치는 영역을 덮도록 상기 게이트선의 연장하는 방향에 평행하고, 또한 상기 박막 트랜지스터의 상기 채널 폭방향에 평행하게 배치되어 있는 것을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명의 표시소자에 따르면, 화소전극의 주위의 전위를 비교적 동일하게 함으로써, 표시 품위를 저하시키기 어렵게 할 수 있다.
본 발명의 그 밖의 목적 및 이점은 하기에 기술되는데, 그 일부는 설명으로 부터 자명하게 되고, 또 일부는 발명의 실시에 의해서 명백하게 될 것이다. 본 발명의 목적 및 이점은 하기에 명시된 기구 및 조합에 의해서 실현 또한 획득될 수 있다.
[제 1 실시형태]
도 1은 본 발명의 제 1 실시형태에 관련되는 액정표시소자(1)의 평면도, 도 2는 도 1에 있어서의 Ⅱ-Ⅱ선을 따르는 단면도이다. 제 1 실시형태에 관련되는 액정표시소자(1)는 액티브 매트릭스 액정표시소자이다. TFT기판(10)과 대향기판(20)이 미리 소정의 간격을 두고 대향해서 설치되어 있다. TFT기판(10)과 대향기판 (20)의 사이에는 액정이 봉입됨으로써 액정층(30)이 형성되어 있다.
TFT기판(10)은 투명기판(11)과, 투명기판면 내에 매트릭스형상으로 배치하도록 설치된 복수의 화소전극(12)과, 복수의 화소전극(12)의 각각에 대응하도록 설치되고, 각각 대응하는 화소전극(12)에 접속하는 복수의 박막 트랜지스터(TFT: Thin Film Transistor, 13)와, 이들 복수의 박막 트랜지스터(13)의 각각에 게이트신호 또는 데이터신호를 공급하도록 행방향, 열방향에 각각 설치되는 복수의 게이트선 (14) 및 복수의 신호선(15)과, 복수의 화소전극(12)의 각각에 대해서 설치되는 복수의 보조용량전극(16)과, 복수의 화소전극(12)의 각각에 대응해서 설치되어 그 화소전극(12)에 접속하는 박막 트랜지스터(13)의 게이트전극(13a)과 해당 화소전극 (12)의 사이에 설치되는 복수의 차폐전극(17)과, TFT기판(10)의 표면에 설치되는 배향막(도시하지 않음)을 포함하고 있다.
한편, 대향기판(20)은 투명기판(21)과, 투명기판(21) 면에 설치되는 컬러필터(22)와, 이 컬러필터(22) 위에 설치되는 공통전극(대향전극, 23)과, 공통전극 (23) 위에 적어도 화소전극(12)마다 대응해서 설치되는 복수의 돌기(24)와, 대향기판(20)의 표면 즉 공통전극(23) 및 복수의 돌기(24) 위에 설치되는 배향막(도시하지 않음)을 포함하고 있다.
또한, 액정표시소자(1)는 복수의 표시화소에 의해서 화상을 표시하고, 이 표시화소 1개에 대해서 상기의 화소전극이 1개 할당되어 있다. 즉, 표시화소가 매트릭스형상으로 배열되어 있다.
TFT기판(10)의 구성에 대해 상세하게 설명한다.
유리기판 등의 투명기판(11) 위에 복수개의 게이트선(14)이 열방향으로 간격을 두고 나란히 배치되고, 각각의 게이트선(14)은 행방향으로 연신하도록 배치 설치되어 있다. 각 게이트선(14)에는 화소영역마다 선 폭이 굵어지도록 장출부(張出部, 14a)가 설치되고, 게이트전극(13a)을 구성하고 있다. 도 1에 나타내는 형태에서는, 장출부(14a)는 열방향으로 서로 이웃하는 보조용량전극(16) 측으로 장출하고 있다.
투명기판(11)의 면 위에는 서로 이웃하는 게이트선(14, 14)끼리의 사이에서 프레임 형상을 이루는 보조용량전극(16)이 설치되고, 행방향으로 나열하는 보조용량전극(16, 16)끼리가 보조용량선(16a)으로 접속되며, 액정표시영역 외부까지 연장하도록 설치되어 있다. 상세하게는, 보조용량전극(16)은 상변부(16b), 하변부 (16c), 좌변부(16d) 및 우변부(16e)로 프레임 형상으로 형성되어 있고, 행방향의 화소영역마다의 보조용량전극(16) 중 상변부(16b)끼리를 보조용량선(16a)이 접속되어 액정표시영역 외부까지 연장하고 있다. 보조용량선(16a)에는 액정표시영역 외부에 접속부(도시하지 않음)가 설치되고, 공통전극(23)과 같은 전압이 인가된다. 도 1에 나타내는 바와 같이, 보조용량전극(16) 중 상변부(16b)는 열방향으로 서로 이웃하는 게이트선 측으로 장출하는 장출부(16f)를 갖는다. 여기에서, 게이트선 (14)에 있어서의 장출부(14a)와 보조용량전극(16)에 있어서의 장출부(16f)는, 행방향의 좌우 어느 쪽인가에서 서로 간섭하지 않도록, 도 1에 나타내는 바와 같이, 장출부(14a)는 왼쪽 가까이에 설치되고, 장출부(16f)는 오른쪽 가까이에 설치된다. 도 1에 나타내는 경우에서는 보조용량전극(16) 및 보조용량선(16a)과 게이트선(14)은 투명기판 (11)의 상면에 설치되기 때문에, 동일한 금속, 예를 들면 Cr 등으로 형성할 수 있다. 즉, 보조용량전극(16) 및 보조용량선(16a)과 게이트선(14)은 최하층의 도전층으로서 일괄 형성되어 있다.
투명기판(11), 게이트선(14), 보조용량선(16a) 및 보조용량전극(16)을 덮어서 제 1 절연층(18)이 형성되어 있다.
제 1 절연층(18) 위에는 복수의 신호선(15)이 행방향으로 간격을 두고 나란히 설치되며, 각각의 신호선(15)은 열방향으로 연신하도록 배치 설치되어 있다.
서로 이웃하는 게이트선(14, 14) 및 신호선(15, 15)으로 둘러싸이는 각 영역은 1개의 화소영역을 구성하고, 화소영역마다 박막 트랜지스터(13)가 설치된다. 즉, 각 화소영역의 소정위치, 도 1에 나타내는 예에서는 하측의 게이트선(14)의 일부가 게이트전극(13a)이 되고, 제 1 절연층(18) 중 이 게이트전극(13a)을 덮는 부 분이 게이트절연막(13b)이 되며, 이 게이트절연막(13b)을 덮도록 반도체층(13c)이 설치되고, 게이트전극(13a)의 영역에서 반도체층(13c) 면에 에칭스토퍼층(13d)이 설치되며, 이 에칭스토퍼층(13d) 면을 일부분 덮도록 열방향에 대향해서 연장하는 한 쌍의 오믹콘택트층(13e, 13f)과, 이 한 쌍의 오믹콘택트층(13e, 13f)을 부분적으로 각각 덮도록 드레인전극(13g) 및 소스전극(13h)이 설치된다.
여기에서, 반도체층(13c), 한 쌍의 오믹콘택트층(13e, 13f), 소스전극(13h)은 후술하는 바와 같이 화소전극(12)에 콘택트홀(19a)을 통하여 접속하기 때문에, 도 2에 나타내는 바와 같이, 대좌부(13i)로서 화소전극(12)의 하부까지 부분적으로 연장하고, 접속부(13j)가 한쪽의 오믹콘택트층(13f)을 부분적으로 덮는 부위와 대좌부(13i)를 접속하고 있다. 이 접속부(13j)는 화소영역 내에서 좌우의 신호선 (15, 15) 근방까지 좌우로 연장하고 있다.
박막 트랜지스터(13)의 반도체층(13c), 에칭스토퍼층(13d), 한 쌍의 오믹콘택트층(13e, 13f), 드레인전극(13g) 및 소스전극(13h)의 적층구조는 제 1 절연층 (18) 면 위에 형성되고, 상기의 신호선(15)도 제 1 절연층(18) 면 위에 형성되기 때문에, 신호선(15)도 반도체층(13c), 한 쌍의 오믹콘택트층(13e, 13f), 드레인전극(13g) 및 소스전극(13h)의 각층의 적층구조를 가지며, 박막 트랜지스터(13)의 프로세스와 동시에 형성된다.
신호선(15), 제 1 절연층(18) 및 각 화소영역의 박막 트랜지스터(13) 위에 제 2 절연층(19)이 형성되어 있다.
제 2 절연층(19)에는 각각의 화소영역 내에서 소스전극(13h) 위에 콘택트홀 (19a)이 형성되어 있다. 제 2 절연층(19)의 상면에는 각각의 화소영역마다 화소전극(12)이 설치되어 있다. 복수의 화소전극(12)은 각각의 화소영역 내에서 콘택트홀(19a)을 통하여 소스전극(13h)과 접속되어 있다. 화소전극(12)의 외측 둘레가장자리(12a)가 보조용량전극(16)의 내측 둘레가장자리(16g)보다 외측에 있으며, 화소영역 내에서 화소전극(12)과 보조용량전극(16)은 겹쳐져 있다. 도 1에 있어서 해칭으로 나타내는 부분은, 화소전극(12)의 외측 둘레가장자리(12a)와 보조용량전극 (16)의 내측 둘레가장자리(16g)의 사이, 즉 서로 겹치는 부분을 모식적으로 나타내는 것이다. 이 중첩에 의해 보조용량(Cs)이 형성된다.
제 1 실시형태에서는, 또한 화소영역마다, 화소전극(12)에 박막 트랜지스터 (13)의 소스전극(13h) 및 반도체층(13c)을 통하여 접속되는 게이트전극(13a)의 일부를 구성하는 게이트선(14)과 화소전극(12)의 사이를 전기적으로 차폐하는 차폐전극(17)이 제 2 절연층(19)의 상면에 설치되어 있다. 즉, 화소전극(12)과 차폐전극 (17)은 최상층의 도전층으로서 일괄 형성되어 있다.
차폐전극(17)은, 그 게이트선(14)에 평행을 따라서 형성되는 직선부(17a)와, 이 직선부(17a)로부터 서로 이웃하는 화소영역으로 장출하는 장출부(17b)로 대략 L자 형상을 이루고 있다. 직선부(17a)의 행방향의 길이는, 화소영역마다의 소스전극(13h)의 행방향 폭보다 길다. 달리 표현하면, 차폐전극(17)의 직선부(17a)는, 각 화소전극(12)에 있어서의 게이트전극(13a)의 긴쪽 방향, 즉 게이트선의 연신방향으로 평행한 변의 길이(L2)를 가져도 좋다. 이 길이(L2)는 각 화소전극(12)의 가로방향(도면의 좌우방향)의 변의 길이이기도 하다. 또, 각 차폐전극(17)은, 각 화소전극(12)의 좌변부(12b)와 해당 좌변부(12b)에 서로 대향하는 우변부(12c)와 각각 중첩하는 각 보조용량전극(16)의 좌변부(16d) 및 우변부(16e) 사이로 건너지르는 길이를 갖는 것이기도 하다. 즉, 각 차폐전극(17)은 도 1에 나타내는 거리 (L1)보다도 길다. 차폐전극(17)에 있어서의 장출부(17b)는, 동일한 화소영역 내의 게이트선(14)을 타고넘어 장출하고, 열방향으로 서로 이웃하는 화소영역에 있어서의 보조용량전극(16)의 장출부(16f)의 위에 이르고 있다. 제 1 절연층(18) 및 제 2 절연층(19) 중 보조용량전극(16)의 장출부(16f)의 영역에는 콘택트홀(19b)이 형성되어 있으며, 차폐전극(17)의 장출부(17b)가 콘택트홀(19b)을 통하여 열방향에서 서로 이웃하는 화소영역 내의 보조용량전극(16)에 있어서의 장출부(16f)와 접속되어 있다. 이와 같이, 차폐전극(17)은 게이트선(14)의 위쪽을 타고넘어 열방향으로 연장 설치되고, 열방향에 인접하는 화소영역에 콘택트홀(19b)을 통하여 열방향에 인접하는 화소영역 내의 보조용량전극(16)에 접속되어 있다.
화소전극(12)과 차폐전극(17)은 어느 것이나 제 2 절연층(19) 위에 형성되어 있기 때문에, ITO 등의 투명전극금속으로, 동시에 형성하는 것이 프로세스상 바람직한데, 특별히 화소전극(12)과 차폐전극(17)은 동일한 층일 필요는 없으며, 단면구조에 있어서, 차폐전극(17)보다 상층에 화소전극(12)이 설치되고, 차폐전극(17)보다 아래 쪽에 박막 트랜지스터(13)의 적층구조체가 설치되어도 좋다.
어느 것으로 해도 차폐전극(17)은, 화소전극(12)과 소스전극(13h)을 접속하는 도전층으로서의 접속부(13j)보다도 액정층(30) 측에 형성되어 있으면 좋다. 이와 같이 구성하면, 화소전극(12)의 주위를 보조용량전극(16)과 차폐전극(17)에 의 해 완전하게 둘러쌀 수 있으며, 또한, 이 둘러싸는 각 영역에 있어서 가장 액정층 (30) 측에 배치되는 도전층을, 보조용량전극(16) 또는 차폐전극(17)으로 할 수 있다. 즉, 보조용량전극(16) 또는 차폐전극(17)에 부여되는 전위로, 액정층(30)에 있어서의 화소전극(12)에 대응한 영역을 포위할 수 있다.
복수의 화소전극(12), 복수의 차폐전극(17) 및 제 2 절연층(19) 위에는 수직배향막(도시하지 않음)이 설치되어 있다.
대향기판(20), 특히 CF기판의 구조에 대해 설명한다.
투명기판(21) 면에는 RGB의 각 컬러필터(22)가 설치되고, 컬러필터(22) 위에 공통전극(23)이 형성되어 있다. 공통전극(23)에는 화소영역마다 공통전극(23)을 마주보는 화소전극(12)의 중앙부, 즉 대각선의 교점 근방에, 수지로 이루어지는 돌기(24)가 형성되어 있다. 복수의 돌기(24) 및 공통전극(23)에는 수직배향막(도시하지 않음)이 형성되어 있다.
이 액정표시소자(1)에 있어서는, 도시를 생략하는데, TFT기판(10)의 하측에 편광판이 설치되고, 대향기판(20)의 상측에 편광판이 설치되며, 양편광판의 투과축은 서로 직교하고 있다. TFT기판(10)의 액정표시영역 외부까지 연장 설치된 보조용량선 (16a)의 접속부와 대향기판(20)에 있어서의 공통전극(23)은 접속되어 있으며, 보조용량선(16a)과 공통전극(23)에 COM(공통)전위가 인가된다. 또한, 보조용량선(16a)과 공통전극(23)은 직접적으로 접속되는 것으로 한정하는 것은 아니며, 보조용량선 (16a)과 공통전극(23)이, 각각, 다른 도체로를 통하여 COM(공통)전위를 출력하는 전원공급회로에 접속되어 있어도 좋다.
즉, 액정표시소자(1)는 적어도,
미리 정한 방향으로 연신하도록 제 1 도전층으로서 배치된 게이트선(14)과,
상기 게이트선(14)에 게이트전극(13a)이 접속된 박막 트랜지스터(13)와,
상기 제 1 도전층보다도 액정층(30) 측에 제 2 도전층으로서 배치된 화소전극(12)과,
상기 게이트선(14)의 배치영역과 상기 화소전극(12)의 배치영역 사이의 영역에, 상기 제 1 도전층보다도 액정층 측의 도전층으로서 배치된 차폐전극(17)과,
상기 차폐전극(17)에 대해서 적어도 일부가 겹치도록 또한 상기 차폐전극 (17)보다도 상기 제 1 도전층 측에 배치되고, 상기 박막 트랜지스터(13)의 소스전극(13h)과 상기 화소전극(12)을 접속하는 접속부(13j)와,
상기 액정층(30)을 통하여 상기 화소전극(12)에 대해서 대향하며, 상기 차폐전극(17)과 동일한 전위로 설정되는 공통전극(23)과,
상기 제 1 도전층으로서 배치되고, 상기 차폐전극과 동일한 전위로 설정되는 보조용량전극을 구비하고 있다.
액정표시소자(1)에 있어서의 차폐전극(17)의 역할에 대해 설명한다.
도 3은 도 2에 나타내는 단면구조에 있어서 공통전극(23)과 화소전극(12)의 사이에 전위차가 발생하고 있지 않은 경우의 액정분자(31)의 거동을 모식적으로 나타내는 도면이며, 도 4는 도 2에 나타내는 단면구조에 있어서 공통전극(23)과 화소전극(12)의 사이에 전위차가 발생하고 있는 경우의 액정분자(31)의 거동을 모식적으로 나타내는 도면이다. 도 5는 공통전극(23)과 화소전극(12)의 사이에 전위차가 발생하고 있는 경우의 액정분자(31)의 거동을 모식적으로 나타내는 평면도이다.
액정표시소자(1)에 있어서, 공통전극(23)과 화소전극(12)의 사이에 전위차가 발생하고 있지 않은 경우, 즉 흑색표시의 경우, 도 3에 나타내는 바와 같이, 1개의 화소영역 내에서는, 화소전극(12)의 위 가장자리부와 좌우의 각 가장자리부의 외측에는, 제 1 절연층(18) 및 제 2 절연층(19)을 통하여 보조용량전극(16)이 부분적으로 장출하고 있으며, 이 보조용량전극(16)이 공통전극(23)과 외부에서 접속되어 있는 것으로부터, 이 차폐전극(17)은 공통전극(23)과 같은 전위이다. 또한, 화소전극(12)의 상측(도 3에서는 우측)의 차폐전극(17)은, 콘택트홀(19b)을 통하여 보조용량전극(16)과 접속하고 있으며, 또한 보조용량전극(16)이 공통전극(23)과 외부에서 접속되어 있는 것으로부터, 이 차폐전극(17)은 공통전극(23)의 전위와 같다.
한편, 화소전극(12)의 하측(도 3에서는 좌측)에는 차폐전극(17)이 설치되고, 이 차폐전극(17)은 서로 이웃하는 화소영역까지 장출하여 콘택트홀(19b)을 통하여 보조용량전극(16)과 접속하고 있기 때문에, 이 차폐전극(17)은 공통전극(23)과 같은 전위이며, 또한, 화소전극(12)의 아래 가장자리부는 제 2 절연층(19)을 통하여 접속하고 있는 소스전극(13h)과 똑같이, 공통전극(23)과 동전위이다.
따라서, 화소전극(12)의 전체 둘레가장자리부와 공통전극(23)의 사이에 있는 액정분자(31)는, 배향막에 대해서 수직으로 서도록 배향하고 있다. 공통전극(23) 측의 돌기(24) 주변에서는, 액정분자(31)가 돌기(24) 위의 배향막의 면에 직교하도록 배향한다. 따라서, 1개의 화소영역 내의 액정분자(31)가 돌기(24)를 중심축으로 하여 대칭이 되고, 배향중심위치가 안정된다.
또한, 게이트전극(13a)에 전압이 인가되면, 게이트전극(13a)과 차폐전극(17)의 사이에 전위차가 발생하여 점선으로 도시하는 바와 같이 전계(전기력선)가 발생한다. 따라서, 게이트전극(13a)의 영역에 있는 액정분자(31)는 전기력선에 직교하도록 쓰려져 액정분자(31)가 흐트러진다. 그러나, 이 영역에 있는 액정분자(31)는, 박막 트랜지스터의 소자특성을 유지하기 위해, 도시하지 않는 차광막이 대향기판 측에 설치되기 때문에, 액정분자(31)에 의한 배향의 영향은 표시품질에 영향을 주지 않는다.
다른 한편, 액정표시소자(1)에 있어서, 공통전극(23)과 화소전극(12)의 사이에 전위차가 발생하고 있는 경우, 즉 백색표시의 경우, 1개의 화소영역 내에 있어서, 화소전극(12)은 공통전극(23)에 대해 전위차를 가지면, 화소전극(12)의 상측(도 4에서는 우측)의 차폐전극(17), 화소전극(12)의 하측(도 4에서는 좌측)의 차폐전극(17) 및 공통전극(23)의 사이에 각각 전위차가 있는 것으로 되며, 도 4에 점선으로 나타내는 바와 같이 전계(전기력선)가 발생한다. 따라서, 이 발생하는 전계에 교차하는 방향으로 액정분자(31)가 배향한다. 그러나, 화소전극(12)의 상측(도 4에서는 우측)의 차폐전극(17)과 공통전극(23)은 같은 전위이며, 화소전극(12)의 하측(도 4에서는 좌측)의 차폐전극(17)과 공통전극(23)은 같은 전위이고, 또한 화소전극(12) 좌우의 각 가장자리부의 외측에는, 제 1 절연층(18) 및 제 2 절연층 (19)을 통하여 보조용량전극(16)이 부분적으로 장출하고 있으며, 이 보조용량전극 (16)이 공통전극(23)과 외부에서 접속되어 있는 것으로부터, 이 차폐전극(17)은 공통전극(23)과 같은 전위이다. 화소전극(12)의 영역에서 발생하는 전기력선이 외 부, 예를 들면 비교적 큰 전압이 인가되는 게이트전극(13a)으로부터의 영향을 받지 않고, 화소전극(12)의 주위에서는 공통전극(23)과의 사이에서는 전계가 발생하지 않기 때문에, 화소전극(12)의 영역에 있는 액정분자(31)는 외부로부터의 전계의 영향을 받지 않고, 화소전극(12)과 공통전극(23) 사이의 액정분자(31)가 돌기(24)의 중심축 측으로 쓰러져 들어간다.
즉, 액정층(30)의 액정분자는 돌기(24)를 중심으로 해서 방사상으로 배향한다. 그리고, 이때, 화소전극(12)의 주위는, 차폐전극(17)과 보조용량전극(16)에 의해, 공통전극(23)과 동일한 전위로 균등하게 되어 있다. 이로 인해, 일그러짐이 없는 방사상 배향을 얻을 수 있다.
이상 설명한 바와 같이, 화소전극(12)과 공통전극(23)의 사이에 전위차가 발생하고 있더라도, 공통전극(23)과 화소전극(12)의 사이에서 화소전극의 주위는 무전계 상태가 끊어지는 곳 없이 발생하고 있다. 따라서, 화소전극(12)과 공통전극(23) 사이의 전위차의 유무를 불문하고, 배향중심위치가 안정되며, 도 5에 나타내는 바와 같이, 돌기(24)를 향해서 액정분자(31)가 쓰러지고, 돌기(24) 주위의 액정분자(31)의 대칭성이 무너지지 않는다. 따라서, 깨끗한 표시를 할 수 있다.
또, 액정표시소자의 표면 등으로부터 외압이 가해짐으로써 일시적으로 셀 갭이 변화하고, 이것에 동반하여 방사상 배향의 중심위치가 돌기의 배치위치로부터 벗어난 것 같은 경우에 있어서도, 화소전극(12)의 주위가 공통전극(23)과 동일한 전위로 균등하게 되어 있기 때문에, 신속하게, 방사상 배향의 중심위치가 돌기의 배치위치로 되돌아오게 된다.
제 1 실시형태에 관련되는 액정표시소자(1)에서는, 도 3 및 도 4에 나타내는 바와 같이, 화소영역마다 화소전극(12)의 위 가장자리부, 좌우 가장자리부와 보조용량전극(16)의 사이에서 각각 보조용량(Cs)이 형성되고, 또한 화소전극(12)의 아래 가장자리부와 소스전극(13h)의 사이에서도 보조용량(Cs)이 형성될 뿐만 아니라, 차폐전극(17)과 소스전극(13h)의 사이에서도 보조용량(Cs)이 형성된다. 즉, 단면구조로 본 경우 소스전극(13h)의 상하에서 차폐전극(17), 보조용량전극(16)의 각각의 사이에 보조용량(Cs)이 형성된다. 따라서, 차폐전극(17)을 설치하는 것으로 보조용량(Cs)의 증가분만큼, 보조용량전극(16)의 면적을 작게 할 수 있다.
도시하는 예에서는, 화소영역마다의 차폐전극(17)은, 대응하는 화소영역에 대해 열방향에 인접하는 후단의 화소영역에 있어서의 보조용량전극(16)과 콘택트홀 (19b)을 통하여 접속하고 있다. 화소영역마다의 차폐전극(17)은 그 화소영역 내의 보조용량전극과 콘택트홀을 통하여 접속해도 좋은 것은 도면에 나타내어 설명할 것도 없다.
[제 2 실시형태]
도 6은 본 발명의 제 2 실시형태에 관련되는 액정표시소자(2)의 평면도이다. 제 2 실시형태에 관련되는 액정표시소자(2)는 제 1 실시형태와는 이하의 점에서 다르다. 또한, 그 외는 제 1 실시형태와 똑같으므로 동일 또는 대응하는 것에는 동일한 부호를 붙이고 있다.
제 2 절연층(19) 위에 화소영역마다 차폐전극(47b)이 설치되고, 그 차폐전극 (47b)이 그 화소영역에 설치되어 있는 화소전극(12)의 아래 가장자리부와 박막 트 랜지스터(13)의 게이트전극(13a)을 구성하는 게이트선(14)의 사이에 설치된다. 화소영역마다의 차폐전극(47b)은 서로 이웃하는 행방향에 나란히 인접하는 다른 화소영역 내의 차폐전극(47b)과 접속되고, 전체적으로 차폐전극배선(47)으로서 액정표시영역의 외부까지 연장하여 설치되어 있다. 차폐전극배선(47) 중 액정표시영역 외부로 연장하고 있는 접속부는, 대향기판(20)의 공통전극(23)과 접속된다. 따라서, 화소영역마다의 차폐전극(47b)은 공통전극(23)과 동전위가 된다.
이 제 2 실시형태에서는, 도 1에 나타내는 제 1 실시형태와 같이 화소영역마다 차폐전극(17)과 보조용량전극(16)을 콘택트홀(19b)을 통하여 접속할 필요는 없기 때문에, 화소영역 내에 그 콘택트홀을 형성할 수 없는 경우에 유효하다. 당연하기는 하지만, 제 1 실시형태와 같이, 차폐전극과 콘택트홀을 통하여 접속하기 위해 보조용량전극(16)에 그들을 위한 장출부를 설치할 필요는 없다.
제 2 실시형태에 있어서도, 제 1 실시형태와 똑같이, 공통전극(23)과 화소전극(12)의 사이에 전위차가 발생해도 발생하지 않아도, 공통전극(23)과 각 화소전극(12)의 사이에 있는 액정분자(31)는 외부의 전계의 영향을 받지 않고, 돌기를 중심축으로 해서 배향중심의 위치가 벗어날 일은 없다.
[제 3 실시형태]
상기의 제 2 실시형태에서는, 화소영역마다의 차폐전극을 행방향으로 접속해서 표시영역 외부까지 연장 돌출하여 차폐전극배선으로 하고 있는데, 화소영역마다의 차폐전극을 열방향으로 접속해서 표시영역 외부까지 연장 돌출하여 차폐전극배선으로 해도 좋다. 도 7은 본 발명의 제 3 실시형태에 관련되는 액정표시소자(3) 의 평면도이다. 또한, 그 외는 제 1 실시형태와 똑같으므로, 동일 또는 대응하는 것에는 동일한 부호를 붙이고 있다.
제 2 절연층(19) 위에 화소영역마다 차폐전극(57b)이 설치되고, 그 차폐전극 (57b)이 그 화소영역에 설치되어 있는 화소전극(12)의 아래 가장자리부와 박막 트랜지스터(13)의 게이트전극(13a)을 구성하는 게이트선(14)의 사이에 설치된다. 화소영역마다의 차폐전극(57b)은 서로 이웃하는 열방향에 나란히 인접하는 다른 화소영역 내의 차폐전극(57b)과 접속되며, 전체적으로 차폐전극배선(57)으로서 액정표시영역의 외부까지 연장하여 설치되어 있다. 차폐전극배선(57) 중 액정표시영역 외부로 연장하고 있는 접속부는, 대향기판(20)의 공통전극(23)과 접속된다. 따라서, 화소영역마다의 차폐전극(57b)은 공통전극(23)과 동전위가 된다.
이 제 3 실시형태에서는, 도 1에 나타내는 제 1 실시형태와 같이 화소영역마다 차폐전극(17)과 보조용량전극(16)을 콘택트홀(19b)을 통하여 접속할 필요는 없기 때문에, 화소영역 내에 그 콘택트홀을 형성할 수 없는 경우에 유효하다. 당연하기는 하지만, 제 1 실시형태와 같이, 차폐전극과 콘택트홀을 통하여 접속하기 위해 보조용량전극에 그들을 위한 장출부를 설치할 필요는 없다.
제 3 실시형태에 있어서도, 제 1 실시형태 및 제 2 실시형태와 똑같이, 공통전극(23)과 화소전극(12)의 사이에 전위차가 발생해도 발생하지 않아도, 공통전극 (23)과 각 화소전극(12)의 사이에 있는 액정분자(31)는 외부의 전계, 특히 게이트전극(13a)으로부터의 강한 전계의 영향을 받지 않고, 액정분자(31)의 배향이 돌기 (24)를 중심으로 해서 대칭이 되며, 배향의 중심이 벗어나는 일이 없다.
또한, 제 2 실시형태, 제 3 실시형태의 어느 것의 경우라도, 열방향 또는 행방향으로 나열하는 차폐전극(47b, 57b)의 각각을 차폐전극배선(47, 57)의 일부로 접속할 뿐만 아니라, 부분적으로, 제 1 실시형태에서 나타내는 바와 같이, 제 1 절연층 (18) 및 제 2 절연층(19)을 관통하는 콘택트홀을 설치하고, 투명기판(11) 면에 배치 설치되어 있는 보조용량전극(16) 또는 보조용량선과 접속해도 좋다. 이 구조를 채용하면 가공생산수율이 좋아진다.
본 발명의 실시형태는 상기한 것에 한정되는 일없이, 특허청구범위에 기재한 발명의 범위에서 다음에 설명하는 바와 같이 여러 가지 변경할 수 있다.
예를 들면, 상기한 어느 하나의 실시형태에서는, 1개의 화소전극(12)에 대해 돌기(24)가 1개 대응하도록 설치되어 있는데, 화소영역이 도면에 나타내는 바와 같이 열방향으로 긴 경우에는, 예를 들면 도 8에 나타내는 바와 같이, 화소전극(62)을 예를 들면 3개로 나눠지도록 행방향에 슬릿(62a)을 설치하고, 화소전극(62)을 3개의 영역으로 나누며, 이 세분화한 영역마다 대향기판(20) 측에 돌기(24)를 설치하도록 해도 좋다.
예를 들면, 제 1 내지 제 3 실시형태에서는, TFT기판(10), 대향기판(20)의 어느 쪽의 기판에도 형성되어 있는 배향막은 수직배향막이며, 액정층에 있어서의 액정분자가 마이너스인 유전율 이방성을 갖는 것인데, 본 발명의 실시형태는 이것에 한정되는 일없이, TFT기판(10), 대향기판(20)의 어느 쪽의 기판에도 수평배향막을 형성하고, 액정이 플러스인 유전율 이방성을 갖는 것이라도 좋다. 이 경우에는, 도시는 하지 않지만, 공통전극(23)은 대향기판에 형성되지 않고, TFT기판(10) 측에 화소전극과 나란히 형성되는 것이며, 요점은, 화소전극과 공통전극 사이에 액정이 개재하여 구동 표시하는 액정표시소자에 적용 가능하다.
또, 예를 들면, 제 1 내지 제 3 실시형태에서는, 박막 트랜지스터(13)에 있어서의 드레인전극(13g)을 신호선(15)에 접속하고, 박막 트랜지스터(13)의 소스전극(13j)을 화소전극(12)에 콘택트홀(19a)을 통하여 접속하고 있는데, 반대로, 박막 트랜지스터(13)의 소스전극을 신호선(15)에 접속하고, 박막 트랜지스터(13)의 드레인전극을 화소전극(17)에 콘택트홀(19a)을 통하여 접속해도 좋다.
도 1은 본 발명의 제 1 실시형태에 관련되는 액정표시소자의 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선을 따르는 단면도이다.
도 3은 도 1에 나타내는 액정표시소자에 있어서 화소전극과 공통전극의 사이에 전위차가 없는 경우에 있어서의 액정분자의 거동을 모식적으로 나타내는 도면이다.
도 4는 도 1에 나타내는 액정표시소자에 있어서 화소전극과 공통전극의 사이에 전위차가 있는 경우에 있어서의 액정분자의 거동을 모식적으로 나타내는 도면이다.
도 5는 도 1에 나타내는 액정표시소자에 있어서 화소전극과 공통전극의 사이에 전위차가 발생하고 있는 경우의 액정분자의 거동을 모식적으로 나타내는 평면도이다.
도 6은 본 발명의 제 2 실시형태에 관련되는 액정표시소자의 평면도이다.
도 7은 본 발명의 제 3 실시형태에 관련되는 액정표시소자의 평면도이다.
도 8은 화소전극의 변형예를 나타내는 평면도이다.
도 9는 본 발명이 해결하려고 하는 과제를 설명하기 위한 모식도이다.
※도면의 주요장소에 대한 부호의 설명
1, 2, 3: 액정표시소자
10: TFT기판 11: 투명기판
12: 화소전극 12a: 외측 둘레가장자리
13: 박막 트랜지스터 13a: 게이트전극
13b: 게이트절연막 13c: 반도체층
13d: 에칭스토퍼층 13e, 13f: 오믹콘택트층
13g: 드레인전극 13h: 소스전극
13i: 대좌부 13j: 접속부
14: 게이트선 14a: 게이트선의 장출부
15: 신호선 16: 보조용량전극
16a: 보조용량선 16b: 상변부
16c: 하변부 16d: 좌변부
16e: 우변부 16f: 장출부
16g: 보조용량전극(16)의 내측 둘레가장자리
17: 차폐전극 17a: 차폐전극의 직선부
17b: 차폐전극의 장출부 18: 제 1 절연층
19: 제 2 절연층 19a: 콘택트홀
19b: 콘택트홀 20: 대향기판
21: 투명전극 22: 컬러필터
23: 공통전극 24: 돌기
30: 액정층 31: 액정분자
47, 57: 차폐전극배선 47b, 57b: 차폐전극
62a: 슬릿

Claims (30)

  1. 제 1 도전층으로서 미리 정한 방향으로 연장하도록 배치된 게이트선과,
    상기 제 1 도전층으로서 배치된 제 1 보조용량전극과,
    상기 게이트선에 게이트전극이 접속되고, 반도체층에 형성되는 채널의 채널 폭방향이 상기 게이트선의 연장하는 방향과 평행하게 배치된 박막 트랜지스터와,
    상기 제 1 도전층보다 액정층에 가깝고, 상기 제 1 도전층에 대해 절연층을 통해 제 2 도전층으로서 배치된 제 1 화소전극과,
    상기 제 2 도전층으로서, 상기 게이트선의 배치영역과 상기 제 1 화소전극의 배치영역 사이 영역에 적어도 일부가 배치된 차폐전극과,
    상기 제 1 도전층과 상기 제 2 도전층의 사이의 층으로서, 상기 차폐전극에 대해 적어도 일부가 평면상으로 보아 겹치도록 배치되고, 상기 박막 트랜지스터의 소스전극과 상기 제 1 화소전극을 전기적으로 접속하는 접속부와,
    상기 액정층을 통해 상기 제 1 화소전극에 대향하고, 상기 차폐전극과 동일한 전위로 설정되는 공통전극을 구비하고,
    상기 제 1 보조용량전극은 적어도 일부가 상기 제 1 화소전극과 평면상으로 보아 겹치고, 또한 상기 제 1 화소전극의 주위를 둘러싸도록 배치되며, 상기 차폐전극과 동일한 전위로 설정되고,
    상기 제 1 보조용량전극과 상기 접속부는 평면상으로 보아 겹치는 영역을 갖고,
    상기 차폐전극은 상기 제 1 화소전극에 접촉하지 않고, 상기 제 1 보조용량전극과 상기 접속부의 겹치는 영역을 덮도록, 상기 게이트선의 연장하는 방향에 평행하고, 또한 상기 박막 트랜지스터의 상기 채널 폭방향에 평행하게 배치되어 있는 것을 특징으로 하는 액정표시소자.
  2. 제 1 항에 있어서,
    상기 액정층에서의 상기 제 1 화소전극에 대응한 영역이, 상기 차폐전극 또는 상기 제 1 보조용량전극에 부여되는 전위로 포위되도록 상기 차폐전극과 상기 제 1 보조용량전극이 배치되어 있는 것을 특징으로 하는 액정표시소자.
  3. 제 1 항에 있어서,
    상기 접속부는 상기 제 1 보조용량전극과 상기 차폐전극이 평면상으로 보아겹치는 영역을 통해 상기 박막 트랜지스터의 소스전극과 상기 제 1 화소전극을 접속하는 것을 특징으로 하는 액정표시소자.
  4. 제 1 항에 있어서,
    상기 제 1 화소전극과의 사이에 상기 게이트선이 개재되도록, 상기 제 2 도전층으로서 배치된 제 2 화소전극과,
    상기 제 1 도전층으로서 배치되고, 상기 차폐전극과 동일한 전위로 설정되는 제 2 보조용량전극을 구비하고,
    상기 제 2 보조용량전극은 적어도 일부가 상기 제 2 화소전극과 평면상으로 보아 겹치고, 또한 상기 제 2 화소전극의 주위를 둘러싸도록 배치되어 있는 것을 특징으로 하는 액정표시소자.
  5. 제 4 항에 있어서,
    상기 차폐전극은 상기 제 1 도전층과 상기 제 2 도전층 사이에 배치된 상기 절연층에 설치된 제 1 콘택트홀을 통해 상기 제 2 보조용량전극에 접속되어 있는 것을 특징으로 하는 액정표시소자.
  6. 제 1 항에 있어서,
    상기 차폐전극은 상기 제 1 보조용량전극의 서로 대향하는 안쪽변에서, 상기 게이트선의 연장하는 방향에 대향하는 안쪽변 사이에 가로지르는 길이와 동일한 길이를 갖는 것을 특징으로 하는 액정표시소자.
  7. 제 1 항에 있어서,
    상기 차폐전극은 상기 제 1 화소전극의 상기 게이트선의 연장하는 방향을 따른 길이와 동일한 길이를 갖는 것을 특징으로 하는 액정표시소자.
  8. 제 1 항에 있어서,
    상기 차폐전극은 상기 제 1 화소전극과 동일한 재료로 형성되어 있는 것을 특징으로 하는 액정표시소자.
  9. 제 1 항에 있어서,
    상기 게이트선은 상기 제 1 화소전극의 배치방향과는 다른 측을 향해 상기 게이트선으로부터 장출한 장출부를 갖고,
    상기 박막 트랜지스터는 상기 장출부가 상기 게이트전극으로 되어 있는 것을 특징으로 하는 액정표시소자.
  10. 제 1 항에 있어서,
    상기 제 1 화소전극은 상기 차폐전극에 대향하는 한 변이 상기 게이트선과 평행하게 형성되어 있는 것을 특징으로 하는 액정표시소자.
  11. 제 1 항에 있어서,
    상기 게이트선에 대해 교차하도록 배치되고, 상기 박막 트랜지스터의 드레인전극에 접속된 신호선과,
    상기 제 1 화소전극과의 사이에 상기 신호선이 개재되도록, 상기 제 2 도전층으로서 배치된 제 2 화소전극을 구비하고,
    상기 차폐전극은 상기 신호선을 걸치도록 하여, 적어도 상기 제 2 화소전극의 배치영역과 상기 게이트선의 배치영역 사이 영역까지 연장되어 있는 것을 특징으로 하는 액정표시소자.
  12. 제 1 항에 있어서,
    상기 게이트선에 대해 교차하도록 배치되고, 상기 박막 트랜지스터의 드레인전극에 접속된 신호선과,
    상기 제 1 화소전극과의 사이에 상기 신호선이 개재되도록, 상기 제 2 도전층으로서 배치된 제 2 화소전극을 구비하고,
    상기 차폐전극은 상기 게이트선을 따르도록 하여, 적어도 상기 제 2 화소전극의 배치영역과 상기 게이트선의 배치영역 사이 영역까지 연장되어 있는 것을 특징으로 하는 액정표시소자.
  13. 제 1 항에 있어서,
    행방향 또는 열방향으로 배치되는 상기 차폐전극을 접속하는 차폐전극 배선을 갖고,
    상기 차폐전극 배선이 액정표시영역 외부까지 연장하여 상기 액정표시영역 외부에서 상기 공통전극과 접속되어 있는 것을 특징으로 하는 액정표시소자.
  14. 제 13 항에 있어서,
    상기 차폐전극은 상기 제 1 보조용량전극과 상기 절연층에 형성된 적어도 1개의 콘택트홀을 통해 접속되어 있는 것을 특징으로 하는 액정표시소자.
  15. 제 1 항에 있어서,
    상기 차폐전극은 상기 박막 트랜지스터를 덮는 절연층을 통해 상기 소스전극과, 보조용량을 형성하는 것을 특징으로 하는 액정표시소자.
  16. 제 3 항에 있어서,
    상기 접속부는 대좌부로서 상기 제 1 화소전극의 하부까지 부분적으로 연장하고, 상기 대좌부의 중앙부에서 제 2 콘택트홀을 통해 상기 제 1 화소전극과 접속하며, 상기 대좌부와 상기 제 2 콘택트홀은 상기 제 1 화소전극의 상기 게이트선에 가까운 측이고, 또한 상기 게이트선의 연장하는 방향에 대해 중앙부에 배치되어 있는 것을 특징으로 하는 액정표시소자.
  17. 제 1 항에 있어서,
    상기 액정층은 유전율 이방성이 마이너스인 액정분자를 갖는 것을 특징으로 하는 액정표시소자.
  18. 제 17 항에 있어서,
    상기 공통전극의 액정층 측에 미리 정한 형상의 돌기가 형성되어 있는 것을 특징으로 하는 액정표시소자.
  19. 제 1 항에 있어서,
    상기 제 1 화소전극은 복수의 슬릿이 형성되어 있는 것을 특징으로 하는 액정표시소자.
  20. 제 1 도전층으로서 미리 정한 방향으로 연장하도록 배치된 게이트선과,
    상기 제 1 도전층으로서 상기 게이트선을 사이에 두고 서로 다른 방향으로 배치된 제 1 보조용량전극 및 제 2 보조용량전극과,
    상기 게이트선에 게이트전극이 접속되고, 반도체층에 형성되는 채널의 채널 폭방향이 상기 게이트선의 연장하는 방향과 평행하게 배치된 박막 트랜지스터와,
    상기 제 1 도전층보다 액정층에 가깝고, 상기 제 1 도전층에 대해 절연층을 통해 제 2 도전층으로서 배치되는 동시에, 상기 게이트선을 사이에 두고 서로 다른 방향으로 배치된 제 1 화소전극 및 제 2 화소전극과,
    상기 제 2 도전층으로서, 상기 게이트선의 배치영역과 상기 제 1 화소전극의 배치영역 사이 영역에 적어도 일부가 배치된 차폐전극과,
    상기 제 1 도전층과 상기 제 2 도전층 사이의 층으로서, 상기 차폐전극에 대해 적어도 일부가 평면상으로 보아 겹치도록 배치되고, 상기 박막 트랜지스터의 소스전극과 상기 제 1 화소전극을 전기적으로 접속하는 접속부와,
    상기 액정층을 통해 상기 제 1 화소전극 및 상기 제 2 화소전극에 대향하도록 배치되고, 상기 차폐전극과 동일한 전위로 설정되는 공통전극을 구비하고,
    상기 제 1 보조용량전극은 적어도 일부가 상기 제 1 화소전극과 평면상으로 보아 겹치고, 또한 상기 제 1 화소전극의 주위를 둘러싸도록 배치되며, 상기 차폐전극과 동일한 전위로 설정되고,
    상기 제 2 보조용량전극은 적어도 일부가 상기 제 2 화소전극과 평면상으로 보아 겹치고, 또한 상기 제 2 화소전극의 주위를 둘러싸도록 배치되며, 상기 차폐전극과 동일한 전위로 설정되고,
    상기 차폐전극은 상기 제 1 도전층과 상기 제 2 도전층 사이에 배치된 상기 절연층에 설치된 콘택트홀을 통해 상기 제 2 보조용량전극에 접속되고,
    상기 제 1 보조용량전극과 상기 접속부는 평면상으로 보아 겹치는 영역을 갖고,
    상기 차폐전극은 상기 제1 화소전극에 접촉하지 않고, 상기 제 1 보조용량전극과 상기 접속부의 겹치는 영역을 덮도록 상기 게이트선의 연장하는 방향에 평행하고, 또한 상기 박막 트랜지스터의 상기 채널 폭방향에 평행하게 배치되어 있는 것을 특징으로 하는 액정표시소자.
  21. 제 20 항에 있어서,
    상기 액정층에서의 상기 제 1 화소전극에 대응한 영역이, 상기 차폐전극 또는 상기 제 1 보조용량전극에 부여되는 전위로 포위되도록 상기 차폐전극과 상기 제 1 보조용량전극이 배치되어 있는 것을 특징으로 하는 액정표시소자.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
KR1020090114875A 2008-12-05 2009-11-26 액정표시소자 KR101109228B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-311607 2008-12-05
JP2008311607A JP4826626B2 (ja) 2008-12-05 2008-12-05 液晶表示素子

Publications (2)

Publication Number Publication Date
KR20100065099A KR20100065099A (ko) 2010-06-15
KR101109228B1 true KR101109228B1 (ko) 2012-01-30

Family

ID=42230068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090114875A KR101109228B1 (ko) 2008-12-05 2009-11-26 액정표시소자

Country Status (5)

Country Link
US (1) US8384867B2 (ko)
JP (1) JP4826626B2 (ko)
KR (1) KR101109228B1 (ko)
CN (1) CN101750800B (ko)
TW (1) TWI427384B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101794283B1 (ko) * 2010-10-07 2017-11-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
JPWO2014045601A1 (ja) * 2012-09-24 2016-08-18 パナソニックＩｐマネジメント株式会社 液晶表示装置
JP2014209212A (ja) * 2013-03-29 2014-11-06 株式会社ジャパンディスプレイ 液晶表示装置及び電子機器
JP2014209213A (ja) 2013-03-29 2014-11-06 株式会社ジャパンディスプレイ 液晶表示装置及び電子機器
US9235285B2 (en) * 2013-05-13 2016-01-12 Himax Technologies Limited Pixel matrix, touch display device and drving method thereof
KR102147520B1 (ko) 2013-07-29 2020-08-25 삼성디스플레이 주식회사 곡면표시장치
CN104035615B (zh) * 2014-05-20 2016-03-02 京东方科技集团股份有限公司 一种触摸显示面板和显示装置
US10191907B2 (en) 2015-02-27 2019-01-29 Ricoh Company, Ltd. Legal discovery tool implemented in a mobile device
KR102441882B1 (ko) * 2015-12-28 2022-09-08 삼성디스플레이 주식회사 액정 표시 장치
KR102552594B1 (ko) * 2015-12-31 2023-07-05 엘지디스플레이 주식회사 액정표시장치
CN107966862B (zh) * 2017-12-21 2020-09-29 惠科股份有限公司 显示器及其显示面板、显示器的制作方法
KR102634380B1 (ko) * 2018-08-30 2024-02-06 삼성디스플레이 주식회사 표시 장치
CN114167651B (zh) * 2021-12-10 2023-10-31 Tcl华星光电技术有限公司 液晶显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297412A (ja) * 1992-04-22 1993-11-12 Nippon Steel Corp 液晶表示装置
JP2000029059A (ja) * 1998-05-30 2000-01-28 Lg Electron Inc マルチドメイン液晶表示素子（Ｍｕｌｔｉ―ｄｏｍａｉｎＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙＤｅｖｉｃｅ）
JP2003005214A (ja) * 2001-06-22 2003-01-08 Hitachi Ltd 液晶表示装置および携帯情報機器
JP2003322865A (ja) * 2002-04-30 2003-11-14 Alps Electric Co Ltd 液晶表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04358129A (ja) * 1991-05-22 1992-12-11 Oki Electric Ind Co Ltd 薄膜トランジスタ型液晶表示装置
JPH11344728A (ja) * 1998-06-03 1999-12-14 Sony Corp アクティブマトリクス型液晶表示装置
KR100330363B1 (ko) * 1999-03-18 2002-04-01 니시무로 타이죠 액티브 매트릭스형 액정표시장치
KR20040089141A (ko) * 2003-04-10 2004-10-21 삼성전자주식회사 액정표시장치
JP4394479B2 (ja) * 2004-02-26 2010-01-06 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその製造方法
KR100752876B1 (ko) * 2004-11-30 2007-08-29 가시오게산키 가부시키가이샤 수직배향형의 액정표시소자
JP2006154564A (ja) 2004-11-30 2006-06-15 Casio Comput Co Ltd 液晶表示素子
JP2006276160A (ja) 2005-03-28 2006-10-12 Casio Comput Co Ltd 液晶表示素子
JP2008170462A (ja) 2005-04-22 2008-07-24 Sharp Corp 液晶表示装置
JP4449958B2 (ja) 2006-08-09 2010-04-14 エプソンイメージングデバイス株式会社 Ｆｆｓ方式の液晶表示パネル
JP4407677B2 (ja) 2006-08-11 2010-02-03 エプソンイメージングデバイス株式会社 横電界方式の液晶表示パネル
KR100908357B1 (ko) * 2006-08-09 2009-07-20 엡슨 이미징 디바이스 가부시키가이샤 횡전계 방식의 액정 표시 패널
JP2008083389A (ja) 2006-09-27 2008-04-10 Casio Comput Co Ltd 液晶表示素子
KR101327795B1 (ko) * 2006-12-12 2013-11-11 삼성디스플레이 주식회사 액정표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297412A (ja) * 1992-04-22 1993-11-12 Nippon Steel Corp 液晶表示装置
JP2000029059A (ja) * 1998-05-30 2000-01-28 Lg Electron Inc マルチドメイン液晶表示素子（Ｍｕｌｔｉ―ｄｏｍａｉｎＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙＤｅｖｉｃｅ）
JP2003005214A (ja) * 2001-06-22 2003-01-08 Hitachi Ltd 液晶表示装置および携帯情報機器
JP2003322865A (ja) * 2002-04-30 2003-11-14 Alps Electric Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
JP4826626B2 (ja) 2011-11-30
US20100140624A1 (en) 2010-06-10
KR20100065099A (ko) 2010-06-15
CN101750800B (zh) 2012-11-14
TW201030434A (en) 2010-08-16
TWI427384B (zh) 2014-02-21
US8384867B2 (en) 2013-02-26
CN101750800A (zh) 2010-06-23
JP2010134294A (ja) 2010-06-17

Similar Documents

Publication Publication Date Title
KR101109228B1 (ko) 액정표시소자
US8743330B2 (en) Liquid crystal display device
US8350792B2 (en) Display device
JP6116220B2 (ja) 液晶表示パネル
US20200241340A1 (en) Array substrate and display device
US20160071884A1 (en) Display device
US20120050643A1 (en) Array substrate, liquid crystal panel and liquid crystal display
KR101098084B1 (ko) 액정 표시 장치
US11467455B2 (en) Display device
JP2010134294A5 (ko)
US10622384B2 (en) Liquid crystal display panel and liquid crystal display
JP2006201353A (ja) 液晶表示装置
JP2022503264A (ja) アレイ基板及び表示装置
KR20060050187A (ko) 수직배향형의 액정표시소자
JP2019148855A (ja) センサ付き表示装置
JP2009145367A (ja) 電界駆動型装置及び電子機器
US9703152B2 (en) Liquid crystal display device
CN112384849B (zh) 显示装置
JP2014013282A (ja) 液晶表示装置
JP5997958B2 (ja) 表示装置及びアレイ基板
JP5939755B2 (ja) 液晶表示装置
TWI771244B (zh) 顯示裝置
CN116300223A (zh) 显示面板及显示装置
JP2010117737A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160108

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170106

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 8