JPH11344728A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH11344728A JPH11344728A JP15469298A JP15469298A JPH11344728A JP H11344728 A JPH11344728 A JP H11344728A JP 15469298 A JP15469298 A JP 15469298A JP 15469298 A JP15469298 A JP 15469298A JP H11344728 A JPH11344728 A JP H11344728A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- conductive layer
- display device
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 アクティブマトリクス型マトリクス液晶表示
装置における隣合うデータ線間の相互の影響の改善を図
る。 【解決手段】 データ線Ｄと層間絶縁層２を介して交叉
するように画素の付加容量ＣS を形成する付加容量線Ｃ
が配列されたアクティブマトリクス型液晶表示装置にお
いて、データ線Ｄ間の付加容量線Ｃ上に形成された層間
絶縁層２に形成したコンタクト開口を通じて、この付加
容量線に電気的にコンタクトするシールド導電層１０を
設けることによってこの定電位が印加された付加容量線
Ｃをもって隣合うデータ線間の電位変化による不安定性
の改善を図る。
装置における隣合うデータ線間の相互の影響の改善を図
る。 【解決手段】 データ線Ｄと層間絶縁層２を介して交叉
するように画素の付加容量ＣS を形成する付加容量線Ｃ
が配列されたアクティブマトリクス型液晶表示装置にお
いて、データ線Ｄ間の付加容量線Ｃ上に形成された層間
絶縁層２に形成したコンタクト開口を通じて、この付加
容量線に電気的にコンタクトするシールド導電層１０を
設けることによってこの定電位が印加された付加容量線
Ｃをもって隣合うデータ線間の電位変化による不安定性
の改善を図る。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置、特にデータ線と層間絶縁層を介し
て交叉するように画素の付加容量ＣS を形成する付加容
量線が配列されたアクティブマトリクス型液晶表示装置
に関わる。
クス型液晶表示装置、特にデータ線と層間絶縁層を介し
て交叉するように画素の付加容量ＣS を形成する付加容
量線が配列されたアクティブマトリクス型液晶表示装置
に関わる。
【０００２】
【従来の技術】従来のアクティブマトリクス型液晶表示
装置は、図５にその一部の電極配置パターン図を示し、
図６に、図５にＡ−Ａ線で示した位置における要部の断
面図を示すように、全画素に対するスイッチング素子と
しての例えばＴＦＴ（薄膜トランジスタ）が形成された
基板１上に、それぞれ共通の水平方向線上に配列される
画素に対するゲート線Ｇ（Ｇ1 ，Ｇ2 ，Ｇ3 ・・・）
と、各画素の付加容量ＣSを構成する一方の電極を構成
する付加容量線Ｃ（Ｃ1 ，Ｃ2 ，Ｃ3 ・・・）とが水平
方向に沿って延長して平行配列され、これらゲート線Ｇ
および付加容量線Ｃ上を覆って全面的に層間絶縁層２が
形成され、この層間絶縁層２上に、ゲート線Ｇおよび付
加容量線Ｃと交叉するように、共通の垂直方向線上に配
列される画素に対するデータ線Ｄ（Ｄ1 ，Ｄ2 ，Ｄ3 ・
・・）が垂直方向に沿って延長するように平行配列され
て成る。
装置は、図５にその一部の電極配置パターン図を示し、
図６に、図５にＡ−Ａ線で示した位置における要部の断
面図を示すように、全画素に対するスイッチング素子と
しての例えばＴＦＴ（薄膜トランジスタ）が形成された
基板１上に、それぞれ共通の水平方向線上に配列される
画素に対するゲート線Ｇ（Ｇ1 ，Ｇ2 ，Ｇ3 ・・・）
と、各画素の付加容量ＣSを構成する一方の電極を構成
する付加容量線Ｃ（Ｃ1 ，Ｃ2 ，Ｃ3 ・・・）とが水平
方向に沿って延長して平行配列され、これらゲート線Ｇ
および付加容量線Ｃ上を覆って全面的に層間絶縁層２が
形成され、この層間絶縁層２上に、ゲート線Ｇおよび付
加容量線Ｃと交叉するように、共通の垂直方向線上に配
列される画素に対するデータ線Ｄ（Ｄ1 ，Ｄ2 ，Ｄ3 ・
・・）が垂直方向に沿って延長するように平行配列され
て成る。
【０００３】また、データ線Ｄ上を覆って全面的に更に
層間絶縁層２が形成され、この上に例えばＡｌ層より成
る遮光膜３が形成される。この遮光膜３には、各画素の
表示部に図５に鎖線ａをもって示すような表示開口３Ｗ
が穿設される。そして、更に全面的に、表面平坦化膜４
が形成され、その平坦化面に、液晶層に対する一方の透
明電極５が形成され、この上に液晶層等（図示せず）が
形成される。
層間絶縁層２が形成され、この上に例えばＡｌ層より成
る遮光膜３が形成される。この遮光膜３には、各画素の
表示部に図５に鎖線ａをもって示すような表示開口３Ｗ
が穿設される。そして、更に全面的に、表面平坦化膜４
が形成され、その平坦化面に、液晶層に対する一方の透
明電極５が形成され、この上に液晶層等（図示せず）が
形成される。
【０００４】このような構成による液晶表示装置におい
て、そのデータ線Ｄには画素に掛かる電位が保持される
ものであり、この配線に正しく電位を与えることが、画
質の向上に不可欠である。
て、そのデータ線Ｄには画素に掛かる電位が保持される
ものであり、この配線に正しく電位を与えることが、画
質の向上に不可欠である。
【０００５】
【発明が解決しようとする課題】ところで、近年、液晶
表示装置の微細化が進み、データ線Ｄ間が接近するに伴
い、データ線Ｄ間の寄生容量が無視できなくなってきて
いる。具体的には、ゲート線Ｇに垂直走査回路から電圧
印加がなされて導通状態とされているスイッチング素子
ＴＦＴによって、ホールド回路から電流供給がなされた
画素に関する容量が充電され、その充電が完了して、そ
のデータ線がホールドされた状態において、このデータ
線に隣り合うデータ線に同様の電荷の充電がなされた場
合、その充電過程での電位の変化の影響をこれらデータ
線間の寄生容量を介して受け、電位の変動を生じ、画質
の劣化を来す。
表示装置の微細化が進み、データ線Ｄ間が接近するに伴
い、データ線Ｄ間の寄生容量が無視できなくなってきて
いる。具体的には、ゲート線Ｇに垂直走査回路から電圧
印加がなされて導通状態とされているスイッチング素子
ＴＦＴによって、ホールド回路から電流供給がなされた
画素に関する容量が充電され、その充電が完了して、そ
のデータ線がホールドされた状態において、このデータ
線に隣り合うデータ線に同様の電荷の充電がなされた場
合、その充電過程での電位の変化の影響をこれらデータ
線間の寄生容量を介して受け、電位の変動を生じ、画質
の劣化を来す。
【０００６】本発明においては、このように隣合うデー
タ線間の相互の影響の改善を図る。
タ線間の相互の影響の改善を図る。
【０００７】尚、本明細書において、水平方向、垂直方
向とは、ＴＦＴ基板面に沿う一方向を水平方向と呼称
し、これに交叉する方向を垂直方向と呼称するものであ
る。
向とは、ＴＦＴ基板面に沿う一方向を水平方向と呼称
し、これに交叉する方向を垂直方向と呼称するものであ
る。
【０００８】
【課題を解決するための手段】本発明によるアクティブ
マトリクス型液晶表示装置は、データ線と層間絶縁層を
介して交叉するように画素の付加容量ＣS を形成する付
加容量線が配列されたアクティブマトリクス型液晶表示
装置であって、データ線間の付加容量線上に形成された
層間絶縁層に形成したコンタクト開口を通じて、この付
加容量線に電気的にコンタクトするシールド導電層を設
けて成る。
マトリクス型液晶表示装置は、データ線と層間絶縁層を
介して交叉するように画素の付加容量ＣS を形成する付
加容量線が配列されたアクティブマトリクス型液晶表示
装置であって、データ線間の付加容量線上に形成された
層間絶縁層に形成したコンタクト開口を通じて、この付
加容量線に電気的にコンタクトするシールド導電層を設
けて成る。
【０００９】このように、本発明においては、アクティ
ブマトリクス型液晶表示装置における付加容量線が、固
定電位とされていることを利用して、これにコンタクト
されたシールド導電層を、各画素のデータ線間に設けた
ことによって隣合うデータ線間をシールドする効果と、
これら間の寄生容量の低減化を図ってホールド電位が与
えられたデータ線の、隣接するデータ線の電圧変化によ
る影響の軽減を図る。
ブマトリクス型液晶表示装置における付加容量線が、固
定電位とされていることを利用して、これにコンタクト
されたシールド導電層を、各画素のデータ線間に設けた
ことによって隣合うデータ線間をシールドする効果と、
これら間の寄生容量の低減化を図ってホールド電位が与
えられたデータ線の、隣接するデータ線の電圧変化によ
る影響の軽減を図る。
【００１０】
【発明の実施の形態】本発明によるアクティブマトリク
ス型液晶表示装置は、データ線間の付加容量線上にコン
タクト開口を穿設し、このコンタクト開口を通じて、付
加容量線に電気的にコンタクトされるシールド導電層を
設ける。
ス型液晶表示装置は、データ線間の付加容量線上にコン
タクト開口を穿設し、このコンタクト開口を通じて、付
加容量線に電気的にコンタクトされるシールド導電層を
設ける。
【００１１】図面を参照して、本発明装置の例を説明す
るが、本発明は、図示の例に限定されるものではない。
図１は、本発明装置の一例の一部の平面パターン図を示
し、図２は、図１にＡ−Ａ線で示した位置における要部
の断面図を示す。この例においては、全画素に対するス
イッチング素子としての例えばＴＦＴ（薄膜トランジス
タ）が形成された基板１上に、それぞれ共通の水平方向
線上に配列される画素に対するゲート線Ｇ（Ｇ1 ，Ｇ
2 ，Ｇ3 ・・・）と、各画素の付加容量ＣS を構成する
一方の電極を構成する付加容量線Ｃ（Ｃ1 ，Ｃ2 ，Ｃ3
・・・）とが水平方向に沿って延長して平行配列され
る。これらゲート線Ｇおよび付加容量線Ｃは、例えば多
結晶シリコン層を形成し、これを例えばフォトリソグラ
フィによるパターンエッチングすることによって同時に
形成する。
るが、本発明は、図示の例に限定されるものではない。
図１は、本発明装置の一例の一部の平面パターン図を示
し、図２は、図１にＡ−Ａ線で示した位置における要部
の断面図を示す。この例においては、全画素に対するス
イッチング素子としての例えばＴＦＴ（薄膜トランジス
タ）が形成された基板１上に、それぞれ共通の水平方向
線上に配列される画素に対するゲート線Ｇ（Ｇ1 ，Ｇ
2 ，Ｇ3 ・・・）と、各画素の付加容量ＣS を構成する
一方の電極を構成する付加容量線Ｃ（Ｃ1 ，Ｃ2 ，Ｃ3
・・・）とが水平方向に沿って延長して平行配列され
る。これらゲート線Ｇおよび付加容量線Ｃは、例えば多
結晶シリコン層を形成し、これを例えばフォトリソグラ
フィによるパターンエッチングすることによって同時に
形成する。
【００１２】また、これらゲート線Ｇおよび付加容量線
Ｃ上を覆って全面的に、例えばＣＶＤ(Chemical Vapor
Deposition) 法によって形成したＳｉＯ2 による層間絶
縁層２が形成され、この層間絶縁層２上に、ゲート線Ｇ
および付加容量線Ｃと交叉するように、共通の垂直方向
線上に配列される画素に対するデータ線Ｄ（Ｄ1 ，Ｄ
2 ，Ｄ3 ・・・）が垂直方向に沿って延長するように平
行に配列形成される。このデータ線Ｄは、例えばＡｌ金
属層を、蒸着、スパッタリング等によって被着形成し、
これを例えばフォトリソグラフィによるパターンエッチ
ングすることによって形成される。
Ｃ上を覆って全面的に、例えばＣＶＤ(Chemical Vapor
Deposition) 法によって形成したＳｉＯ2 による層間絶
縁層２が形成され、この層間絶縁層２上に、ゲート線Ｇ
および付加容量線Ｃと交叉するように、共通の垂直方向
線上に配列される画素に対するデータ線Ｄ（Ｄ1 ，Ｄ
2 ，Ｄ3 ・・・）が垂直方向に沿って延長するように平
行に配列形成される。このデータ線Ｄは、例えばＡｌ金
属層を、蒸着、スパッタリング等によって被着形成し、
これを例えばフォトリソグラフィによるパターンエッチ
ングすることによって形成される。
【００１３】また、これらデータ線Ｄ上を覆って全面的
に更に同様の例えばＣＶＤ法によって形成したＳｉＯ2
による層間絶縁層２が形成され、この上に例えばＡｌ層
より成る遮光膜３が形成される。この遮光膜３には、各
画素の表示部に図１に鎖線ａをもって示すような表示開
口３Ｗが、例えばフォトリソグラフィによるパターンエ
ッチングによって穿設される。そして、更に全面的に、
表面平坦化膜４が形成され、その平坦化面に、液晶層に
対する一方の透明電極５が形成され、この上に液晶層等
（図示せず）が形成される。
に更に同様の例えばＣＶＤ法によって形成したＳｉＯ2
による層間絶縁層２が形成され、この上に例えばＡｌ層
より成る遮光膜３が形成される。この遮光膜３には、各
画素の表示部に図１に鎖線ａをもって示すような表示開
口３Ｗが、例えばフォトリソグラフィによるパターンエ
ッチングによって穿設される。そして、更に全面的に、
表面平坦化膜４が形成され、その平坦化面に、液晶層に
対する一方の透明電極５が形成され、この上に液晶層等
（図示せず）が形成される。
【００１４】本発明装置においては、上述したデータ線
Ｄの形成に先立ってゲート線Ｇおよび付加容量線Ｃ上に
形成した層間絶縁層２に対し、例えばフォトリソグラフ
ィによるパターンエッチングを行って、最終的に形成さ
れる上述のデータ線Ｄ間の、付加容量線Ｃ上に相当する
位置に、コンタクト開口２Ｗを穿設して、各付加容量線
Ｃの一部を露呈させる。そして、これらコンタクト開口
２Ｗを通じてそれぞれ付加容量線Ｃにコンタクトしてシ
ールド導電層１０を、付加容量線Ｃ上の層間絶縁層２上
に跨がって形成する。このシールド導電層１０は、上述
したデータ線Ｄと同一導電層に対するパターンエッチン
グによって同時に形成することができる。
Ｄの形成に先立ってゲート線Ｇおよび付加容量線Ｃ上に
形成した層間絶縁層２に対し、例えばフォトリソグラフ
ィによるパターンエッチングを行って、最終的に形成さ
れる上述のデータ線Ｄ間の、付加容量線Ｃ上に相当する
位置に、コンタクト開口２Ｗを穿設して、各付加容量線
Ｃの一部を露呈させる。そして、これらコンタクト開口
２Ｗを通じてそれぞれ付加容量線Ｃにコンタクトしてシ
ールド導電層１０を、付加容量線Ｃ上の層間絶縁層２上
に跨がって形成する。このシールド導電層１０は、上述
したデータ線Ｄと同一導電層に対するパターンエッチン
グによって同時に形成することができる。
【００１５】このような構成による本発明装置は、隣合
うデータ線Ｄ間に、固定電圧が印加されたもしくは接地
電位とされた、すなわち固定電位が与えられたシールド
導電層１０が配置されることによって、隣合うデータ線
間のシールド効果と、これらデータ線Ｄ間の寄生容量の
低減化を図ることができ、これらデータ線間の電位の変
化による電位の変動、すなわち互いの干渉を減ずること
ができる。また、上述したように付加容量線Ｃが、多結
晶シリコンによって構成する場合、その分布抵抗は比較
的大きくなるが、その一部に上述したように例えばＡｌ
金属によって形成されるデータ線Ｄと同時に形成された
導電性の高いシールド導電層１０が被着されることによ
って、付加容量線Ｃにおける分布抵抗の低減化を図るこ
とができる。
うデータ線Ｄ間に、固定電圧が印加されたもしくは接地
電位とされた、すなわち固定電位が与えられたシールド
導電層１０が配置されることによって、隣合うデータ線
間のシールド効果と、これらデータ線Ｄ間の寄生容量の
低減化を図ることができ、これらデータ線間の電位の変
化による電位の変動、すなわち互いの干渉を減ずること
ができる。また、上述したように付加容量線Ｃが、多結
晶シリコンによって構成する場合、その分布抵抗は比較
的大きくなるが、その一部に上述したように例えばＡｌ
金属によって形成されるデータ線Ｄと同時に形成された
導電性の高いシールド導電層１０が被着されることによ
って、付加容量線Ｃにおける分布抵抗の低減化を図るこ
とができる。
【００１６】図１および図２で示した例においては、付
加容量線Ｃにコンタクトされるシールド導電層１０を層
間絶縁層２上に跨がって形成するものの、付加容量線Ｃ
上に限定的に形成した場合であるが、例えば図３にその
配置パターン図を示すように、各シールド導電層１０を
各画素におけるゲート線Ｇ上に層間絶縁層２を介して跨
るように、データ線Ｄに沿う方向に延長して形成するこ
ともできる。この構成とすることにより、よりデータ線
Ｄ間の干渉をより効果的回避することができる。尚、図
３において、図１と対応する部分には同一符号を付して
重複説明を省略する。
加容量線Ｃにコンタクトされるシールド導電層１０を層
間絶縁層２上に跨がって形成するものの、付加容量線Ｃ
上に限定的に形成した場合であるが、例えば図３にその
配置パターン図を示すように、各シールド導電層１０を
各画素におけるゲート線Ｇ上に層間絶縁層２を介して跨
るように、データ線Ｄに沿う方向に延長して形成するこ
ともできる。この構成とすることにより、よりデータ線
Ｄ間の干渉をより効果的回避することができる。尚、図
３において、図１と対応する部分には同一符号を付して
重複説明を省略する。
【００１７】また、図１〜図３の例では、付加容量線Ｃ
にコンタクトするシールド導電層１０のみを設けた場合
であるが、例えば図４にその配置パターン図を示すよう
に、付加容量線Ｃにコンタクトするシールド導電層１０
と、ゲート線Ｇにそれぞれコンタクトするコンタクト導
電層１１とを設けることができる。この場合、層間絶縁
層２に対して、上述したコンタクト開口２Ｗに相当する
第１の開口２Ｗ1 を、データ線Ｄ間の付加容量線Ｃ上に
形成すると同時に、データ線Ｄ間のゲート線Ｇ上にコン
タクト開口２Ｗ1 を形成し、コンタクト開口２Ｗ1を通
じて前述したシールド導電層１０の形成と同時に、コン
タクト導電層１１を形成することができる。
にコンタクトするシールド導電層１０のみを設けた場合
であるが、例えば図４にその配置パターン図を示すよう
に、付加容量線Ｃにコンタクトするシールド導電層１０
と、ゲート線Ｇにそれぞれコンタクトするコンタクト導
電層１１とを設けることができる。この場合、層間絶縁
層２に対して、上述したコンタクト開口２Ｗに相当する
第１の開口２Ｗ1 を、データ線Ｄ間の付加容量線Ｃ上に
形成すると同時に、データ線Ｄ間のゲート線Ｇ上にコン
タクト開口２Ｗ1 を形成し、コンタクト開口２Ｗ1を通
じて前述したシールド導電層１０の形成と同時に、コン
タクト導電層１１を形成することができる。
【００１８】この構成による場合は、例えば多結晶シリ
コンによって形成されたゲート線Ｇに対しても、低抵抗
化を図ることができる。
コンによって形成されたゲート線Ｇに対しても、低抵抗
化を図ることができる。
【００１９】尚、図４においても、図１と対応する部分
に同一符号を付して重複説明を省略する。
に同一符号を付して重複説明を省略する。
【００２０】上述したように、本発明構成によれば、デ
ータ線Ｄ間に固定電位が与えられた付加容量線Ｃにコン
タクトされたシールド導電層が形成されることから、デ
ータ線Ｄ間の干渉を低減することができる。
ータ線Ｄ間に固定電位が与えられた付加容量線Ｃにコン
タクトされたシールド導電層が形成されることから、デ
ータ線Ｄ間の干渉を低減することができる。
【００２１】
【発明の効果】上述したように、本発明構成によれば、
データ線Ｄ間に固定電位が与えられた付加容量線Ｃにコ
ンタクトされたシールド導電層１０が形成されることか
ら、データ線Ｄ間の干渉を低減することができ、安定し
て画質にすぐれた表示を行うことができる。
データ線Ｄ間に固定電位が与えられた付加容量線Ｃにコ
ンタクトされたシールド導電層１０が形成されることか
ら、データ線Ｄ間の干渉を低減することができ、安定し
て画質にすぐれた表示を行うことができる。
【００２２】また、付加容量線Ｃが、比較的抵抗率の高
い、例えば多結晶シリコン層によって形成する場合にお
いて、このシールド導電層１０を、Ａｌ等の金属による
抵抗率の高い導電層によって形成することによってその
導電性を高めることができる。
い、例えば多結晶シリコン層によって形成する場合にお
いて、このシールド導電層１０を、Ａｌ等の金属による
抵抗率の高い導電層によって形成することによってその
導電性を高めることができる。
【００２３】また、本発明装置においては、シールド導
電層の形成がなされるものであるが、このシールド導電
層は、データ線と同一導電層によって、すなわちデータ
線と同一工程によって形成することができることから、
このシールド導電層を設けることによってその製造工程
数がさほど増加することがない。
電層の形成がなされるものであるが、このシールド導電
層は、データ線と同一導電層によって、すなわちデータ
線と同一工程によって形成することができることから、
このシールド導電層を設けることによってその製造工程
数がさほど増加することがない。
【図１】本発明による液晶表示装置の一例の要部の平面
パターン図である。
パターン図である。
【図２】本発明による液晶表示装置の一例の要部の概略
断面図である。
断面図である。
【図３】本発明による液晶表示装置の他の例の要部の平
面パターン図である。
面パターン図である。
【図４】本発明による液晶表示装置の他の例の要部の平
面パターン図である。
面パターン図である。
【図５】従来の液晶表示装置の要部の平面パターン図で
ある。
ある。
【図６】従来の液晶表示装置の要部の断面図である。
１・・・基板、２・・・層間絶縁層、３・・・遮光膜、
４・・・表面平坦化膜、５・・・透明電極、１０・・・
シールド導電層、１１・・・コンタクト導電層、Ｇ1 ，
Ｇ2 ・・・ゲート線、Ｄ1 ，Ｄ2 ・・・データ線、
Ｃ1 ，Ｃ2 ・・・容量線、２Ｗ，２Ｗ1 ，２Ｗ2 と・・
・コンタクト開口、３Ｗ・・・表示開口
４・・・表面平坦化膜、５・・・透明電極、１０・・・
シールド導電層、１１・・・コンタクト導電層、Ｇ1 ，
Ｇ2 ・・・ゲート線、Ｄ1 ，Ｄ2 ・・・データ線、
Ｃ1 ，Ｃ2 ・・・容量線、２Ｗ，２Ｗ1 ，２Ｗ2 と・・
・コンタクト開口、３Ｗ・・・表示開口
Claims (5)
- 【請求項１】 データ線と層間絶縁層を介して交叉する
ように画素の付加容量ＣS を形成する付加容量線が配列
されたアクティブマトリクス型液晶表示装置であって、 隣合うデータ線間の付加容量線上の層間絶縁層にコンタ
クト開口が形成され、該コンタクト開口を通じて、上記
付加容量線に電気的にコンタクトされるシールド導電層
が形成されて成ることを特徴とするアクティブマトリク
ス型液晶表示装置。 - 【請求項２】 上記シールド導電層が、上記データ線と
同一導電層によって構成されたことを特徴とする請求項
１に記載のアクティブマトリクス型液晶表示装置。 - 【請求項３】 上記シールド導電層が、上記隣合うデー
タ線間において、上記データ線と層間絶縁層を介して交
叉するように配列されたゲート線上に、層間絶縁層を介
して跨るように延在して形成されたことを特徴とする請
求項１に記載のアクティブマトリクス型液晶表示装置。 - 【請求項４】 上記シールド導電層と分離されたコンタ
クト導電層を、上記データ線と層間絶縁層を介して交叉
するように配列されたゲート線上に形成された層間絶縁
層のコンタクト開口を通じて該ゲート線に電気的にコン
タクトして形成したことを特徴とする請求項１に記載の
アクティブマトリクス型液晶表示装置。 - 【請求項５】 上記シールド導電層と上記コンタクト導
電層とを、同一導電層によって構成したことを特徴とす
る請求項４に記載のアクティブマトリクス型液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15469298A JPH11344728A (ja) | 1998-06-03 | 1998-06-03 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15469298A JPH11344728A (ja) | 1998-06-03 | 1998-06-03 | アクティブマトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11344728A true JPH11344728A (ja) | 1999-12-14 |
Family
ID=15589860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15469298A Pending JPH11344728A (ja) | 1998-06-03 | 1998-06-03 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11344728A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005316002A (ja) * | 2004-04-27 | 2005-11-10 | Sony Corp | 表示装置 |
| JP2010134294A (ja) * | 2008-12-05 | 2010-06-17 | Casio Computer Co Ltd | 液晶表示素子 |
| WO2010137230A1 (ja) * | 2009-05-25 | 2010-12-02 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 |
-
1998
- 1998-06-03 JP JP15469298A patent/JPH11344728A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005316002A (ja) * | 2004-04-27 | 2005-11-10 | Sony Corp | 表示装置 |
| JP2010134294A (ja) * | 2008-12-05 | 2010-06-17 | Casio Computer Co Ltd | 液晶表示素子 |
| US8384867B2 (en) | 2008-12-05 | 2013-02-26 | Casio Computer Co., Ltd. | Liquid crystal display device |
| WO2010137230A1 (ja) * | 2009-05-25 | 2010-12-02 | シャープ株式会社 | アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機 |
| US8665202B2 (en) | 2009-05-25 | 2014-03-04 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, liquid crystal display device, and television receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7705355B2 (en) | Thin-film transistor display devices having composite electrodes | |
| JP2537150B2 (ja) | 制御用トランジスタを備える電気光学ディスプレイパネルとその製造方法 | |
| US5066106A (en) | Liquid crystal display device having redundant buses | |
| US6831318B2 (en) | Thin film transistor array | |
| JP3267011B2 (ja) | 液晶表示装置 | |
| CN110289270B (zh) | 阵列基板及其制造方法、显示装置 | |
| JPH1010579A (ja) | 液晶表示装置 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| KR20000033841A (ko) | 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판 | |
| CN111312731B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| US20230178560A1 (en) | Thin-film transistor and method for manufacturing same, and array substrate and display panel | |
| WO2018209761A1 (zh) | 阵列基板及其制造方法、液晶显示面板 | |
| KR100348995B1 (ko) | 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자 | |
| KR100531046B1 (ko) | 엑스레이 검출 배열 소자를 제작하는 방법 | |
| CN108446053B (zh) | 阵列基板及其制造方法、显示装置 | |
| US5657101A (en) | LCD having a thin film capacitor with two lower capacitor electrodes and a pixel electrode serving as an upper electrode | |
| JPH11344728A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH06160875A (ja) | 液晶表示装置 | |
| US6940480B2 (en) | Pixel structure | |
| JP3092570B2 (ja) | 液晶表示パネルの製造方法 | |
| JP2002131783A (ja) | アクティブマトリクス型表示装置 | |
| JPH11316391A (ja) | 液晶表示装置 | |
| JP3067181B2 (ja) | 液晶表示装置の製造方法 | |
| JPS63253391A (ja) | 薄膜トランジスタアレイ | |
| KR100397672B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |