JP2005316002A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2005316002A
JP2005316002A JP2004131863A JP2004131863A JP2005316002A JP 2005316002 A JP2005316002 A JP 2005316002A JP 2004131863 A JP2004131863 A JP 2004131863A JP 2004131863 A JP2004131863 A JP 2004131863A JP 2005316002 A JP2005316002 A JP 2005316002A
Authority
JP
Japan
Prior art keywords
conductive layer
pixel circuit
pixel
signal line
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004131863A
Other languages
English (en)
Inventor
Masakazu Kato
正和 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004131863A priority Critical patent/JP2005316002A/ja
Publication of JP2005316002A publication Critical patent/JP2005316002A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】縦方向のクロストークを抑制したアクティブマトリクス駆動方式の表示装置を提供する。
【解決手段】第1の駆動手段から走査パルスが与えられた走査線に接続された画素回路に対し、信号線を通してフィールド毎に極性が反転した映像信号が順次供給されてなる1F反転駆動方式のアクティブマトリクス駆動方式表示装置であって、信号線を構成する導電層34bと映像信号が供給される導電層32の間の少なくとも一部、および/または、画素回路における映像信号が供給される導電層と、前記画素回路の隣接画素回路に配線された信号線を構成する導電層との間の少なくとも一部に、絶縁膜を介して、一定電位に固定されたシールドSD1が形成されている構成とする。
【選択図】図3

Description

本発明は、表示装置に関し、特にいわゆる点順次駆動方式のアクディブマトリクス型表示装置に関するものである。
画素が行列状に配置された表示装置、たとえばアクティブマトリクス型液晶表示装置(LCD:Liquid Crystal Display)において、その駆動方式として、各画素を1ライン(1行)ごとに画素単位で順次駆動する点順次駆動方式か知られている。また、この点順次駆動方式として、1H反転駆動方式や1F反転駆動方式などがある。
図5は、上述した点順次駆動方式のアクティブマトリクス型液晶表示装置の一画素回路を示す。液晶表示装置は、図5に示した画素回路が行列状に接続されて構成される。
画素回路は、図5に示すように、画素トランジスタである薄膜トランジスタ(TFT:Thin Film Transistor)と、このTFTのドレイン電極に画素電極が接続された液晶セルLCと、TFTのドレイン電極に一方の電極が接続された保持容量Csを有する。
この画素回路に対して、図示しない水平駆動回路により駆動される信号線SIGL1と、図示しない垂直駆動回路により駆動される走査線SCLとが接続されている。
また、液晶セルLCの対向電極および保持容量Csの他方の電極は、共通のCsラインCsLを通してコモン電圧Vcomが与えられる。
図5において、走査線SCLにゲートパルスが与えられ、TFTがオン状態になると、すなわち、図示の走査線が選択されると、信号線SIGL1の信号線電位VSIG1が映像信号として液晶セルLCを構成する画素電極に書き込まれ、画素電位VPを得る。
上記のLCDにおいて、画質を損ねる原因として、横方向のクロストークと縦方向のクロストークが知られている。
横方向のクロストークはCsラインCsLと信号線SIGL1との間に寄生容量が存在することなどに起因し、一方、縦方向のクロストークは、信号線SIGL1あるいは隣接する信号線SIGL2と画素電位VPを保持する導電層部分との間の寄生容量(Ccp1あるいはCcp2)などに起因して起こる。
上記の縦方向のクロストークは、上記の1H反転駆動方式と1F反転駆動方式とで差を有する。
1H反転駆動方式においては、信号線電位が1H(Hは水平走査期間)毎に反転するため、黒側カップリングと白側カップリングが相殺され、結果としてカップリング性縦方向クロストークは発生しない。
一方で、1F反転駆動方式では、信号線電位が1F(Fはフィールド)の期間同極性の映像信号が入るため、カップリングを相殺できず、縦方向クロストークが発生する。
図6はLCDの画面に現れた上記の縦方向クロストークの現象を説明する模式図である。
画面中央の四角領域において黒い部分が表示されており、その外周部において画面全体に中間調(グレー)が表示されているものである。
ここで、画面中央の四角領域の上部(B点)においては、他のグレー領域よりも黒っぽく表示されており、一方画面中央の四角領域の下部(C点)においては、他のグレー領域よりも白っぽく表示されているものである。これは、画面中央の四角領域の上部および下部において、それぞれ画面中央の黒い四角領域と縦方向のクロストークが起こったことによる。
図7は上記の縦方向のクロストークとなる信号線電位と画素電位のカップリングを説明するための信号線電位と画素電位のタイミングチャートである。
図7(a)は画面左側の上部から下部にわたってグレーを表示する領域の信号線電位であり、1フィールド毎に反転しながらグレーを示す電位が与えられている。また、図7(b)は図6中のA点における画素電位である。
この領域においては、カップリングの影響がないので、A点などの各画素の画素電位は、走査線で選択されるそれぞれのタイミングで信号線電位から入力される電位をそのまま保っている。
図7(c)は上記の画面中央の黒い四角領域とその上部および下部のグレー領域の信号線電位であり、また、図7(d)および図7(e)はそれぞれ図6中のB点およびC点における画素電位である。
画面中央の黒い四角領域の上部における画素(B点)の画素電位は、走査線で選択されたタイミングで信号線電位から入力された電位に対して、画面中央の黒い領域に相当する信号線電位の高電位(12.5V)および低電位(2.5V)とカップリングが生じ、それぞれの中間調電位から黒側(10Vより高電位および5Vより低電位)にシフトしている。
また、画面中央の黒い四角領域の下部における画素(C点)の画素電位は、走査線で選択されたタイミングで信号線電位から入力された電位に対して、画面中央の黒い領域に相当する信号線電位の高電位(12.5V)および低電位(2.5V)とカップリングが生じ、それぞれの中間調電位から白側(10Vより低電位および5Vより高電位)にシフトしている。
上記の縦方向のクロストークを抑制するため、特許文献1は、縦方向のクロストークと縦スジとはトレードオフの関係にあることを考慮して、ブラックレベルとグレーレベルを2ステップでプリチャージする点順次2ステッププリチャージ方式を提案している。
特開2001−356740号公報
解決しようとする問題点は、アクティブマトリクス駆動方式の表示装置において、縦方向のクロストークを抑制することが困難であるという点である。
本発明の表示装置は、パネル面に画素回路が行列状に配置され、各列に信号線が配線され、各行に走査線が配線された画素部と、前記画素部の各走査線に走査パルスを与える第1の駆動手段と、前記第1の駆動手段から前記走査パルスが与えられた走査線に接続された画素回路に対し、前記信号線を通して、フィールド毎に極性が反転した映像信号を順次供給する第2の駆動手段とを有し、前記画素回路において、前記信号線を構成する導電層と、前記映像信号が供給される導電層の間の少なくとも一部に、絶縁膜を介して、一定電位に固定されたシールドが形成されている。
上記の本発明の表示装置は、第1の駆動手段から走査パルスが与えられた走査線に接続された画素回路に対し、信号線を通してフィールド毎に極性が反転した映像信号が順次供給されてなる1F反転駆動方式のアクティブマトリクス駆動方式表示装置であって、信号線を構成する導電層と映像信号が供給される導電層の間の少なくとも一部に、絶縁膜を介して、一定電位に固定されたシールドが形成されている。
本発明の表示装置は、パネル面に画素回路が行列状に配置され、各列に信号線が配線され、各行に走査線が配線された画素部と、前記画素部の各走査線に走査パルスを与える第1の駆動手段と、前記第1の駆動手段から前記走査パルスが与えられた走査線に接続された画素回路に対し、前記信号線を通して、フィールド毎に極性が反転した映像信号を順次供給する第2の駆動手段とを有し、前記画素回路における前記映像信号が供給される導電層と、前記画素回路の隣接画素回路に配線された信号線を構成する導電層との間の少なくとも一部に、絶縁膜を介して、一定電位に固定されたシールドが形成されている。
上記の本発明の表示装置は、第1の駆動手段から走査パルスが与えられた走査線に接続された画素回路に対し、信号線を通してフィールド毎に極性が反転した映像信号が順次供給されてなる1F反転駆動方式のアクティブマトリクス駆動方式表示装置であって、画素回路における映像信号が供給される導電層と、前記画素回路の隣接画素回路に配線された信号線を構成する導電層との間の少なくとも一部に、絶縁膜を介して、一定電位に固定されたシールドが形成されている。
本発明の表示装置は、信号線を構成する導電層と映像信号が供給される導電層の間の少なくとも一部、および/または、画素回路における映像信号が供給される導電層と、前記画素回路の隣接画素回路に配線された信号線を構成する導電層との間の少なくとも一部に、絶縁膜を介して、一定電位に固定されたシールドが形成されており、これによって信号線を構成する導電層と映像信号が供給される導電層間および/または映像信号が供給される導電層と隣接画素回路の信号線を構成する導電層間のカップリングが抑制され、縦方向のクロストークを抑制することができる。
以下に、本発明のアクティブマトリクス駆動方式の液晶表示装置の実施の形態について、図面を参照して説明する。
図1は、本実施形態に係るアクティブマトリクス駆動方式の液晶表示装置(LCD)の模式構成図である。
LCD10は、TFTアレイ基板11と、これに対向する透明な対向基板12を備えている。TFTアレイ基板11は、例えば石英基板からなり、対向基板12は、例えばガラス基板あるいは石英基板からなる。
TFTアレイ基板11には、複数のマトリクス状に配置された画素毎に、例えばITO膜(酸化インジウム・スズ膜)などの透明導電性薄膜からなる画素電極13が設けられて、また、TFTおよび蓄積容量などが形成されている。一方、対向基板12には、全面にITO膜の対向電極14が形成されている。
TFTアレイ基板11の画素電極13などの上層と、対向基板12の対向電極14の上層には、液晶層16を所定方向に配向させるための配向膜(17,18)が形成されており、所定間隙で配向膜(17,18)が対向するようにシール材15で貼り合わせた一対の基板間に、液晶層16が封入および挟持されている。
配向膜(17,18)間の距離を所定値とするために、例えば柱状スペーサ、グラスファイバあるいはガラスビーズなどのスペーサを用いることができる。配向膜(17,18)は例えばポリイミド膜などからなり、液晶層16は例えば1種類または数種類のネマティック液晶を混合した液晶からなる。また、必要に応じて、例えば対向電極14上に赤、緑あるいは青のカラーフィルタを画素毎に有する構成としてカラー画像を表示するLCDとすることもできる。
液晶層16は、画素電極13と対向電極14により印加される電圧レベルにより分子集合の配向や秩序が変化することにより光を変調し、階調表示を可能にする。ノーマリホワイト表示であれば、印加された電圧に応じた入射光がこの液晶層部分を通過可能とされ、全体として液晶表示装置から画素信号に応じたコントラストを持つ光が出射される。
図2は、本実施形態に係るアクティブマトリクス駆動方式のLCDの回路構成の一例を示す。
ここでは、図面の簡略化のため、3行(n−1行〜n+1行)4列(m−1列〜m+2列)の画素配列の場合を例として示している。
図2において、表示エリア(有効画素エリア)DAには、画素トランジスタである薄膜トランジスタTFT、液晶セルLCおよび保持容量Csを有する単位画素Pixelが行列状に配列されている。
上述の画素構造において、薄膜トランジスタTFTは、ゲート電極が走査線SCLn−1,SCLn,SCLn+1に接続され、ソース電極が信号線(信号ライン)SIGLm−1,SIGLm,SIGLm+1,SIGLm+2に接続されている。
液晶セルLCは、画素電極が薄膜トランジスタTFTのドレインに接続され、対向電極は、Cs線CsLを介して基準電位となるコモン電位Vcomが印加されるCs線CsLに接続されている。保持容量Csもまた、薄膜トランジスタTFTのドレインとCs線CsLとの間に接続されている。
走査線SCLn−1,SCLn,SCLn+1の各一端は、垂直駆動回路SRVの対応する行の各出力端にそれぞれ接続されている。
信号線SIGLm−1,SIGLm,SIGLm+1,SIGLm+2の各一端は、水平駆動回路SRHの対応する行の各出力端にそれぞれ接続されている。
第1の駆動手段としての垂直駆動回路SRVには、不図示のタイミングジェネレータからタイミング信号として、垂直スタートパルスVSTおよび垂直クロックパルスVCKが与えられる。
垂直駆動回路SRVは、垂直スタートパルスVSTに応答して垂直駆動(垂直走査)を開始し、走査線にゲートパルスを送出することによりTFTをオン状態として走査線を選択し、選択された走査線に対して、後述する水平駆動回路SRHからの映像信号が書き込まれる。
第2の駆動手段としての水平駆動回路SRHには、不図示の液晶ドライバからのアナログ映像信号が供給されるとともに、タイミングジェネレータからタイミング信号として、水平スタートパルスHSTおよび水平クロックパルスHCKが与えられる。
水平駆動回路SRHは、水平スタートパルスHSTに応答して水平駆動を開始し、水平クロックパルスHCKに同期してアナログ映像信号を順次サンプリングし、そのまま順に信号線SIGLm−1,SIGLm,SIGLm+1,SIGLm+2に出力する。これにより、垂直駆動回路SRVにより選択されているライン(行)の画素Pixelに対して、順番に信号線SIGLm−1,SIGLm,SIGLm+1,SIGLm+2の電位が映像信号として液晶セルLCの画素電極に書き込まれ、画素電位が得られる。
ここで、本実施形態の液晶表示装置は1F反転駆動方式であり、信号線電位は1F(Fはフィールド)の期間同極性の信号として入力される。
即ち、従来方法においては、信号線電位が1F(Fはフィールド)の期間同極性の映像信号が入ることから、縦方向のクロストークとなる信号線電位と画素電位のカップリングや1対の走査線間のカップリングにより、縦方向クロストークが生じていた。
しかしながら、本実施形態においては、信号線を構成する導電層と映像信号が供給される導電層の間の少なくとも一部、および/または、画素回路における映像信号が供給される導電層と、前記画素回路の隣接画素回路に配線された信号線を構成する導電層との間の少なくとも一部に、絶縁膜を介して、一定電位に固定されたシールドが形成されており、これによって信号線を構成する導電層と映像信号が供給される導電層間および/または映像信号が供給される導電層と隣接画素回路の信号線を構成する導電層間のカップリングが抑制され、縦方向のクロストークが抑制されている。
図3は、上記のLCDのTFTアレイ基板に形成された配線領域において、信号線を構成する導電層と映像信号が供給される導電層の間の少なくとも一部に、絶縁膜を介して一定電位に固定されたシールドが形成された構成の模式的断面図である。
TFTアレイ基板11上に、光遮蔽性のMo層31などがパターン形成されており、それを被覆して酸化シリコンなどの絶縁膜が積層して形成され、その上層にポリシリコン層32がパターン形成されている。
ポリシリコン層32のチャネル形成領域上に絶縁膜を介してゲート電極33が設けられており、ゲート電極33の両側部におけるポリシリコン層32中にチャネル形成領域を挟むように導電性不純物が導入され、例えばLDD(Lightly Doped Drain)構造を有するソース領域およびドレイン領域が形成されており、薄膜トランジスタTFTが構成されている。
薄膜トランジスタTFTのドレインに接続して、アルミニウム層34a、Ti層35および画素電極13(ITO膜36)が絶縁膜を介してコンタクトなどで接続しながら積層して形成されており、一方、不図示の部分で薄膜トランジスタTFTのソースに接続して、アルミニウム層34bからなる信号線が形成されている。
上記の構成において、薄膜トランジスタTFTがオンとなったときに、信号線であるアルミニウム層34bから、ポリシリコン層32、アルミニウム層34aおよびTi層35を介して画素電極13に映像信号が書き込まれ、即ち、ポリシリコン層32、アルミニウム層34aおよびTi層35を介して画素電極13が信号線電位となる。
また、薄膜トランジスタTFTがオフとなった後にポリシリコン層32はフローティングとなり、そのままでは信号線であるアルミニウム層34bの間にカップリングCPLが生じてしまうが、本実施形態においては、ポリシリコン層32とアルミニウム層34bの間に絶縁膜を介して一定電位(例えばグラウンドGND)に固定された、例えば20nm程度の膜厚のシールドSD1が形成されている。
即ち、信号線を構成する導電層(アルミニウム層34b)と映像信号が供給される導電層のうちのカップリングしやすい部位であるポリシリコン層32との間に、カップリングを遮蔽するシールドSD1が設けられ、この間のカップリングが抑制されて縦方向のクロストークが抑制されている。
また、図4は、上記のLCDのTFTアレイ基板に形成された配線領域において、画素回路における映像信号が供給される導電層と、前記画素回路の隣接画素回路に配線された信号線を構成する導電層との間の少なくとも一部に、絶縁膜を介して一定電位に固定されたシールドが形成された構成を示す模式的断面図である。
画素回路における映像信号が供給される導電層(アルミニウム層34c)と、この導電層(アルミニウム層34c)が接続された画素回路の隣接画素回路に配線された信号線を構成する導電層(アルミニウム層34d)との間の少なくとも一部に、絶縁膜を介して一定電位(例えばグラウンドGND)に固定されたシールドSD2が形成されている。
これによって、画素回路における映像信号が供給される導電層と、隣接画素回路に配線された信号線を構成する導電層との間のカップリングが抑制されて縦方向のクロストークが抑制されている。
本実施形態においては、信号線を構成する導電層と映像信号が供給される導電層の間と、画素回路における映像信号が供給される導電層と、前記画素回路の隣接画素回路に配線された信号線を構成する導電層との間のうち、少なくともいずれか一方において、絶縁膜を介して一定電位に固定されたシールドが形成されていればよい。好ましくは、両者ともの形成されている構成である。
上記の本実施形態に係るLCDによれば、信号線を構成する導電層と映像信号が供給される導電層の間の少なくとも一部、および/または、画素回路における映像信号が供給される導電層と、前記画素回路の隣接画素回路に配線された信号線を構成する導電層との間の少なくとも一部に、絶縁膜を介して、一定電位に固定されたシールドが形成されており、これによって信号線を構成する導電層と映像信号が供給される導電層間および/または映像信号が供給される導電層と隣接画素回路の信号線を構成する導電層間のカップリングが抑制され、縦方向のクロストークを抑制することができる。
本発明は上記の説明に限定されない。
例えば、上記の実施形態においては、アクティブマトリクス方式の液晶表示装置について説明をしたが、これに限らず、その他の表示装置にも適用することができる。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の表示装置は、パーソナルコンピュータ、携帯電話、デジタルカメラなど、様々な電子機器の表示装置に、さらには、液晶プロジェクタなどの投射型表示装置におけるライトバルブに適用できる。
図1は本発明の実施形態に係るアクティブマトリクス駆動方式の液晶表示装置(LCD)の模式構成図である。 図2は本発明の実施形態に係るアクティブマトリクス駆動方式のLCDの回路構成の一例を示す。 図3は、本発明の実施形態に係るLCDにおいて、信号線を構成する導電層と映像信号が供給される導電層の間の少なくとも一部に、絶縁膜を介して一定電位に固定されたシールドが形成された構成の模式的断面図である。 図4は、本発明の実施形態に係るLCDにおいて、画素回路における映像信号が供給される導電層と、前記画素回路の隣接画素回路に配線された信号線を構成する導電層との間の少なくとも一部に、絶縁膜を介して一定電位に固定されたシールドが形成された構成を示す模式的断面図である。 図5は、従来例に係る点順次駆動方式のアクティブマトリクス型液晶表示装置の一画素回路を示す。 図6はLCDの画面に現れた上記の縦方向クロストークの現象を説明する模式図である。 図7(a)〜図7(e)は、縦方向のクロストークとなる信号線電位と画素電位のカップリングを説明するための信号線電位と画素電位のタイミングチャートである。
符号の説明
10…液晶表示装置、11…TFTアレイ基板、12…対向基板、13…画素電極、14…対向電極、15…シール材、16…液晶層、17,18…配向膜、31…Mo層、32…ポリシリコン層、33…ゲート電極、34a,34b,34c,34d…アルミニウム層34a、35…Ti層、36…ITO膜、Ccp1,Ccp2…寄生容量、CPL…カップリング、Cs…保持容量、CsL…Cs線、DA…表示エリア(有効画素エリア)、HCK…水平クロックパルス、HST…水平スタートパルス、LC…液晶セル、Pixel…単位画素、SCLn−1,SCLn,SCLn+1,SCL…走査線、SD1,SD2…シールド、SIGLm−1,SIGLm,SIGLm+1,SIGLm+2,SIGL1,SIGL2…信号線(信号ライン)、SRH…水平駆動回路、SRV…垂直駆動回路、TFT…薄膜トランジスタ、VCK…垂直クロックパルス、Vcom…コモン電位、VP…画素電位、VST…垂直スタートパルス

Claims (5)

  1. パネル面に画素回路が行列状に配置され、各列に信号線が配線され、各行に走査線が配線された画素部と、
    前記画素部の各走査線に走査パルスを与える第1の駆動手段と、
    前記第1の駆動手段から前記走査パルスが与えられた走査線に接続された画素回路に対し、前記信号線を通して、フィールド毎に極性が反転した映像信号を順次供給する第2の駆動手段と
    を有し、
    前記画素回路において、前記信号線を構成する導電層と、前記映像信号が供給される導電層の間の少なくとも一部に、絶縁膜を介して、一定電位に固定されたシールドが形成されている
    表示装置。
  2. 前記映像信号が供給される導電層と、前記画素回路の隣接画素回路に配線された信号線を構成する導電層との間の少なくとも一部に、絶縁膜を介して、一定電位に固定されたシールドが形成されている
    請求項1に記載の表示装置。
  3. 前記画素回路は液晶セルを含む
    請求項1に記載の表示装置。
  4. パネル面に画素回路が行列状に配置され、各列に信号線が配線され、各行に走査線が配線された画素部と、
    前記画素部の各走査線に走査パルスを与える第1の駆動手段と、
    前記第1の駆動手段から前記走査パルスが与えられた走査線に接続された画素回路に対し、前記信号線を通して、フィールド毎に極性が反転した映像信号を順次供給する第2の駆動手段と
    を有し、
    前記画素回路における前記映像信号が供給される導電層と、前記画素回路の隣接画素回路に配線された信号線を構成する導電層との間の少なくとも一部に、絶縁膜を介して、一定電位に固定されたシールドが形成されている
    表示装置。
  5. 前記画素回路は液晶セルを含む
    請求項4に記載の表示装置。
JP2004131863A 2004-04-27 2004-04-27 表示装置 Pending JP2005316002A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004131863A JP2005316002A (ja) 2004-04-27 2004-04-27 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004131863A JP2005316002A (ja) 2004-04-27 2004-04-27 表示装置

Publications (1)

Publication Number Publication Date
JP2005316002A true JP2005316002A (ja) 2005-11-10

Family

ID=35443534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004131863A Pending JP2005316002A (ja) 2004-04-27 2004-04-27 表示装置

Country Status (1)

Country Link
JP (1) JP2005316002A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007148219A (ja) * 2005-11-30 2007-06-14 Seiko Epson Corp 発光装置および電子機器
WO2017054381A1 (zh) * 2015-09-28 2017-04-06 京东方科技集团股份有限公司 阵列基板、制造方法以及相应的显示面板和电子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03175430A (ja) * 1989-12-05 1991-07-30 Nec Corp 反射型液晶表示装置
JPH05127195A (ja) * 1991-11-08 1993-05-25 Toshiba Corp 液晶表示装置
JPH0611684A (ja) * 1992-06-25 1994-01-21 Sharp Corp 液晶表示装置
JPH11344728A (ja) * 1998-06-03 1999-12-14 Sony Corp アクティブマトリクス型液晶表示装置
JP2005077484A (ja) * 2003-08-28 2005-03-24 Seiko Epson Corp 電気光学装置の駆動回路、電気光学装置及び電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03175430A (ja) * 1989-12-05 1991-07-30 Nec Corp 反射型液晶表示装置
JPH05127195A (ja) * 1991-11-08 1993-05-25 Toshiba Corp 液晶表示装置
JPH0611684A (ja) * 1992-06-25 1994-01-21 Sharp Corp 液晶表示装置
JPH11344728A (ja) * 1998-06-03 1999-12-14 Sony Corp アクティブマトリクス型液晶表示装置
JP2005077484A (ja) * 2003-08-28 2005-03-24 Seiko Epson Corp 電気光学装置の駆動回路、電気光学装置及び電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007148219A (ja) * 2005-11-30 2007-06-14 Seiko Epson Corp 発光装置および電子機器
WO2017054381A1 (zh) * 2015-09-28 2017-04-06 京东方科技集团股份有限公司 阵列基板、制造方法以及相应的显示面板和电子装置
US10598995B2 (en) 2015-09-28 2020-03-24 Boe Technology Group Co., Ltd. Array substrate, fabrication method, and corresponding display panel and electronic device

Similar Documents

Publication Publication Date Title
JP5024110B2 (ja) 電気光学装置及び電子機器
US20050190138A1 (en) LCD and method of driving the same
JP5290419B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US7800570B2 (en) LCD device capable of controlling a viewing angle and method for driving the same
KR20060106168A (ko) 액정표시장치
JP2006259135A (ja) 表示装置およびカラーフィルタ基板
US20120268707A1 (en) Liquid crystal display device
US20080284708A1 (en) Liquid Crystal Display Device
KR100272152B1 (ko) 액정표시장치의 구동방법
JPH0895526A (ja) Rgbフィールド順次表示方式のカラー液晶表示装置
US7671363B2 (en) Electro-optical device and electronic apparatus
KR20040021384A (ko) 액정표시장치용 액정패널의 하부어레이기판
US9482895B2 (en) Liquid crystal display device with different polarity signals provided to pixel electrodes facing a transparent filter and a green filter
JP2008145484A (ja) 電気光学装置及び電子機器
US6927752B2 (en) Plane display element
US6917407B2 (en) Liquid crystal display device and method of fabricating the same
WO2017130293A1 (ja) 液晶表示装置
JP2005316002A (ja) 表示装置
JP4617861B2 (ja) 液晶表示装置
JPH1138389A (ja) 反射型の液晶表示装置
JP3206666B2 (ja) 液晶マトリクス表示装置
JP2008281702A (ja) 液晶表示装置及び液晶表示装置の駆動方法
JP4974029B2 (ja) 液晶表示装置
KR100226785B1 (ko) 액정표시장치
US9558699B2 (en) Liquid crystal display and driving method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100817