KR20060106168A

KR20060106168A - 액정표시장치

Info

Publication number: KR20060106168A
Application number: KR1020050028625A
Authority: KR
Inventors: 신경주; 박철우; 채종철
Original assignee: 삼성전자주식회사
Priority date: 2005-04-06
Filing date: 2005-04-06
Publication date: 2006-10-12
Also published as: CN1844991A; CN100504555C; US20060227273A1; TW200636331A; JP2006293297A; US20090174829A1

Abstract

표시 특성을 향상시킬 수 있는 액정표시장치가 개시된다. 액정표시장치에서, 제1 스위칭 소자는 제1 데이터 신호를 입력받고, 제2 스위칭 소자는 제1 데이터 신호와 반전된 극성을 갖는 제2 데이터 신호를 입력받는다. 제1 픽셀 전극은 제1 스위칭 소자에 연결되어 제1 데이터 신호를 입력받고, 제2 픽셀 전극은 제2 스위칭 소자에 연결되어 제2 데이터 신호를 입력받는다. 제1 픽셀 전극은 제2 픽셀 전극과 전기적으로 절연된 상태로 마주한다. 따라서, 제1 픽셀 전극과 제2 픽셀 전극에 인가된 제1 및 제2 데이터 신호에 의해서 액정층이 제어됨으로써, 플리커 현상 및 잔상을 제거할 수 있다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY APPARATUS}

도 1은 본 발명의 일 실시예에 따른 액정표시장치의 단위 화소에 대한 등가 회로도이다.

도 2는 제1 및 제2 데이터 신호의 극성을 나타낸 도면이다.

도 3은 도 1에 도시된 제1 및 제2 데이터 신호의 파형도이다.

도 4는 본 발명의 다른 실시예에 따른 액정표시장치의 단위 화소에 대한 등가 회로도이다.

도 5는 본 발명의 또 다른 실시예에 따른 액정표시장치의 단위 화소에 대한 등가 회로도이다.

도 6은 본 발명의 또 다른 실시예에 따른 액정표시장치의 단위 화소를 도시한 단면도이다.

도 7은 도 6에 도시된 어레이 기판의 평면도이다.

도 8은 본 발명의 또 다른 실시예에 따른 액정표시장치의 단위 화소에 대한 단면도이다.

도 9는 본 발명의 또 다른 실시예에 따른 액정표시장치의 단위 화소에 대한 단면도이다.

도 10a는 도 9에 도시된 제1 어레이 기판의 평면도이다.

도 10b는 도 9에 도시된 제2 어레이 기판의 평면도이다.

도 11은 도 10a 및 도 10b에 도시된 제1 및 제2 어레이 기판이 결합된 상태를 나타낸 평면도이다.

*도면의 주요 부분에 대한 부호의 설명*

100 : 어레이 기판 110 : 제1 기판

120 : 어레이층 121 : 제1 절연막

122 : 제2 절연막 200 : 컬러필터기판

210 : 제2 기판 220 : 컬러필터층

230 : 블랙 매트릭스 240 : 오버 코팅층

300 : 제1 액정층 400, 800, 1000 : 액정표시장치

500 : 제1 어레이 기판 550 : 제3 어레이 기판

600 : 제2 어레이 기판 700 : 제2 액정층

본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는 표시 특성을 향상시킬 수 있는 액정표시장치에 관한 것이다.

일반적으로, 액정표시장치는 화면을 구현하는 액정표시패널, 액정표시패널을 구동하기 위한 구동 회로부, 액정표시패널로 광을 제공하기 위한 광 공급부로 이루어진다. 이때, 액정표시패널은 상부 기판, 하부 기판, 상부 기판과 하부 기판과의 사이에 형성되는 액정층으로 이루어진다.

하부 기판에는 다수의 단위 화소가 매트릭스 형태로 형성된다. 각 단위화소는 게이트 신호가 제공되는 게이트 라인, 데이터 신호가 제공되는 데이터 라인 및 게이트 라인과 데이터 라인에 연결된 박막 트랜지스터로 이루어진다. 또한, 각 단위 화소는 박막 트랜지스터에 전기적으로 연결된 픽셀 전극을 더 구비한다. 박막 트랜지스터가 게이트 신호에 응답하여 턴-온(turn-on)되면, 데이터 신호는 화소 전극으로 인가된다.

한편, 상부 기판에는 픽셀 전극과 마주하는 공통 전극이 구비되고, 공통 전극에는 공통전압이 제공된다. 따라서, 픽셀 전극에 인가된 데이터 신호와 공통전압과의 전압차가 액정층에 인가된다.

그러나, 계속해서 같은 방향의 전계가 인가되면 액정 물질이 열화되므로, 공통 전압에 대해서 데이터 신호의 극성을 주기적으로 반전시킨다. 따라서, 액정층에는 정극성 및 부극성을 갖는 픽셀 전압이 교번적으로 인가된다.

이 경우, 최적 공통전압은 정극성과 부극성 픽셀 전압 사이의 중심값으로 정의되나, 최적 공통전압과 실제 공통전극에 인가되는 실제 공통전압 사이에 편차가 발생한다. 그로 인해, 정극성 픽셀 전압과 부극성 픽셀 전압의 레벨이 상이하게 되고, 그 결과 화면에 플리커 현상이 발생한다. 또한, 이러한 편차가 지속되면 잔류 DC 성분이 발생하고, 그 결과 액정 피로로 인한 잔상이 발생한다.

따라서, 본 발명의 목적은 개구율을 증가시키면서 잔상을 제거하기 위한 액 정표시장치를 제공하는 것이다.

본 발명의 일 특징에 따른 액정표시장치는 제1 스위칭 소자, 제2 스위칭 소자, 제1 픽셀 전극, 제2 픽셀 전극 및 액정층을 포함한다.

상기 제1 스위칭 소자는 제1 데이터 신호를 입력받고, 상기 제2 스위칭 소자는 상기 제1 데이터 신호와 반전된 극성을 갖는 제2 데이터 신호를 입력받는다.

상기 제1 픽셀 전극은 상기 제1 스위칭 소자에 연결되어 상기 제1 데이터 신호를 입력받고, 상기 제2 픽셀 전극은 상기 제2 스위칭 소자에 연결되어 상기 제2 데이터 신호를 입력받고, 상기 제1 픽셀 전극과 전기적으로 절연된 상태로 마주한다. 상기 액정층은 상기 제1 픽셀 전극과 상기 제2 픽셀 전극에 인가된 상기 제1 및 제2 데이터 신호에 응답하여 배열되는 다수의 액정분자로 이루어진다.

본 발명의 다른 특징에 따른 액정표시장치는 어레이 기판, 컬러필터기판 및 액정층을 포함한다. 상기 어레이 기판은 제1 기판 및 상기 제1 기판 상에 구비된 어레이층으로 이루어지고, 상기 컬러필터기판은 상기 제1 기판과 마주하는 제2 기판 및 상기 제2 기판 상에 형성된 컬러필터층으로 이루어진다. 상기 액정층은 상기 어레이 기판과 상기 컬러필터기판과의 사이에 개재되고, 다수의 액정분자를 포함한다.

상기 어레이층은 제1 스위칭 소자, 제2 스위칭 소자, 제1 픽셀 전극 및 제2 픽셀 전극을 포함한다. 상기 제1 스위칭 소자는 제1 데이터 신호를 입력받고, 상기 제2 스위칭 소자는 상기 제1 데이터 신호와 반전된 극성을 갖는 제2 데이터 신호를 입력받는다.

상기 제1 픽셀 전극은 상기 제1 스위칭 소자에 연결되어 상기 제1 데이터 신호를 입력받고, 상기 제2 픽셀 전극은 상기 제2 스위칭 소자에 연결되어 상기 제2 데이터 신호를 입력받고, 상기 제1 픽셀 전극과 전기적으로 절연된 상태로 마주한다. 여기서, 상기 다수의 액정분자는 상기 제1 픽셀 전극과 상기 제2 픽셀 전극에 인가된 상기 제1 및 제2 데이터 신호에 응답하여 배열된다.

본 발명의 또 다른 특징에 따른 액정표시장치는 제1 어레이 기판, 제2 어레이 기판 및 액정층을 포함한다. 상기 제1 어레이 기판은 제1 기판 및 상기 제1 기판 상에 구비된 제1 어레이층으로 이루어지고, 상기 제2 어레이 기판은 상기 제1 기판과 마주하는 제2 기판 및 상기 제2 기판 상에 형성된 제2 어레이층으로 이루어진다. 상기 액정층은 상기 제1 어레이 기판과 상기 제2 어레이 기판과의 사이에 개재되고, 다수의 액정분자를 포함한다.

여기서, 상기 제1 어레이층은 제1 데이터 신호를 입력받는 제1 스위칭 소자 및 상기 제1 스위칭 소자에 연결되어 상기 제1 데이터 신호를 입력받는 제1 픽셀 전극으로 이루어진다. 상기 제2 어레이층은 상기 제1 데이터 신호와 반전된 극성을 갖는 제2 데이터 신호를 입력받는 제2 스위칭 소자 및 상기 제2 스위칭 소자에 연결되어 상기 제2 데이터 신호를 입력받고, 상기 제1 픽셀 전극과 전기적으로 절연된 상태로 마주하는 제2 픽셀 전극으로 이루어진다.

따라서, 상기 다수의 액정분자는 상기 제1 픽셀 전극과 상기 제2 픽셀 전극에 인가된 상기 제1 및 제2 데이터 신호에 응답하여 배열된다.

이러한 액정표시장치에 따르면, 서로 마주하는 제1 및 제2 픽셀 전극에는 서로 반전된 극성을 갖는 제1 및 제2 데이터 신호가 인가되고, 상기 제1 및 제2 데이터 신호의 극성은 주기적으로 반전된다. 따라서, 액정표시장치에 잔상이 발생하는 것을 방지할 수 있고, 플리커 현상을 제거할 수 있다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 액정표시장치의 단위 화소에 대한 등가 회로도이다. 도 2는 제1 및 제2 데이터 신호의 극성을 나타낸 도면이고, 도 3은 도 1에 도시된 제1 및 제2 데이터 신호의 파형도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 액정표시장치의 단위 화소는 제1 데이터 라인(DL1), 제2 데이터 라인(DL2), 게이트 라인(GL), 제1 박막 트랜지스터(Tr1), 제2 박막 트랜지스터(Tr2) 및 액정 커패시터(Clc)를 포함한다. 여기서, 상기 액정 커패시터(Clc)는 제1 픽셀 전극(PE1), 제2 픽셀 전극(PE2) 및 액정층(LC)으로 이루어진다.

상기 제1 박막 트랜지스터(Tr1)의 제1 게이트 전극(GE1)은 상기 게이트 라인(GL)에 연결되고, 제1 소오스 전극(SE1)은 상기 제1 데이터 라인(DL1)에 연결되며, 제1 드레인 전극(DE1)은 상기 제1 픽셀 전극(PE1)에 연결된다. 한편, 상기 제2 박막 트랜지스터(Tr2)의 제2 게이트 전극(GE2)은 상기 게이트 라인(GL)에 연결되고, 제2 소오스 전극(SE2)은 상기 제2 데이터 라인(DL2)에 연결되며, 제2 드레인 전극(DE2)은 상기 제2 픽셀 전극(PE2)에 연결된다.

상기 제1 데이터 라인(DL1)에는 제1 데이터 신호가 제공되고, 상기 제2 데이터 라인(DL2)에는 상기 제1 데이터 신호와 반전된 극성을 갖는 제2 데이터 신호가 제공된다. 상기 제1 데이터 신호는 상기 제1 박막 트랜지스터(Tr1)를 경유하여 상기 제1 픽셀 전극(PE1)으로 인가되고, 상기 제2 데이터 신호는 상기 제2 박막 트랜지스터(Tr2)를 경유하여 상기 제2 픽셀 전극(PE2)으로 인가된다.

도 2 및 도 3에 도시된 바와 같이, 제1 프레임(1st frame)동안 상기 제1 픽셀 전극(PE1)에는 양극성(+)의 제1 데이터 신호(D1)가 제공되고, 상기 제2 픽셀 전극(PE2)에는 음극성(-)의 제2 데이터 신호가 제공된다. 따라서, 상기 제1 프레임(1st frame) 동안 상기 제1 데이터 신호(D1)와 상기 제2 데이터 신호(D2)의 전압차(이하, 픽셀 전압)(Vrms)는 정극성을 갖고, 정극성의 상기 픽셀 전압(Vrms)이 상기 액정 커패시터(Clc)에 인가된다. 한편, 제2 프레임(2nd frame) 동안 상기 제1 픽셀 전극(PE1)에는 음극성(-)의 제1 데이터 신호(D1)가 제공되고, 상기 제2 픽셀 전극(PE2)에는 양극성(+)의 제2 데이터 신호(D2)가 제공된다. 따라서, 상기 제2 프레임(2nd frame) 동안 상기 픽셀 전압(Vrms)은 부극성을 갖고, 부극성의 픽셀 전압(Vrms)이 상기 액정 커패시터(Clc)에 인가된다.

이와 같이, 상기 제1 및 제2 데이터 신호(D1, D2)는 서로 다른 극성을 갖고, 상기 제1 및 제2 데이터 신호(D1, D2)의 극성은 1 프레임 단위로 전환된다. 따라서, 잔류 DC 성분에 의해서 액정표시장치에 잔상이 발생하는 것을 방지할 수 있다. 또한, 상기 제1 및 제2 데이터 신호(D1, D2)에 의해서 픽셀 전압(Vrms)이 생성된다. 따라서, 상기 픽셀 전압(Vrms)을 생성하기 위한 기준 전압이 필요하지 않고, 그 결과 상기 기준 전압이 왜곡될 경우 발생하는 플리커(flicker) 현상을 제거할 수 있다.

한편 본 발명의 다른 일 예로, 상기 제1 및 제2 픽셀 전극(PE1, PE2)에 각각 제공되는 상기 제1 및 제2 데이터 신호(D1, D2)의 극성은 1 라인 단위로 반전될 수 있다.

도 4를 참조하면, 본 발명의 다른 실시예에 따른 액정표시장치의 단위 화소는 제1 데이터 라인(DL1), 제2 데이터 라인(DL2), 게이트 라인(GL), 제1 박막 트랜지스터(Tr1), 제2 박막 트랜지스터(Tr2), 액정 커패시터(Clc), 제1 보조 커패시터(Cst1) 및 제2 보조 커패시터(Cst2)를 포함한다.

상기 액정 커패시터(Clc)는 제1 픽셀 전극(PE1), 제2 픽셀 전극(PE2) 및 액정층(LC)으로 이루어진다. 상기 제1 보조 커패시터(Cst1)는 상기 제1 픽셀 전극(PE1), 제1 보조 전극(TE1) 및 절연층(IL)으로 이루어지고, 상기 제2 보조 커패시터(Cst2)는 상기 제2 픽셀 전극(PE2), 제2 보조 전극(TE2) 및 절연층(IL)으로 이루어진다.

상기 제1 데이터 라인(DL1)과 상기 게이트 라인(GL)에는 상기 제1 박막 트랜지스터(Tr1)의 제1 소오스 전극(SE1) 및 제1 게이트 전극(GE1)이 각각 연결되고, 상기 제1 박막 트랜지스터(Tr1)의 제1 드레인 전극(DE1)에는 상기 제1 픽셀 전극(PE1)이 전기적으로 연결된다. 상기 제2 데이터 라인(DL2)과 상기 게이트 라인(GL) 에는 상기 제2 박막 트랜지스터(Tr2)의 제2 소오스 전극(SE2)과 제2 게이트 전극(GE2)이 각각 연결되고, 상기 제2 박막 트랜지스터(Tr2)의 제2 드레인 전극(DE2)에는 상기 제2 픽셀 전극(PE2)이 전기적으로 연결된다.

상기 제1 보조 전극(TE1)과 상기 제2 보조 전극(TE2)에는 공통 전압(Vcom)이 제공된다. 따라서, 상기 공통전압(Vcom)과 상기 제1 데이터 신호와의 전압차(이하, 제1 보조 전압)가 상기 제1 보조 커패시터(Cst1)에 인가되고, 상기 공통전압(Vcom)과 상기 제2 데이터 신호와의 전압차(이하, 제2 보조전압)가 상기 제2 보조 커패시터(Cst2)에 인가된다. 이와 같이, 상기 제1 및 제2 보조 커패시터(Cst1, Cst2)가 상기 액정 커패시터(Clc)에 병렬 연결됨으로써, 킥백(kickback) 전압이 감소되고, 충전율이 증가된다. 따라서, 상기 액정표시장치의 화질을 개선할 수 있다.

도 5를 참조하면, 본 발명의 또 다른 실시예에 따른 액정표시장치의 단위 화소는 제1 데이터 라인(DL1), 제2 데이터 라인(DL2), 제1 게이트 라인(GL1), 제2 게이트 라인(GL2), 제1 박막 트랜지스터(Tr1), 제2 박막 트랜지스터(Tr2) 및 액정 커패시터(Clc)를 포함한다.

상기 제1 박막 트랜지스터(Tr1)의 제1 소오스 전극(SE1)은 상기 제1 데이터 라인(DL1)에 연결되고, 제1 게이트 전극(GE1)은 상기 제1 게이트 라인(GL1)에 연결되며, 제1 드레인 전극(DE1)은 상기 액정 커패시터(Clc)의 제1 픽셀 전극(PE1)에 연결된다. 상기 제2 박막 트랜지스터(Tr2)의 제2 소오스 전극(SE2)은 상기 제2 데 이터 라인(DL2)에 연결되고, 제2 게이트 전극(GE2)은 상기 제2 게이트 라인(GL2)에 연결되며, 제2 드레인 전극(DE2)은 상기 액정 커패시터(Clc)의 제2 픽셀 전극(PE2)에 연결된다.

상기 제1 및 제2 데이터 라인(DL1, DL2)에는 제1 및 제2 데이터 신호가 각각 제공되고, 상기 제1 및 제2 게이트 라인(GL1, GL2)에는 제1 및 제2 게이트 신호가 각각 제공된다. 여기서, 상기 제1 및 제2 데이터 신호는 서로 반전된 극성을 갖는다. 상기 제1 및 제2 게이트 신호는 서로 동일한 전압 레벨을 갖고, 동일한 시기에 상기 제1 및 제2 게이트 라인(GL1, GL2)으로 각각 제공된다.

상기 제1 및 제2 게이트 라인(GL1, GL2)에 상기 제1 및 제2 게이트 신호가 각각 제공되면, 상기 제1 박막 트랜지스터(Tr1)는 상기 제1 게이트 신호에 응답하여 상기 제1 데이터 신호를 상기 제1 픽셀 전극(PE1)으로 제공한다. 또한, 상기 제2 박막 트랜지스터(Tr2)는 상기 제2 게이트 신호에 응답하여 상기 제2 데이터 신호를 상기 제2 픽셀 전극(PE2)으로 제공한다. 따라서, 상기 제1 및 제2 픽셀 전극(PE1, PE2) 사이에는 상기 제1 데이터 신호와 상기 제2 데이터 신호의 전압차에 대응하는 전계가 형성된다.

도 1에 도시된 본 발명의 일 실시예에 따른 단위 화소에서, 상기 제1 및 제2 박막 트랜지스터는 하나의 게이트 라인에 연결된다. 그러나 도 5에와 같이, 본 발명의 다른 실시예에 따른 단위화소에서 상기 제1 및 제2 박막 트랜지스터(Tr1, Tr2)는 서로 다른 제1 및 제2 게이트 라인(GL1, GL2)에 각각 연결될 수 있다.

도 6은 본 발명의 또 다른 실시예에 따른 액정표시장치의 단위 화소를 도시 한 단면도이고, 도 7은 도 6에 도시된 어레이 기판의 평면도이다. 단, 도 6 및 도 7에는 수평 전계 방식으로 동작하는 액정표시장치가 도시된다.

도 6 및 도 7을 참조하면, 액정표시장치(400)는 어레이 기판(100), 상기 어레이 기판(100)과 마주하는 컬러필터기판(200) 및 상기 어레이 기판(100)과 상기 컬러필터기판(200)과의 사이에 개재된 제1 액정층(300)을 포함한다.

상기 어레이 기판(100)은 제1 기판(110) 및 상기 제1 기판(110) 상에 구비된 어레이층(120)으로 이루어진다. 상기 어레이층(120)은 제1 박막 트랜지스터(Tr1), 제2 박막 트랜지스터(Tr2), 제1 픽셀 전극(PE1) 및 제2 픽셀 전극(PE2)을 포함한다.

도 7에 도시된 바와 같이, 상기 어레이층(120)은 제1 데이터 라인(DL1), 제2 데이터 라인(DL2) 및 게이트 라인(GL)을 더 포함한다. 상기 제1 및 제2 데이터 라인(DL1, DL2)은 제1 방향(DR1)으로 연장되고, 상기 게이트 라인(GL)은 상기 제1 방향(DR1)과 직교하는 제2 방향(DR2)으로 연장된다. 상기 제1 및 제2 데이터 라인(DL1, DL2)에는 서로 반전된 극성을 갖는 제1 및 제2 데이터 신호가 각각 제공된다.

상기 게이트 라인(GL)은 제1 금속 물질로 이루어져 상기 제1 기판(110) 상에 구비된다. 상기 제1 및 제2 박막 트랜지스터(Tr1, Tr2)의 제1 및 제2 게이트 전극(GE1, GE2)은 상기 게이트 라인(GL)으로부터 분기된다. 상기 제2 픽셀 전극(PE2)은 상기 제1 금속 물질로 이루어지고, 상기 제2 방향(DR2)으로 연장된 제1 전극라인(EL1), 상기 제1 전극라인(EL1)으로부터 분기된 제2 및 제3 전극라인(EL2, EL3)을 포함한다. 상기 제2 및 제3 전극라인(EL2, EL3)은 상기 제1 방향(DR1)으로 평행하게 연장되고, 서로 소정의 간격으로 이격된다.

상기 어레이층(120)은 상기 게이트 라인(GL), 상기 제1 및 제2 게이트 전극(GE1, GE2), 상기 제2 픽셀전극(PE2)을 커버하는 제1 절연막(121)을 더 포함한다. 상기 제1 절연막(121)은 실리콘 산화막(SiOx) 또는 실리콘 질화막(SiNx)으로 이루어진다.

상기 제1 및 제2 데이터 라인(DL1, DL2)은 제2 금속 물질로 이루어져 상기 제1 절연막(121) 상에 구비된다. 상기 제1 및 제2 박막 트랜지스터(Tr1, Tr2)의 제1 및 제2 소오스 전극(SE1, SE2)은 상기 제1 및 제2 데이터 라인(DL1, DL2)으로부터 각각 분기된다. 상기 제1 및 제2 박막 트랜지스터(Tr1, Tr2)의 제1 및 제2 드레인 전극(DE1, DE2)은 상기 제1 및 제2 소오스 전극(SE1, SE2)과 각각 소정의 간격으로 이격된다. 상기 제1 픽셀 전극(PE1)은 상기 제2 금속 물질로 이루어져 상기 제1 드레인 전극(DE1)과 전기적으로 연결된다. 따라서, 상기 제1 픽셀 전극(PE1)에는 상기 제1 데이터 라인(DL1)으로 제공된 상기 제1 데이터 신호가 인가된다.

본 발명에서, 상기 제1 픽셀 전극(PE1)은 소정 부분에서 절곡된 후 상기 제1 방향(DR1)으로 연장된다. 따라서, 상기 제1 픽셀 전극(PE1)은 상기 제2 및 제3 전극라인(EL2, EL3)과의 사이에 구비된다.

한편, 상기 제2 픽셀 전극(PE2) 중 상기 제3 전극 라인(EL3)은 상기 제2 드레인 전극(DE2)과 전기적으로 연결된다. 구체적으로, 상기 제1 절연막(121)에는 상기 제2 드레인 전극(DE2)을 노출시키기 위한 제1 콘택홀(123)이 형성되고, 상기 제 3 전극 라인(EL3)은 상기 제1 콘택홀(123)을 통해 상기 제2 드레인 전극(DE2)과 전기적으로 접속된다. 따라서, 상기 제2 픽셀 전극(PE2)에는 상기 제2 데이터 라인(DL2)으로 제공된 상기 제2 데이터 신호가 인가된다.

본 발명의 다른 일 예로, 상기 제1 및 제2 픽셀 전극(PE1, PE2)은 인듐 틴 옥사이드(Indium Tin Oxide) 또는 인듐 징크 옥사이드(Indium Zinc Oxide)와 같은 투명성 도전 물질로 이루어질 수 있다.

상기 어레이층(120)은 상기 제1 및 제2 소오스 전극(SE1, SE2), 제1 및 제2 드레인 전극(DE1, DE2), 제1 픽셀 전극(PE1)을 커버하는 제2 절연막(123)을 더 포함한다. 상기 제2 절연막(123)은 실리콘 질화막(SiOx) 또는 실리콘 산화막(SiNx)으로 이루어진다.

한편, 상기 컬러필터기판(200)은 제2 기판(210), 컬러필터층(220), 블랙 매트릭스(230) 및 오버 코팅층(240)을 포함한다. 상기 컬러필터층(220)은 레드, 그린 및 블루 색화소(R, G, B)로 이루어져 상기 제2 기판(210) 상에 구비된다. 상기 레드, 그린 및 블루 색화소(R, G, B)는 서로 소정의 간격으로 이격된다. 상기 블랙 매트릭스(230)는 차광성 물질로 이루어져 인접하는 색화소들 사이에 개재된다. 상기 오버 코팅층(240)은 상기 컬러필터층(220)과 상기 블랙 매트릭스(230) 상에 구비되어 상기 컬러필터층(220)과 상기 블랙 매트릭스(230)와의 사이에서 발생하는 단차를 제거한다.

상기 제1 액정층(300)은 다수의 네마틱 액정 분자를 포함한다. 상기 제1 및 제2 픽셀 전극(PE1, PE2)에 상기 제1 및 제2 데이터 신호가 각각 제공되면, 상기 다수의 네마틱 액정 분자는 상기 제1 픽셀 전극(PE1)과 상기 제2 픽셀 전극(PE2)과의 사이에서 생기는 수평 방향의 전기장에 의해서 회전한다. 따라서, 상기 다수의 네마틱 액정 분자는 상기 수평 방향의 전기장에 의해서 상기 다수의 네마틱 액정 분자의 장축이 상기 제1 기판(110)의 평면에 대하여 평행하도록 배열된다. 이와 같이, 상기 액정표시장치(400)는 상기 다수의 네마틱 액정 분자의 배열에 의해서 광 투과율을 제어함으로써 영상을 표시한다.

도 6 및 도 7에서는 수평 전계 방식으로 동작하는 액정표시장치(400) 만을 도시하였으나, 주변 전계 방식으로 동작하는 액정표시장치에서도 상기 제1 및 제2 픽셀 전극(PE1, PE2)에 서로 다른 극성을 갖는 제1 및 제2 데이터 신호를 각각 인가하여 구동할 수 있다.

상기 제1 및 제2 픽셀 전극(PE1, PE2)에 제공되는 상기 제1 및 제2 데이터 신호의 극성을 1 프레임 또는 1 라인 단위로 반전시킴으로써, 상기 액정표시장치(400)의 화면에 잔상이 발생하거나 플리커 현상이 발생하는 것을 방지하여 표시 품질을 개선할 수 있다.

도 8은 본 발명의 또 다른 실시예에 따른 액정표시장치의 단위 화소에 대한 단면도이다. 단, 도 8에는 트위스트 네마틱(Twist Nematic: TN) 모드로 동작하는 액정표시장치가 도시된다.

도 8을 참조하면, 액정표시장치(800)는 제1 어레이 기판(500), 상기 제1 어레이 기판(500)과 마주하는 제2 어레이 기판(600) 및 상기 제1 어레이 기판(500)과 상기 제2 어레이 기판(600)과의 사이에 개재된 제2 액정층(700)을 포함한다.

상기 제1 어레이 기판(500)은 제1 기판(510) 및 상기 제1 기판(510) 상에 구비된 제1 어레이층(520)으로 이루어진다. 상기 제1 어레이층(520)은 제1 박막 트랜지스터(Tr1), 제1 데이터 라인(미도시), 제1 게이트 라인(미도시) 및 제1 픽셀 전극(PE1)으로 구성된 제1 단위 화소를 포함한다.

먼저, 상기 제1 기판(510) 상에는 상기 제1 게이트 라인과 상기 제1 게이트 라인으로부터 분기된 상기 제1 박막 트랜지스터(Tr1)의 제1 게이트 전극(GE1)이 구비된다.

상기 제1 어레이층(520)은 상기 제1 게이트 라인과 제1 게이트 전극(GE1)을 커버하도록 상기 제1 기판(510)의 전면에 형성되는 제1 절연막(521)을 더 포함한다.

이후, 상기 제1 절연막(521) 상에는 상기 제1 데이터 라인, 상기 제1 데이터 라인으로부터 분기된 상기 제1 박막 트랜지스터(Tr1)의 제1 소오스 전극(SE1) 및 상기 제1 소오스 전극(SE1)으로부터 이격된 제1 드레인 전극(DE1)이 구비된다.

상기 제1 어레이층(520)은 상기 제1 데이터 라인, 제1 소오스 전극(SE1) 및 제1 드레인 전극(DE1)을 커버하는 제2 절연막(522)을 더 포함한다. 상기 제2 절연막(522) 상에는 레드, 그린 및 블루 색화소로 이루어진 컬러필터층(523)이 더 구비된다. 상기 제2 절연막(522)과 상기 컬러필터층(523)에는 상기 제1 드레인 전극(DE1)의 일부분을 노출시키는 제2 콘택홀(524)이 형성된다.

상기 컬러필터층(523) 상에는 투명성 도전 물질로 이루어진 상기 제1 픽셀 전극(PE1)이 형성된다. 상기 제1 픽셀 전극(PE1)은 상기 제2 콘택홀(524)을 통해 상기 제1 드레인 전극(DE1)과 콘택된다.

한편, 상기 제2 어레이 기판(600)은 제2 기판(610) 및 상기 제2 기판(610) 상에 구비된 제2 어레이층(620)으로 이루어진다. 상기 제2 어레이층(620)은 제2 박막 트랜지스터(Tr2), 제2 데이터 라인(미도시), 제2 게이트 라인(미도시) 및 제2 픽셀 전극(PE2)으로 구성된 제2 단위 화소를 포함한다.

먼저, 상기 제2 기판(610) 상에는 상기 제2 게이트 라인과 상기 제2 게이트 라인으로부터 분기된 상기 제2 박막 트랜지스터(Tr2)의 제2 게이트 전극(GE2)이 구비된다.

상기 제2 어레이층(620)은 상기 제2 게이트 라인과 제2 게이트 전극(GE2)을 커버하도록 상기 제2 기판(610)의 전면에 형성되는 제3 절연막(621)을 더 포함한다.

이후, 상기 제3 절연막(621) 상에는 상기 제2 데이터 라인, 상기 제2 데이터 라인으로부터 분기된 상기 제2 박막 트랜지스터(Tr2)의 제2 소오스 전극(SE2) 및 상기 제2 소오스 전극(SE2)으로부터 이격된 제2 드레인 전극(DE2)이 구비된다.

상기 제2 어레이층(620)은 상기 제2 데이터 라인, 제2 소오스 전극(SE2) 및 제2 드레인 전극(DE2)을 커버하는 제4 절연막(622)을 더 포함한다. 상기 제4 절연막(622) 상에는 제1 유기 절연막(623)이 더 구비된다. 상기 제2 절연막(622)과 상기 제1 유기 절연막(623)에는 상기 제2 드레인 전극(DE2)의 일부분을 노출시키는 제3 콘택홀(624)이 형성된다.

상기 제1 유기 절연막(624) 상에는 투명성 도전 물질로 이루어진 제2 픽셀 전극(PE2)이 형성된다. 상기 제2 픽셀 전극(PE2)은 상기 제3 콘택홀(624)을 통해 상기 제2 드레인 전극(DE2)과 콘택된다.

도 8에 도시된 바와 같이, 상기 제1 어레이층(520)은 상기 제1 박막 트랜지스터(Tr1)와 상기 제1 기판(510)과의 사이에 개재된 제1 블랙 매트릭스(525)를 더 포함한다. 또한, 상기 제2 어레이층(620)은 상기 제2 박막 트랜지스터(Tr2)와 상기 제2 기판(610)과의 사이에 개재된 제2 블랙 매트릭스(625)를 더 포함한다. 상기 제1 및 제2 블랙 매트릭스(525, 625)는 차광성 물질로 이루어진다. 따라서, 상기 제1 블랙 매트릭스(525)는 상기 제1 기판(110)의 후면으로부터 제공되는 광이 상기 제2 박막 트랜지스터(Tr2)로 제공되지 않도록 차단하는 역할을 수행하고, 상기 제2 블랙 매트릭스(625)는 상기 제2 기판(610)의 상면으로부터 입사되는 광이 상기 제1 박막 트랜지스터(Tr1)로 제공되지 않도록 차단하는 역할을 수행한다.

한편, 상기 제1 어레이 기판(500)과 상기 제2 어레이 기판(600)이 대향하여 결합하면, 상기 제1 및 제2 픽셀 전극(PE1, PE2)은 서로 마주하게 된다. 상기 제1 및 제2 픽셀 전극(PE1, PE2)과의 사이에는 상기 제2 액정층(700)이 개재되고, 상기 제2 액정층(700)은 트위스트 네마틱 액정분자를 포함한다.

상기 제1 게이트 라인에 제1 게이트 신호가 인가되면, 상기 제1 박막 트랜지스터(Tr1)는 상기 제1 데이터 라인에 인가된 제1 데이터 신호를 상기 제1 픽셀 전극(PE1)으로 출력한다. 이와 동시에 상기 제2 게이트 라인에 제2 게이트 신호가 인가되면, 상기 제2 박막 트랜지스터(Tr2)는 상기 제2 데이터 라인에 인가된 제2 데이터 신호를 상기 제2 픽셀 전극(PE2)으로 출력한다. 여기서, 상기 제2 데이터 신 호는 상기 제1 데이터 신호와 반전된 극성을 갖는다. 따라서, 상기 제1 및 제2 픽셀 전극(PE1, PE2)과의 사이에 형성된 전기장에 의해서 상기 TN 액정분자의 꼬임각이 변화된다. 이와 같이, 상기 액정표시장치(800)는 상기 TN 액정분자의 꼬임각에 의해서 광 투과율을 제어함으로써 영상을 표시한다.

상기 제1 및 제2 픽셀 전극(PE1, PE2)에 제공되는 상기 제1 및 제2 데이터 신호의 극성을 1 프레임 또는 1 라인 단위로 반전시킴으로써, 상기 액정표시장치(800)의 화면에 잔상이 발생하거나 플리커 현상이 발생하는 것을 방지하여 표시 품질을 개선할 수 있다.

도 8에서는 TN 모드로 동작하는 액정표시장치(800) 만을 도시하였으나, 브이에이(Vertical Alignment: VA) 또는 피브이에이(Patterned VA: PVA) 모드로 동작하는 액정표시장치에서도 상기 제1 및 제2 픽셀 전극(PE1, PE2)에 서로 다른 극성을 갖는 제1 및 제2 데이터 신호를 각각 인가하여 구동할 수 있다.

도 9는 본 발명의 또 다른 실시예에 따른 액정표시장치의 단면도이다. 단, 도 9에 도시된 구성요소 중 도 8에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.

도 9를 참조하면, 액정표시장치(1000)는 광을 이용하여 영상을 표시하는 액정표시패널(850) 및 상기 액정표시패널(850)의 하부에 구비되어 상기 광을 발생하는 백라이트 어셈블리(900)를 포함한다. 상기 액정표시패널(850)에는 다수의 단위 화소가 매트릭스 형태로 구비되고, 도 9에서는 단위 화소의 단면도가 도시된다.

도 8에 도시된 제1 어레이 기판(500)과는 다르게 상기 제3 어레이 기판(550) 에는 컬러필터층(523)이 생략된다. 즉, 상기 컬러필터층(523) 대신에 상기 제3 어레이 기판(550)의 제1 픽셀 전극(PE1)과 제3 절연막(522)과의 사이에는 제2 유기 절연막(531)이 개재된다.

한편, 상기 백라이트 어셈블리(900)는 레드, 그린 및 블루 점상 광원(910, 920, 930)을 포함한다. 상기 레드, 그린 및 블루 점상 광원(910, 920, 930)은 하나의 단위 화소가 형성된 영역 내에 구비된다. 상기 레드, 그린 및 블루 점상 광원(910, 920, 930)은 상기 단위 화소가 구동되는 1H 시간동안 레드광(Ll), 그린광(Lg) 및 블루광(Lb)을 순차적으로 발생하여 상기 단위 화소로 제공한다. 따라서, 상기 액정표시패널(850)에는 레드, 그린 및 블루 색화소로 이루어진 컬러필터층이 구비될 필요가 없다.

이로써, 상기 액정표시패널(850) 내에 컬러필터층을 형성하기 위한 공정이 생략되어 상기 액정표시패널(850)의 제조 공정이 단순해진다.

도 10a는 도 9에 도시된 제1 어레이 기판의 평면도이고, 도 10b는 도 9에 도시된 제2 어레이 기판의 평면도이다. 도 11은 도 10a 및 도 10b에 도시된 제1 및 제2 어레이 기판이 결합된 상태를 나타낸 평면도이다.

도 10a를 참조하면, 제1 어레이 기판(550)은 제1 표시영역(DA1), 상기 제1 표시영역(DA1)에 인접한 제1 및 제2 주변영역(PA1, PA2)으로 이루어진다. 상기 제1 표시영역(DA1)에는 제1 데이터 라인(DL1), 제1 게이트 라인(GL1) 및 제1 픽셀 전극(PE1)으로 이루어진 제1 단위 화소(UP1)가 구비된다. 도면에 도시하지는 않았지만, 상기 제1 단위 화소(UP1)는 제1 박막 트랜지스터를 더 포함한다.

상기 제1 주변영역(PA1)에는 제1 데이터측 테이프 캐리어 패키지(Tape Carrier Package: TCP)(551)가 부착되고, 상기 제1 데이터측 TCP(551) 상에는 상기 제1 데이터 라인(DL1)에 제1 데이터 신호를 제공하는 제1 데이터 구동칩(552)이 실장된다. 상기 제2 주변영역(PA2)에는 제1 게이트측 TCP(553)가 부착되고, 상기 제1 게이트측 TCP(553) 상에는 상기 제1 게이트 라인(GL1)에 제1 게이트 신호를 제공하는 제1 게이트 구동칩(554)이 실장된다.

도 10b를 참조하면, 제2 어레이 기판(600)은 제2 표시영역(DA2), 상기 제2 표시영역(DA2)에 인접한 제3 및 제4 주변영역(PA3, PA4)으로 이루어진다. 상기 제2 표시영역(DA2)에는 제2 데이터 라인(DL2), 제2 게이트 라인(GL2) 및 제2 픽셀 전극(PE2)으로 이루어진 제2 단위 화소(UP2)가 구비된다. 도면에 도시하지는 않았지만, 상기 제2 단위 화소(UP2)는 제2 박막 트랜지스터를 더 포함한다.

상기 제3 주변영역(PA3)에는 제2 데이터측 TCP(630)가 부착되고, 상기 제2 데이터측 TCP(630) 상에는 상기 제2 데이터 라인(DL2)에 제2 데이터 신호를 제공하는 제2 데이터 구동칩(631)이 실장된다. 상기 제4 주변영역(PA4)에는 제2 게이트측 TCP(640)가 부착되고, 상기 제2 게이트측 TCP(640) 상에는 상기 제2 게이트 라인(GL2)에 제2 게이트 신호를 제공하는 제2 게이트 구동칩(641)이 실장된다.

도 10a 및 도 10b에 도시된 바와 같이, 상기 제1 및 제2 어레이 기판(550, 600)에는 서로 동일한 구조를 갖는 제1 및 제2 단위 화소(UP1, UP2)가 각각 구비된다. 따라서, 상기 제1 어레이 기판(550)에 상기 제1 단위 화소(UP1)를 형성하기 위해서 이용되는 마스크들은 상기 제2 어레이 기판(600)에 제2 단위 화소(UP2)를 형 성하는데 그대로 이용된다. 이와 같이, 상기 제1 및 제2 어레이 기판(550, 600)이 동일한 마스크에 의해서 제조됨으로써, 액정표시장치(1000)의 제조 원가를 절감할 수 있고, 제조 공정을 단순화시킬 수 있다.

도 11을 참조하면, 제2 어레이 기판(600)이 완성된 후, 상기 제2 어레이 기판(600)을 180°회전한 후 상/하 반전시켜, 제1 어레이 기판(550)과 결합시킨다. 상기 제1 및 제2 어레이 기판(550, 600)이 결합되면, 상기 제1 및 제2 어레이 기판(550, 600)의 제1 및 제2 표시영역(DA1, DA2)은 정확하게 일치한다. 따라서, 상기 제1 표시영역(DA1)에 형성된 제1 단위 화소(UP1)는 상기 제2 표시영역(DA2)에 형성된 제2 단위 화소(UP2)와 정확하게 매칭된다.

한편, 상기 제1 및 제2 주변영역(PA1, PA2)에서 상기 제1 어레이 기판(550)은 상기 제2 어레이 기판(600)과 마주하지 않는다. 따라서, 상기 제1 및 제2 주변영역(PA1, PA2)에는 상기 제1 데이터측 및 제1 게이트측 TCP(551, 553)가 부착될 공간이 각각 확보된다.

또한, 상기 제3 및 제4 주변영역(PA3, PA4)에서 상기 제2 어레이 기판(600)은 상기 제1 어레이 기판(550)과 마주하지 않는다. 따라서, 상기 제3 및 제4 주변영역(PA3, PA4)에는 상기 제2 데이터측 및 제2 게이트측 TCP(630, 640)가 부착될 공간이 각각 확보된다.

이와 같은 액정표시장치에 따르면, 서로 마주하는 제1 및 제2 픽셀 전극에는 서로 반전된 극성을 갖는 제1 및 제2 데이터 신호가 인가되고, 상기 제1 및 제2 데 이터 신호의 극성은 주기적으로 반전된다.

따라서, 상기 제1 및 제2 데이터 신호에 의해서 픽셀 전압이 형성되므로, 기준 전압이 불필요하고, 그로 인해 기준 전압의 왜곡에 의해서 발생하던 플리커 현상을 제거할 수 있다.

또한, 상기 제1 및 제2 데이터 신호는 주기적으로 반전되므로, 잔류 DC 성분이 제거되고, 그 결과 액정 피로에 의해서 화면에 잔상이 발생하는 것을 방지할 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

제1 데이터 신호를 입력받는 제1 스위칭 소자;

상기 제1 데이터 신호와 반전된 극성을 갖는 제2 데이터 신호를 입력받는 제2 스위칭 소자;

상기 제1 스위칭 소자에 연결되어 상기 제1 데이터 신호를 입력받는 제1 픽셀 전극;

상기 제2 스위칭 소자에 연결되어 상기 제2 데이터 신호를 입력받고, 상기 제1 픽셀 전극과 전기적으로 절연된 상태로 마주하는 제2 픽셀 전극; 및

상기 제1 픽셀 전극과 상기 제2 픽셀 전극에 인가된 상기 제1 및 제2 데이터 신호에 응답하여 배열되는 다수의 액정 분자로 이루어진 액정층을 포함하는 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 제1 스위칭 소자의 제1 소오스 전극에 연결된 제1 데이터 라인; 및

상기 제2 스위칭 소자의 제2 소오스 전극에 연결된 제2 데이터 라인을 더 포함하는 것을 특징으로 하는 액정표시장치.
제2항에 있어서, 상기 제1 및 제2 스위칭 소자의 제1 및 제2 게이트 전극에 공통적으로 연결되어 게이트 신호를 제공하는 게이트 라인을 더 포함하는 것을 특 징으로 하는 액정표시장치.
제2항에 있어서, 상기 제1 스위칭 소자의 제1 게이트 전극에 연결되어 제1 게이트 신호를 제공하는 제1 게이트 라인; 및

상기 제2 스위칭 소자의 제2 게이트 전극에 연결되어 제2 게이트 신호를 제공하는 제2 게이트 라인을 더 포함하는 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 제1 픽셀 전극과 전기적으로 절연된 상태로 마주하는 제1 보조전극; 및

상기 제2 픽셀 전극과 전기적으로 절연된 상태로 마주하는 제2 보조전극을 더 포함하는 것을 특징으로 하는 액정표시장치.
제1 기판 및 상기 제1 기판 상에 구비된 어레이층으로 이루어진 어레이 기판;

상기 제1 기판과 마주하는 제2 기판 및 상기 제2 기판 상에 형성된 컬러필터층으로 이루어진 컬러필터기판; 및

상기 어레이 기판과 상기 컬러필터기판과의 사이에 개재되고, 다수의 액정 분자로 이루어진 액정층을 포함하고,

상기 어레이층은,

제1 데이터 신호를 입력받는 제1 스위칭 소자;

상기 제1 데이터 신호와 반전된 극성을 갖는 제2 데이터 신호를 입력받는 제2 스위칭 소자;

상기 제1 스위칭 소자에 연결되어 상기 제1 데이터 신호를 입력받는 제1 픽셀 전극; 및

상기 제2 스위칭 소자에 연결되어 상기 제2 데이터 신호를 입력받고, 상기 제1 픽셀 전극과 전기적으로 절연된 상태로 마주하는 제2 픽셀 전극으로 이루어지고,

상기 다수의 액정 분자는 상기 제1 픽셀 전극과 상기 제2 픽셀 전극에 인가된 상기 제1 및 제2 데이터 신호에 응답하여 배열되는 것을 특징으로 하는 액정표시장치.
제6항에 있어서, 상기 제1 스위칭 소자의 제1 게이트 전극, 상기 제2 픽셀 전극 및 상기 제2 스위칭 소자의 제2 게이트 전극은 제1 금속 물질로 이루어져 상기 제1 기판 상에 구비되는 것을 특징으로 하는 액정표시장치.
제7항에 있어서, 상기 어레이층은 상기 제1 및 제2 게이트 전극에 공통적으로 연결되어 게이트 신호를 제공하는 게이트 라인을 더 포함하는 것을 특징으로 하는 액정표시장치.
제7항에 있어서, 상기 어레이층은 상기 제1 및 제2 게이트 전극, 제2 픽셀 전극을 커버하는 제1 절연막을 더 포함하는 것을 특징으로 하는 액정표시장치.
제9항에 있어서, 상기 제1 스위칭 소자의 제1 소오스 전극, 제1 드레인 전극, 제1 픽셀 전극, 상기 제2 스위칭 소자의 제2 소오스 전극 및 제2 드레인 전극은 제2 금속 물질로 이루어져 상기 제1 절연막 상에 구비되는 것을 특징으로 하는 액정표시장치.
제10항에 있어서, 상기 어레이층은 상기 제1 소오스 전극에 연결되어 상기 제1 데이터 신호를 제공하는 제1 데이터 라인; 및

상기 제2 소오스 전극에 연결되어 상기 제2 데이터 신호를 제공하는 제2 데이터 라인을 더 포함하는 것을 특징으로 하는 액정표시장치.
제10항에 있어서, 상기 어레이층은 상기 제1 및 제2 소오스 전극, 제1 및 제2 드레인 전극, 제2 픽셀 전극을 커버하는 제2 절연막을 더 포함하는 것을 특징으로 하는 액정표시장치.
제6항에 있어서, 상기 컬러필터기판은 상기 제1 및 제2 스위칭 소자에 대응하여 상기 제2 기판 상에 형성된 블랙 매트릭스를 더 포함하는 것을 특징으로 하는 액정표시장치.
제1 기판 및 상기 제1 기판 상에 구비된 제1 어레이층으로 이루어진 제1 어레이 기판;

상기 제1 기판과 마주하는 제2 기판 및 상기 제2 기판 상에 형성된 제2 어레이층으로 이루어진 제2 어레이 기판; 및

상기 제1 어레이 기판과 상기 제2 어레이 기판과의 사이에 개재되고, 다수의 액정 분자로 이루어진 액정층을 포함하고,

상기 제1 어레이층은,

제1 데이터 신호를 입력받는 제1 스위칭 소자; 및

상기 제1 스위칭 소자에 연결되어 상기 제1 데이터 신호를 입력받는 제1 픽셀 전극을 포함하고,

상기 제2 어레이층은,

상기 제1 데이터 신호와 반전된 극성을 갖는 제2 데이터 신호를 입력받는 제2 스위칭 소자; 및

상기 제2 스위칭 소자에 연결되어 상기 제2 데이터 신호를 입력받고, 상기 제1 픽셀 전극과 전기적으로 절연된 상태로 마주하는 제2 픽셀 전극을 포함하며,

상기 다수의 액정 분자는 상기 제1 픽셀 전극과 상기 제2 픽셀 전극에 인가된 상기 제1 및 제2 데이터 신호에 응답하여 배열되는 것을 특징으로 하는 액정표시장치.
제14항에 있어서, 상기 제1 어레이층은 상기 제1 스위칭 소자의 제1 게이트 전극에 연결되어 제1 게이트 신호를 제공하는 제1 게이트 라인을 더 포함하고,

상기 제2 어레이층은 상기 제2 스위칭 소자의 제2 게이트 전극에 연결되어 제2 게이트 신호를 제공하는 제2 게이트 라인을 더 포함하는 것을 특징으로 하는 액정표시장치.
제15항에 있어서, 상기 제1 어레이층은 상기 제1 스위칭 소자의 제1 소오스 전극에 연결되어 상기 제1 데이터 신호를 제공하는 제1 데이터 라인을 더 포함하고,

상기 제2 어레이층은 상기 제2 스위칭 소자의 제2 소오스 전극에 연결되어 상기 제2 데이터 신호를 제공하는 제2 데이터 라인을 더 포함하는 것을 특징으로 하는 액정표시장치.
제14항에 있어서, 상기 제1 픽셀 전극은 투명성 도전 물질로 이루어지고, 상기 제1 스위칭 소자의 제1 드레인 전극에 연결되고,

상기 제2 픽셀 전극은 투명성 도전 물질로 이루어지고, 상기 제2 스위칭 소자의 제2 드레인 전극에 연결되는 것을 특징으로 하는 액정표시장치.
제14항에 있어서, 상기 제1 또는 제2 어레이층은 레드, 그린 및 블루 색화소로 이루어진 컬러필터층를 더 포함하는 것을 특징으로 하는 액정표시장치.
제14항에 있어서, 상기 제1 어레이층은 상기 제1 기판과 상기 제1 스위칭 소자와의 사이에 개재된 제1 블랙 매트릭스를 더 포함하고,

상기 제2 어레이층은 상기 제2 기판과 상기 제2 스위칭 소자와의 사이에 개재되는 제2 블랙 매트릭스를 더 포함하는 것을 특징으로 하는 액정표시장치.
제14항에 있어서, 상기 제1 어레이 기판의 하부에 구비되어 광을 발생하는 백라이트 어셈블리를 더 포함하는 것을 특징으로 하는 액정표시장치.
제20항에 있어서, 상기 백라이트 어셈블리는,

레드광을 발생하는 제1 광원;

그린광을 발생하는 제2 광원; 및

블루광을 발생하는 제3 광원을 포함하는 것을 특징으로 하는 액정표시장치.
제21항에 있어서, 상기 제1 내지 제3 광원은 1H 시간동안 순차적으로 턴-온되는 것을 특징으로 하는 액정표시장치.
제14항에 있어서, 상기 제1 어레이 기판에 상기 제1 어레이층을 형성하는데 이용되는 마스크는 상기 제2 어레이 기판에 상기 제2 어레이층을 형성하는데 이용되는 것을 특징으로 하는 액정표시장치.