JP6873753B2

JP6873753B2 - 液晶表示装置

Info

Publication number: JP6873753B2
Application number: JP2017044784A
Authority: JP
Inventors: 大介梶田; 玄士朗河内; 照久中川
Original assignee: Panasonic Liquid Crystal Display Co Ltd
Current assignee: Panasonic Liquid Crystal Display Co Ltd
Priority date: 2017-03-09
Filing date: 2017-03-09
Publication date: 2021-05-19
Anticipated expiration: 2037-03-09
Also published as: US20180259819A1; US10509288B2; JP2018146922A

Description

本発明は、液晶表示装置に関する。

一般的に、液晶表示装置では、バックライトの光や、外部の光（外光）や、これらの光が液晶層で散乱した光（散乱光）等が、薄膜トランジスタのチャネル領域に入射すると薄膜トランジスタの特性が変化し、表示品位の低下を招く。この問題を解決するための方法として、例えば、ブラックマトリクスの領域を大きくする方法や、薄膜トランジスタのバックライト側に遮光層を設ける方法が考えられるが、これらの方法では画素の開口率が低下したり、構成が複雑化するという問題が生じる。

また従来、液晶表示装置のコントラストを向上させる技術として、２枚の表示パネルを重ね合わせて、入力映像信号に基づいて、それぞれの表示パネルに画像を表示させる技術が提案されている（例えば特許文献１参照）。具体的には例えば、前後に配置された２枚の表示パネルのうち前側（観察者側）の表示パネルにカラー画像を表示し、後側（バックライト側）の表示パネルに白黒画像を表示することによって、コントラストの向上を図るものである。２枚の表示パネルを備えた液晶表示装置では、特にバックライト側に配置された表示パネルにおいて、バックライト光や散乱光の影響を受け易く、薄膜トランジスタの特性が変化し易い。

ＷＯ２００７／０４０１２７号公報

このように、従来の液晶表示装置では、薄膜トランジスタのチャネル領域に対する入射光に起因して、表示品位が低下するという問題がある。

本発明は、上記実情に鑑みてなされたものであり、その目的は、薄膜トランジスタのチャネル領域に対する入射光に起因する表示品位の低下を抑えることができる液晶表示装置を提供することにある。

上記課題を解決するために、本発明に係る液晶表示装置は、第１ゲート線と、第１ソース線と、第１チャネル領域及び第１半導体層を含む第１薄膜トランジスタと、前記第１半導体層とは電気的に絶縁している第２半導体層と、が形成された第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板と前記第２基板との間に配置された第１液晶層と、を含み、前記第２半導体層は、前記第１薄膜トランジスタと前記第１液晶層との間に配置され、平面視で前記第１薄膜トランジスタの第１チャネル領域の少なくとも一部に重なっている、ことを特徴とする。

本発明に係る液晶表示装置では、前記第１半導体層及び前記第２半導体層は、アモルファスシリコンで形成されてもよい。

本発明に係る液晶表示装置では、前記第１薄膜トランジスタと前記第２半導体層との間には、無機絶縁膜のみが配置されてもよい。

本発明に係る液晶表示装置では、前記第２半導体層の層厚は、前記第１半導体層の層厚に比べて厚くてもよい。

本発明に係る液晶表示装置では、前記第１半導体層は、前記第２半導体層よりも、ボロン及びリンの少なくとも一方の密度が高くてもよい。

本発明に係る液晶表示装置では、バックライトをさらに含み、前記第１液晶層は、前記バックライトと前記第１基板との間に配置されてもよい。

本発明に係る液晶表示装置では、前記第２基板は、ブラックマトリクスを含み、前記第２半導体層の少なくとも一部は、平面視で前記ブラックマトリクスと重畳していなくてもよい。

本発明に係る液晶表示装置では、第２ゲート線と、第２ソース線と、第２薄膜トランジスタとが形成された第３基板と、前記第３基板に対向配置された第４基板と、前記第３基板と前記第４基板との間に配置された第２液晶層と、をさらに含み、前記第２基板は、前記第１液晶層と前記第２液晶層との間に配置されてもよい。

本発明に係る液晶表示装置では、バックライトをさらに含み、前記第１液晶層は、前記バックライトと前記第２基板との間に配置されてもよい。

本発明に係る液晶表示装置では、第２ゲート線と、第２ソース線と、第２薄膜トランジスタとが形成された第３基板と、前記第３基板に対向配置された第４基板と、前記第３基板と前記第４基板との間に配置された第２液晶層と、をさらに含み、前記第１基板は、前記第１液晶層と前記第２液晶層との間に配置されてもよい。

本発明に係る液晶表示装置では、前記第３基板に、さらに、第３半導体層が形成されており、前記第３半導体層は、前記第２薄膜トランジスタと前記第２液晶層との間に配置され、平面視で前記第２薄膜トランジスタの第２チャネル領域の少なくとも一部に重なってもよい。

また上記課題を解決するために、本発明に係る液晶表示装置は、第１ゲート線と、第１ソース線と、第１チャネル領域及び第１半導体層を含む第１薄膜トランジスタと、前記第１半導体層とは電気的に絶縁している第２半導体層と、が形成された第１基板と、前記第１基板に対向配置された第２基板と、前記第１基板と前記第２基板との間に配置された第１液晶層と、を含み、前記第２半導体層は、前記第１半導体層と同一層で、前記第１薄膜トランジスタから離間した位置に配置されている、ことを特徴とする。

本発明に係る液晶表示装置では、前記第２半導体層は、リング形状であり、平面視で前記第１チャネル領域の周囲を取り囲むように配置されてもよい。

本発明に係る液晶表示装置では、前記第１半導体層および前記第２半導体層は、アモルファスシリコン層にリンまたはボロンの少なくとも一方を含有する不純物層を有してもよい。

本発明に係る液晶表示装置によれば、薄膜トランジスタのチャネル領域に対する入射光に起因する表示品位の低下を抑えることができる。

実施形態１に係る液晶表示装置の概略構成を示す斜視図である。実施形態１に係る液晶表示装置の概略構成を模式的に示す図である。実施形態１に係る表示パネルＬＣＰ１の概略構成を示す平面図である。実施形態１に係る表示パネルＬＣＰ２の概略構成を示す平面図である。図３及び図４のＡ−Ａ´断面図である。実施形態１に係る表示パネルＬＣＰ１の画素と表示パネルＬＣＰ２の画素との配置関係を示す平面図である。表示パネルＬＣＰ１の画素の構成を示す平面図である。表示パネルＬＣＰ１の画素の構成を示す平面図である。表示パネルＬＣＰ１の画素の構成を示す平面図である。表示パネルＬＣＰ２の画素の構成を示す平面図である。表示パネルＬＣＰ２の画素の構成を示す平面図である。表示パネルＬＣＰ２の画素の構成を示す平面図である。図７〜図１２のＢ−Ｂ´切断線における断面図である。図７〜図１２のＣ−Ｃ´切断線における断面図である。実施形態１に係る表示パネルＬＣＰ２の他の構成を示す平面図である。実施形態１に係る表示パネルＬＣＰ１の画素と表示パネルＬＣＰ２の画素との他の配置関係を示す平面図である。実施形態２に係る表示パネルの構成を示す断面図である。実施形態２に係る表示パネルの他の構成を示す断面図である。実施形態１に係る表示パネルの他の構成を示す平面図である。実施形態１に係る表示パネルの他の構成を示す平面図である。実施形態２に係る表示パネルの他の構成を示す平面図である。図２１のＤ−Ｄ´切断線における断面図である。

本発明の実施形態について、図面を用いて以下に説明する。一実施形態に係る液晶表示装置は、画像を表示する複数の表示パネルと、それぞれの表示パネルを駆動する複数の駆動回路（複数のソースドライバ、複数のゲートドライバ）と、それぞれの駆動回路を制御する複数のタイミングコントローラと、外部から入力される入力映像信号に対して画像処理を行い、それぞれのタイミングコントローラに画像データを出力する画像処理部と、複数の表示パネルに背面側から光を照射するバックライトと、を含んでいる。表示パネルが複数である場合、表示パネルの数は２枚に限定されず３枚以上であってもよい。複数の表示パネルは、観察者側から見て前後方向に互いに重ね合わされて配置されており、それぞれが画像を表示する。また、他の実施形態に係る液晶表示装置は、画像を表示する１枚の表示パネルと、表示パネルを駆動する駆動回路（１つのソースドライバ、１つのゲートドライバ）と、駆動回路を制御する１つのタイミングコントローラと、外部から入力される入力映像信号に対して画像処理を行い、それぞれのタイミングコントローラに画像データを出力する画像処理部と、表示パネルに背面側から光を照射するバックライトと、を含んでいる。以下の実施形態１では、２枚の表示パネルを備える液晶表示装置ＬＣＤを例に挙げて説明し、以下の実施形態２では、１枚の表示パネルを備える液晶表示装置ＬＣＤを例に挙げて説明する。

［実施形態１］
図１は、実施形態１に係る液晶表示装置ＬＣＤの概略構成を示す斜視図である。図１に示すように、液晶表示装置ＬＣＤは、観察者に近い位置（前側）に配置された表示パネルＬＣＰ１と、表示パネルＬＣＰ１より観察者から遠い位置（後側）に配置された表示パネルＬＣＰ２と、表示パネルＬＣＰ１及び表示パネルＬＣＰ２を貼り合わせる接着層ＡＤＬと、表示パネルＬＣＰ２の背面側に配置されたバックライトＢＬと、表示面側から表示パネルＬＣＰ１及び表示パネルＬＣＰ２を覆うフロントシャーシＦＳとを含んでいる。

図２は、実施形態１に係る液晶表示装置ＬＣＤの概略構成を模式的に示す図である。図２に示すように、表示パネルＬＣＰ１は、第１ソースドライバＳＤ１と第１ゲートドライバＧＤ１とを含み、表示パネルＬＣＰ２は、第２ソースドライバＳＤ２と第２ゲートドライバＧＤ２とを含んでいる。また液晶表示装置ＬＣＤは、第１ソースドライバＳＤ１及び第１ゲートドライバＧＤ１を制御する第１タイミングコントローラＴＣＯＮ１と、第２ソースドライバＳＤ２及び第２ゲートドライバＧＤ２を制御する第２タイミングコントローラＴＣＯＮ２と、第１タイミングコントローラＴＣＯＮ１及び第２タイミングコントローラＴＣＯＮ２に画像データを出力する画像処理部ＩＰＵと、を含んでいる。例えば、表示パネルＬＣＰ１は入力映像信号に応じたカラー画像を第１画像表示領域ＤＩＳＰ１に表示し、表示パネルＬＣＰ２は入力映像信号に応じた白黒画像を第２画像表示領域ＤＩＳＰ２に表示する。画像処理部ＩＰＵは、外部のシステム（図示せず）から送信された入力映像信号Ｄａｔａを受信し、周知の画像処理を実行した後、第１タイミングコントローラＴＣＯＮ１に第１画像データＤＡＴ１を出力し、第２タイミングコントローラＴＣＯＮ２に第２画像データＤＡＴ２を出力する。また画像処理部ＩＰＵは、第１タイミングコントローラＴＣＯＮ１及び第２タイミングコントローラＴＣＯＮ２に同期信号等の制御信号（図３及び図４参照）を出力する。第１画像データＤＡＴ１はカラー画像表示用の画像データであり、第２画像データＤＡＴ２は白黒画像表示用の画像データである。

図３は実施形態１に係る表示パネルＬＣＰ１の概略構成を示す平面図であり、図４は実施形態１に係る表示パネルＬＣＰ２の概略構成を示す平面図である。図５は、図３及び図４のＡ−Ａ´切断線における断面図である。

図３及び図５を用いて、表示パネルＬＣＰ１の概略構成について説明する。図５に示すように、表示パネルＬＣＰ１は、バックライトＢＬ側に配置された薄膜トランジスタ基板ＴＦＴＢ１と、観察者側に配置され、薄膜トランジスタ基板ＴＦＴＢ１に対向する対向基板ＣＦ１と、薄膜トランジスタ基板ＴＦＴＢ１及び対向基板ＣＦ１の間に配置された液晶層ＬＣ１と、を含んでいる。表示パネルＬＣＰ１のバックライトＢＬ側には偏光板ＰＯＬ２が配置されており、観察者側には偏光板ＰＯＬ１が配置されている。

薄膜トランジスタ基板ＴＦＴＢ１には、図３に示すように、第１方向（例えば列方向）に延在する複数のソース線ＳＬ１と、第１方向に交差する第２方向（例えば行方向）に延在する複数のゲート線ＧＬ１とが形成され、複数のソース線ＳＬ１と複数のゲート線ＧＬ１とのそれぞれの交差部近傍に薄膜トランジスタＴＦＴ１が形成されている。表示パネルＬＣＰ１を平面的に見て、隣り合う２本のソース線ＳＬ１と隣り合う２本のゲート線ＧＬ１とにより囲まれる領域が１つの画素ＰＩＸ１として規定され、該画素ＰＩＸ１がマトリクス状（行方向及び列方向）に複数配置されている。複数のソース線ＳＬ１は、行方向に等間隔で配置されており、複数のゲート線ＧＬ１は、列方向に等間隔で配置されている。薄膜トランジスタ基板ＴＦＴＢ１には、画素ＰＩＸ１ごとに画素電極ＰＩＴ１が形成されており、複数の画素ＰＩＸ１に共通する１つの共通電極ＣＩＴ１（図１４参照）が形成されている。薄膜トランジスタＴＦＴ１を構成するドレイン電極ＤＥ１（図１４参照）はソース線ＳＬ１に電気的に接続され、ソース電極ＳＥ１（図１４参照）はコンタクトホールＣＨ１（図１４参照）を介して画素電極ＰＩＴ１に電気的に接続され、ゲート電極ＧＥ１（図１４参照）はゲート線ＧＬ１に電気的に接続されている。

図５に示すように、対向基板ＣＦ１には、光を透過する光透過部と、光の透過を遮断するブラックマトリクスＢＭ１（遮光部）とが形成されている。光透過部には、各画素ＰＩＸ１に対応して複数のカラーフィルタＦＩＬ（着色層）が形成されている。光透過部は、ブラックマトリクスＢＭ１で囲まれており、例えば矩形状に形成されている。複数のカラーフィルタＦＩＬは、赤色（Ｒ色）の材料で形成され、赤色の光を透過する赤色カラーフィルタＦＩＬＲ（赤色層）と、緑色（Ｇ色）の材料で形成され、緑色の光を透過する緑色カラーフィルタＦＩＬＧ（緑色層）と、青色（Ｂ色）の材料で形成され、青色の光を透過する青色カラーフィルタＦＩＬＢ（青色層）と、を含んでいる。赤色カラーフィルタＦＩＬＲ、緑色カラーフィルタＦＩＬＧ、及び青色カラーフィルタＦＩＬＢは、行方向にこの順に繰り返し配列され、同一色のカラーフィルタＦＩＬが列方向に配列され、行方向及び列方向に隣り合うカラーフィルタＦＩＬの境界部分にブラックマトリクスＢＭ１が形成されている。各カラーフィルタＦＩＬに対応して、複数の画素ＰＩＸ１は、図３に示すように、赤色カラーフィルタＦＩＬＲに対応する赤色画素ＰＩＸＲと、緑色カラーフィルタＦＩＬＧに対応する緑色画素ＰＩＸＧと、青色カラーフィルタＦＩＬＢに対応する青色画素ＰＩＸＢと、を含んでいる。表示パネルＬＣＰ１では、赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ、青色画素ＰＩＸＢが行方向にこの順に繰り返し配列されており、列方向には同一色の画素ＰＩＸ１が配列されている。

第１タイミングコントローラＴＣＯＮ１は、周知の構成を備えている。例えば第１タイミングコントローラＴＣＯＮ１は、画像処理部ＩＰＵから出力される第１画像データＤＡＴ１と第１制御信号ＣＳ１（クロック信号、垂直同期信号、水平同期信号等）とに基づいて、第１画像データＤＡ１と、第１ソースドライバＳＤ１及び第１ゲートドライバＧＤ１の駆動を制御するための各種タイミング信号（データスタートパルスＤＳＰ１、データクロックＤＣＫ１、ゲートスタートパルスＧＳＰ１、ゲートクロックＧＣＫ１）とを生成する（図３参照）。第１タイミングコントローラＴＣＯＮ１は、第１画像データＤＡ１と、データスタートパルスＤＳＰ１と、データクロックＤＣＫ１とを第１ソースドライバＳＤ１に出力し、ゲートスタートパルスＧＳＰ１とゲートクロックＧＣＫ１とを第１ゲートドライバＧＤ１に出力する。

第１ソースドライバＳＤ１は、データスタートパルスＤＳＰ１及びデータクロックＤＣＫ１に基づいて、第１画像データＤＡ１に応じたデータ信号（データ電圧）をソース線ＳＬ１に出力する。第１ゲートドライバＧＤ１は、ゲートスタートパルスＧＳＰ１及びゲートクロックＧＣＫ１に基づいて、ゲート信号（ゲート電圧）をゲート線ＧＬ１に出力する。

各ソース線ＳＬ１には、第１ソースドライバＳＤ１からデータ電圧が供給され、各ゲート線ＧＬ１には、第１ゲートドライバＧＤ１からゲート電圧が供給される。共通電極ＣＩＴ１には、コモンドライバ（図示せず）から共通配線ＣＭＴ１（図６参照）を介して共通電圧Ｖｃｏｍが供給される。ゲート電圧（ゲートオン電圧）がゲート線ＧＬ１に供給されると、ゲート線ＧＬ１に接続された薄膜トランジスタＴＦＴ１がオンし、薄膜トランジスタＴＦＴ１に接続されたソース線ＳＬ１を介して、データ電圧が画素電極ＰＩＴ１に供給される。画素電極ＰＩＴ１に供給されたデータ電圧と、共通電極ＣＩＴ１に供給された共通電圧Ｖｃｏｍとの差により電界が生じる。この電界により液晶を駆動してバックライトＢＬの光の透過率を制御することによって画像表示を行う。表示パネルＬＣＰ１では、各画素ＰＩＸ１の画素電極ＰＩＴ１に接続されたソース線ＳＬ１に、所望のデータ電圧を供給することにより、カラー画像表示が行われる。

次に、図４及び図５を用いて、表示パネルＬＣＰ２の構成について説明する。図５に示すように、表示パネルＬＣＰ２は、観察者側に配置された薄膜トランジスタ基板ＴＦＴＢ２と、バックライトＢＬ側に配置され、薄膜トランジスタ基板ＴＦＴＢ２に対向する対向基板ＣＦ２と、薄膜トランジスタ基板ＴＦＴＢ２及び対向基板ＣＦ２の間に配置された液晶層ＬＣ２と、を含んでいる。表示パネルＬＣＰ２のバックライトＢＬ側には偏光板ＰＯＬ４が配置されており、観察者側には偏光板ＰＯＬ３が配置されている。表示パネルＬＣＰ１の偏光板ＰＯＬ２と、表示パネルＬＣＰ２の偏光板ＰＯＬ３との間には、接着層ＡＤＬが配置されている。

薄膜トランジスタ基板ＴＦＴＢ２には、図４に示すように、列方向に延在する複数のソース線ＳＬ２と、行方向に延在する複数のゲート線ＧＬ２とが形成され、複数のソース線ＳＬ２と複数のゲート線ＧＬ２とのそれぞれの交差部近傍に薄膜トランジスタＴＦＴ２が形成されている。表示パネルＬＣＰ２を平面的に見て、隣り合う２本のソース線ＳＬ２と隣り合う２本のゲート線ＧＬ２とにより囲まれる領域が１つの画素ＰＩＸ２として規定され、該画素ＰＩＸ２がマトリクス状（行方向及び列方向）に複数配置されている。複数のソース線ＳＬ２は、行方向に等間隔で配置されており、複数のゲート線ＧＬ２は、列方向に等間隔で配置されている。薄膜トランジスタ基板ＴＦＴＢ２には、画素ＰＩＸ２ごとに画素電極ＰＩＴ２が形成されており、複数の画素ＰＩＸ２に共通する１つの共通電極ＣＩＴ２（図１４参照）が形成されている。薄膜トランジスタＴＦＴ２を構成するドレイン電極ＤＥ２はソース線ＳＬ２に電気的に接続され、ソース電極ＳＥ２（図１４参照）はコンタクトホールＣＨ２（図１４参照）を介して画素電極ＰＩＴ２に電気的に接続され、ゲート電極ＧＥ２（図１４参照）はゲート線ＧＬ２に電気的に接続されている。

対向基板ＣＦ２（図５参照）には、光を透過する光透過部が形成されている。光透過部には、カラーフィルタＦＩＬ（着色層）が形成されておらず、例えばオーバーコート膜ＯＣ２が形成されている。

第２タイミングコントローラＴＣＯＮ２は、周知の構成を備えている。例えば第２タイミングコントローラＴＣＯＮ２は、画像処理部ＩＰＵから出力される第２画像データＤＡＴ２と第２制御信号ＣＳ２（クロック信号、垂直同期信号、水平同期信号等）とに基づいて、第２画像データＤＡ２と、第２ソースドライバＳＤ２及び第２ゲートドライバＧＤ２の駆動を制御するための各種タイミング信号（データスタートパルスＤＳＰ２、データクロックＤＣＫ２、ゲートスタートパルスＧＳＰ２、ゲートクロックＧＣＫ２）とを生成する（図４参照）。第２タイミングコントローラＴＣＯＮ２は、第２画像データＤＡ２と、データスタートパルスＤＳＰ２と、データクロックＤＣＫ２とを第２ソースドライバＳＤ２に出力し、ゲートスタートパルスＧＳＰ２とゲートクロックＧＣＫ２とを第２ゲートドライバＧＤ２に出力する。

第２ソースドライバＳＤ２は、データスタートパルスＤＳＰ２及びデータクロックＤＣＫ２に基づいて、第２画像データＤＡ２に応じたデータ電圧をソース線ＳＬ２に出力する。第２ゲートドライバＧＤ２は、ゲートスタートパルスＧＳＰ２及びゲートクロックＧＣＫ２に基づいて、ゲート電圧をゲート線ＧＬ２に出力する。

各ソース線ＳＬ２には、第２ソースドライバＳＤ２からデータ電圧が供給され、各ゲート線ＧＬ２には、第２ゲートドライバＧＤ２からゲート電圧が供給される。共通電極ＣＩＴ２には、コモンドライバから共通配線ＣＭＴ２（図６参照）を介して共通電圧Ｖｃｏｍが供給される。ゲート電圧（ゲートオン電圧）がゲート線ＧＬ２に供給されると、ゲート線ＧＬ２に接続された薄膜トランジスタＴＦＴ２がオンし、薄膜トランジスタＴＦＴ２に接続されたソース線ＳＬ２を介して、データ電圧が画素電極ＰＩＴ２に供給される。画素電極ＰＩＴ２に供給されたデータ電圧と、共通電極ＣＩＴ２に供給された共通電圧Ｖｃｏｍとの差により電界が生じる。この電界により液晶を駆動してバックライトＢＬの光の透過率を制御することによって画像表示を行う。表示パネルＬＣＰ２では、赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ、青色画素ＰＩＸＢそれぞれの画素電極ＰＩＴ２に接続されたソース線ＳＬ２に、所望のデータ電圧を供給することにより、カラー画像表示が行われる。

図６は、表示パネルＬＣＰ１の画素ＰＩＸ１と表示パネルＬＣＰ２の画素ＰＩＸ２との配置関係を示す平面図である。液晶表示装置ＬＣＤは、表示パネルＬＣＰ１の単位面積当たりの画素ＰＩＸ１の数（画素電極ＰＩＴ１の数）と、表示パネルＬＣＰ２の単位面積当たりの画素ＰＩＸ２の数（画素電極ＰＩＴ２の数）とが等しくなるように構成されている。また１個の画素ＰＩＸ１の面積と、１個の画素ＰＩＸ２の面積とは等しくなっている。

図７〜図９は、表示パネルＬＣＰ１の画素ＰＩＸ１の構成を示す平面図である。尚、図７及び図８には、対向基板ＣＦ１を透視した状態を示しており、図９には、薄膜トランジスタ基板ＴＦＴＢ１に対向基板ＣＦ１のブラックマトリクスＢＭ１を重ねて示している。

図７に示すように、薄膜トランジスタＴＦＴ１において、ドレイン電極ＤＥ１がソース線ＳＬ１に電気的に接続されており、ドレイン電極ＤＥ１の一部が半導体層ＳＩ１（第１半導体層）に重なっており、ソース電極ＳＥ１がコンタクトホールＣＨ１を介して画素電極ＰＩＴ１に電気的に接続されており、ソース電極ＳＥ１の一部が半導体層ＳＩ１に重なっている。また、ゲート電極ＧＥ１がゲート線ＧＬ１に電気的に接続されており、ゲート電極ＧＥ１の一部が半導体層ＳＩ１に重なっている。薄膜トランジスタＴＦＴ１に近接して、光吸収層ＳＩ１ａ（第２半導体層），ＳＩ１ｂが配置されている。便宜上、図７には、光吸収層ＳＩ１ｂを省略し光吸収層ＳＩ１ａを示し、図８には、光吸収層ＳＩ１ａを省略し光吸収層ＳＩ１ｂを示している。光吸収層ＳＩ１ａ（図７の実線で囲まれた領域（斜線部））は、平面視で少なくとも薄膜トランジスタＴＦＴ１のチャネル領域の一部に重なっている。光吸収層ＳＩ１ａは、平面視で薄膜トランジスタＴＦＴ１のチャネル領域の全部に重なってもよいし、薄膜トランジスタＴＦＴ１の形成領域の全部に重なってもよい。光吸収層ＳＩ１ｂ（図８の実線で囲まれた領域（斜線部））は、リング形状に形成されており、平面視で薄膜トランジスタＴＦＴ１のチャネル領域の周囲を取り囲むように配置されている。光吸収層ＳＩ１ｂは、平面視で薄膜トランジスタＴＦＴ１のゲート電極ＧＥ１の一部に重なってもよい。光吸収層ＳＩ１ａ，ＳＩ１ｂは、半導体層ＳＩ１と同一材料、例えばアモルファスシリコン（ａ−Ｓｉ）で形成されている。一般的にアモルファスシリコンは、長波長域の光吸収率が高い性質を有するため、光吸収層ＳＩ１ａ，ＳＩ１ｂは、バックライト光、外光、散乱光等を吸収する。光吸収層ＳＩ１ａ，ＳＩ１ｂの少なくとも何れか一方が、ブラックマトリクスＢＭ１と同一材料（例えば、黒色樹脂組成物）で形成されてもよい。光吸収層ＳＩ１ａ，ＳＩ１ｂはそれぞれ、他の構成部材と電気的に分離（絶縁）しており、フローティング状態に配置されている。

図９に示すように、ブラックマトリクスＢＭ１（図９の網掛け部）は、列方向に延在する部分が平面視でソース線ＳＬ１に重なっており、行方向に延在する部分が平面視でゲート線ＧＬ１に重なっている。また、ブラックマトリクスＢＭ１の一部は、平面視で薄膜トランジスタＴＦＴ１のチャネル領域の一部に重なっている。薄膜トランジスタＴＦＴ１のチャネル領域に重なる光吸収層ＳＩ１ａの長さＬ１（ＳＩ１ａ），Ｌ２（ＳＩ１ａ）（図７参照）は、薄膜トランジスタＴＦＴ１のチャネル領域に重なるブラックマトリクスＢＭ１の長さＬ１（ＢＭ１），Ｌ２（ＢＭ１）（図９参照）より、それぞれ大きくなっている。光吸収層ＳＩ１ａの少なくとも一部が、平面視でブラックマトリクスＢＭ１と重畳していなくてもよい。

図１０〜図１２は、表示パネルＬＣＰ２の画素ＰＩＸ２の構成を示す平面図である。尚、図１０及び図１１には、対向基板ＣＦ２を透視した状態を示しており、図１２には、薄膜トランジスタ基板ＴＦＴＢ２に対向基板ＣＦ２のブラックマトリクスＢＭ２を重ねて示している。

図１０に示すように、薄膜トランジスタＴＦＴ２において、ドレイン電極ＤＥ２がソース線ＳＬ２に電気的に接続されており、ドレイン電極ＤＥ２の一部が半導体層ＳＩ２に重なっており、ソース電極ＳＥ２がコンタクトホールＣＨ２を介して画素電極ＰＩＴ２に電気的に接続されており、ソース電極ＳＥ２の一部が半導体層ＳＩ２に重なっている。また、ゲート電極ＧＥ２がゲート線ＧＬ２に電気的に接続されており、ゲート電極ＧＥ２の一部が半導体層ＳＩ２に重なっている。薄膜トランジスタＴＦＴ２に近接して、光吸収層ＳＩ２ａ（第３半導体層），ＳＩ２ｂが配置されている。便宜上、図１０には、光吸収層ＳＩ２ｂを省略し光吸収層ＳＩ２ａを示し、図１１には、光吸収層ＳＩ２ａを省略し光吸収層ＳＩ２ｂを示している。光吸収層ＳＩ２ａ（図１０の実線で囲まれた領域（斜線部））は、平面視で少なくとも薄膜トランジスタＴＦＴ２のチャネル領域の一部に重なっている。光吸収層ＳＩ２ａは、平面視で薄膜トランジスタＴＦＴ２のチャネル領域の全部に重なってもよいし、薄膜トランジスタＴＦＴ２の形成領域の全部に重なってもよい。光吸収層ＳＩ２ｂ（図１１の実線で囲まれた領域（斜線部））は、リング形状に形成されており、平面視で薄膜トランジスタＴＦＴ２のチャネル領域の周囲を取り囲むように配置されている。光吸収層ＳＩ２ｂは、平面視で薄膜トランジスタＴＦＴ２のゲート電極ＧＥ２の一部に重なってもよい。光吸収層ＳＩ２ａ，ＳＩ２ｂは、半導体層ＳＩ２と同一材料、例えばアモルファスシリコン（ａ−Ｓｉ）で形成されており、光吸収層ＳＩ１ａ，ＳＩ１ｂと同様、バックライト光、外光、散乱光等を吸収する。光吸収層ＳＩ２ａ，ＳＩ２ｂの少なくとも何れか一方が、ブラックマトリクスＢＭ２と同一材料（例えば、黒色樹脂組成物）で形成されてもよい。光吸収層ＳＩ２ａ，ＳＩ２ｂはそれぞれ、他の構成部材と電気的に分離（絶縁）しており、フローティング状態に配置されている。

図１２に示すように、ブラックマトリクスＢＭ２（図１２の網掛け部）は、列方向に延在する部分が平面視でソース線ＳＬ２に重なっており、行方向に延在する部分が平面視でゲート線ＧＬ２に重なっている。また、ブラックマトリクスＢＭ２の一部は、平面視で薄膜トランジスタＴＦＴ２のチャネル領域の一部に重なっている。薄膜トランジスタＴＦＴ２のチャネル領域に重なる光吸収層ＳＩ２ａの長さＬ１（ＳＩ２ａ），Ｌ２（ＳＩ２ａ）（図１０参照）は、薄膜トランジスタＴＦＴ２のチャネル領域に重なるブラックマトリクスＢＭ２の長さＬ１（ＢＭ２），Ｌ２（ＢＭ２）（図１２参照）より、それぞれ大きくなっている。光吸収層ＳＩ２ａの少なくとも一部が、平面視でブラックマトリクスＢＭ２と重畳していなくてもよい。

図１３は、図７〜図１２のＢ−Ｂ´切断線における断面図であり、図１４は、図７〜図１２のＣ−Ｃ´切断線における断面図である。図１３及び図１４を用いて画素ＰＩＸ１、ＰＩＸ２の断面構造について説明する。表示パネルＬＣＰ１では、薄膜トランジスタ基板ＴＦＴＢ１がバックライトＢＬ側に配置されており、対向基板ＣＦ１が観察者側に配置されている。表示パネルＬＣＰ２では、薄膜トランジスタ基板ＴＦＴＢ２が観察者側に配置されており、対向基板ＣＦ２がバックライトＢＬ側に配置されている。すなわち、薄膜トランジスタ基板ＴＦＴＢ１及び薄膜トランジスタ基板ＴＦＴＢ２が、対向配置されている。

表示パネルＬＣＰ１の画素ＰＩＸ１を構成する薄膜トランジスタ基板ＴＦＴＢ１では、透明基板ＳＵＢ２（ガラス基板）に、ゲート線ＧＬ１及びゲート電極ＧＥ１が形成されており、これらを覆うようにゲート絶縁膜ＧＳＮ１が形成されている。ゲート絶縁膜ＧＳＮ１上にソース線ＳＬ１、ドレイン電極ＤＥ１、ソース電極ＳＥ１、半導体層ＳＩ１及び光吸収層ＳＩ１ｂが形成されており、これらを覆うように無機絶縁膜ＰＡＳ１が形成されている。半導体層ＳＩ１及び光吸収層ＳＩ１ｂは、同一材料から成り、同一工程で形成される。光吸収層ＳＩ１ｂは、半導体層ＳＩ１と同一層における、薄膜トランジスタＴＦＴ１から離間した位置に配置されている。具体的には、光吸収層ＳＩ１ｂは、薄膜トランジスタＴＦＴ１の周囲において、半導体層ＳＩ１、ゲート電極ＧＥ１、ドレイン電極ＤＥ１及びソース電極ＳＥ１と電気的に分離（絶縁）されており、フローティング状態に形成されている。無機絶縁膜ＰＡＳ１上には光吸収層ＳＩ１ａが形成されている。光吸収層ＳＩ１ａは、半導体層ＳＩ１と同一材料で形成されている。光吸収層ＳＩ１ａの層厚は、半導体層ＳＩ１及び光吸収層ＳＩ１ｂの層厚と同一であってもよいし、これより厚くてもよい。光吸収層ＳＩ１ａは、平面視で薄膜トランジスタＴＦＴ１の形成領域に重なっている。光吸収層ＳＩ１ｂの画素中心側の端部（外形端部）が、光吸収層ＳＩ１ａの画素中心側の端部（外形端部）より、画素中心側に位置している。光吸収層ＳＩ１ａを覆うように有機絶縁膜ＯＰＡＳ１が形成されている。

有機絶縁膜ＯＰＡＳ１上には共通電極ＣＩＴ１が形成されており、共通電極ＣＩＴ１上には共通配線ＣＭＴ１（図示は省略）が形成されている。共通電極ＣＩＴ１及び共通配線ＣＭＴ１を覆うように上層絶縁膜ＵＰＡＳ１が形成されており、上層絶縁膜ＵＰＡＳ１上に画素電極ＰＩＴ１が形成されており、画素電極ＰＩＴ１を覆うように配向膜ＡＬ２が形成されている。また、無機絶縁膜ＰＡＳ１、光吸収層ＳＩ１ａ、有機絶縁膜ＯＰＡＳ１、共通電極ＣＩＴ１、及び上層絶縁膜ＵＰＡＳ１の一部が刳り抜かれ、コンタクトホールＣＨ１が形成されている。画素電極ＰＩＴ１の一部は、コンタクトホールＣＨ１を介してソース電極ＳＥ１に電気的に接続されている。

対向基板ＣＦ１では、透明基板ＳＵＢ１（ガラス基板）に、ブラックマトリクスＢＭ１及びカラーフィルタＦＩＬ（赤色カラーフィルタＦＩＬＲ、緑色カラーフィルタＦＩＬＧ、及び青色カラーフィルタＦＩＬＢ）が形成されている。カラーフィルタＦＩＬの表面にはオーバーコート膜ＯＣ１が被覆されており、オーバーコート膜ＯＣ１上に配向膜ＡＬ１が形成されている。

表示パネルＬＣＰ２の画素ＰＩＸ２を構成する薄膜トランジスタ基板ＴＦＴＢ２では、透明基板ＳＵＢ３（ガラス基板）に、ゲート線ＧＬ２及びゲート電極ＧＥ２が形成されており、これらを覆うようにゲート絶縁膜ＧＳＮ２が形成されている。ゲート絶縁膜ＧＳＮ２上にソース線ＳＬ２、ドレイン電極ＤＥ２、ソース電極ＳＥ２及び半導体層ＳＩ２及び光吸収層ＳＩ２ｂが形成されており、これらを覆うように無機絶縁膜ＰＡＳ２が形成されている。半導体層ＳＩ２及び光吸収層ＳＩ２ｂは、同一材料から成り、同一工程で形成される。光吸収層ＳＩ２ｂは、半導体層ＳＩ２と同一層における、薄膜トランジスタＴＦＴ２から離間した位置に配置されている。具体的には、光吸収層ＳＩ２ｂは、薄膜トランジスタＴＦＴ２の周囲において、半導体層ＳＩ２、ゲート電極ＧＥ２、ドレイン電極ＤＥ２及びソース電極ＳＥ２と電気的に分離（絶縁）されており、フローティング状態に形成されている。無機絶縁膜ＰＡＳ２上には光吸収層ＳＩ２ａが形成されている。光吸収層ＳＩ２ａは、半導体層ＳＩ２と同一材料で形成されている。光吸収層ＳＩ２ａの層厚は、半導体層ＳＩ２及び光吸収層ＳＩ２ｂの層厚と同一であってもよいし、これより厚くてもよい。光吸収層ＳＩ２ａは、平面視で薄膜トランジスタＴＦＴ２の形成領域に重なっている。光吸収層ＳＩ２ｂの画素中心側の端部（外形端部）が、光吸収層ＳＩ２ａの画素中心側の端部（外形端部）より、画素中心側に位置している。光吸収層ＳＩ２ａを覆うように有機絶縁膜ＯＰＡＳ２が形成されている。

有機絶縁膜ＯＰＡＳ２上には共通電極ＣＩＴ２が形成されており、共通電極ＣＩＴ２上には共通配線ＣＭＴ２（図示は省略）が形成されている。共通電極ＣＩＴ２及び共通配線ＣＭＴ２を覆うように上層絶縁膜ＵＰＡＳ２が形成されており、上層絶縁膜ＵＰＡＳ２上に画素電極ＰＩＴ２が形成されており、画素電極ＰＩＴ２を覆うように配向膜ＡＬ３が形成されている。また、無機絶縁膜ＰＡＳ２、光吸収層ＳＩ２ａ、有機絶縁膜ＯＰＡＳ２、共通電極ＣＩＴ２、及び上層絶縁膜ＵＰＡＳ２の一部が刳り抜かれ、コンタクトホールＣＨ２が形成されている。画素電極ＰＩＴ２の一部は、コンタクトホールＣＨ２を介してソース電極ＳＥ２に電気的に接続されている。

対向基板ＣＦ２では、透明基板ＳＵＢ４（ガラス基板）に、格子状のブラックマトリクスＢＭ２が形成されており、ブラックマトリクスＢＭ２の開口部（光透過部）及びブラックマトリクスＢＭ２上にオーバーコート膜ＯＣ２が被覆されており、オーバーコート膜ＯＣ２上に配向膜ＡＬ４が形成されている。

実施形態１に係る液晶表示装置ＬＣＤでは、表示パネルＬＣＰ１において、光吸収層ＳＩ１ａ，ＳＩ１ｂが、薄膜トランジスタＴＦＴ１に近接して配置されており、表示パネルＬＣＰ２において、光吸収層ＳＩ２ａ，ＳＩ２ｂが、薄膜トランジスタＴＦＴ２に近接して配置されているため、薄膜トランジスタＴＦＴ１，ＴＦＴ２のチャネル領域に入射する光の量を低減することができる。例えば、表示パネルＬＣＰ１では、光吸収層ＳＩ１ａが、平面視で薄膜トランジスタＴＦＴ１に重なるように配置されているため、薄膜トランジスタＴＦＴ１のチャネル領域に入射する外光の量を低減することができ、光吸収層ＳＩ１ｂが、半導体層ＳＩ１と同一層に形成されているため、薄膜トランジスタＴＦＴ１のチャネル領域に入射する散乱光の量を低減することができる。また、表示パネルＬＣＰ２では、光吸収層ＳＩ２ａが、薄膜トランジスタＴＦＴ２とバックライトＢＬとの間に配置され、かつ平面視で薄膜トランジスタＴＦＴ２に重なるように配置されているため、薄膜トランジスタＴＦＴ２のチャネル領域に入射するバックライト光の量を低減することができ、光吸収層ＳＩ２ｂが、半導体層ＳＩ２と同一層に形成されているため、薄膜トランジスタＴＦＴ１のチャネル領域に入射する散乱光（表示パネルＬＣＰ１の反射光等）の量を低減することができる。また、チャネル領域に重なる領域において、光吸収層ＳＩ１ａ，ＳＩ２ａは、それぞれ、ブラックマトリクスＢＭ１，ＢＭ２より、面積が大きく、かつチャネル領域に近い位置に配置されているため、ブラックマトリクスＢＭ１，ＢＭ２により遮光し切れない光を遮光することができる。また、光吸収層ＳＩ１ｂ，ＳＩ２ｂは、それぞれ、ブラックマトリクスの遮光機能を有するため、ブラックマトリクスＢＭ１，ＢＭ２の幅を小さくすることができるとともに、薄膜トランジスタ基板ＴＦＴＢと対向基板ＣＦとの位置合わせずれによる影響を小さくすることができる。さらに、光吸収層ＳＩ１ｂ，ＳＩ２ｂは、それぞれ、半導体層ＳＩ１，ＳＩ２と同一材料で形成され、かつ同一層に形成され、半導体層ＳＩ１，ＳＩ２と同一工程で形成することができるため、製造工程が複雑化することもない。

このように、光吸収層ＳＩ１ａ，ＳＩ１ｂ，ＳＩ２ａ，ＳＩ２ｂは、薄膜トランジスタのチャネル領域に入射する光を遮光する遮光部として機能する。このため、光が入射されることによる薄膜トランジスタの特性の変化を抑えることができるため、表示品位の低下を抑えることができる。

実施形態１に係る液晶表示装置ＬＣＤは上記構成に限定されない。例えば、図３、図１５及び図１６に示すように、表示パネルＬＣＰ２の単位面積当たりの画素ＰＩＸ２の数（画素電極ＰＩＴ２の数）が、表示パネルＬＣＰ１の単位面積当たりの画素ＰＩＸ１の数（画素電極ＰＩＴ１の数）より少なくなるように構成されてもよい。具体的には、図１６に示す構成では、表示パネルＬＣＰ１の画素ＰＩＸ１の数と表示パネルＬＣＰ２の画素ＰＩＸ２の数とが３対１の割合で配置されている。また、表示パネルＬＣＰ１の３個の画素ＰＩＸ１（赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ、青色画素ＰＩＸＢ）と、表示パネルＬＣＰ２の１個の画素ＰＩＸ２とが、平面視で互いに重畳するように配置されている。

また、液晶表示装置ＬＣＤでは、表示パネルＬＣＰ１がバックライトＢＬ側に配置され、表示パネルＬＣＰ２が観察者側に配置されてもよい。

また、観察者側に配置された表示パネル（図１４等では表示パネルＬＣＰ１）では、光吸収層ＳＩ１ａ，ＳＩ１ｂが省略されてもよい。また、バックライト側に配置された表示パネル（図１４等では表示パネルＬＣＰ２）では、光吸収層ＳＩ２ａ，ＳＩ２ｂの何れか一方が省略されてもよい。このように、実施形態１に係る液晶表示装置ＬＣＤでは、少なくとも、バックライトＢＬ側に配置された表示パネル（図１４等では表示パネルＬＣＰ２）において、光吸収層ＳＩ２ａ又は光吸収層ＳＩ２ｂが設けられていればよい。これにより、少なくとも、光量が最も多いバックライトＢＬからの光を遮光することができる。

［実施形態２］
実施形態２に係る液晶表示装置ＬＣＤは、実施形態１に係る液晶表示装置ＬＣＤの表示パネルＬＣＰ２が省略され、実施形態１に係る表示パネルＬＣＰ１（図３等参照）で構成されている。図１７は、実施形態２に係る表示パネルＬＣＰの断面図である。尚、図１７は、図７〜図９のＢ−Ｂ´切断線による断面部分を示している。実施形態２に係る表示パネルＬＣＰは、薄膜トランジスタ基板ＴＦＴＢがバックライトＢＬ側に配置されており、対向基板ＣＦが観察者側に配置されている。光吸収層ＳＩａ（第２半導体層）は、平面視で少なくとも薄膜トランジスタＴＦＴのチャネル領域の一部に重なっている。光吸収層ＳＩａは、平面視で薄膜トランジスタＴＦＴのチャネル領域の全部に重なってもよいし、薄膜トランジスタＴＦＴの形成領域の全部に重なってもよい。光吸収層ＳＩｂは、リング形状に形成されており、平面視で薄膜トランジスタＴＦＴのチャネル領域の周囲を取り囲むように配置されている。光吸収層ＳＩｂは、平面視で薄膜トランジスタＴＦＴのゲート電極ＧＥの一部に重なってもよい。これにより、薄膜トランジスタＴＦＴのチャネル領域に入射される光を遮光することができる。

実施形態２に係る液晶表示装置ＬＣＤは上記構成に限定されない。例えば、図１８に示すように、薄膜トランジスタ基板ＴＦＴＢが観察者側に配置されており、対向基板ＣＦがバックライトＢＬ側に配置されてもよい。この構成によれば、光吸収層ＳＩａが、薄膜トランジスタＴＦＴとバックライトＢＬとの間、かつチャネル領域に近い位置に配置されるため、バックライトＢＬからチャネル領域に入射される光を遮光することができる。

本発明の液晶表示装置ＬＣＤの画素の構成は上記各実施形態の構成に限定されない。例えば上記各実施形態において、薄膜トランジスタ及び光吸収層が、酸化物半導体で構成されてもよい。また、例えば図１７に示す表示パネルＬＣＰにおいて、光吸収層ＳＩａは、画素電極ＰＩＴ及び共通電極ＣＩＴの間に配置されてもよい。

図１９及び図２０は、実施形態１に係る表示パネルＬＣＰ２の他の画素構成を示す平面図である。図１９に示すように、光吸収層ＳＩ２ａ（図１９の実線で囲まれた領域（斜線部））は、平面視で薄膜トランジスタＴＦＴ２のチャネル領域に重なるように配置されている。また、図２０に示すように、光吸収層ＳＩ２ｂ（図２０の実線で囲まれた領域（斜線部））は、リング形状に形成されており、平面視で薄膜トランジスタＴＦＴ１のチャネル領域の周囲を取り囲むように配置され、かつ、平面視で薄膜トランジスタＴＦＴ１のゲート電極ＧＥ１の外周端部に重なっている。尚、平面視で、コンタクトホールＣＨ２は、光吸収層ＳＩ２ａ，ＳＩ２ｂの領域外に形成されてもよい。図１９及び図２０に示す画素の構成は、実施形態１に係る表示パネルＬＣＰ１及び実施形態２に係る表示パネルＬＣＰに適用することもできる。

図２１は、実施形態２に係る表示パネルＬＣＰの他の画素構成を示す平面図である。図２２は、図２１のＤ−Ｄ´切断線における断面図である。図２１に示す表示パネルでは、共通配線ＣＭＴ（図２１の網掛け部）が、列方向に延在する部分（第１部分ＣＭＴａ）と、行方向に延在する部分（第２部分ＣＭＴｂ）とを含み、第１部分ＣＭＴａが、平面視でソース線ＳＬに重なっており、第２部分ＣＭＴｂが、平面視で少なくとも薄膜トランジスタＴＦＴのチャネル領域の一部に重なっている。第２部分ＣＭＴｂは、平面視で薄膜トランジスタＴＦＴのチャネル領域の全部に重なってもよいし、薄膜トランジスタＴＦＴの形成領域の全部に重なってもよい。共通配線ＣＭＴは、金属材料（例えば、銅Ｃｕ、モリブデンＭｏ、アルミニウムＡｌ）で形成されており、共通電極ＣＩＴに電気的に接続されている。第１部分ＣＭＴａ及び第２部分ＣＭＴｂは、一体に形成されてもよいし、個別に形成されて電気的に接続されてもよい。上記構成によれば、外部（例えば観察者側）からチャネル領域に入射する光の量を低減することができる。また、第２部分ＣＭＴｂよりバックライトＢＬ側に光吸収層ＳＩｂが配置されているため、バックライト光が第２部分ＣＭＴｂで反射して、チャネル領域に入射することを防ぐことができる。また、第２部分ＣＭＴｂは、共通配線ＣＭＴと一体であり、共通配線ＣＭＴと同一工程で形成することができるため、製造工程が複雑化することもない。尚、上記構成では、光吸収層ＳＩａが省略されてもよい。上記構成は、実施形態１に係る表示パネルＬＣＰ１，ＬＣＰ２に適用することもできる。

上記各実施形態に係る表示パネルにおいて、薄膜トランジスタの半導体層は、光吸収層よりもボロン及びリンの少なくとも一方の密度が高くてもよい。また、半導体層および光吸収層は、アモルファスシリコン層にリンまたはボロンの少なくとも一方を含有する不純物層を有して構成されてもよい。

以上、本発明の実施形態について説明したが、本発明は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記各実施形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。

ＬＣＤ液晶表示装置、ＬＣＰ１表示パネル、ＳＤ１第１ソースドライバ、ＧＤ１第１ゲートドライバ、ＴＣＯＮ１第１タイミングコントローラ、ＬＣＰ２表示パネル、ＳＤ２第２ソースドライバ、ＧＤ２第２ゲートドライバ、ＴＣＯＮ２第２タイミングコントローラ、ＩＰＵ画像処理部、ＳＬ１，ＳＬ２ソース線、ＧＬ１，ＧＬ２ゲート線、ＢＭ１，ＢＭ２ブラックマトリクス、ＣＭＴ１，ＣＭＴ２共通配線、ＣＭＴａ（共通配線の）第１部分、ＣＭＴｂ（共通配線の）第２部分、ＦＩＬカラーフィルタ、ＰＩＸ１，ＰＩＸ２画素、ＰＩＸＲ赤色画素、ＰＩＸＧ緑色画素、ＰＩＸＢ青色画素、ＰＩＴ１，ＰＩＴ２画素電極、ＣＩＴ１，ＣＩＴ２共通電極、ＴＦＴ１，ＴＦＴ２薄膜トランジスタ、ＳＩ１，ＳＩ２半導体層、ＳＩ１ａ，ＳＩ１ｂ，ＳＩ２ａ，ＳＩ２ｂ光吸収層。

Claims

第１ゲート線と、第１ソース線と、第１チャネル領域及び第１半導体層を含む第１薄膜トランジスタと、前記第１半導体層とは電気的に絶縁している第２半導体層と、前記第１半導体層および前記第２半導体層とは電気的に絶縁している第３半導体層とが形成された第１基板と、
前記第１基板に対向配置された第２基板と、
前記第１基板と前記第２基板との間に配置された第１液晶層と、
を含み、
前記第２半導体層は、前記第１薄膜トランジスタと前記第１液晶層との間に配置され、平面視で前記第１薄膜トランジスタの第１チャネル領域の少なくとも一部に重なり、
前記第３半導体層は、前記第１半導体層と同一層で、前記第１薄膜トランジスタから離間した位置に配置されており、
前記第２半導体層は、平面視で前記第３半導体層の少なくとも一部に重なっており、
前記第１薄膜トランジスタと前記第２半導体層との間には、無機絶縁膜のみが配置されている、
ことを特徴とする液晶表示装置。
前記第１半導体層及び前記第２半導体層は、アモルファスシリコンで形成されている、
ことを特徴とする請求項１に記載の液晶表示装置。
前記第２半導体層の層厚は、前記第１半導体層の層厚に比べて厚い、
ことを特徴とする請求項１に記載の液晶表示装置。
前記第１半導体層は、前記第２半導体層よりも、ボロン及びリンの少なくとも一方の密度が高い、
ことを特徴とする請求項１に記載の液晶表示装置。
バックライトをさらに含み、
前記第１液晶層は、前記バックライトと前記第１基板との間に配置されている、
ことを特徴とする請求項１に記載の液晶表示装置。
第１ゲート線と、第１ソース線と、第１チャネル領域及び第１半導体層を含む第１薄膜トランジスタと、前記第１半導体層とは電気的に絶縁している第２半導体層と、前記第１半導体層および前記第２半導体層とは電気的に絶縁している第３半導体層とが形成された第１基板と、
前記第１基板に対向配置された第２基板と、
前記第１基板と前記第２基板との間に配置された第１液晶層と、
を含み、
前記第２半導体層は、前記第１薄膜トランジスタと前記第１液晶層との間に配置され、平面視で前記第１薄膜トランジスタの第１チャネル領域の少なくとも一部に重なり、
前記第３半導体層は、前記第１半導体層と同一層で、前記第１薄膜トランジスタから離間した位置に配置されており、
前記第２半導体層は、平面視で前記第３半導体層の少なくとも一部に重なっており、
前記第２基板は、ブラックマトリクスを含み、
前記第２半導体層の少なくとも一部は、平面視で前記ブラックマトリクスと重畳していない、
ことを特徴とする液晶表示装置。
第２ゲート線と、第２ソース線と、第２薄膜トランジスタとが形成された第３基板と、
前記第３基板に対向配置された第４基板と、
前記第３基板と前記第４基板との間に配置された第２液晶層と、
をさらに含み、
前記第２基板は、前記第１液晶層と前記第２液晶層との間に配置されている、
ことを特徴とする請求項１に記載の液晶表示装置。
バックライトをさらに含み、
前記第１液晶層は、前記バックライトと前記第２基板との間に配置されている、
ことを特徴とする請求項７に記載の液晶表示装置。
第２ゲート線と、第２ソース線と、第２薄膜トランジスタとが形成された第３基板と、
前記第３基板に対向配置された第４基板と、
前記第３基板と前記第４基板との間に配置された第２液晶層と、
をさらに含み、
前記第１基板は、前記第１液晶層と前記第２液晶層との間に配置されている、
ことを特徴とする請求項１に記載の液晶表示装置。
バックライトをさらに含み、
前記第１液晶層は、前記バックライトと前記第１基板との間に配置されている、
ことを特徴とする請求項９に記載の液晶表示装置。
前記第３基板に、さらに、第４半導体層が形成されており、
前記第４半導体層は、前記第２薄膜トランジスタと前記第２液晶層との間に配置され、平面視で前記第２薄膜トランジスタの第２チャネル領域の少なくとも一部に重なっている、
ことを特徴とする請求項７乃至１０のいずれか一つに記載の液晶表示装置。
第１ゲート線と、第１ソース線と、第１チャネル領域及び第１半導体層を含む第１薄膜トランジスタと、前記第１半導体層とは電気的に絶縁している第２半導体層と、前記第１半導体層および前記第２半導体層とは電気的に絶縁している第３半導体層とが形成された第１基板と、
前記第１基板に対向配置された第２基板と、
前記第１基板と前記第２基板との間に配置された第１液晶層と、
第２ゲート線と、第２ソース線と、第２薄膜トランジスタとが形成された第３基板と、
前記第３基板に対向配置された第４基板と、
前記第３基板と前記第４基板との間に配置された第２液晶層と、
を含み、
前記第２半導体層は、前記第１薄膜トランジスタと前記第１液晶層との間に配置され、平面視で前記第１薄膜トランジスタの第１チャネル領域の少なくとも一部に重なり、
前記第３半導体層は、前記第１半導体層と同一層で、前記第１薄膜トランジスタから離間した位置に配置されており、
前記第２半導体層は、平面視で前記第３半導体層の少なくとも一部に重なっており、
前記第２基板は、前記第１液晶層と前記第２液晶層との間に配置されており、
前記第３基板に、さらに、第４半導体層が形成されており、
前記第４半導体層は、前記第２薄膜トランジスタと前記第２液晶層との間に配置され、平面視で前記第２薄膜トランジスタの第２チャネル領域の少なくとも一部に重なっており、
前記第３基板に、さらに、第５半導体層が形成されており、
前記第５半導体層は、前記第２薄膜トランジスタの半導体層と同一層で、前記第２薄膜トランジスタから離間した位置に配置されており、
前記第５半導体層は、平面視で前記第４半導体層の少なくとも一部に重なっている、
ことを特徴とする液晶表示装置。
第１ゲート線と、第１ソース線と、第１チャネル領域及び第１半導体層を含む第１薄膜トランジスタと、前記第１半導体層とは電気的に絶縁している第２半導体層と、前記第１半導体層および前記第２半導体層とは電気的に絶縁している第３半導体層とが形成された第１基板と、
前記第１基板に対向配置された第２基板と、
前記第１基板と前記第２基板との間に配置された第１液晶層と、
第２ゲート線と、第２ソース線と、第２薄膜トランジスタとが形成された第３基板と、
前記第３基板に対向配置された第４基板と、
前記第３基板と前記第４基板との間に配置された第２液晶層と、
を含み、
前記第２半導体層は、前記第１薄膜トランジスタと前記第１液晶層との間に配置され、平面視で前記第１薄膜トランジスタの第１チャネル領域の少なくとも一部に重なり、
前記第３半導体層は、前記第１半導体層と同一層で、前記第１薄膜トランジスタから離間した位置に配置されており、
前記第２半導体層は、平面視で前記第３半導体層の少なくとも一部に重なっており、
前記第１基板は、前記第１液晶層と前記第２液晶層との間に配置されており、
前記第３基板に、さらに、第４半導体層が形成されており、
前記第４半導体層は、前記第２薄膜トランジスタと前記第２液晶層との間に配置され、平面視で前記第２薄膜トランジスタの第２チャネル領域の少なくとも一部に重なっており、
前記第３基板に、さらに、第５半導体層が形成されており、
前記第５半導体層は、前記第２薄膜トランジスタの半導体層と同一層で、前記第２薄膜トランジスタから離間した位置に配置されており、
前記第５半導体層は、平面視で前記第４半導体層の少なくとも一部に重なっている、
ことを特徴とする液晶表示装置。
第１ゲート線と、第１ソース線と、第１チャネル領域及び第１半導体層を含む第１薄膜トランジスタと、前記第１半導体層とは電気的に絶縁している第２半導体層と、前記第１半導体層および前記第２半導体層とは電気的に絶縁している第３半導体層とが形成された第１基板と、
前記第１基板に対向配置された第２基板と、
前記第１基板と前記第２基板との間に配置された第１液晶層と、
を含み、
前記第２半導体層は、前記第１薄膜トランジスタと前記第１液晶層との間に配置され、平面視で前記第１薄膜トランジスタの第１チャネル領域の少なくとも一部に重なり、
前記第３半導体層は、前記第１半導体層と同一層で、前記第１薄膜トランジスタから離間した位置に配置されており、
前記第２半導体層は、平面視で前記第３半導体層の少なくとも一部に重なっており、
前記第３半導体層は、リング形状であり、平面視で前記第１チャネル領域の周囲を取り囲むように配置されている、
ことを特徴とする液晶表示装置。
第１ゲート線と、第１ソース線と、第１チャネル領域及び第１半導体層を含む第１薄膜トランジスタと、前記第１半導体層とは電気的に絶縁している第２半導体層と、前記第１半導体層および前記第２半導体層とは電気的に絶縁している第３半導体層とが形成された第１基板と、
前記第１基板に対向配置された第２基板と、
前記第１基板と前記第２基板との間に配置された第１液晶層と、
を含み、
前記第２半導体層は、前記第１薄膜トランジスタと前記第１液晶層との間に配置され、平面視で前記第１薄膜トランジスタの第１チャネル領域の少なくとも一部に重なり、
前記第３半導体層は、前記第１半導体層と同一層で、前記第１薄膜トランジスタから離間した位置に配置されており、
前記第２半導体層は、平面視で前記第３半導体層の少なくとも一部に重なっており、
前記第２半導体層は第１孔を有し、前記第３半導体層は第２孔を有し、
平面視で前記第１孔は前記第２孔に重なっている、
ことを特徴とする液晶表示装置。
第１ゲート線と、第１ソース線と、第１チャネル領域及び第１半導体層を含む第１薄膜トランジスタと、前記第１半導体層とは電気的に絶縁している第２半導体層と、前記第１半導体層および前記第２半導体層とは電気的に絶縁している第３半導体層とが形成された第１基板と、
前記第１基板に対向配置された第２基板と、
前記第１基板と前記第２基板との間に配置された第１液晶層と、
第２ゲート線と、第２ソース線と、第２薄膜トランジスタとが形成された第３基板と、
前記第３基板に対向配置された第４基板と、
前記第３基板と前記第４基板との間に配置された第２液晶層と、
を含み、
前記第２半導体層は、前記第１薄膜トランジスタと前記第１液晶層との間に配置され、平面視で前記第１薄膜トランジスタの第１チャネル領域の少なくとも一部に重なり、
前記第３半導体層は、前記第１半導体層と同一層で、前記第１薄膜トランジスタから離間した位置に配置されており、
前記第２半導体層は、平面視で前記第３半導体層の少なくとも一部に重なっており、
前記第２基板は、前記第１液晶層と前記第２液晶層との間に配置されており、
前記第２基板は、カラーフィルターを含む、
ことを特徴とする液晶表示装置。