CN110867453A - 半导体装置、显示装置以及半导体装置的制造方法 - Google Patents

半导体装置、显示装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN110867453A
CN110867453A CN201910682845.6A CN201910682845A CN110867453A CN 110867453 A CN110867453 A CN 110867453A CN 201910682845 A CN201910682845 A CN 201910682845A CN 110867453 A CN110867453 A CN 110867453A
Authority
CN
China
Prior art keywords
insulating film
film
drain
region
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910682845.6A
Other languages
English (en)
Other versions
CN110867453B (zh
Inventor
铃木正彦
大东彻
今井元
菊池哲郎
西宫节治
上田辉幸
山中昌光
原健吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110867453A publication Critical patent/CN110867453A/zh
Application granted granted Critical
Publication of CN110867453B publication Critical patent/CN110867453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

一种半导体装置、显示装置以及半导体装置的制造方法，消除随着各接触孔的形成而出现的问题。阵列基板(11B)具备：第1TFT(15)；第1源极侧连接部(19)，其包括第2金属膜(43)的一部分，连接到第1源极区域(15B)；第1漏极侧连接部(20)，其包括第2金属膜(43)的一部分，连接到第1漏极区域(15C)；第2TFT(24)，其由第1TFT(15)驱动；第2源极侧连接部(28)，其包括第1金属膜(39)的一部分，连接到第2源极区域(24B)；以及第2漏极侧连接部(29)，其包括第1金属膜(39)或第2透明电极膜(48)的一部分，连接到第2漏极区域(24C)。

Description

半导体装置、显示装置以及半导体装置的制造方法
技术领域
本发明涉及半导体装置、显示装置以及半导体装置的制造方法。
背景技术
以往，作为显示装置的一例，已知下述专利文献1记载的显示装置。该专利文献1记载的显示装置是包含具有形成有像素的显示区域的基板的显示装置，其特征在于，上述像素包含使用了氧化物半导体的第1TFT，在上述氧化物半导体之上形成有作为绝缘物的氧化膜，在上述氧化膜之上形成有栅极电极，上述第1TFT的漏极经由形成于上述氧化膜的第1通孔连接有第1电极，上述第1TFT的源极经由形成于上述氧化膜的第2通孔连接有第2电极。除此以外，在专利文献1记载的显示装置中，周边驱动电路所使用的第2TFT使用了LTPS，在将LTPS与漏极电极或者源极电极连接的情况下，在覆盖LTPS的绝缘膜形成通孔，并且为了将通孔中的LTPS的表面氧化物除去而进行了氟酸清洗。上述的氧化膜作为用于防止在进行氟酸清洗时氟酸浸透到氧化物半导体的牺牲层发挥功能。
现有技术文献
专利文献
专利文献1：特开2017-208473号公报
发明内容
发明要解决的问题
在上述的专利文献1记载的显示装置中，需要形成包括氧化铝等的氧化膜作为牺牲层，材料选择的自由度降低。而且，由于是一并形成第1TFT和第2TFT的各通孔，因此，在第1TFT与第2TFT中，为了形成通孔而要进行蚀刻的绝缘膜的数量是不同的，在现实中难以将各通孔形成为适当的深度。此外，虽然以贯通各绝缘膜的方式形成第2TFT的通孔，但是需要以不贯通牺牲层的方式形成第1TFT的通孔，进行这样高的精度的蚀刻是非常困难的。另外，还需要分2次对牺牲层进行蚀刻，也存在制造成本变高的问题。
本发明是基于上述的情况而完成的，其目的在于消除随着各接触孔的形成而出现的问题。
用于解决问题的方案
(1)本发明的一实施方式是一种半导体装置，其具备：第1半导体膜；第1绝缘膜，其配置在上述第1半导体膜的上层侧；第1金属膜，其配置在上述第1绝缘膜的上层侧；第2绝缘膜，其配置在上述第1金属膜的上层侧；第2半导体膜，其配置在上述第2绝缘膜的上层侧；第3绝缘膜，其配置在上述第2半导体膜的上层侧；第2金属膜，其配置在上述第3绝缘膜的上层侧；第4绝缘膜，其配置在上述第2金属膜的上层侧；透明电极膜，其配置在比上述第4绝缘膜靠上层侧；第1TFT，其具有：第1栅极电极，其包括上述第1金属膜的一部分；第1沟道区域，其包括上述第1半导体膜的一部分，以与上述第1栅极电极重叠的方式配置；第1源极区域，其包括上述第1半导体膜的一部分，与上述第1沟道区域相连；以及第1漏极区域，其包括上述第1半导体膜的一部分，其从与上述第1源极区域侧相反的一侧与上述第1沟道区域相连；第1源极侧连接部，其包括上述第2金属膜的一部分，以与上述第1源极区域重叠的方式配置，通过以开口的方式形成于上述第1绝缘膜、上述第2绝缘膜以及上述第3绝缘膜的第1源极侧接触孔连接到上述第1源极区域；第1漏极侧连接部，其包括上述第2金属膜的一部分，以与上述第1漏极区域重叠的方式配置，通过以开口的方式形成于上述第1绝缘膜、上述第2绝缘膜以及上述第3绝缘膜的第1漏极侧接触孔连接到上述第1漏极区域；第2TFT，其由上述第1TFT驱动，具有：第2栅极电极，其包括上述第2金属膜的一部分；第2沟道区域，其包括上述第2半导体膜的一部分，以与上述第2栅极电极重叠的方式配置；第2源极区域，其包括上述第2半导体膜的一部分，与上述第2沟道区域相连；以及第2漏极区域，其包括上述第2半导体膜的一部分，从与上述第2源极区域侧相反的一侧与上述第2沟道区域相连；第2源极侧连接部，其包括上述第1金属膜的一部分，以与上述第2源极区域重叠的方式配置，通过以开口的方式形成于上述第2绝缘膜的第2源极侧接触孔连接到上述第2源极区域；以及第2漏极侧连接部，其包括上述第1金属膜或上述透明电极膜的一部分，以与上述第2漏极区域重叠的方式配置，通过以开口的方式形成于上述第2绝缘膜或至少上述第4绝缘膜的第2漏极侧接触孔连接到上述第2漏极区域。
(2)另外，本发明的某实施方式是一种半导体装置，在上述(1)的构成的基础上，具备第1漏极相反侧连接部，上述第1漏极相反侧连接部包括上述第1金属膜，上述第1漏极侧连接部中的与上述第1漏极区域侧相反的一侧的部分通过以开口的方式形成于上述第2绝缘膜和上述第3绝缘膜的第1漏极相反侧接触孔连接到上述第1漏极相反侧连接部。
(3)另外，本发明的某实施方式是一种半导体装置，在上述(1)的构成或上述(2)的构成的基础上，上述第1半导体膜包括多晶硅膜。
(4)另外，本发明的某实施方式是一种半导体装置，在上述(1)的构成至上述(3)的构成中的任意1个构成的基础上，上述第2半导体膜包括氧化物半导体膜，上述第2源极区域和上述第2漏极区域是分别使上述第2半导体膜的各一部分低电阻化而成的。
(5)本发明的一实施方式是一种显示装置，具备：上述(1)至(4)中的任意1项记载的半导体装置；显示区域，其显示图像；以及非显示区域，其不显示图像。
(6)另外，本发明的某实施方式是一种显示装置，在上述(5)的构成的基础上，至少上述第2TFT、上述第2源极侧连接部以及上述第2漏极侧连接部均配置在上述显示区域，上述第2漏极侧连接部包括上述透明电极膜，构成像素电极。
(7)另外，本发明的某实施方式是一种显示装置，在上述(5)或上述(6)中的任意1个构成的基础上，至少上述第2TFT配置在上述显示区域，上述显示装置具备：下层侧绝缘膜，其配置在上述第1半导体膜的下层侧；下层侧金属膜，其配置在上述下层侧绝缘膜的下层侧；以及遮光部，其包括上述下层侧金属膜，以至少与上述第2沟道区域重叠的方式配置。
(8)另外，本发明的某实施方式是一种显示装置，在上述(7)的构成的基础上，上述遮光部被设为能驱动上述第2TFT的下层侧栅极电极。
(9)另外，本发明的某实施方式是一种显示装置，在上述(5)至上述(8)中的任意1个构成的基础上，至少上述第1TFT配置在上述非显示区域，上述显示装置具备：下层侧绝缘膜，其配置在上述第1半导体膜的下层侧；下层侧金属膜，其配置在上述下层侧绝缘膜的下层侧；以及遮光部，其包括上述下层侧金属膜，以至少与上述第1沟道区域重叠的方式配置。
(10)另外，本发明的某实施方式是一种显示装置，在上述(5)至上述(8)中的任意1个构成的基础上，至少上述第1TFT配置在上述显示区域，上述显示装置具备：下层侧绝缘膜，其配置在上述第1半导体膜的下层侧；下层侧金属膜，其配置在上述下层侧绝缘膜的下层侧；以及遮光部，其包括上述下层侧金属膜，以至少与上述第1沟道区域重叠的方式配置。
(11)本发明的一实施方式是一种半导体装置的制造方法，至少包含：第1半导体膜成膜工序，形成第1半导体膜；第1半导体膜蚀刻工序，对上述第1半导体膜进行蚀刻，从而形成构成第1TFT的第1源极区域、第1沟道区域以及第1漏极区域；第1绝缘膜成膜工序，在上述第1半导体膜的上层侧形成第1绝缘膜；第1金属膜成膜工序，在上述第1绝缘膜的上层侧形成第1金属膜；第1金属膜蚀刻工序，对上述第1金属膜进行蚀刻，从而至少形成构成上述第1TFT且与上述第1沟道区域重叠的第1栅极电极、以及连接到由上述第1TFT驱动的第2TFT的第2源极侧连接部；第2绝缘膜成膜工序，在上述第1金属膜的上层侧形成第2绝缘膜；第2绝缘膜蚀刻工序，对上述第2绝缘膜进行蚀刻，从而在与上述第2源极侧连接部重叠的位置至少以开口的方式形成第2源极侧接触孔；第2半导体膜成膜工序，在上述第2绝缘膜的上层侧形成第2半导体膜；第2半导体膜蚀刻工序，对上述第2半导体膜进行蚀刻，从而形成构成上述第2TFT且通过上述第2源极侧接触孔连接到上述第2源极侧连接部的第2源极区域、以及构成上述第2TFT的第2沟道区域和第2漏极区域；第3绝缘膜成膜工序，在上述第2半导体膜的上层侧形成第3绝缘膜；第3绝缘膜蚀刻工序，将上述第3绝缘膜与上述第1绝缘膜及上述第2绝缘膜一起进行蚀刻，从而在与上述第1源极区域和上述第1漏极区域重叠的位置至少以开口的方式形成第1源极侧接触孔和第1漏极侧接触孔；第2金属膜成膜工序，在上述第3绝缘膜的上层侧形成第2金属膜；第2金属膜蚀刻工序，将上述第2金属膜与上述第3绝缘膜一起进行蚀刻，从而至少形成构成上述第2TFT且与上述第2沟道区域重叠的第2栅极电极、通过上述第1源极侧接触孔连接到上述第1源极区域的第1源极侧连接部、以及通过第2漏极侧接触孔连接到上述第1漏极区域的第1漏极侧连接部；第4绝缘膜成膜工序，在上述第2金属膜的上层侧形成第4绝缘膜；第4绝缘膜蚀刻工序，对上述第4绝缘膜进行蚀刻；透明电极膜成膜工序，在比上述第4绝缘膜靠上层侧形成透明电极膜；以及透明电极膜蚀刻工序，对上述透明电极膜进行蚀刻，在上述第2绝缘膜蚀刻工序或上述第4绝缘膜蚀刻工序中，在上述第2绝缘膜或至少上述第4绝缘膜，在与上述第2漏极区域重叠的位置以开口的方式形成上述第2漏极侧接触孔，在上述第1金属膜蚀刻工序或上述透明电极膜蚀刻工序中，形成通过上述第2漏极侧接触孔连接到上述第2漏极区域的第2漏极侧连接部。
(12)本发明的某实施方式是半导体装置的制造方法，在上述(11)的构成的基础上，在上述第4绝缘膜成膜工序中，使上述第4绝缘膜的材料至少包含硅氮化物。
发明效果
根据本发明，能消除随着各接触孔的形成而出现的问题。
附图说明
图1是示出本发明的实施方式1的液晶显示装置所具备的液晶面板、驱动器以及柔性基板的俯视图。
图2是构成液晶面板的阵列基板的非显示区域中的栅极电路部所具备的第1TFT附近的俯视图。
图3是阵列基板的图2的A-A线截面图。
图4是液晶面板的显示区域中的第2TFT附近的俯视图。
图5是阵列基板的图4的B-B线截面图。
图6是示出进行了阵列基板的制造方法中的下层侧金属膜成膜工序和下层侧金属膜蚀刻工序的状态的阵列基板的截面图。
图7是示出进行了阵列基板的制造方法中的下层侧绝缘膜成膜工序、第1半导体膜成膜工序以及第1半导体膜蚀刻工序的状态的阵列基板的截面图。
图8是示出进行了阵列基板的制造方法中的第1绝缘膜成膜工序、第1金属膜成膜工序以及第1金属膜蚀刻工序的状态的阵列基板的截面图。
图9是示出进行了阵列基板的制造方法中的第2绝缘膜成膜工序和第2绝缘膜蚀刻工序的状态的阵列基板的截面图。
图10是示出进行了阵列基板的制造方法中的第2半导体膜成膜工序和第2半导体膜蚀刻工序的状态的阵列基板的截面图。
图11是示出进行了阵列基板的制造方法中的第3绝缘膜成膜工序和第3绝缘膜蚀刻工序的状态的阵列基板的截面图。
图12是示出进行了阵列基板的制造方法中的第2金属膜成膜工序和第2金属膜蚀刻工序的状态的阵列基板的截面图。
图13是示出进行了阵列基板的制造方法中的第4绝缘膜成膜工序和第5绝缘膜成膜工序的状态的阵列基板的截面图。
图14是示出进行了阵列基板的制造方法中的第1透明电极膜成膜工序和第1透明电极膜蚀刻工序的状态的阵列基板的截面图。
图15是示出进行了阵列基板的制造方法中的第6绝缘膜成膜工序和第6绝缘膜蚀刻工序的状态的阵列基板的截面图。
图16是示出进行了阵列基板的制造方法中的第2透明电极膜成膜工序和第2透明电极膜蚀刻工序的状态的阵列基板的截面图。
图17是示出本发明的实施方式2的阵列基板所具备的第1TFT和第2TFT的截面图。
图18是示出本发明的实施方式3的阵列基板所具备的第1TFT和第2TFT的截面图。
图19是示出本发明的实施方式4的液晶显示装置所具备的液晶面板、驱动器以及柔性基板的俯视图。
图20是示出本发明的实施方式5的阵列基板所具备的第1TFT和第2TFT的截面图。
附图标记说明
11、311…液晶面板(显示装置)；11B、211B、411B…阵列基板(半导体装置)；15、215…第1TFT；15A、415A…第1栅极电极；15B、415B…第1源极区域；15C、415C…第1漏极区域；15D、215D…第1沟道区域；18、418…第1漏极配线(第1漏极相反侧连接部)；19…第1源极侧连接部；20…第1漏极侧连接部；21、421…第1源极侧接触孔；22、422…第1漏极侧接触孔；23…第1漏极相反侧接触孔；24、124、224…第2TFT；24A、124A…第2栅极电极；24B、224B、424B…第2源极区域；24C、224C、424C…第2漏极区域；24D、124D、224D…第2沟道区域；25、425…像素电极；28、428…第2源极侧连接部；29、429…第2漏极侧连接部；30、430…第2源极侧接触孔；31、431…第2漏极侧接触孔；33…第1遮光部(遮光部)；34、234…第2遮光部(遮光部)；35…下层侧金属膜；36…下层侧绝缘膜；37、437…第1半导体膜；38、438…第1绝缘膜；39、139、239、439…第1金属膜；40、140、440…第2绝缘膜；41、141、441…第2半导体膜；42、442…第3绝缘膜；43、143、443…第2金属膜；44、444…第4绝缘膜；48、448…第2透明电极膜(透明电极膜)；49…下层侧栅极电极；AA…显示区域；NAA…非显示区域。
具体实施方式
＜实施方式1＞
根据图1至图16说明本发明的实施方式1。在本实施方式中，例示了液晶显示装置10所具备的液晶面板(显示面板)11。此外，在各附图的一部分中示出了X轴、Y轴以及Z轴，以各轴方向成为在各附图中示出的方向的方式进行描绘。另外，以图3、图5、图6至图16的上侧为表侧，以它们的下侧为里侧。
图1是示出构成液晶显示装置10的液晶面板11和柔性基板14的连接构成的概略俯视图。如图1所示，液晶显示装置10至少具有：液晶面板11，其能显示图像；驱动器(面板驱动部、驱动电路部)12，其驱动液晶面板11；柔性基板13，其一端侧连接到液晶面板11；以及背光源装置(未图示)，其是相对于液晶面板11配置在里侧且对液晶面板11照射用于显示的光的外部光源。驱动器12和柔性基板13经由ACF(Anisotropic Conductive Film：各向异性导电膜)安装到液晶面板11。柔性基板13的与液晶面板11侧相反的一侧的端部连接有作为从外部供应各种输入信号的信号供应源的控制电路基板(未图示)。
如图1所示，液晶面板11整体上例如呈纵长的方形。在液晶面板11的板面中的中央侧，配置有能显示图像的显示区域(有源区域)AA。在液晶面板11的板面中的包围显示区域AA的外周侧，配置有俯视时呈框状(边框状)且不显示图像的非显示区域(非有源区域)NAA。液晶面板11的短边方向与各附图的X轴方向一致，长边方向与各附图的Y轴方向一致，而且板厚方向与Z轴方向一致。此外，在图1中，单点划线表示显示区域AA的外形，该单点划线外侧的区域为非显示区域NAA。液晶面板11至少具有玻璃制成的一对基板11A、11B，其中表侧(正面侧)为CF基板(相对基板)11A，里侧(背面侧)为阵列基板(半导体装置、薄膜晶体管基板)11B。此外，在两基板11A、11B的外表面侧，分别贴附有未图示的偏振板。
在构成液晶面板11的阵列基板11B的非显示区域NAA，如图1所示，设置有栅极电路部14。栅极电路部14呈沿着Y轴方向延伸的带状，以在X轴方向上从两侧夹着显示区域AA的方式配置有一对。栅极电路部14用于对显示区域AA的配线(具体地说为后述的第2栅极配线26)供应扫描信号。栅极电路部14单片地设置在阵列基板11B上，具有在规定的定时输出扫描信号的电路、用于放大扫描信号的缓冲电路等。
如图2所示，配置在阵列基板11B的非显示区域NAA的栅极电路部14至少具有构成各种电路的第1TFT(驱动TFT)15。而且，栅极电路部14具有：第1栅极配线16，用于驱动第1TFT15的信号被传送到其中；第1源极配线17，向第1TFT15供应的信号被传送到其中；以及第2漏极侧配线(第1漏极相反侧连接部)18，供应到第1源极配线17的信号经由第1TFT15被供应到其中。第1TFT15具有：第1栅极电极15A，其与第1栅极配线16相连；第1源极区域15B，其连接到第1源极配线17；第1漏极区域15C，其连接到第1漏极配线18；以及第1沟道区域15D，其与第1源极区域15B和第1漏极区域15C相连。其中，第1栅极电极15A和第1沟道区域15D配置为相互在俯视时重叠。
如图3所示，第1源极配线17中的与第1源极区域15B重叠的部分被设为与第1源极区域15B直接连接的第1源极侧连接部19。另一方面，栅极电路部14具有与第1漏极区域15C直接连接的第1漏极侧连接部20，经由该第1漏极侧连接部20实现了第1漏极配线18与第1漏极区域15C的连接。在介于第1源极侧连接部19与第1源极区域15B之间的各绝缘膜38、40、42，为了将两者连接而以开口的方式形成有第1源极侧接触孔21。在介于第1漏极侧连接部20与第1漏极区域15C之间的各绝缘膜38、40、42，为了将两者连接而以开口的方式形成有第1漏极侧接触孔22。在介于第1漏极侧连接部20中的与第1漏极区域15C侧相反的一侧的部分与第1漏极配线18之间的各绝缘膜40、42，为了将两者连接而以开口的方式形成有第1漏极相反侧接触孔23。另外，栅极电路部14具有相对于第1TFT15配置在里侧(背光源装置侧)的第1遮光部(遮光部)33。第1遮光部33配置在与构成第1TFT15的第1源极区域15B、第1漏极区域15C以及第1沟道区域15D重叠的范围。通过第1遮光部33遮挡来自背光源装置的光对第1源极区域15B、第1漏极区域15C以及第1沟道区域15D的照射，从而在各区域15B～15D不易发生劣化(光劣化)。由此，不易产生第1TFT15的特性变动。
如图4所示，在阵列基板11B中的显示区域AA至少设置有：基于从栅极电路部14(第1TFT15)供应的扫描信号而被驱动的第2TFT(被驱动TFT)24；以及连接到第2TFT24的像素电极25。这些第2TFT24和像素电极25在显示区域中以矩阵状(行列状)各排列配置有多个。在第2TFT24和像素电极25的周围，以包围它们的方式配设有呈格子状的第2栅极配线(扫描线)26和第2源极配线(数据线、信号线)27。像素电极25至少具有以填充由第2栅极配线26和第2源极配线27包围的方形的区域的形式配置的主体部25A，在主体部25A以开口的方式形成有多个狭缝25S。像素电极25以从主体部25A朝向第2TFT24侧突出的形式具有第2漏极侧连接部29。第2TFT24具有：第2栅极电极24A，其与第2栅极配线26相连；第2源极区域24B，其连接到第2源极配线27；第2漏极区域24C，其连接到像素电极25；以及第2沟道区域24D，其与第2源极区域24B和第2漏极区域24C相连。其中，第2栅极电极24A和第2沟道区域24D配置为相互在俯视时重叠。当基于从栅极电路部14经由第2栅极配线26供应的扫描信号而第2TFT24被驱动时，传送到第2源极配线27的图像信号会经由第2源极区域24B、第2沟道区域24D以及第2漏极区域24C被供应到像素电极25。由此，像素电极25被充电到基于传送到第2源极配线27的图像信号的电位。
如图5所示，第2源极配线27中的与第2源极区域24B重叠的部分被设为与第2源极区域24B直接连接的第2源极侧连接部28。另一方面，像素电极25中的第2漏极侧连接部29以与第2漏极区域24C重叠的方式配置且与第2漏极区域24C直接连接。在介于第2源极侧连接部28与第2源极区域24B之间的第2绝缘膜40，为了将两者连接而以开口的方式形成有第2源极侧接触孔30。在介于第2漏极侧连接部29与第2漏极区域24C之间的各绝缘膜44、45、47，为了将两者连接而以开口的方式形成有第2漏极侧接触孔31。另外，在第2TFT24的里侧(背光源装置侧)，配置有第2遮光部(遮光部)34。第2遮光部34配置在与构成第2TFT24的第2源极区域24B、第2漏极区域24C以及第2沟道区域24D重叠的范围。通过第2遮光部34遮挡来自背光源装置的光对第2源极区域24B、第2漏极区域24C以及第2沟道区域24D的照射，从而在各区域24B～24D不易发生劣化(光劣化)。由此，不易发生第2TFT24的特性变动。另外，在阵列基板11B的显示区域AA，以与像素电极25重叠的形式形成有大致满面状的共用电极32。当在相互重叠的像素电极25与共用电极32之间产生了电位差时，在液晶层中，不仅包含沿着阵列基板11B的板面的成分而且包含相对于阵列基板11B的板面的法线方向的成分的边缘电场(倾斜电场)会被施加到像素电极25的狭缝25S。即，具备本实施方式的阵列基板11B的液晶面板11的动作模式为FFS(Fringe Field Switching：边缘场开关)模式。另一方面，在CF基板11A的显示区域AA中，在与阵列基板11B侧的各像素电极25呈相对状的位置以矩阵状排列设置有多个彩色滤光片(未图示)。彩色滤光片是R(红色)、G(绿色)、B(蓝色)这三色按规定的顺序反复排列配置而成的，与像素电极25一起构成像素。另外，虽然省略了图示，但是在各彩色滤光片间形成有用于防止混色的遮光膜(黑矩阵)。
接下来，使用图3和图5详细说明层叠形成在阵列基板11B的内表面的各种膜。如图3和图5所示，在阵列基板11B，从下层侧(玻璃基板侧、远离液晶层的一侧)起按顺序层叠形成有下层侧金属膜35、下层侧绝缘膜(底涂膜)36、第1半导体膜37、第1绝缘膜38、第1金属膜39、第2绝缘膜40、第2半导体膜41、第3绝缘膜42、第2金属膜43、第4绝缘膜44、第5绝缘膜45、第1透明电极膜46、第6绝缘膜47、第2透明电极膜(透明电极膜)48、取向膜(未图示)。
下层侧金属膜35、第1金属膜39以及第2金属膜43均为包括1种金属材料的单层膜或包括不同种类的金属材料的层叠膜、合金，从而具有导电性和遮光性。如图3和图5所示，下层侧金属膜35构成第1遮光部33和第2遮光部34等。第1金属膜39构成第1栅极电极15A、第1栅极配线16、第1漏极配线18、第2源极配线27、第2源极侧连接部28等。第2金属膜43构成第1源极配线17、第1源极侧连接部19、第1漏极侧连接部20、第2栅极电极24A、第2栅极配线26等。
第1半导体膜37包括作为一种多晶化的硅膜(多晶硅膜)的CG硅(ContinuousGrain Silicon：连续晶粒硅)膜。CG硅膜例如是通过对非晶硅膜添加金属材料，以550℃以下程度的低温进行短时间的热处理而形成的，由此，硅晶体的晶粒边界中的原子排列具有连续性。如图3所示，第1半导体膜37构成第1TFT15中的第1源极区域15B、第1漏极区域15C以及第1沟道区域15D。第1半导体膜37与后述的第2半导体膜41相比，电荷迁移率变高。因此，通过将第1半导体膜37用于栅极电路部14所具备的第1TFT15，从而能适当地驱动第2TFT24。
第2半导体膜41是使用例如氧化物半导体作为材料的氧化物半导体膜。作为第2半导体膜41的具体材料，例如，可举出In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组成比)不作特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等，但是不必一定如此。In-Ga-Zn-O系的半导体可以是非晶质，也可以是结晶质，但是在结晶质的情况下，优选c轴大致垂直于层面取向的结晶质In-Ga-Zn-O系的半导体。如图5所示，第2半导体膜41构成第2TFT24中的第2源极区域24B、第2漏极区域24C以及第2沟道区域24D。第2半导体膜41与上述的第1半导体膜37相比，尽管电荷迁移率较低，但是容易在大范围内以均匀性高的膜质来形成。因此，通过将第2半导体膜41用于第2TFT24，从而能在比非显示区域NAA大的显示区域AA内排列配置多个第2TFT24。而且，包括氧化物半导体膜的第2半导体膜41能使期望的范围容易地低电阻化，在本实施方式中第2源极区域24B和第2漏极区域24C为低电阻化区域。此外，第2沟道区域24D为未实现低电阻化的非低电阻化区域。由此，第2源极区域24B和第2漏极区域24C中的电荷的移动顺畅，因此能实现第2源极区域24B与第2源极侧连接部28之间、第2漏极区域24C与第2漏极侧连接部29之间的连接电阻的降低。
下层侧绝缘膜36、第1绝缘膜38、第2绝缘膜40、第3绝缘膜42、第4绝缘膜44以及第6绝缘膜47均包括无机绝缘材料(无机树脂材料)。其中的第4绝缘膜44包括作为硅氮化物的SiNx(氮化硅)，其内部包含氢。另外，第1绝缘膜38介于第1TFT15中的第1栅极电极15A与第1沟道区域15D之间且具有将两者之间的间隔确保为固定的功能。同样地，第3绝缘膜42介于第2TFT24中的第2栅极电极24A与第2沟道区域24D之间且具有将两者之间的间隔确保为固定的功能。相对于此，第5绝缘膜45包括有机绝缘材料(有机树脂材料)，具有比其它绝缘膜36、38、40、42、44、47大的膜厚，作为平坦化膜发挥功能。第1透明电极膜46和第2透明电极膜48例如包括ITO(Indium Tin Oxide：氧化铟锡)、IZO(Indium Zinc Oxide：氧化铟锌)等透明电极材料。第1透明电极膜46构成共用电极32，第2透明电极膜48构成像素电极25。取向膜是用于实现液晶层所包含的液晶分子的初始取向的膜。如以上所示，在本实施方式的第1TFT15中，包括第1金属膜39的第1栅极电极15A相对于包括第1半导体膜37的第1沟道区域15D隔着第1绝缘膜38重叠配置在上层侧，第1TFT15被设为所谓的顶栅型。同样地，在第2TFT24中，包括第2金属膜43的第2栅极电极24A相对于包括第2半导体膜41的第2沟道区域24D隔着第3绝缘膜42重叠配置在上层侧，第2TFT24被设为所谓的顶栅型。
本实施方式的阵列基板11B为以上这样的结构，接下来说明其制造方法。本实施方式的阵列基板11B的制造方法至少包含：下层侧金属膜成膜工序，形成下层侧金属膜35；下层侧金属膜蚀刻工序，对下层侧金属膜35进行蚀刻；下层侧绝缘膜成膜工序，形成下层侧绝缘膜36；第1半导体膜成膜工序，形成第1半导体膜37；第1半导体膜蚀刻工序，对第1半导体膜37进行蚀刻；第1绝缘膜成膜工序，形成第1绝缘膜38；第1金属膜成膜工序，形成第1金属膜39；第1金属膜蚀刻工序，对第1金属膜39进行蚀刻；第2绝缘膜成膜工序，形成第2绝缘膜40；第2绝缘膜蚀刻工序，对第2绝缘膜40进行蚀刻；第2半导体膜成膜工序，形成第2半导体膜41；第2半导体膜蚀刻工序，对第2半导体膜41进行蚀刻；第3绝缘膜成膜工序，形成第3绝缘膜42；第3绝缘膜蚀刻工序，对第3绝缘膜42进行蚀刻；第2金属膜成膜工序，形成第2金属膜43；第2金属膜蚀刻工序，对第2金属膜43进行蚀刻；第4绝缘膜成膜工序，形成第4绝缘膜44；第5绝缘膜成膜工序，形成第5绝缘膜45；第1透明电极膜成膜工序，形成第1透明电极膜46；第1透明电极膜蚀刻工序，对第1透明电极膜46进行蚀刻；第6绝缘膜成膜工序，形成第6绝缘膜47；第6绝缘膜蚀刻工序(包含第4绝缘膜蚀刻工序)，对第6绝缘膜47进行蚀刻；第2透明电极膜成膜工序，形成第2透明电极膜48；以及第2透明电极膜蚀刻工序，对第2透明电极膜48进行蚀刻。以下，使用图6至图16适当地详细说明各工序。此外，为了便于说明，图6至图16中一并图示了配置在非显示区域NAA的第1TFT15和配置在显示区域AA的第2TFT24。
在下层侧金属膜蚀刻工序中，在经过下层侧金属膜成膜工序而形成的下层侧金属膜35上层叠光致抗蚀剂，将该光致抗蚀剂曝光后进行显影。然后，使用被图案化后的光致抗蚀剂对下层侧金属膜35进行干式蚀刻或湿式蚀刻。这样，下层侧金属膜35中的与光致抗蚀剂不重叠的部分通过蚀刻被除去，而与光致抗蚀剂重叠的部分残存。由此，如图6所示，形成包括下层侧金属膜35的第1遮光部33和第2遮光部34。在结束蚀刻之后光致抗蚀剂被剥离而被除去。
当接着进行了下层侧绝缘膜成膜工序和第1半导体膜成膜工序时，会连续地层叠形成下层侧绝缘膜36和第1半导体膜37。其后，在第1半导体膜蚀刻工序中，与上述的下层侧金属膜蚀刻工序同样地，如图7所示，使用层叠在第1半导体膜37上之后被图案化的光致抗蚀剂对第1半导体膜37进行蚀刻，从而将其图案化。由此，形成包括第1半导体膜37的第1源极区域15B、第1漏极区域15C以及第1沟道区域15D。然后，当接着进行了第1绝缘膜成膜工序和第1金属膜成膜工序时，会连续地层叠形成第1绝缘膜38和第1金属膜39。之后，在第1金属膜蚀刻工序中，与上述的下层侧金属膜蚀刻工序同样地，如图8所示，使用层叠在第1金属膜39上之后被图案化的光致抗蚀剂对第1金属膜39进行蚀刻，从而将其图案化。由此，形成包括第1金属膜39的第1栅极电极15A、第1栅极配线16、第1漏极配线18、第2源极配线27以及第2源极侧连接部28。
在第2绝缘膜蚀刻工序中，与上述的下层侧金属膜蚀刻工序同样地，如图9所示，使用层叠在经过第2绝缘膜成膜工序而形成的第2绝缘膜40上之后被图案化的光致抗蚀剂对第2绝缘膜40进行蚀刻，从而将其图案化。由此，在第2绝缘膜40中的与第2源极侧连接部28重叠的位置，以开口的方式形成第2源极侧接触孔30。然后，在第2半导体膜蚀刻工序中，与上述的下层侧金属膜蚀刻工序同样地，如图10所示，使用层叠在经过第2半导体膜成膜工序而形成的第2半导体膜41上之后被图案化的光致抗蚀剂对第2半导体膜41进行蚀刻，从而将其图案化。由此，形成包括第2半导体膜41的第2源极区域24B、第2漏极区域24C以及第2沟道区域24D。其中的第2源极区域24B通过以开口的方式形成于第2绝缘膜40的第2源极侧接触孔30连接到第2源极侧连接部28。
在第3绝缘膜蚀刻工序中，与上述的下层侧金属膜蚀刻工序同样地，如图11所示，使用层叠在经过第3绝缘膜成膜工序而形成的第3绝缘膜42上之后被图案化的光致抗蚀剂对第3绝缘膜42进行蚀刻，从而将其图案化。此时，除了第3绝缘膜42以外，配置在其下层侧的第2绝缘膜40和第1绝缘膜38也使用上述的光致抗蚀剂而被蚀刻。由此，在第1绝缘膜38、第2绝缘膜40以及第3绝缘膜42中的与第1源极区域15B重叠的位置，以连通的形式开口形成第1源极侧接触孔21，在与第1漏极区域15C重叠的位置，以连通的形式开口形成第1漏极侧接触孔22。另外，在第2绝缘膜40和第3绝缘膜42中的与第1漏极配线18重叠的位置，以连通的形式开口形成第1漏极相反侧接触孔23。
在从结束该第3绝缘膜蚀刻工序起到进行接下来的第2金属膜成膜工序的期间，如图11所示，包括第1半导体膜37的第1源极区域15B和第1漏极区域15C成为通过以开口的方式形成于第1绝缘膜38、第2绝缘膜40以及第3绝缘膜42的第1源极侧接触孔21和第1漏极侧接触孔22露出的状态。因此，在第1源极区域15B和第1漏极区域15C的表面有可能产生氧化物。在该情况下，优选通过进行氟酸清洗处理工序而将上述的氧化物除去，上述氟酸清洗处理工序是通过第1源极侧接触孔21和第1漏极侧接触孔22利用氟酸(氢氟酸)对第1源极区域15B和第1漏极区域15C的表面进行清洗处理的工序。此时，经过第2半导体膜蚀刻工序而形成的第2源极区域24B、第2漏极区域24C以及第2沟道区域24D是被第3绝缘膜42覆盖的，不易随着氟酸清洗处理而受到损伤。详细地说，在进行第2金属膜成膜工序前的阶段，在第3绝缘膜42以开口的方式形成有第1源极侧接触孔21、第1漏极侧接触孔22以及第1漏极相反侧接触孔23，但是在与第2漏极区域24C重叠的位置未以开口的方式形成有第2漏极侧接触孔31(参照图5)。此外，第2源极侧接触孔30以开口的方式形成在第2绝缘膜40中的与第2源极区域24B重叠的位置，但是不会在第3绝缘膜42开口。这样，包括第2半导体膜41的第2源极区域24B、第2漏极区域24C以及第2沟道区域24D均被第3绝缘膜42覆盖而避免了露出，因此无需如以往那样为了避免半导体膜随着氟酸清洗处理受到损伤而形成牺牲层或分2次对该牺牲层进行蚀刻。
之后，在经过第2金属膜成膜工序而形成第2金属膜43之后，进行第2金属膜蚀刻工序。在第2金属膜蚀刻工序中，与上述的下层侧金属膜蚀刻工序同样地，如图12所示，使用在层叠在第2金属膜43上之后被图案化的光致抗蚀剂对第2金属膜43进行蚀刻，从而将其图案化。此时，除了第2金属膜43以外，配置在其下层侧的第3绝缘膜42也使用上述的光致抗蚀剂而被蚀刻。由此，形成包括第2金属膜43的第1源极侧连接部19、第1漏极侧连接部20、第2栅极电极24A以及第2栅极配线26。其中的第1源极侧连接部19通过第1源极侧接触孔21连接到第1源极区域15B。第1漏极侧连接部20的一端侧通过第1漏极侧接触孔22连接到第1漏极区域15C，另一端侧通过第1漏极相反侧接触孔23连接到第1漏极配线18。在此，在第3绝缘膜42中，与第1源极侧连接部19、第1漏极侧连接部20、第2栅极电极24A以及第2栅极配线26重叠的部分(除了第1源极侧接触孔21、第1漏极侧接触孔22以及第1漏极相反侧接触孔23以外)以外的部分在第2金属膜蚀刻工序中通过蚀刻被除去。因此，包括配置在第3绝缘膜42的下层侧的第2半导体膜41的第2源极区域24B和第2漏极区域24C不再被第3绝缘膜42覆盖而露出，但是第2沟道区域24D被第2栅极电极24A和第3绝缘膜42覆盖而不会露出。
当接着进行了第4绝缘膜成膜工序和第5绝缘膜成膜工序时，如图13所示，会连续地层叠形成第4绝缘膜44和第5绝缘膜45。其中的第4绝缘膜44以如下形式配置：从上层侧覆盖第2金属膜43，并且从上层侧覆盖由于在先前的第2金属膜蚀刻工序中第2金属膜43和第3绝缘膜42被除去而露出的第2半导体膜41的一部分(第2源极区域24B和第2漏极区域24C)和第2绝缘膜40的一部分。在此，第4绝缘膜44的材料至少包含硅氮化物，因而第4绝缘膜44中含有氢。因此，第4绝缘膜44中含有的氢会随时间的推移而导入到作为未被第2栅极电极24A和第3绝缘膜42覆盖的第2半导体膜41的、第2源极区域24B和第2漏极区域24C。由此，能随时间的推移而实现包括第2半导体膜41的第2源极区域24B和第2漏极区域24C的选择性低电阻化。
在第1透明电极膜蚀刻工序中，与上述的下层侧金属膜蚀刻工序同样地，如图14所示，使用层叠在经过第1透明电极膜成膜工序而形成的第1透明电极膜46上之后被图案化的光致抗蚀剂对第1透明电极膜46进行蚀刻，从而将其图案化。由此，形成包括第1透明电极膜46的共用电极32。之后，在第6绝缘膜蚀刻工序中，与上述的下层侧金属膜蚀刻工序同样地，如图15所示，使用层叠在经过第6绝缘膜成膜工序而形成的第6绝缘膜47上之后被图案化的光致抗蚀剂对第6绝缘膜47进行蚀刻，从而将其图案化。在该第6绝缘膜蚀刻工序中，除了第6绝缘膜47以外，第4绝缘膜44和第5绝缘膜45也一起被蚀刻。因此，可以说第6绝缘膜蚀刻工序实质上包含第4绝缘膜蚀刻工序和第5绝缘膜蚀刻工序。由此，在第4绝缘膜44、第5绝缘膜45以及第6绝缘膜47中的与第2漏极区域24C重叠的位置，以连通的形式开口形成第2漏极侧接触孔31。之后，在第2透明电极膜蚀刻工序中，与上述的下层侧金属膜蚀刻工序同样地，如图16所示，使用层叠在经过第2透明电极膜成膜工序而形成的第2透明电极膜48上之后被图案化的光致抗蚀剂对第2透明电极膜48进行蚀刻，从而将其图案化。由此，形成包括第2透明电极膜48的像素电极25(包含第2漏极侧连接部29)。该像素电极25所包含的第2漏极侧连接部29通过以开口的方式形成于第4绝缘膜44、第5绝缘膜45以及第6绝缘膜47的第2漏极侧接触孔31连接到第2漏极区域24C。
如以上说明的那样，本实施方式的阵列基板(半导体装置)11B具备：第1半导体膜37；第1绝缘膜38，其配置在第1半导体膜37的上层侧；第1金属膜39，其配置在第1绝缘膜38的上层侧；第2绝缘膜40，其配置在第1金属膜39的上层侧；第2半导体膜41，其配置在第2绝缘膜40的上层侧；第3绝缘膜42，其配置在第2半导体膜41的上层侧；第2金属膜43，其配置在第3绝缘膜42的上层侧；第4绝缘膜44，其配置在第2金属膜43的上层侧；第2透明电极膜(透明电极膜)48，其配置在比第4绝缘膜44靠上层侧；第1TFT15，其具有：第1栅极电极15A，其包括第1金属膜39的一部分；第1沟道区域15D，其包括第1半导体膜37的一部分，以与第1栅极电极15A重叠的方式配置；第1源极区域15B，其包括第1半导体膜37的一部分，与第1沟道区域15D相连；以及第1漏极区域15C，其包括第1半导体膜37的一部分，从与第1源极区域15B侧相反的一侧与第1沟道区域15D相连；第1源极侧连接部19，其包括第2金属膜43的一部分，以与第1源极区域15B重叠的方式配置，通过以开口的方式形成于第1绝缘膜38、第2绝缘膜40以及第3绝缘膜42的第1源极侧接触孔21连接到第1源极区域15B；第1漏极侧连接部20，其包括第2金属膜43的一部分，以与第1漏极区域15C重叠的方式配置，通过以开口的方式形成于第1绝缘膜38、第2绝缘膜40以及第3绝缘膜42的第1漏极侧接触孔22连接到第1漏极区域15C；第2TFT24，其由第1TFT15驱动，具有：第2栅极电极24A，其包括第2金属膜43的一部分；第2沟道区域24D，其包括第2半导体膜41的一部分，以与第2栅极电极24A重叠的方式配置；第2源极区域24B，其包括第2半导体膜41的一部分，与第2沟道区域24D相连；以及第2漏极区域24C，其包括第2半导体膜41的一部分，从与第2源极区域24B侧相反的一侧与第2沟道区域24D相连；第2源极侧连接部28，其包括第1金属膜39的一部分，以与第2源极区域24B重叠的方式配置，通过以开口的方式形成于第2绝缘膜40的第2源极侧接触孔30连接到第2源极区域24B；以及第2漏极侧连接部29，其包括第2透明电极膜48的一部分，以与第2漏极区域24C重叠的方式配置，通过以开口的方式形成于至少第4绝缘膜44的第2漏极侧接触孔31连接到第2漏极区域24C。
当随着第1栅极电极15A被通电而第1TFT15被驱动时，电荷会经由第1沟道区域15D在连接到第1源极侧连接部19的第1源极区域15B与连接到第1漏极侧连接部20的第1漏极区域15C之间移动。当随着第1TFT15的驱动而第2栅极电极24A被通电时，第2TFT24会被驱动。这样，电荷会经由第2沟道区域24D在连接到第2源极侧连接部28的第2源极区域24B与连接到第2漏极侧连接部29的第2漏极区域24C之间移动。
然而，在制造过程中的形成第2金属膜43前的阶段，包括第1半导体膜37的第1源极区域15B和第1漏极区域15C成为通过第1源极侧接触孔21和第1漏极侧接触孔22露出的状态。因此，有可能在第1源极区域15B和第1漏极区域15C的表面产生氧化物。在该情况下，优选通过第1源极侧接触孔21和第1漏极侧接触孔22利用氟酸对第1源极区域15B和第1漏极区域15C的表面进行氟酸清洗处理，从而将上述的氧化物除去。此时，包括第2半导体膜41的第2源极区域24B和第2漏极区域24C是被第3绝缘膜42覆盖的，不易随着氟酸清洗处理而受到损伤。
详细地说，第2源极区域24B通过以开口的方式形成于第2绝缘膜40的第2源极侧接触孔30连接到第2源极侧连接部28，因此在形成第2金属膜43前的阶段被第3绝缘膜42覆盖而避免了露出。第2漏极侧接触孔31以开口的方式形成于至少第4绝缘膜44，因此至少在形成第2金属膜43前的阶段，第2源极侧接触孔30不会在第3绝缘膜42开口，第2漏极区域24C被第3绝缘膜42覆盖而避免了露出。因此，无需如以往那样为了避免半导体膜随着氟酸清洗处理受到损伤而形成牺牲层或分2次对该牺牲层进行蚀刻。
而且，由于成为了分别单独形成第1TFT15的各接触孔21、22、23和第2TFT24的各接触孔30、31的构成，因此，即使在第1TFT15与第2TFT24中，为了形成各接触孔21、22、23、30、31而要进行蚀刻的绝缘膜的数量是不同的，也能以适当的深度形成各接触孔21、22、23、30、31。而且，第1源极侧连接部19及第1漏极侧连接部20和构成第2TFT24的第2栅极电极24A均包括第2金属膜43，并且至少是构成第1TFT15的第1栅极电极15A和第2源极侧连接部28这两者均包括第1金属膜39，因此与使它们全部包括不同的金属膜的情况相比，能削减金属膜的设置数量，在实现低成本化等方面是优选的。
另外，具备第1漏极配线(第1漏极相反侧连接部)18，第1漏极配线(第1漏极相反侧连接部)18包括第1金属膜39，第1漏极侧连接部20中的与第1漏极区域15C侧相反的一侧的部分通过以开口的方式形成于第2绝缘膜40和第3绝缘膜42的第1漏极相反侧接触孔23连接到第1漏极配线(第1漏极相反侧连接部)18。这样，当在第1TFT15被驱动时，电荷经由第1沟道区域15D从第1源极区域15B向第1漏极区域15C移动时，该电荷会向通过第1漏极相反侧接触孔23连接到第1漏极侧连接部20的第1漏极配线18移动。第1漏极配线18与第1栅极电极15A及第2源极侧连接部28包括相同第1金属膜39，因此能进一步削减金属膜的设置数量，在实现进一步的低成本化等方面是优选的。
另外，第1半导体膜37包括多晶硅膜。多晶硅膜与非晶硅膜、氧化物半导体膜等相比，有电荷迁移率高的趋势。通过使构成第1TFT15的第1沟道区域15D等由这种电荷迁移率高的多晶硅膜来构成，能由第1TFT15适当地驱动第2TFT24。
另外，第2半导体膜41包括氧化物半导体膜，第2源极区域24B和第2漏极区域24C是分别使第2半导体膜41的各一部分低电阻化而成的。氧化物半导体膜与多晶硅膜相比，能容易大范围地形成。通过使构成第2TFT24的第2沟道区域24D等由这种氧化物半导体膜来构成，从而在大范围地设置由第1TFT15驱动的第2TFT24方面是优选的。另外，氧化物半导体膜通过被实施低电阻化处理，能容易地将期望的范围低电阻化，因此通过将与第2沟道区域24D相连的第2源极区域24B和第2漏极区域24C设为分别使第2半导体膜41的各一部分低电阻化而成的构成，从而能使电荷的移动更顺畅。
另外，本实施方式的液晶面板(显示装置)11具备：上述记载的阵列基板11B；显示区域AA，其显示图像；以及非显示区域NAA，其不显示图像。根据这种构成的液晶面板11，虽然在显示区域AA显示图像，但是在非显示区域NAA不显示图像。
另外，至少第2TFT24、第2源极侧连接部28以及第2漏极侧连接部29均配置在显示区域AA，第2漏极侧连接部29包括第2透明电极膜48，构成像素电极25。这样，当配置在显示区域AA的第2TFT24被第1TFT15驱动时，包括第2漏极侧连接部29的像素电极25会被充电，从而在显示区域AA显示图像。
另外，至少第2TFT24配置在显示区域AA，具备：下层侧绝缘膜36，其配置在第1半导体膜37的下层侧；下层侧金属膜35，其配置在下层侧绝缘膜36的下层侧；以及第2遮光部(遮光部)34，其包括下层侧金属膜35，以至少与第2沟道区域24D重叠的方式配置。这样，从下层侧对构成配置在显示区域AA的第2TFT24的第2沟道区域24D供应显示所利用的光。即使在该情况下，通过将包括相对于第1半导体膜37隔着下层侧绝缘膜36配置在下层侧的下层侧金属膜35的第2遮光部34以至少与包括第2半导体膜41的第2沟道区域24D重叠的方式配置，去往第2沟道区域24D的光也会被第2遮光部34遮挡。由此，能抑制在光照射到第2沟道区域24D的情况下可能产生的第2TFT24的特性的变动。
另外，至少第1TFT15配置在非显示区域NAA，具备：下层侧绝缘膜36，其配置在第1半导体膜37的下层侧；下层侧金属膜35，其配置在下层侧绝缘膜36的下层侧；以及第1遮光部(遮光部)33，其包括下层侧金属膜35，以至少与第1沟道区域15D重叠的方式配置。这样，构成配置在非显示区域NAA的第1TFT15的第1沟道区域15D有时会被遮光结构覆盖而保持在遮光状态，但是也有时不会如此。即使在该情况下，通过将包括相对于第1半导体膜37隔着下层侧绝缘膜36配置在下层侧的下层侧金属膜35的第1遮光部33以至少与包括第1半导体膜37的第1沟道区域15D重叠的方式配置，去往第1沟道区域15D的光也会被第1遮光部33遮挡。由此，能抑制在光照射到第1沟道区域15D的情况下可能产生的第1TFT15的特性的变动。
另外，本实施方式的阵列基板11B的制造方法至少包含：第1半导体膜成膜工序，形成第1半导体膜37；第1半导体膜蚀刻工序，对第1半导体膜37进行蚀刻，从而形成构成第1TFT15的第1源极区域15B、第1沟道区域15D以及第1漏极区域15C；第1绝缘膜成膜工序，在第1半导体膜37的上层侧形成第1绝缘膜38；第1金属膜成膜工序，在第1绝缘膜38的上层侧形成第1金属膜39；第1金属膜蚀刻工序，对第1金属膜39进行蚀刻，从而至少形成构成第1TFT15且与第1沟道区域15D重叠的第1栅极电极15A、以及连接到由第1TFT15驱动的第2TFT24的第2源极侧连接部28；第2绝缘膜成膜工序，在第1金属膜39的上层侧形成第2绝缘膜40；第2绝缘膜蚀刻工序，对第2绝缘膜40进行蚀刻，从而在与第2源极侧连接部28重叠的位置至少以开口的方式形成第2源极侧接触孔30；第2半导体膜成膜工序，在第2绝缘膜40的上层侧形成第2半导体膜41；第2半导体膜蚀刻工序，对第2半导体膜41进行蚀刻，从而形成构成第2TFT24且通过第2源极侧接触孔30连接到第2源极侧连接部28的第2源极区域24B、以及构成第2TFT24的第2沟道区域24D和第2漏极区域24C；第3绝缘膜成膜工序，在第2半导体膜41的上层侧形成第3绝缘膜42；第3绝缘膜蚀刻工序，将第3绝缘膜42与第1绝缘膜38及第2绝缘膜40一起进行蚀刻，从而在与第1源极区域15B和第1漏极区域15C重叠的位置至少以开口的方式形成第1源极侧接触孔21和第1漏极侧接触孔22；第2金属膜成膜工序，在第3绝缘膜42的上层侧形成第2金属膜43；第2金属膜蚀刻工序，将第2金属膜43与第3绝缘膜42一起进行蚀刻，从而至少形成构成第2TFT24且与第2沟道区域24D重叠的第2栅极电极24A、通过第1源极侧接触孔21连接到第1源极区域15B的第1源极侧连接部19、以及通过第2漏极侧接触孔31连接到第1漏极区域15C的第1漏极侧连接部20；第4绝缘膜成膜工序，在第2金属膜43的上层侧形成第4绝缘膜44；第4绝缘膜蚀刻工序，对第4绝缘膜44进行蚀刻；第2透明电极膜成膜工序，在比第4绝缘膜44靠上层侧形成第2透明电极膜48；第2透明电极膜蚀刻工序，对第2透明电极膜48进行蚀刻，在第4绝缘膜蚀刻工序中，至少在第4绝缘膜44，在与第2漏极区域24C重叠的位置以开口的方式形成第2漏极侧接触孔31，在第2透明电极膜蚀刻工序中，形成通过第2漏极侧接触孔31连接到第2漏极区域24C的第2漏极侧连接部29。
在进行上述的各工序中的第2金属膜成膜工序前的阶段，包括第1半导体膜37的第1源极区域15B和第1漏极区域15C成为通过以开口的方式形成于第1绝缘膜38、第2绝缘膜40以及第3绝缘膜42的第1源极侧接触孔21和第1漏极侧接触孔22露出的状态。因此，有可能在第1源极区域15B和第1漏极区域15C的表面产生氧化物。在该情况下，优选通过第1源极侧接触孔21和第1漏极侧接触孔22利用氟酸对第1源极区域15B和第1漏极区域15C的表面进行氟酸清洗处理，从而将上述的氧化物除去。此时，经过第2半导体膜蚀刻工序而形成的第2源极区域24B和第2漏极区域24C是被第3绝缘膜42覆盖的，不易随着氟酸清洗处理而受到损伤。
详细地说，在第2半导体膜蚀刻工序中形成的第2源极区域24B通过在先前进行的第2绝缘膜蚀刻工序中以开口的方式形成于第2绝缘膜40的第2源极侧接触孔30连接到第2源极侧连接部28，因此在形成第2金属膜43前的阶段，第2源极区域24B被第3绝缘膜42覆盖而避免了露出。由于在第2透明电极膜蚀刻工序中形成第2漏极侧连接部29，因此，在第4绝缘膜蚀刻工序中至少在第4绝缘膜44以开口的方式形成第2漏极侧接触孔31，第2漏极侧连接部29通过第2漏极侧接触孔31连接到第2漏极侧连接部29。由此，至少在形成第2金属膜43前的阶段，第2源极侧接触孔30不会在第3绝缘膜42开口，因此第2漏极区域24C被第3绝缘膜42覆盖而避免了露出。因此，无需如以往那样为了避免半导体膜随着氟酸清洗处理受到损伤而形成牺牲层或分2次对该牺牲层进行蚀刻。
而且，由于成为了分别单独形成第1TFT15的各接触孔21、22、23和第2TFT24的各接触孔30、31的构成，因此，即使在第1TFT15与第2TFT24中，为了形成各接触孔21、22、23、30、31而要进行蚀刻的绝缘膜的数量是不同的，也能以适当的深度形成各接触孔21、22、23、30、31。而且，第1源极侧连接部19及第1漏极侧连接部20和构成第2TFT24的第2栅极电极24A均包括第2金属膜43，并且至少是构成第1TFT15的第1栅极电极15A和第2源极侧连接部28这两者均包括第1金属膜39，因此与使它们全部包括不同的金属膜的情况相比，能削减金属膜的设置数量，在实现低成本化等方面是优选的。
另外，在第4绝缘膜成膜工序中，第4绝缘膜44的材料至少包含硅氮化物。这样，由于第4绝缘膜44的材料至少包含硅氮化物，从而第4绝缘膜44中会含有氢。第4绝缘膜44中含有的氢随时间的推移而导入到第2TFT24中的不会被第2栅极电极24A和第3绝缘膜42覆盖的第2源极区域24B和第2漏极区域24C。由此，能实现包括第2半导体膜41的第2源极区域24B和第2漏极区域24C的低电阻化。
＜实施方式2＞
根据图17说明本发明的实施方式2。在该实施方式2中，示出追加了下层侧栅极电极49的实施方式。此外，对与上述的实施方式1同样的结构、作用以及效果而省略重复的说明。
如图17所示，本实施方式的第2TFT124具备下层侧栅极电极49，被设为所谓的双栅结构。下层侧栅极电极49包括相对于构成第2沟道区域124D的第2半导体膜141隔着第2绝缘膜140配置在下层侧的第1金属膜139。下层侧栅极电极49以与第2栅极电极124A和第2沟道区域124D双方重叠的方式配置。因此，第2沟道区域124D被配置为夹在配置于下层侧的下层侧栅极电极49与配置与上层侧的第2栅极电极124A之间。该下层侧栅极电极49经由未图示的电极间连接部连接到包括第2金属膜143的第2栅极电极124A。由此，传送到包括第2金属膜143的第2栅极配线126的扫描信号在相同定时被供应到第2栅极电极124A和下层侧栅极电极49，因此与第2栅极电极124A和下层侧栅极电极49重叠的第2沟道区域124D中的电荷的流通量增加。
如以上说明的那样，根据本实施方式，第2遮光部134被设为能驱动第2TFT124的下层侧栅极电极49。这样，信号不仅供应到第2栅极电极124A还供应到下层侧栅极电极49，从而能使与下层侧栅极电极49重叠的第2沟道区域124D中的电荷的流通量增加。
＜实施方式3＞
根据图18说明本发明的实施方式3。在该实施方式3中，示出从上述的实施方式1将下层侧金属膜除去的实施方式。此外，对与上述的实施方式1同样的结构、作用以及效果省略重复的说明。
如图18所示，本实施方式的阵列基板211B为除去了上述的实施方式1记载的下层侧金属膜(参照图3和图5)的构成。由此，阵列基板211B中的金属膜的设置数量被削减，因此在实现低成本化方面是优选的。伴随于此，在本实施方式中，除去了上述的实施方式1记载的第1遮光部(参照图3和图5)。这种构成在构成阵列基板211B中的配置在非显示区域NAA的第1TFT215的第1沟道区域215D由配置在液晶面板的外部的遮光结构覆盖而确保为遮光状态的可靠性高的情况下是有用的。另一方面，在本实施方式中，第2遮光部234未被除去，其包括第1金属膜239。包括第1金属膜239的第2遮光部234相对于第2TFT224中的第2源极区域224B的一部分、第2漏极区域224C以及第2沟道区域224D重叠配置在下层侧。第2TFT224配置在阵列基板211B中的显示区域AA，因此虽然会被来自背光源装置的光照射，但是由于通过第2遮光部234能实现遮光，因而各区域224B～224D不易产生劣化(光劣化)。
＜实施方式4＞
根据图19说明本发明的实施方式4。在该实施方式4中，示出从上述的实施方式1将液晶面板311的外形、栅极电路部314的配置进行了变更的实施方式。此外，对于与上述的实施方式1同样的结构、作用以及效果省略重复的说明。
如图19所示，本实施方式的液晶面板311整体上在俯视时呈大致半圆形状。详细地说，液晶面板311的图19的下侧(驱动器312侧)的大致一半具有大致方形的轮廓，而该图的上侧(与驱动器312侧相反的一侧)的大致一半具有大致圆弧状的轮廓。在这种平面形状的液晶面板311中，栅极电路部314配置在显示区域AA。详细地说，栅极电路部314呈沿着Y轴方向延伸的带状，在显示区域AA中在X轴方向上空开间隔排列配置有多个(在图19中为3个)。各栅极电路部314以横穿在显示区域AA中沿着Y轴方向排列的多个第2栅极配线(未图示)中的全部第2栅极配线的形式延伸，能将扫描信号依次供应到这些第2栅极配线。由于栅极电路部314像这样在显示区域AA中在X轴方向上分散配置有多个，因此，即使液晶面板311中的与驱动器312侧相反的一侧的部分呈大致圆弧状的轮廓，也能从各栅极电路部314对全部的第2栅极配线供应扫描信号。即，通过采用将多个栅极电路部314配置在显示区域AA的构成，从而对于液晶面板311中的与驱动器312侧相反的一侧的部分能提高平面形状的自由度。
这样，本实施方式的栅极电路部314配置在液晶面板311中的显示区域AA。因此，栅极电路部314所具备的第1TFT与第2TFT(与第1TFT均未图示)同样地，虽然会被来自背光源装置的光照射，但是由于通过第1遮光部(参照图3)能实现遮光，因而在第1源极区域、第1漏极区域以及第1沟道区域不易产生劣化。
如以上说明的那样，根据本实施方式，至少第1TFT配置在显示区域AA，具备：下层侧绝缘膜，其配置在第1半导体膜的下层侧；下层侧金属膜，其配置在下层侧绝缘膜的下层侧；第1遮光部，其包括下层侧金属膜，以至少与第1沟道区域重叠的方式配置。这样，从下层侧对构成配置在显示区域AA的第1TFT的第1沟道区域供应显示所利用的光。即使在这种情况下，通过将包括相对于第1半导体膜隔着下层侧绝缘膜配置在下层侧的下层侧金属膜的第1遮光部以至少与包括第1半导体膜的第1沟道区域重叠的方式配置，去往第1沟道区域的光也会被第1遮光部遮挡。由此，能抑制在光照射到第1沟道区域的情况下可能产生的第1TFT的特性的变动。
＜实施方式5＞
根据图20说明本发明的实施方式5。在该实施方式5中，示出从上述的实施方式1将第2漏极连接部429的构成进行了变更的实施方式。此外，对与上述的实施方式1同样的结构、作用以及效果省略重复的说明。
如图20所示，本实施方式的第2漏极连接部429包括第1金属膜439的一部分。第2漏极连接部429配置为其一端侧与第2漏极区域424C的一部分重叠，而另一端侧与像素电极425的一部分重叠。伴随于此，在介于第1金属膜439与第2半导体膜441之间的第2绝缘膜440，在与第2漏极连接部429和第2漏极区域424C重叠的位置以开口的方式形成有第2漏极侧接触孔431。第2漏极连接部429通过第2漏极侧接触孔431连接到第2漏极区域424C。并且，在介于第1金属膜439与第2透明电极膜448之间的第2绝缘膜440、第4绝缘膜444、第5绝缘膜445以及第6绝缘膜447，在与第2漏极连接部429和像素电极425重叠的位置分别以连通的形式开口形成有像素电极侧接触孔50。像素电极425通过像素电极侧接触孔50连接到第2漏极连接部429。
伴随于这种构成，在本实施方式中，在阵列基板411B的制造方法所包含的第1金属膜蚀刻工序中，不仅形成第1栅极电极415A、第1栅极配线416、第1漏极配线418、第2源极侧连接部428以及第2源极配线427，还形成第2漏极侧连接部429。在第2绝缘膜蚀刻工序中，不仅第2源极侧接触孔430而且第2漏极侧接触孔431以开口的方式形成于第2绝缘膜440。因此，当之后进行了第2半导体膜成膜工序和第2半导体膜蚀刻工序时，包括第2半导体膜441的第2源极区域424B会通过第2源极侧接触孔430连接到第2源极侧连接部428，第2漏极区域424C会通过第2漏极侧接触孔431连接到第2漏极侧连接部429。另外，在第6绝缘膜蚀刻工序中，不仅对第6绝缘膜447而且对第2绝缘膜440、第4绝缘膜444以及第5绝缘膜445进行蚀刻，从而以开口的方式形成与这些绝缘膜440、444、445、447连通的像素电极侧接触孔50。当之后进行了第2透明电极膜成膜工序和第2透明电极膜蚀刻工序时，包括第2透明电极膜448的像素电极425会通过像素电极侧接触孔50连接到第2漏极连接部429。
如以上说明的那样，本实施方式的阵列基板411B与上述的实施方式1记载的阵列基板11B(参照图5)不同之处在于：具备第2漏极侧连接部429，第2漏极侧连接部429包括第1金属膜439的一部分，以与第2漏极区域424C重叠的方式配置，通过以开口的方式形成于第2绝缘膜440的第2漏极侧接触孔431连接到第2漏极区域424C。
在制造过程中的形成第2金属膜443前的阶段，包括第1半导体膜437的第1源极区域415B和第1漏极区域415C成为通过第1源极侧接触孔421和第1漏极侧接触孔422露出的状态。因此，有可能在第1源极区域415B和第1漏极区域415C的表面产生氧化物。在该情况下，优选通过第1源极侧接触孔421和第1漏极侧接触孔422利用氟酸对第1源极区域415B和第1漏极区域415C表面进行氟酸清洗处理，从而将上述的氧化物除去。此时，包括第2半导体膜441的第2源极区域424B和第2漏极区域424C是被第3绝缘膜442覆盖的，不易随着氟酸清洗处理而受到损伤。
详细地说，第2源极区域424B通过以开口的方式形成于第2绝缘膜440的第2源极侧接触孔430连接到第2源极侧连接部428，因此在形成第2金属膜443前的阶段，第2源极区域424B被第3绝缘膜442覆盖而避免了露出。第2漏极区域424C由于第2漏极侧接触孔431以开口的方式形成于第2绝缘膜440，因此与第2源极区域424B同样地，在形成第2金属膜443前的阶段被第3绝缘膜442覆盖而避免了露出。因此，无需如以往那样为了避免半导体膜随着氟酸清洗处理受到损伤而形成牺牲层或分2次对该牺牲层进行蚀刻。
另外，本实施方式的阵列基板411B的制造方法与上述的实施方式1记载的阵列基板11B的制造方法的不同之处在于：在第2绝缘膜蚀刻工序中，在第2绝缘膜440，在与第2漏极区域424C重叠的位置以开口的方式形成了第2漏极侧接触孔431，在第1金属膜蚀刻工序中，形成通过第2漏极侧接触孔431连接到第2漏极区域424C的第2漏极侧连接部429。
在进行第2金属膜成膜工序前的阶段，包括第1半导体膜437的第1源极区域415B和第1漏极区域415C成为通过以开口的方式形成于第1绝缘膜438、第2绝缘膜440以及第3绝缘膜442的第1源极侧接触孔421和第1漏极侧接触孔422露出的状态。因此，有可能在第1源极区域415B和第1漏极区域415C的表面产生氧化物。在该情况下，优选通过第1源极侧接触孔421和第1漏极侧接触孔422利用氟酸对第1源极区域415B和第1漏极区域415C的表面进行氟酸清洗处理，从而将上述的氧化物除去。此时，经过第2半导体膜蚀刻工序而形成的第2源极区域424B和第2漏极区域424C是被第3绝缘膜442覆盖的，不易随着氟酸清洗处理而受到损伤。
详细地说，在第2半导体膜蚀刻工序中形成的第2源极区域424B通过在先前进行的第2绝缘膜蚀刻工序中以开口的方式形成于第2绝缘膜440的第2源极侧接触孔430连接到第2源极侧连接部428，因此在形成第2金属膜443前的阶段，第2源极区域424B被第3绝缘膜442覆盖而避免了露出。由于在第1金属膜蚀刻工序中形成第2漏极侧连接部429，因此，在第2绝缘膜蚀刻工序中第2漏极侧接触孔431以开口的方式形成于第2绝缘膜440，在第2半导体膜蚀刻工序中形成的第2漏极区域424C通过第2漏极侧接触孔431连接到第2漏极侧连接部429。由此，在形成第2金属膜443前的阶段，第2漏极区域424C被第3绝缘膜442覆盖而避免了露出。因此，无需如以往那样为了避免半导体膜随着氟酸清洗处理受到损伤而形成牺牲层或分2次对该牺牲层进行蚀刻。
＜其它实施方式＞
本发明不限于根据上述记载和附图所说明的实施方式，例如如下的实施方式也包含在本发明的技术范围中。
(1)在上述的各实施方式中，示出了第1漏极配线包括第1金属膜的情况，但是第1漏极配线也可以包括第2金属膜或下层侧金属膜。在第1漏极配线包括第2金属膜的情况下，成为不经由接触孔而与包括第2金属膜的第1漏极侧连接部直接相连的构成。另一方面，在第1漏极配线包括下层侧金属膜的情况下，只要在下层侧绝缘膜、第1绝缘膜、第2绝缘膜以及第3绝缘膜以开口的方式形成第1漏极侧接触孔，使包括下层侧金属膜的第1漏极配线与包括第2金属膜的第1漏极侧连接部通过第1漏极侧接触孔连接即可。
(2)除了上述的各实施方式以外，第1栅极配线、第1源极配线、第1漏极配线、第2栅极配线以及第2源极配线等各种配线的俯视时的布设路径(平面形状)、线宽等也能适当地变更。
(3)在上述的各实施方式中，例示了第1栅极电极从第1栅极配线分支的构成、第2栅极电极从第2栅极配线分支的构成，但是也可以为如下构成：第1栅极配线或第2栅极配线不为分支结构，第1栅极配线的一部分成为第1栅极电极，或者第2栅极配线的一部分成为第2栅极电极。
(4)在上述的各实施方式中，例示了第1源极配线的一部分成为第1源极电极，第2源极配线的一部分成为第2源极电极的构成，但是也可以为如下构成：第1源极配线或第2源极配线为分支结构，第1源极电极从第1源极配线分支或者第2源极电极从第2源极配线分支。
(5)除了上述的各实施方式以外，第1TFT和第2TFT中的各栅极电极、各源极电极、各源极区域、各漏极区域以及各沟道区域的具体的平面形状、形成范围(大小)等也能适当地变更。另外，像素电极、共用电极的具体的平面形状、形成范围(大小)等也能适当地变更。另外，第1遮光部、第2遮光部的具体的平面形状、形成范围(大小)等也能适当地变更。
(6)在上述的实施方式1中，示出了在非显示区域中以夹着显示区域的形式具备一对栅极电路部的情况，但是也可以在非显示区域中与显示区域相邻地在任意的单侧仅设置1个栅极电路部。另外，在上述的实施方式3中，例示了在显示区域中分散配置3个栅极电路部的情况，但是分散配置在显示区域中的栅极电路部的数量也能适当地变更为3个以外。
(7)在上述的各实施方式中，示出了形成有包括有机绝缘材料的第5绝缘膜的情况，但是也能省略包括有机绝缘材料的第5绝缘膜。
(8)在上述的各实施方式中，示出了共用电极包括第1透明电极膜、像素电极包括第2透明电极膜的构成，但是也能采用像素电极包括第1透明电极膜、共用电极包括第2透明电极膜的构成。在该情况下，在阵列基板的制造方法中，优选进行将第5绝缘膜与第4绝缘膜一起进行蚀刻而在这些绝缘膜以开口的方式形成第2漏极侧接触孔的第5绝缘膜蚀刻工序。在采用还省略第5绝缘膜的构成的情况下，优选进行对第4绝缘膜进行蚀刻而在第4绝缘膜以开口的方式形成第2漏极侧接触孔的第4绝缘膜蚀刻工序。
(9)在上述的各实施方式中，例示了构成动作模式为FFS模式的液晶面板的阵列基板，但是除此以外，本发明也能应用于为IPS(In-Plane Switching：面内开关)模式、VA(Vertical Alignment：垂直取向)模式等其它动作模式的液晶面板及其所具备的阵列基板。在IPS模式、VA模式的液晶面板中，无需在阵列基板设置共用电极，因此能省略第1透明电极膜和第6绝缘膜。在该情况下，在阵列基板的制造方法中，优选进行将第5绝缘膜与第4绝缘膜一起进行蚀刻而在这些绝缘膜以开口的方式形成第2漏极侧接触孔的第5绝缘膜蚀刻工序。在采用还省略第5绝缘膜的构成的情况下，优选进行对第4绝缘膜进行蚀刻而在第4绝缘膜以开口的方式形成第2漏极侧接触孔的第4绝缘膜蚀刻工序。
(10)除了上述的各实施方式以外，各金属膜、各绝缘膜、各半导体膜、各透明电极膜等所使用的具体材料等也能适当地变更。
(11)在上述的各实施方式中，示出了透射型的液晶面板，但是也可以是反射型的液晶面板、半透射型的液晶面板。
(12)除了上述的各实施方式以外，液晶面板及其所具备的阵列基板的平面形状可以是横长的长方形、正方形、圆形、半圆形、长圆形、椭圆形、梯形等。
(13)除了上述的各实施方式以外，也可以是在一对基板间夹持有液晶材料以外的功能性有机分子的显示面板。
(14)在上述的各实施方式中，例示了液晶面板及其所具备的阵列基板，但是也可以是其它种类的显示面板(有机EL面板、PDP(等离子体显示器面板)、EPD(微囊型电泳方式的显示器面板)、MEMS(Micro Electro Mechanical Systems：微电子机械系统)显示面板等)，也可以是这样的显示面板所具备的阵列基板。

Claims (12)

1.一种半导体装置，其特征在于，具备：
第1半导体膜；
第1绝缘膜，其配置在上述第1半导体膜的上层侧；
第1金属膜，其配置在上述第1绝缘膜的上层侧；
第2绝缘膜，其配置在上述第1金属膜的上层侧；
第2半导体膜，其配置在上述第2绝缘膜的上层侧；
第3绝缘膜，其配置在上述第2半导体膜的上层侧；
第2金属膜，其配置在上述第3绝缘膜的上层侧；
第4绝缘膜，其配置在上述第2金属膜的上层侧；
透明电极膜，其配置在比上述第4绝缘膜靠上层侧；
第1TFT，其具有：第1栅极电极，其包括上述第1金属膜的一部分；第1沟道区域，其包括上述第1半导体膜的一部分，以与上述第1栅极电极重叠的方式配置；第1源极区域，其包括上述第1半导体膜的一部分，与上述第1沟道区域相连；以及第1漏极区域，其包括上述第1半导体膜的一部分，从与上述第1源极区域侧相反的一侧与上述第1沟道区域相连；
第1源极侧连接部，其包括上述第2金属膜的一部分，以与上述第1源极区域重叠的方式配置，通过以开口的方式形成于上述第1绝缘膜、上述第2绝缘膜以及上述第3绝缘膜的第1源极侧接触孔连接到上述第1源极区域；
第1漏极侧连接部，其包括上述第2金属膜的一部分，以与上述第1漏极区域重叠的方式配置，通过以开口的方式形成于上述第1绝缘膜、上述第2绝缘膜以及上述第3绝缘膜的第1漏极侧接触孔连接到上述第1漏极区域；
第2TFT，其由上述第1 TFT驱动，具有：第2栅极电极，其包括上述第2金属膜的一部分；第2沟道区域，其包括上述第2半导体膜的一部分，以与上述第2栅极电极重叠的方式配置；第2源极区域，其包括上述第2半导体膜的一部分，与上述第2沟道区域相连；以及第2漏极区域，其包括上述第2半导体膜的一部分，从与上述第2源极区域侧相反的一侧与上述第2沟道区域相连；
第2源极侧连接部，其包括上述第1金属膜的一部分，以与上述第2源极区域重叠的方式配置，通过以开口的方式形成于上述第2绝缘膜的第2源极侧接触孔连接到上述第2源极区域；以及
第2漏极侧连接部，其包括上述第1金属膜或上述透明电极膜的一部分，以与上述第2漏极区域重叠的方式配置，通过以开口的方式形成于上述第2绝缘膜或至少上述第4绝缘膜的第2漏极侧接触孔连接到上述第2漏极区域。
2.根据权利要求1所述的半导体装置，
具备第1漏极相反侧连接部，上述第1漏极相反侧连接部包括上述第1金属膜，上述第1漏极侧连接部中的与上述第1漏极区域侧相反的一侧的部分通过以开口的方式形成于上述第2绝缘膜和上述第3绝缘膜的第1漏极相反侧接触孔连接到上述第1漏极相反侧连接部。
3.根据权利要求1或权利要求2所述的半导体装置，
上述第1半导体膜包括多晶硅膜。
4.根据权利要求1或权利要求2所述的半导体装置，
上述第2半导体膜包括氧化物半导体膜，上述第2源极区域和上述第2漏极区域是分别使上述第2半导体膜的各一部分低电阻化而成的。
5.一种显示装置，其特征在于，具备：
权利要求1至权利要求4中的任意一项所述的半导体装置；
显示区域，其显示图像；以及
非显示区域，其不显示图像。
6.根据权利要求5所述的显示装置，
至少上述第2TFT、上述第2源极侧连接部以及上述第2漏极侧连接部均配置在上述显示区域，
上述第2漏极侧连接部包括上述透明电极膜，构成像素电极。
7.根据权利要求5或权利要求6所述的显示装置，
至少上述第2TFT配置在上述显示区域，
上述显示装置具备：
下层侧绝缘膜，其配置在上述第1半导体膜的下层侧；
下层侧金属膜，其配置在上述下层侧绝缘膜的下层侧；以及
遮光部，其包括上述下层侧金属膜，以至少与上述第2沟道区域重叠的方式配置。
8.根据权利要求7所述的显示装置，
上述遮光部被设为能驱动上述第2TFT的下层侧栅极电极。
9.根据权利要求5、权利要求6、权利要求8中的任意一项所述的显示装置，
至少上述第1TFT配置在上述非显示区域，
上述显示装置具备：
下层侧绝缘膜，其配置在上述第1半导体膜的下层侧；
下层侧金属膜，其配置在上述下层侧绝缘膜的下层侧；以及
遮光部，其包括上述下层侧金属膜，以至少与上述第1沟道区域重叠的方式配置。
10.根据权利要求5、权利要求6、权利要求8中的任意一项所述的显示装置，
至少上述第1TFT配置在上述显示区域，
上述显示装置具备：
下层侧绝缘膜，其配置在上述第1半导体膜的下层侧；
下层侧金属膜，其配置在上述下层侧绝缘膜的下层侧；以及
遮光部，其包括上述下层侧金属膜，以至少与上述第1沟道区域重叠的方式配置。
11.一种半导体装置的制造方法，其特征在于，至少包含：
第1半导体膜成膜工序，形成第1半导体膜；
第1半导体膜蚀刻工序，对上述第1半导体膜进行蚀刻，从而形成构成第1TFT的第1源极区域、第1沟道区域以及第1漏极区域；
第1绝缘膜成膜工序，在上述第1半导体膜的上层侧形成第1绝缘膜；
第1金属膜成膜工序，在上述第1绝缘膜的上层侧形成第1金属膜；
第1金属膜蚀刻工序，对上述第1金属膜进行蚀刻，从而至少形成构成上述第1TFT且与上述第1沟道区域重叠的第1栅极电极、以及连接到由上述第1TFT驱动的第2TFT的第2源极侧连接部；
第2绝缘膜成膜工序，在上述第1金属膜的上层侧形成第2绝缘膜；
第2绝缘膜蚀刻工序，对上述第2绝缘膜进行蚀刻，从而在与上述第2源极侧连接部重叠的位置至少以开口的方式形成第2源极侧接触孔；
第2半导体膜成膜工序，在上述第2绝缘膜的上层侧形成第2半导体膜；
第2半导体膜蚀刻工序，对上述第2半导体膜进行蚀刻，从而形成构成上述第2TFT且通过上述第2源极侧接触孔连接到上述第2源极侧连接部的第2源极区域、以及构成上述第2TFT的第2沟道区域和第2漏极区域；
第3绝缘膜成膜工序，在上述第2半导体膜的上层侧形成第3绝缘膜；
第3绝缘膜蚀刻工序，将上述第3绝缘膜与上述第1绝缘膜及上述第2绝缘膜一起进行蚀刻，从而在与上述第1源极区域和上述第1漏极区域重叠的位置至少以开口的方式形成第1源极侧接触孔和第1漏极侧接触孔；
第2金属膜成膜工序，在上述第3绝缘膜的上层侧形成第2金属膜；
第2金属膜蚀刻工序，将上述第2金属膜与上述第3绝缘膜一起进行蚀刻，从而至少形成构成上述第2TFT且与上述第2沟道区域重叠的第2栅极电极、通过上述第1源极侧接触孔连接到上述第1源极区域的第1源极侧连接部、以及通过第2漏极侧接触孔连接到上述第1漏极区域的第1漏极侧连接部；
第4绝缘膜成膜工序，在上述第2金属膜的上层侧形成第4绝缘膜；
第4绝缘膜蚀刻工序，对上述第4绝缘膜进行蚀刻；
透明电极膜成膜工序，在比上述第4绝缘膜靠上层侧形成透明电极膜；以及
透明电极膜蚀刻工序，对上述透明电极膜进行蚀刻，
在上述第2绝缘膜蚀刻工序或上述第4绝缘膜蚀刻工序中，在上述第2绝缘膜或至少上述第4绝缘膜，在与上述第2漏极区域重叠的位置以开口的方式形成上述第2漏极侧接触孔，
在上述第1金属膜蚀刻工序或上述透明电极膜蚀刻工序中，形成通过上述第2漏极侧接触孔连接到上述第2漏极区域的第2漏极侧连接部。
12.根据权利要求11所述的半导体装置的制造方法，
在上述第4绝缘膜成膜工序中，使上述第4绝缘膜的材料至少包含硅氮化物。
CN201910682845.6A 2018-08-06 2019-07-26 半导体装置、显示装置以及半导体装置的制造方法 Active CN110867453B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862714802P 2018-08-06 2018-08-06
US62/714,802 2018-08-06

Publications (2)

Publication Number Publication Date
CN110867453A true CN110867453A (zh) 2020-03-06
CN110867453B CN110867453B (zh) 2023-06-16

Family

ID=69227578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910682845.6A Active CN110867453B (zh) 2018-08-06 2019-07-26 半导体装置、显示装置以及半导体装置的制造方法

Country Status (2)

Country Link
US (1) US10818697B2 (zh)
CN (1) CN110867453B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109768053B (zh) * 2019-01-28 2021-12-28 京东方科技集团股份有限公司 阵列基板及其控制方法、制造方法、显示面板、显示装置
KR20220019880A (ko) * 2020-08-10 2022-02-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105408813A (zh) * 2013-08-26 2016-03-16 苹果公司 具有硅薄膜晶体管和半导体氧化物薄膜晶体管的显示器
US20160247831A1 (en) * 2013-10-09 2016-08-25 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
CN107403806A (zh) * 2016-05-19 2017-11-28 株式会社日本显示器 显示装置
CN207216226U (zh) * 2016-09-21 2018-04-10 株式会社日本显示器 显示装置
CN108140675A (zh) * 2015-10-14 2018-06-08 夏普株式会社 半导体装置及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426031B1 (ko) * 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105408813A (zh) * 2013-08-26 2016-03-16 苹果公司 具有硅薄膜晶体管和半导体氧化物薄膜晶体管的显示器
US20160247831A1 (en) * 2013-10-09 2016-08-25 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
CN108140675A (zh) * 2015-10-14 2018-06-08 夏普株式会社 半导体装置及其制造方法
CN107403806A (zh) * 2016-05-19 2017-11-28 株式会社日本显示器 显示装置
CN207216226U (zh) * 2016-09-21 2018-04-10 株式会社日本显示器 显示装置

Also Published As

Publication number Publication date
CN110867453B (zh) 2023-06-16
US10818697B2 (en) 2020-10-27
US20200043955A1 (en) 2020-02-06

Similar Documents

Publication Publication Date Title
CN107479267B (zh) 液晶显示面板及具有该液晶显示面板的液晶显示装置
US10379411B2 (en) Liquid crystal display panel and liquid crystal display device
US11796878B2 (en) Active matrix substrate and display panel
EP2857894A1 (en) Liquid crystal display device
US9746731B2 (en) Array substrate, repairing sheet, display panel and method of repairing array substrate
US9853060B2 (en) Thin film transistor substrate and method of manufacturing the same
KR20150078248A (ko) 표시소자
WO2015129537A1 (ja) 表示装置
US20170084631A1 (en) Thin film transistor substrate and manufacturing method thereof
US10768496B2 (en) Thin film transistor substrate and display panel
JP6734441B2 (ja) 表示パネル及び表示装置
US20180314098A1 (en) Display board and display device
WO2017024708A1 (zh) 显示基板及其制作方法、显示器件
US10067393B2 (en) Thin film display panel and liquid crystal display device including the same
CN110867453B (zh) 半导体装置、显示装置以及半导体装置的制造方法
US10168581B2 (en) Display device
US20120081273A1 (en) Pixel structure, pixel array and display panel
CN109946893B (zh) 显示装置
US9864237B2 (en) Display device
US20130057797A1 (en) Liquid crystal display device
US10497725B2 (en) Method of producing display panel board
CN110783344B (zh) 薄膜晶体管基板和薄膜晶体管基板的制造方法
US10788718B2 (en) Liquid crystal display device
US20200073155A1 (en) Electronic component board, display panel, and method of producing them

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant