JP2016057592A - 液晶表示装置 - Google Patents

Abstract

【課題】表示品位の劣化を招くことなくノイズの影響を緩和することが可能な液晶表示装置を提供する。【解決手段】第１方向に延出したゲート配線Ｇ１と、第１方向に交差する第２方向に延出したソース配線Ｓ１と、ゲート配線Ｇ１及びソース配線Ｓ１、Ｓ２、Ｓ３、Ｓ４と電気的に接続されたスイッチング素子と、各画素に配置され前記スイッチング素子と電気的に接続された画素電極ＰＥと、複数の画素に亘って配置された共通電極と、を備えた第１基板と、絶縁基板と、前記絶縁基板の前記第１基板と対向する側に配置され各画素を区画する遮光層ＢＭと、遮光層ＢＭの前記第１基板と対向する側に積層され金属材料によって形成されたシールド電極ＳＥと、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えた液晶表示装置。【選択図】図３

Description

本発明の実施形態は、液晶表示装置に関する。

近年の液晶表示装置においては、種々のノイズ対策が施されている。例えば、ガラス基板の内面に導電性メッシュ電極を配置し、この導電性メッシュ電極をフレームグランドに接地することで、高周波ノイズを減衰させる技術が提案されている。

特開平０１−１４２５３３号公報

本実施形態の目的は、表示品位の劣化を招くことなくノイズの影響を緩和することが可能な液晶表示装置を提供することにある。

本実施形態によれば、
第１方向に延出したゲート配線と、第１方向に交差する第２方向に延出したソース配線と、前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、各画素に配置され前記スイッチング素子と電気的に接続された画素電極と、複数の画素に亘って配置された共通電極と、を備えた第１基板と、絶縁基板と、前記絶縁基板の前記第１基板と対向する側に配置され各画素を区画する遮光層と、前記遮光層の前記第１基板と対向する側に積層され金属材料によって形成されたシールド電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えた液晶表示装置が提供される。

本実施形態によれば、
半導体層と、前記半導体層を覆う第１絶縁膜と、前記第１絶縁膜上で第１方向に延出したゲート配線と、前記ゲート配線を覆う第２絶縁膜と、前記第２絶縁膜上に形成された第１共通電極と、前記第１共通電極を覆う第３絶縁膜と、前記第３絶縁膜上で第２方向に延出したソース配線と、前記ソース配線を覆う第４絶縁膜と、前記第４絶縁膜上で第２方向に延出した主画素電極を含む画素電極と、前記第４絶縁膜上で第２方向に延出し前記ソース配線と対向する第２主共通電極を含み前記第１共通電極と同電位の第２共通電極と、を備えた第１基板と、絶縁基板と、前記絶縁基板の前記第１基板と対向する側に配置され各画素を区画する遮光層と、前記遮光層の前記第１基板と対向する側に積層され金属材料によって形成されたシールド電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えた液晶表示装置が提供される。

図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。 図２は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの構成例を概略的に示す平面図である。 図３は、本実施形態における各画素と、遮光層、カラーフィルタ、及び、シールド電極とのレイアウトの一例を概略的に示す平面図である。 図４は、図３のＡ−Ｂ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。 図５は、図３のＣ−Ｄ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。 図６は、本実施形態に適用可能なシールド電極ＳＥのレイアウトの一例を概略的に示す平面図である。 図７は、図６のＥ−Ｆで切断したシールド電極ＳＥとパッド３０との接続状態の一例を概略的に示す断面図である。 図８は、図３のＡ−Ｂ線で切断した液晶表示パネルＬＰＮの他の断面構造を概略的に示す断面図である。 図９は、図３のＡ−Ｂ線で切断した液晶表示パネルＬＰＮの他の断面構造を概略的に示す断面図である。 図１０は、図３のＡ−Ｂ線で切断した液晶表示パネルＬＰＮの他の断面構造を概略的に示す断面図である。 図１１は、図３のＣ−Ｄ線で切断した液晶表示パネルＬＰＮの他の断面構造を概略的に示す断面図である。 図１２は、図１０及び図１１に示した変形例に適用可能なシールド電極ＳＥの他の一例を概略的に示す平面図である。 図１３は、本実施形態の変形例における液晶表示装置の構成を概略的に示す断面図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

図１は、本実施形態における液晶表示装置の構成及び等価回路を概略的に示す図である。

液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向配置された第２基板である対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。アクティブエリアＡＣＴは、マトリクス状に配置された複数の画素ＰＸによって構成されている。

液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、複数のゲート配線Ｇ（Ｇ１〜Ｇｎ）、複数の補助容量線Ｃ（Ｃ１〜Ｃｎ）、複数のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇ及び補助容量線Ｃは、例えば、第１方向Ｘに沿って略直線的に延出している。ゲート配線Ｇ及び補助容量線Ｃは、第１方向Ｘに交差する第２方向Ｙに沿って間隔をおいて隣接し、交互に並列配置されている。ここでは、第１方向Ｘと第２方向Ｙとは互いに直交している。ソース配線Ｓは、第２方向Ｙに沿って略直線的に延出し、ゲート配線Ｇ及び補助容量線Ｃと交差している。なお、ゲート配線Ｇ、補助容量線Ｃ、及び、ソース配線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。

各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。ゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。

各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥなどを備えている。保持容量Ｃｓは、例えば補助容量線Ｃと画素電極ＰＥ（或いは画素電極と同電位の半導体層）との間に形成される。補助容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。

スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。スイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。スイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。

画素電極ＰＥは、各画素ＰＸに配置され、スイッチング素子ＳＷに電気的に接続されている。共通電極ＣＥは、例えばコモン電位であり、液晶層ＬＱを介して複数の画素ＰＸの画素に亘って配置されている。給電部ＶＳは、例えば、アレイ基板ＡＲにおけるアクティブエリアＡＣＴの外側に形成されている。共通電極ＣＥは、アクティブエリアＡＣＴの外側に引き出され、給電部ＶＳと電気的に接続されている。

なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥがアレイ基板ＡＲに形成され、共通電極ＣＥの少なくとも一部がアレイ基板ＡＲまたは対向基板ＣＴに形成された構成であり、画素電極ＰＥと共通電極ＣＥとの間に形成される電界を利用して液晶層ＬＱに含まれる液晶分子の配向を制御する。

図２は、図１に示したアレイ基板ＡＲを対向基板側から見たときの一画素ＰＸの構成例を概略的に示す平面図である。ここでは、Ｘ−Ｙ平面における平面図を示している。

アレイ基板ＡＲは、ゲート配線Ｇ１、補助容量線Ｃ１、補助容量線Ｃ２、ソース配線Ｓ１、ソース配線Ｓ２、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥに含まれる第１共通電極ＣＥ１及び第２共通電極ＣＥ２、第１配向膜ＡＬ１などを備えている。

補助容量線Ｃ１及び補助容量線Ｃ２は、第２方向Ｙに沿って間隔をおいて配置され、それぞれ第１方向Ｘに沿って延出している。ゲート配線Ｇ１は、補助容量線Ｃ１と補助容量線Ｃ２との間に位置し、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って間隔をおいて配置され、それぞれ第２方向Ｙに沿って延出している。

図示した例では、画素ＰＸは、図中の破線で示したように、補助容量線Ｃ１及び補助容量線Ｃ２とソース配線Ｓ１及びソース配線Ｓ２とが成すマス目の領域に相当し、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。画素ＰＸの第１方向Ｘに沿った長さはソース配線Ｓ１とソース配線Ｓ２との第１方向Ｘに沿ったピッチに相当し、画素ＰＸの第２方向Ｙに沿った長さは補助容量線Ｃ１と補助容量線Ｃ２との第２方向Ｙに沿ったピッチに相当する。

図示した画素ＰＸにおいて、ソース配線Ｓ１は左側端部に位置し当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は右側端部に位置し当該画素ＰＸとその右側に隣接する画素との境界に跨って配置され、補助容量線Ｃ１は上側端部に位置し当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、補助容量線Ｃ２は下側端部に位置し当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。ゲート配線Ｇ１は、画素ＰＸの略中央部に配置されている。

スイッチング素子ＳＷは、ゲート配線Ｇ１及びソース配線Ｓ１に電気的に接続されている。スイッチング素子ＳＷのドレイン電極ＷＤは、画素ＰＸの略中央部に配置されている。

画素電極ＰＥは、ソース配線Ｓ１とソース配線Ｓ２との間に位置するとともに、隣接する補助容量線Ｃ１と補助容量線Ｃ２との間に位置している。画素電極ＰＥは、主画素電極ＰＡ及び副画素電極ＰＢを備えている。主画素電極ＰＡ及び副画素電極ＰＢは、一体的あるいは連続的に形成され、互いに電気的に接続されている。図示した画素電極ＰＥは、十字形状に形成されている。

主画素電極ＰＡは、ソース配線Ｓ１とソース配線Ｓ２との略中間に位置し、画素ＰＸの上側端部付近（つまり補助容量線Ｃ１の近傍）及び下側端部付近（つまり補助容量線Ｃ２の近傍）まで第２方向Ｙに沿って直線的に延出している。主画素電極ＰＡは、第１方向Ｘに沿って略同一の幅を有する帯状に形成されている。副画素電極ＰＢは、補助容量線Ｃ１と補助容量線Ｃ２との間に位置している。副画素電極ＰＢにおいては、第１方向Ｘに沿って主画素電極ＰＡよりも幅広に形成されている。副画素電極ＰＢは、その一部がゲート配線Ｇ１と重なる位置に配置され、ドレイン電極ＷＤと重なり、スイッチング素子ＳＷと電気的に接続されている。

第１共通電極ＣＥ１は、画素電極ＰＥと対向するとともに、画素ＰＸの略全体に亘って配置されている。また、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２と対向するとともに、これらのソース配線Ｓ１及びソース配線Ｓ２を超えて第１方向Ｘに亘って延在し、当該画素ＰＸの第１方向Ｘに隣接する画素にも配置されている。さらに、第１共通電極ＣＥ１は、ゲート配線Ｇ１、補助容量線Ｃ１及び補助容量線Ｃ２と対向するとともに、これらの補助容量線Ｃ１及び補助容量線Ｃ２を超えて第２方向Ｙに亘って延在し、当該画素ＰＸの第２方向Ｙに隣接する画素にも配置されている。

第２共通電極ＣＥ２は、第２主共通電極ＣＡＬ２及び第２主共通電極ＣＡＲ２と、第２副共通電極ＣＢＵ２及び第２副共通電極ＣＢＢ２と、を備えている。第２主共通電極ＣＡＬ２及び第２主共通電極ＣＡＲ２と、第２副共通電極ＣＢＵ２及び第２副共通電極ＣＢＢ２とは、一体的あるいは連続的に形成され、互いに電気的に接続されている。つまり、第２共通電極ＣＥ２は、画素ＰＸを区画する格子状に形成されている。第２共通電極ＣＥ２は、画素電極ＰＥから離間しており、画素電極ＰＥを囲んでいる。第１共通電極ＣＥ１及び第２共通電極ＣＥ２は、互いに電気的に接続され、同電位であり、アクティブエリアＡＣＴの外側で給電部ＶＳに接続されている。

第２主共通電極ＣＡＬ２及び第２主共通電極ＣＡＲ２は、第２方向Ｙに沿って直線的に延出し、帯状に形成されている。図示した例では、第２主共通電極ＣＡＬ２は、画素ＰＸの左側端部に位置し当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ１と対向している。第２主共通電極ＣＡＲ２は、画素ＰＸの右側端部に位置し当該画素ＰＸとその右側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２と対向している。

第２副共通電極ＣＢＵ２及び第２副共通電極ＣＢＢ２は、第１方向Ｘに沿って直線的に延出し、帯状に形成されている。図示した例では、第２副共通電極ＣＢＵ２は、補助容量線Ｃ１の上方において、画素ＰＸの上側端部に位置し当該画素ＰＸとその上側に隣接する画素との境界に跨って配置されている。第２副共通電極ＣＢＢ２は、補助容量線Ｃ２の上方において、画素ＰＸの下側端部に位置し当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。

アレイ基板ＡＲにおいて、画素電極ＰＥ及び第２共通電極ＣＥ２は、第１配向膜ＡＬ１によって覆われている。第１配向膜ＡＬ１には、液晶層ＬＱの液晶分子を初期配向させるために、第１配向処理方向ＰＤ１に沿って配向処理がなされている。第１配向処理方向ＰＤ１は、第２方向Ｙと略平行である。

なお、後述する第２配向膜ＡＬ２には、第２配向処理方向ＰＤ２に沿って配向処理がなされている。第２配向処理方向ＰＤ２は、第１配向処理方向ＰＤ１と平行である。図示した例では、第２配向処理方向ＰＤ２は、第１配向処理方向ＰＤ１と同一方向である。なお、第１配向処理方向ＰＤ１及び第２配向処理方向ＰＤ２は、互いに逆向きの方向であっても良い。

図３は、本実施形態における各画素と、遮光層、カラーフィルタ、及び、シールド電極とのレイアウトの一例を概略的に示す平面図である。

画素ＰＸＡは、補助容量線Ｃ１及びＣ２と、ソース配線Ｓ１及びＳ２とで規定される。画素ＰＸＢは、補助容量線Ｃ１及びＣ２と、ソース配線Ｓ２及びＳ３とで規定される。画素ＰＸＣは、補助容量線Ｃ１及びＣ２と、ソース配線Ｓ３及びＳ４とで規定される。画素ＰＸＡ、画素ＰＸＢ、及び、画素ＰＸＣは、この順に第１方向Ｘに沿って並んでいる。これらの画素ＰＸＡ、画素ＰＸＢ、及び、画素ＰＸＣは、図２を参照して説明したように、いずれも第２方向Ｙに沿って延出した長方形状であり、いずれも同等のサイズに形成されている。図示した例では、画素ＰＸＡ、画素ＰＸＢ、及び、画素ＰＸＣは、いずれも異なる色を表示する画素である。画素ＰＸＡ、画素ＰＸＢ、及び、画素ＰＸＣの各々には、画素電極ＰＥが配置されている。

遮光層ＢＭは、画素ＰＸＡ、画素ＰＸＢ、及び、画素ＰＸＣの各々を区画するように配置されている。つまり、遮光層ＢＭは、第１方向Ｘに沿って延出した第１部分ＢＭＡ、及び、第２方向Ｙに沿って延出した第２部分ＢＭＢを有し、格子状に形成されている。遮光層ＢＭは、画素ＰＸＡ、画素ＰＸＢ、及び、画素ＰＸＣの各々において、いずれも第２方向Ｙに沿って延出した長方形状の開口部を形成している。図示した例では、遮光層ＢＭにおいて、第１部分ＢＭＡは、補助容量線Ｃ１及びＣ２の上方にそれぞれ位置している。また、遮光層ＢＭにおいて、第２部分ＢＭＢは、ソース配線Ｓ１乃至Ｓ４の上方にそれぞれ位置している。なお、遮光層ＢＭは、ソース配線の上方のみに位置したストライプ状に形成されてもよい。また、遮光層ＢＭにおいて、第１部分ＢＭＡは、ゲート配線Ｇ１の上方に位置していてもよい。

カラーフィルタＣＦＡ、カラーフィルタＣＦＢ、及び、カラーフィルタＣＦＣは、この順に第１方向Ｘに沿って並んでいる。これらのカラーフィルタＣＦＡ、カラーフィルタＣＦＢ、及び、カラーフィルタＣＦＣは、いずれも第２方向Ｙに沿って延在し、帯状に形成されている。

例えば、カラーフィルタＣＦＡは赤色（Ｒ）のカラーフィルタであり、カラーフィルタＣＦＢは緑色（Ｇ）のカラーフィルタであり、カラーフィルタＣＦＣは青色（Ｂ）のカラーフィルタである。カラーフィルタＣＦＡは画素（赤色画素）ＰＸＡに対応して配置され、カラーフィルタＣＦＢは画素（緑色画素）ＰＸＢに対応して配置され、カラーフィルタＣＦＣは画素（青色画素）ＰＸＣに対応して配置されている。カラーフィルタＣＦＡ、カラーフィルタＣＦＢ、及び、カラーフィルタＣＦＣにおいては、それぞれの端部が遮光層ＢＭに重なっている。なお、上記の３色のカラーフィルタに加えて、赤色、青色、緑色のいずれとも異なる色（例えば、透明或いは白色）のカラーフィルタがさらに配置されても良い。

シールド電極ＳＥは、遮光層ＢＭに積層されている。シールド電極ＳＥは、図中に斜線で示したように、例えば遮光層ＢＭと同一形状に形成され、遮光層ＢＭの略全体に亘って連続的に形成されている。つまり、シールド電極ＳＥは、第１方向Ｘに沿って延出した第１部分ＳＥＡ、及び、第２方向Ｙに沿って延出した第２部分ＳＥＢを有し、格子状に形成されている。シールド電極ＳＥの第１部分ＳＥＡは遮光層ＢＭの第１部分ＢＭＡに積層され、シールド電極ＳＥの第２部分ＳＥＢは遮光層ＢＭの第２部分ＢＭＢに積層されている。図示した例では、シールド電極ＳＥにおいて、第１部分ＳＥＡは、補助容量線Ｃ１及びＣ２の上方にそれぞれ位置している。また、シールド電極ＳＥにおいて、第２部分ＳＥＢは、ソース配線Ｓ１乃至Ｓ４の上方にそれぞれ位置している。なお、シールド電極ＳＥは、ソース配線の上方のみに位置したストライプ状、あるいは、補助容量線の上方のみに位置したストライプ状、あるいは、ゲート配線の情報のみに位置したストライプ状に形成されてもよい。シールド電極ＳＥの幅については、遮光層ＢＭの幅と必ずしも一致していなくてもよい。

図４は、図３のＡ−Ｂ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。図５は、図３のＣ−Ｄ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。

液晶表示パネルＬＰＮを照明するバックライトユニットＢＬは、アレイ基板ＡＲの背面側に配置されている。バックライトユニットＢＬとしては、種々の形態が適用可能であるが、ここでは詳細な構造については説明を省略する。

アレイ基板ＡＲは、光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の内側、つまり、対向基板ＣＴと対向する側において、スイッチング素子の半導体層ＳＣ、ゲート配線Ｇ１、補助容量線Ｃ１、補助容量線Ｃ２、ソース配線Ｓ１、ソース配線Ｓ２、ソース配線Ｓ３、ソース配線Ｓ４、画素電極ＰＥ、第１共通電極ＣＥ１、第２共通電極ＣＥ２、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、第１配向膜ＡＬ１などを備えている。

半導体層ＳＣは、第１絶縁基板１０の上に形成され、第１絶縁膜１１によって覆われている。半導体層ＳＣは、例えば、多結晶シリコン（ｐ−Ｓｉ）によって形成されているが、非晶質シリコン（ａ−Ｓｉ）などによって形成されていても良い。なお、半導体層ＳＣと第１絶縁基板１０との間には、別途、絶縁膜（アンダーコート層）が設けられても良い。補助容量線Ｃ１、補助容量線Ｃ２、及び、ゲート配線Ｇ１は、第１絶縁膜１１の上に形成され、第２絶縁膜１２によって覆われている。補助容量線Ｃ１及び補助容量線Ｃ２は、それぞれ第１絶縁膜１１を介して半導体層ＳＣと対向している。

第１共通電極ＣＥ１は、第２絶縁膜１２の上に形成され、第３絶縁膜１３によって覆われている。第１共通電極ＣＥ１は、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。第１共通電極ＣＥ１は、第１絶縁膜１１及び第２絶縁膜１２を介して半導体層ＳＣと対向し、また、第２絶縁膜１２を介してゲート配線Ｇ１、補助容量線Ｃ１及び補助容量線Ｃ２とそれぞれ対向している。

ソース配線Ｓ１乃至Ｓ４は、第３絶縁膜１３の上に形成され、第４絶縁膜１４によって覆われている。半導体層ＳＣとソース配線Ｓ１乃至Ｓ４との間には、第１共通電極ＣＥ１が介在している。

上述した第１絶縁膜１１、第２絶縁膜１２、及び、第３絶縁膜１３は、例えば、シリコン窒化物やシリコン酸化物などの透明な無機系材料によって形成されている。第４絶縁膜１４は、樹脂材料等の透明な有機系材料によって形成されている。

第２共通電極ＣＥ２及び画素電極ＰＥは、第４絶縁膜１４の上に形成され、第１配向膜ＡＬ１によって覆われている。第２共通電極ＣＥ２及び画素電極ＰＥは、同一材料によって一括して形成可能であり、例えば、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。なお、画素電極ＰＥ及び第２共通電極ＣＥ２は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの不透明な配線材料によって形成されても良い。主画素電極ＰＡは、第２主共通電極ＣＡ２の間に位置し、第３絶縁膜１３及び第４絶縁膜１４を介して第１共通電極ＣＥ１と対向している。副画素電極ＰＢは、第２副共通電極ＣＢ２の間に位置し、第３絶縁膜１３及び第４絶縁膜１４を介して第１共通電極ＣＥ１と対向している。第２主共通電極ＣＡ２の各々は、第４絶縁膜１４を介してソース配線Ｓ１乃至Ｓ４とそれぞれ対向している。第２副共通電極ＣＢ２の各々は、補助容量線Ｃ１及びＣ２の上方において、第３絶縁膜１３及び第４絶縁膜１４を介して第１共通電極ＣＥ１と対向している。

第１配向膜ＡＬ１は、アレイ基板ＡＲの対向基板ＣＴと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。第１配向膜ＡＬ１は、第４絶縁膜１４の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。

対向基板ＣＴは、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板２０の内側、つまり、アレイ基板ＡＲと対向する側において、遮光層ＢＭ、シールド電極ＳＥ、カラーフィルタＣＦＡ、カラーフィルタＣＦＢ、カラーフィルタＣＦＣ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。

遮光層ＢＭは、画素ＰＸＡ、画素ＰＸＢ、画素ＰＸＣをそれぞれ区画し、画素電極ＰＥと対向する開口部ＡＰを形成する。すなわち、遮光層ＢＭは、ソース配線Ｓ１乃至Ｓ４、補助容量線Ｃ１及びＣ２などの配線部に対向するように配置されている。図示した例では、遮光層ＢＭの第１部分ＢＭＡは、補助容量線Ｃ１及びＣ２の上方、あるいは、第２副共通電極ＣＢ２の上方に位置している。また、遮光層ＢＭの第２部分ＢＭＢは、ソース配線Ｓ１乃至Ｓ４の上方、あるいは、第２主共通電極ＣＡ２の上方に位置している。遮光層ＢＭは、第２絶縁基板２０のアレイ基板ＡＲに対向する内面２０Ａに配置されている。このような遮光層ＢＭは、黒色に着色された樹脂材料によって形成されている。

シールド電極ＳＥは、遮光層ＢＭのアレイ基板ＡＲと対向する側に積層されている。図示した例では、シールド電極ＳＥの第１部分ＳＥＡは、遮光層ＢＭの第１部分ＢＭＡのアレイ基板ＡＲ側に積層され、第２副共通電極ＣＢ２と対向している。また、シールド電極ＳＥの第２部分ＳＥＢは、遮光層ＢＭの第２部分ＢＭＢのアレイ基板ＡＲ側に積層され、第２主共通電極ＣＡ２と対向している。このようなシールド電極ＳＥは、透明導電材料よりも低抵抗な金属材料によって形成され、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）などの金属材料によって形成されている。

カラーフィルタＣＦＡ、カラーフィルタＣＦＢ、及び、カラーフィルタＣＦＣは、第２絶縁基板２０の内面２０Ａにおいて遮光層ＢＭによって区画された内側（開口部ＡＰ）に配置されるとともに、その一部が遮光層ＢＭあるいはシールド電極ＳＥに重なっている。カラーフィルタＣＦＡは、例えば、赤色に着色された樹脂材料によって形成され、画素ＰＸＡに配置されている。カラーフィルタＣＦＢは、例えば、緑色に着色された樹脂材料によって形成され、画素ＰＸＢに配置されている。カラーフィルタＣＦＣは、例えば、青色に着色された樹脂材料によって形成され、画素ＰＸＣに配置されている。

オーバーコート層ＯＣは、カラーフィルタＣＦＡ、カラーフィルタＣＦＢ、及び、カラーフィルタＣＦＣを覆っている。オーバーコート層ＯＣは、例えば、透明な樹脂材料によって形成されている。

上記の開口部ＡＰにおいて、画素電極ＰＥと第２共通電極ＣＥ２との間の領域は、ゲート配線Ｇ１が交差する領域を除いて、他の電極や配線が形成されておらず、バックライト光が透過可能な透過領域に相当する。

第２配向膜ＡＬ２は、対向基板ＣＴのアレイ基板ＡＲと対向する面に配置され、アクティブエリアＡＣＴの略全体に亘って延在している。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサが配置され、これにより、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に所定のセルギャップが形成される。セルギャップは、例えば２〜７μｍである。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で、アクティブエリアＡＣＴの外側のシール材によって貼り合わせられている。

液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。

第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着されている。第１光学素子ＯＤ１は、液晶表示パネルＬＰＮのバックライトユニットＢＬと対向する側に位置しており、バックライトユニットＢＬから液晶表示パネルＬＰＮに入射する入射光の偏光状態を制御する。第１光学素子ＯＤ１は、第１偏光軸ＡＸ１を有する第１偏光板ＰＬ１を含んでいる。なお、第１偏光板ＰＬ１と第１絶縁基板１０との間に位相差板などの他の光学素子が配置されても良い。

第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着されている。第２光学素子ＯＤ２は、液晶表示パネルＬＰＮの表示面側に位置しており、液晶表示パネルＬＰＮから出射した出射光の偏光状態を制御する。第２光学素子ＯＤ２は、第２偏光軸ＡＸ２を有する第２偏光板ＰＬ２を含んでいる。なお、第２偏光板ＰＬ２と第２絶縁基板２０との間に位相差板などの他の光学素子が配置されていても良い。

第１偏光軸ＡＸ１と第２偏光軸ＡＸ２とは、互いに直交するクロスニコルの位置関係にある。一例では、第１偏光軸ＡＸ１が第１方向Ｘと平行であり、第２偏光軸ＡＸ２が第２方向Ｙと平行である。あるいは、第２偏光軸ＡＸ２が第１方向Ｘと平行であり、第１偏光軸ＡＸ１が第２方向Ｙと平行である。

図６は、本実施形態に適用可能なシールド電極ＳＥのレイアウトの一例を概略的に示す平面図である。

シールド電極ＳＥは、上記の通り、アクティブエリアＡＣＴにおいては、第１部分ＳＥＡ及び第２部分ＳＥＢを有し、格子状に形成されている。また、アクティブエリアＡＣＴを囲む周辺エリアＰＲにおいては、シールド電極ＳＥは、図中に斜線で示した通り、矩形枠状に形成された第３部分ＳＥＣを有している。このようなシールド電極ＳＥは、周辺エリアＰＲにおいて、接地電位のパッド３０と電気的に接続されている。図示した例では、パッド３０は、フレキシブルプリント回路基板３を介して接地されている。

図７は、図６のＥ−Ｆで切断したシールド電極ＳＥとパッド３０との接続状態の一例を概略的に示す断面図である。

アレイ基板ＡＲは、対向基板ＣＴと対向する側にパッド３０を備えている。対向基板ＣＴにおいて、第２絶縁基板２０のアレイ基板ＡＲと対向する側には、遮光層ＢＭ、シールド電極ＳＥ、オーバーコート層ＯＣがこの順に積層されている。オーバーコート層ＯＣには、パッド３０と対向する位置にシールド電極ＳＥまで貫通した貫通孔ＯＣＨが形成されている。導電部材４０は、貫通孔ＯＣＨに配置され、パッド３０とシールド電極ＳＥとを電気的に接続している。なお、図示した例では、導電部材４０は、アレイ基板ＡＲと対向基板ＣＴとを貼り合せるシール材ＳＬの内側に位置しているが、シール材ＳＬよりも外側に位置していても良い。

次に、上記構成の液晶表示パネルＬＰＮの動作について説明する。

すなわち、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態（ＯＦＦ時）では、液晶層ＬＱの液晶分子ＬＭは、Ｘ−Ｙ平面内において、図２に破線で示したように、その長軸が第２方向Ｙと略平行な方向に初期配向する。このようなＯＦＦ時が初期配向状態に相当し、ＯＦＦ時の液晶分子ＬＭの配向方向（ここでは第２方向Ｙ）が初期配向方向に相当する。

ＯＦＦ時において、バックライトユニットＢＬからのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１偏光軸ＡＸ１と直交する直線偏光である。直線偏光の偏光状態は、ＯＦＦ時の液晶層ＬＱを通過した際にほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。

一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電位差が形成された状態（ＯＮ時）では、画素電極ＰＥと第２共通電極ＣＥ２との間に基板主面と略平行な電界が形成される。液晶分子ＬＭは、画素電極ＰＥと共通電極ＣＥとの間の電界の影響を受け、その配向状態が変化する。図２に示した例では、画素電極ＰＥと第２主共通電極ＣＡＬ２との間の領域のうち、下側半分の領域内の液晶分子ＬＭは第２方向Ｙに対して時計回りに回転し図中の左下を向くように配向し、上側半分の領域内の液晶分子ＬＭは第２方向Ｙに対して反時計回りに回転し図中の左上を向くように配向する。画素電極ＰＥと第２主共通電極ＣＡＲ２との間の領域のうち、下側半分の領域内の液晶分子ＬＭは第２方向Ｙに対して反時計回りに回転し図中の右下を向くように配向し、上側半分の領域内の液晶分子ＬＭは第２方向Ｙに対して時計回りに回転し図中の右上を向くように配向する。このように、各画素ＰＸにおいて、ＯＮ時の液晶分子ＬＭの配向方向は、画素電極ＰＥと重なる位置を境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素ＰＸには、複数のドメインが形成される。これにより、画素ＰＸにおいて、画素電極ＰＥと共通電極ＣＥとの間にバックライト光が透過可能な透過領域が形成される。

このようなＯＮ時に、液晶表示パネルＬＰＮに入射した直線偏光は、その偏光状態が液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。但し、画素電極ＰＥ及び共通電極ＣＥと重なる位置では、液晶分子ＬＭは、初期配向状態に保持されているため、ＯＦＦ時と同様に黒表示となる。

一方で、液晶表示パネルＬＰＮが動作する際には、液晶表示パネルＬＰＮの内部で駆動ノイズが発生する。ここでの駆動ノイズとは、例えば、ソース配線Ｓに供給される映像信号やゲート配線Ｇに供給される制御信号、あるいは、スイッチング素子ＳＷの動作などに伴って発生するノイズに相当する。このような駆動ノイズは、接地電位のパッド３０と電気的に接続されたシールド電極ＳＥによってシールドされ、液晶表示パネルＬＰＮの外部への漏洩を抑制することができる。

本実施形態によれば、液晶表示パネルＬＰＮの内部で駆動ノイズが発生したとしても、表示面側に位置する対向基板ＣＴに配置されたシールド電極ＳＥによって駆動ノイズをシールドすることが可能となる。このため、本実施形態の液晶表示パネルＬＰＮと、タッチパネル、通信用アンテナ、テレビ受信用アンテナなどの周辺機器と組み合わせた電子機器において、駆動ノイズに起因した周辺機器の誤動作を抑制することが可能となる。

しかも、シールド電極ＳＥは、比較的低抵抗な金属材料によって形成されているため、駆動ノイズを迅速に緩和することが可能となる。また、シールド電極ＳＥは、アクティブエリアＡＣＴにおいて表示に寄与しない遮光層ＢＭに積層されているため、たとえシールド電極ＳＥが遮光性の金属材料によって形成されていたとしても、シールド電極ＳＥの設置面積に関わらず、各画素の透過領域の低減を抑制することが可能となる。また、シールド電極ＳＥは、遮光層ＢＭのアレイ基板ＡＲと対向する側に積層されている。つまり、シールド電極ＳＥの表示面側（或いは第２絶縁基板側）には、遮光層ＢＭが介在している。このため、シールド電極ＳＥが比較的反射率の高い金属材料によって形成されていたとしても、表示面側からの外光は、遮光層ＢＭによって吸収され、シールド電極ＳＥによる反射を抑制することがかのうとなる。これにより、外光の下であっても、外光の影響による表示品位の劣化を抑制することが可能となる。

また、本実施形態によれば、アレイ基板ＡＲは、各ソース配線Ｓよりも第１絶縁基板１０の側に第１共通電極ＣＥ１を備え、また、各ソース配線Ｓよりも液晶層ＬＱ側に第２主共通電極ＣＡ２を備えている。第１共通電極ＣＥ１及び第２主共通電極ＣＡ２は同電位であるため、第１共通電極ＣＥ１と第２主共通電極ＣＡ２との間に等電位面が形成される。このような等電位面は、第１共通電極ＣＥ１と第２主共通電極ＣＡ２との間に位置するソース配線Ｓから液晶層ＬＱの側或いは第１絶縁基板１０の側に向かう駆動ノイズをシールドするとともに、ソース配線Ｓから液晶層ＬＱに向かう不所望な漏れ電界をシールドする。したがって、駆動ノイズのシールド効果をさらに向上することが可能となる。また、透過領域のうちのソース配線Ｓに近接する領域での不所望な電界の影響が緩和され、表示品位を改善することが可能となる。

また、第１共通電極ＣＥ１は、ゲート配線Ｇと対向している。このため、ゲート配線Ｇから液晶層ＬＱに向かう不所望な漏れ電界をシールドすることが可能となる。したがって、透過領域のうちのゲート配線Ｇに近接する領域での不所望な電界の影響が緩和され、表示品位を改善することが可能となる。

次に、本実施形態の変形例について説明する。以下では、主な相違点を説明し、上記した例と同一構成については同一の参照符号を付して詳細な説明を省略する。

図８は、図３のＡ−Ｂ線で切断した液晶表示パネルＬＰＮの他の断面構造を概略的に示す断面図である。

図８に示した例は、図４に示した例と比較して、遮光層ＢＭ及びシールド電極ＳＥの積層体がカラーフィルタＣＦとオーバーコート層ＯＣとの間に配置された点で相違している。

すなわち、遮光層ＢＭは、カラーフィルタＣＦのアレイ基板ＡＲと対向する内面ＣＦＳに配置されている。図示した例では、遮光層ＢＭの第２部分ＢＭＢは、３つのカラーフィルタＣＦＡ、ＣＦＢ、ＣＦＣのうちの２つのカラーフィルタに跨って重なっている。シールド電極ＳＥの第２部分ＳＥＢは、第２部分ＢＭＢのアレイ基板ＡＲと対向する側に積層されている。なお、ここでは第１方向Ｘに沿って切断した断面を図示しており、遮光層ＢＭの第２部分ＢＭＢ及びシールド電極ＳＥの第２部分ＳＥＢが図示されているが、上記の通り、遮光層ＢＭ及びシールド電極ＳＥはそれぞれ第１部分を有していても良い。これらの遮光層ＢＭ及びシールド電極ＳＥの積層体は、オーバーコート層ＯＣによって覆われている。

このような変形例においても、上記の例と同様の効果が得られる。

図９は、図３のＡ−Ｂ線で切断した液晶表示パネルＬＰＮの他の断面構造を概略的に示す断面図である。

図９に示した例は、図４に示した例と比較して、遮光層ＢＭ及びシールド電極ＳＥの積層体がオーバーコート層ＯＣと第２配向膜ＡＬ２との間に配置された点で相違している。

すなわち、遮光層ＢＭは、オーバーコート層ＯＣのアレイ基板ＡＲと対向する内面ＯＣＳに配置されている。図示した例では、遮光層ＢＭの第２部分ＢＭＢは、３つのカラーフィルタＣＦＡ、ＣＦＢ、ＣＦＣのうちの２つのカラーフィルタの境界の直下に位置している。シールド電極ＳＥの第２部分ＳＥＢは、第２部分ＢＭＢのアレイ基板ＡＲと対向する側に積層されている。これらの遮光層ＢＭ及びシールド電極ＳＥの積層体は、第２配向膜ＡＬ２によって覆われている。

このような変形例においても、上記の例と同様の効果が得られる。

上記の各例の通り、遮光層ＢＭ及びシールド電極ＳＥの積層体は、第２絶縁基板２０のアレイ基板ＡＲと対向する側、さらには、第２絶縁基板２０と第２配向膜ＡＬ２との間に位置していれば良い。

図１０は、図３のＡ−Ｂ線で切断した液晶表示パネルＬＰＮの他の断面構造を概略的に示す断面図である。図１１は、図３のＣ−Ｄ線で切断した液晶表示パネルＬＰＮの他の断面構造を概略的に示す断面図である。

図１０及び図１１に示した例は、図４及び図５に示した例と比較して、共通電極ＣＥとして、さらに対向基板ＣＴが第３共通電極ＣＥ３を備えている点で相違している。

すなわち、第３共通電極ＣＥ３は、遮光層ＢＭ及びシールド電極ＳＥのアレイ基板ＡＲと対向する側に配置されている。図示した例では、第３共通電極ＣＥ３は、オーバーコート層ＯＣのアレイ基板ＡＲと対向する側に配置され、第２配向膜ＡＬ２によって覆われている。このような第３共通電極ＣＥ３は、例えば、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。第３共通電極ＣＥ３は、第１共通電極ＣＥ１及び第２共通電極ＣＥ２と互いに電気的に接続され、第１共通電極ＣＥ１及び第２共通電極ＣＥ２と同電位である。

第３共通電極ＣＥ３は、第３主共通電極ＣＡ３と、第３副共通電極ＣＢ３と、を備えている。第３主共通電極ＣＡ３は、遮光層ＢＭの第２部分ＢＭＢ及びシールド電極ＳＥの第２部分ＳＥＢの直下に位置するとともに、第２主共通電極ＣＡ２と対向している。第３副共通電極ＣＢ３は、遮光層ＢＭの第１部分ＢＭＡ及びシールド電極ＳＥの第１部分ＳＥＡの直下に位置するとともに、第２副共通電極ＣＢ２と対向している。第３主共通電極ＣＡ３と、第３副共通電極ＣＢ３とは、一体的あるいは連続的に形成され、互いに電気的に接続されている。つまり、第３共通電極ＣＥ３は、各画素ＰＸを区画する格子状に形成されている。

この変形例においては、ＯＮ時には、画素電極ＰＥと第２共通電極ＣＥ２との間に基板主面と略平行な電界と、画素電極ＰＥと第３共通電極ＣＥ３との間に基板主面に対して傾斜した斜め電界との相互作用によって、液晶分子の配向が制御される。

このような変形例によれば、上記の例と同様の効果が得られる。また、第３共通電極ＣＥ３は、第２共通電極ＣＥ２と対向する格子状であって、第２共通電極ＣＥ２と同電位であるため、第２共通電極ＣＥ２と第３共通電極ＣＥ３との間に等電位面が形成される。このような等電位面は、例えアレイ基板ＡＲと対向基板ＣＴとの間に合わせずれが生じたとしても、ソース配線Ｓの直上の領域の液晶分子ＬＭを、ＯＮ時及びＯＦＦ時にかかわらず初期配向状態に維持するため、混色の発生を抑制することが可能となる。

このような変形例においては、シールド電極ＳＥは必ずしも接地電位でなくても良い。以下に、シールド電極ＳＥに対して信号を印加する変形例について説明する。

図１２は、図１０及び図１１に示した変形例に適用可能なシールド電極ＳＥの他の一例を概略的に示す平面図である。

シールド電極ＳＥは、周辺エリアＰＲにおいて、パッド３０と電気的に接続されている。図示した例では、パッド３０は、フレキシブルプリント回路基板３に実装された信号源４と電気的に接続されている。信号源４は、例えば液晶表示パネルＬＰＮの内部で発生しうる駆動ノイズとは逆位相のノイズキャンセル信号を出力する。これにより、シールド電極ＳＥには、パッド３０を介してノイズキャンセル信号が印加される。信号源４は、例えば、液晶表示パネルＬＰＮに供給される種々の信号（映像信号や制御信号など）に基づいてノイズキャンセル信号を生成しても良いし、液晶表示パネルＬＰＮで計測された駆動ノイズに基づいてノイズキャンセル信号を生成しても良い。また、信号源４は、周辺機器に悪影響を及ぼす特定の周波数帯の駆動ノイズのみをキャンセルするノイズキャンセル信号を生成しても良い。

このような変形例によれば、液晶表示パネルＬＰＮの内部で駆動ノイズが発生したとしても、表示面側に位置するシールド電極ＳＥに対して、駆動ノイズをキャンセルするノイズキャンセル信号が印加されているため、駆動ノイズをシールドすることが可能となる。このため、駆動ノイズによる周辺機器への悪影響をさらに低減することが可能となる。

加えて、シールド電極ＳＥに対してノイズキャンセル信号が印加されている場合であっても、シールド電極ＳＥのアレイ基板ＡＲと対向する側には、第２共通電極ＣＥ２と同電位の第３共通電極ＣＥ３が配置されているため、ノイズキャンセル信号に起因した不所望な電界が液晶層ＬＱに印加されず、液晶分子ＬＭの配向乱れを抑制することが可能となる。

次に、他の変形例について説明する。

図１３は、本実施形態の変形例における液晶表示装置の構成を概略的に示す断面図である。

すなわち、液晶表示装置は、液晶表示パネルＬＰＮ、バックライトユニットＢＬ、及び、検出電極Ｒｘを備えたカバーガラスＣＧを備えている。液晶表示パネルＬＰＮの構成については、上記した通りであり、その説明を省略する。バックライトユニットＢＬは、液晶表示パネルＬＰＮの裏面側つまりアレイ基板ＡＲの外面側に配置されている。カバーガラスＣＧは、液晶表示パネルＬＰＮの表面側つまり対向基板ＣＴの外面側に配置されている。このようなカバーガラスＣＧは、紫外線硬化型樹脂などの接着剤ＡＤにより、液晶表示パネルＬＰＮに接着されている。

検出電極Ｒｘは、カバーガラスＣＧの液晶表示パネルＬＰＮと対向する側に形成されている。このような検出電極Ｒｘは、物体のカバーガラスＣＧへの接触、または、物体のカバーガラスＣＧへの接近を検出するセンサを構成する。センサとしては、例えば、静電容量方式が適用可能である。なお、静電容量方式のセンサは、自己容量方式、相互容量方式などに分類されるが、ここでのセンサは、いずれの方式によるものであっても良い。

なお、検出電極Ｒｘは、図示した例に限らず、カバーガラスＣＧとは異なる支持基板上に形成されてもよいし、対向基板ＣＴの外面に形成されていても良い。

このような変形例によれば、対向基板ＣＴの内面側には、上記の通り、シールド電極が備えられている一方で、対向基板ＣＴの外面側には、検出電極Ｒｘが配置されている。このため、液晶表示パネルＬＰＮの内部での駆動ノイズの影響を受けることなく、検出電極Ｒｘにおいて物体のセンシングを行うことが可能となり、センシングの精度を向上することが可能となる。

以上説明したように、本実施形態によれば、表示品位の劣化を招くことなくノイズの影響を緩和することが可能な液晶表示装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＬＰＮ…液晶表示パネル ＡＲ…アレイ基板 ＣＴ…対向基板 ＬＱ…液晶層
Ｇ…ゲート配線 Ｓ…ソース配線 ＳＷ…スイッチング素子 ＰＥ…画素電極
ＣＥ…共通電極 ＣＥ１…第１共通電極 ＣＥ２…第２共通電極 ＣＥ３…第３共通電極
ＳＥ…シールド電極 ＢＭ…遮光層 Ｒｘ…検出電極

Claims (11)

1. 第１方向に延出したゲート配線と、第１方向に交差する第２方向に延出したソース配線と、前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、各画素に配置され前記スイッチング素子と電気的に接続された画素電極と、複数の画素に亘って配置された共通電極と、を備えた第１基板と、
   絶縁基板と、前記絶縁基板の前記第１基板と対向する側に配置され各画素を区画する遮光層と、前記遮光層の前記第１基板と対向する側に積層され金属材料によって形成されたシールド電極と、を備えた第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶層と、
   を備えた液晶表示装置。
2. 半導体層と、前記半導体層を覆う第１絶縁膜と、前記第１絶縁膜上で第１方向に延出したゲート配線と、前記ゲート配線を覆う第２絶縁膜と、前記第２絶縁膜上に形成された第１共通電極と、前記第１共通電極を覆う第３絶縁膜と、前記第３絶縁膜上で第２方向に延出したソース配線と、前記ソース配線を覆う第４絶縁膜と、前記第４絶縁膜上で第２方向に延出した主画素電極を含む画素電極と、前記第４絶縁膜上で第２方向に延出し前記ソース配線と対向する第２主共通電極を含み前記第１共通電極と同電位の第２共通電極と、を備えた第１基板と、
   絶縁基板と、前記絶縁基板の前記第１基板と対向する側に配置され各画素を区画する遮光層と、前記遮光層の前記第１基板と対向する側に積層され金属材料によって形成されたシールド電極と、を備えた第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶層と、
   を備えた液晶表示装置。
3. 前記第１基板は、さらに、接地電位のパッドと、前記パッドと前記シールド電極とを電気的に接続する導電部材と、を備えた、請求項１または２に記載の液晶表示装置。
4. 前記第１共通電極は、前記ソース配線と対向するとともに第１方向に延在し、前記ゲート配線と対向するとともに第２方向に延在した、請求項２に記載の液晶表示装置。
5. 前記第２基板は、さらに、前記シールド電極の前記第１基板と対向する側に配置された第３共通電極を備えた、請求項１または２に記載の液晶表示装置。
6. さらに、前記シールド電極に対して駆動ノイズと逆位相のノイズキャンセル信号を印加する信号源を備えた、請求項５に記載の液晶表示装置。
7. 前記遮光層は、黒色に着色された樹脂材料によって形成された、請求項１乃至６のいずれか１項に記載の液晶表示装置。
8. さらに、前記第２基板の外面側に、物体の接触または接近を検出する検出電極を備えた、請求項１乃至７のいずれか１項に記載の液晶表示装置。
9. 前記遮光層は、前記絶縁基板の前記第１基板と対向する内面に配置され、
   前記第２基板は、さらに、前記絶縁基板の前記内面に配置されるとともにその一部が前記シールド電極に重なるカラーフィルタを備えた、請求項１乃至８のいずれか１項に記載の液晶表示装置。
10. 前記第２基板は、さらに、前記絶縁基板の前記第１基板と対向する内面に配置されたカラーフィルタと、前記カラーフィルタを覆うオーバーコート層と、を備え、
    前記遮光層は前記カラーフィルタの前記第１基板と対向する内面に配置され、前記遮光層及び前記シールド電極は前記オーバーコート層によって覆われた、請求項１乃至８のいずれか１項に記載の液晶表示装置。
11. 前記第２基板は、さらに、前記絶縁基板の前記第１基板と対向する内面に配置されたカラーフィルタと、前記カラーフィルタを覆うオーバーコート層と、前記オーバーコート層を覆う配向膜と、を備え、
    前記遮光層は、前記オーバーコート層の前記第１基板と対向する内面に配置され、前記遮光層及び前記シールド電極は前記配向膜によって覆われた、請求項１乃至８のいずれか１項に記載の液晶表示装置。

Images