KR101227133B1 - 수평 전계 인가형 액정 표시 패널 - Google Patents

Abstract

본 발명은 설계의 자유도 및 개구율을 향상시킬 수 있는 수평 전계 인가형 액정표시패널에 관한 것이다.

본 발명에 따른 수평 전계 인가형 액정표시패널은 기판 상에 서로 교차되게 형성되어 화소영역을 정의하는 게이트 라인들 및 데이터 라인들과; 상기 게이트 라인 및 데이터 라인의 교차영역에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터와 접속되며 화소전극과; 상기 화소전극과 수평전계를 이루는 공통전극을 구비하고, 상기 화소전극은 상기 데이터 라인들 중 홀수번째 데이터라인 및 짝수번째 데이터 라인과 각각 나란하게 인접하는 제1 수직부와; 상기 제1 수직부에서 신장되는 제1 핑거부를 포함하는 것을 특징으로 한다.

Description

수평 전계 인가형 액정 표시 패널{Liquid Crystal Display Panel Of Horizontal Electronic Fileld Applying Type}

도 1은 종래의 수평 전계 인가형 액정 표시 패널의 박막 트랜지스터 어레이 기판을 나타내는 평면도.

도 2는 개구율이 향상된 종래의 또 다른 수평 전계 인가형 액정 표시 패널의 박막 트랜지스터 어레이 기판을 나타내는 평면도.

도 3은 본 발명의 실시예에 따른 수평 전계 인가형 액정 표시 패널의 박막 트랜지스터 어레이 기판을 나타내는 평면도.

도 4는 본 발명에서의 하나의 화소영역을 등가회로로 나타내는 도면.

<도면의 주요 부분에 대한 부호의 설명>

2, 102 : 게이트 라인 4, 104 : 데이터 라인

6, 106 : 박막 트랜지스터 8, 108 : 게이트 전극

10 : 소스 전극 12, 112 : 드레인 전극

14, 114 : 화소전극 16, 116 : 공통 라인

18, 118 : 공통 전극

본 발명은 액정표시패널에 관한 것으로, 특히 설계의 자유도 및 개구율을 향상시킬 수 있는 수평 전계 인가형 액정표시패널에 관한 것이다.

액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 대별된다.

수직 전계 인가형 액정 표시 장치는 상부기판 상에 형성된 공통전극과 하부기판 상에 형성된 화소전극이 서로 대향되게 배치되어 이들 사이에 형성되는 수직 전계에 의해 TN(Twisted Nemastic) 모드의 액정을 구동하게 된다. 이러한 수직 전계형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.

수평 전계 인가형 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위치(In Plane Switch; 이하, IPS라 함) 모드의 액정을 구동하게 된다. 이러한 수평 전계 인가형 액정 표시 장치는 시야각이 160도 정도로 넓은 장점을 가진다. 이하, 수평 전계 인가형 액정 표시 장치에 대하여 상세히 살펴보기로 한다.

수평 전계 인가형 액정 표시 장치는 서로 대향하여 합착된 박막 트랜지스터 어레이 기판(하부 기판) 및 칼러 필터 어레이 기판(상부 기판)과, 두 기판 사이에서 셀갭을 일정하게 유지시키기 위한 스페이서와, 스페이서에 의해 마련된 액정공간에 채워진 액정을 구비한다.

박막 트랜지스터 어레이 기판은 화소 단위의 수평 전계 형성을 위한 다수의 신호 라인들 및 박막 트랜지스터와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다. 칼라 필터 어레이 기판은 칼러 구현을 위한 칼라 필터 및 빛샘 방지를 위한 블랙 매트릭스와, 그들 위에 액정 배향을 위해 도포된 배향막으로 구성된다.

도 1은 종래의 수평 전계 인가형 액정 표시 패널의 박막 트랜지스터 어레이 기판을 나타낸 평면도이다.

도 1에 도시된 박막 트랜지스터 어레이 기판은 하부 기판(45) 상에 교차되게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차 구조로 마련된 화소영역(5)에 수평 전계를 이루도록 형성된 화소전극(14) 및 공통전극(18)과, 공통전극(18)들이 공통으로 접속된 공통라인(16)을 구비한다.

게이트라인(2)은 박막트랜지스터(6)의 게이트전극(8)에 게이트신호를 공급한다. 데이터라인(4)은 박막트랜지스터(6)의 드레인전극(12)을 통해 화소전극(14)에 화소신호를 공급한다. 화소전극(14)은 보호막(도면에는 나타나지 않음)을 관통하는 관통홀(17)을 통해 드레인 전극(12)과 접속된다.

게이트라인(2)과 데이터라인(4)은 교차구조로 형성되어 화소영역(5)을 정의 한다. 공통라인(16)은 화소영역(5)을 사이에 두고 게이트라인(2)과 나란하게 형성되며 액정 구동을 위한 기준전압을 공통전극(18)들에 공급한다. 또한, 공통라인(16)은 게이트라인(2)과 동일물질로 형성된다.

박막 트랜지스터(6)는 게이트 라인(2)의 게이트 신호에 응답하여 데이터 라인(4)의 화소 신호가 화소전극(14)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스전극(10)과, 화소전극(14)에 접속된 드레인 전극(12)을 구비한다. 또한, 박막 트랜지스터(6)는 게이트 전극(8)과 게이트 절연막(미도시)을 사이에 두고 중첩되면서 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(48)을 포함된다.

화소 전극(14)은 박막 트랜지스터(6)의 드레인 전극(12)과 접속되며 화소 영역(5)에 형성된다. 특히, 화소 전극(14)은 드레인 전극(12)과 접속되고 인접한 게이트 라인(2)과 나란하게 형성된 수평부(14A)와, 공통전극(18)과 나란하게 형성된 핑거부(14C)를 구비한다.

공통 전극(18)은 공통 라인(16)과 접속되어 화소 영역(5)에 게이트라인(2) 및 게이트전극(8)과 동일금속으로 형성됨과 아울러 화소 영역(5)에서 화소 전극(14)의 핑거부(14C)와 나란하게 형성된다.

공통전극(18)들 중 화소영역(5)의 중심에 위치하는 공통전극(18)은 게이트 금속이 아닌 투명전극물질로 구성됨과 아울러 게이트 금속으로 형성된 공통라인(116)과 접속된다.

이러한 종래의 박막 트랜지스터 어레이 기판은 데이터 라인(4)에 공급되는 데이터 전압의 간섭에 의한 수직 크로스 토크(cross-talk)를 최소화하기 위하여, 데이터 라인(4) 주위의 공통라인(16)은 10μ이상의 두꺼운 두께를 가진다. 또한 게이트 라인(2)으로부터의 전계간섭 효과를 줄여주는 쉴딩(shielding)구조가 요구된다. 이러한 요인에 의해 수평 전계 인가형 액정표시패널에서의 개구율의 감소 및 휘도감소 문제가 발생된다. 이러한 문제를 극복하기 위한 방안으로써 도 1에도시된 바와 같이 화소영역(5)의 중심에 위치하는 공통전극(18)은 게이트 금속이 아닌 투명전극물질로 구성된다. 그러나 이와 같은 구조는 개구율을 향상시키는 데 한계가 있다.

이에 따라, 개구율을 향상시킬 수 있는 구조로써 도 2에 도시된 바와 같이 화소전극(14) 및 공통전극(18)이 가로로 배치되는 구조가 제안되었다.

도 2에서는 공통전극(16) 및 화소전극(14)이 가로방향 즉, 게이트 라인(2) 방향으로 나란하게 배치된다. 이러한 구조는 전극이 가로로 배치되므로 러빙각과 데이터 라인(4)이 수직하게 형성됨으로, 수직 C/T이 작게 발생하고 합착불량이 발생하지 않기 때문에, 최외곽 공통전극(16)을 작게 설계할 수 있어 개구율 향상에 유리한 구조이다.

그러나, 가로 전극 구조를 채용한 도 2의 액정표시패널은 공통전극(18)을 화소전극(14)과 같은 투명전극으로 동일 층에 형성하게 됨으로서 화소전극(14)이 한쪽 데이터 라인(14) 부근에만 존재하기 때문에 양쪽 데이터 라인(4)과 화소전극(14)에서 발생하는 기생 캐패시터(Cdp) 차이에 의해 픽셀전압왜곡 및 세로선불량등 의 전계간접 문제가 야기된다.

따라서, 본 발명의 목적은 전계간섭을 최소화함과 아울러 설계의 자유도 및 개구율을 향상시킬 수 있는 수평 전계 인가형 액정표시패널을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 수평 전계 인가형 액정표시패널은 기판 상에 서로 교차되게 형성되어 화소영역을 정의하는 게이트 라인들 및 데이터 라인들과; 상기 게이트 라인 및 데이터 라인의 교차영역에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터와 접속되며 화소전극과; 상기 화소전극과 수평전계를 이루는 공통전극을 구비하고, 상기 화소전극은 상기 데이터 라인들 중 홀수번째 데이터라인 및 짝수번째 데이터 라인과 각각 나란하게 인접하는 제1 수직부와; 상기 제1 수직부에서 신장되는 제1 핑거부를 포함하는 것을 특징으로 한다.

상기 화소영역내에서 상기 화소전극의 제1 수직부와 대칭되는 형상으로 상기 홀수번째 데이터 라인 및 짝수번째 데이터 라인과 인접하게 나란한 제2 수직부와; 상기 제2 수직부에서 신장되며 상기 화소전극의 제1 핑거부와 나란하게 마주보는 제2 핑거부를 포함하는 것을 특징으로 한다.

상기 공통전극과 접속되어 상기 공통전극에 기준전압을 공급하기 위한 공통 라인을 구비하고, 상기 공통라인은 상기 게이트 라인과 나란하며 상기 화소영역을 가로지르며 제1 수평부와; 절연물질을 사이에 두고 상기 제2 수직부와 부분적으로 중첩되는 제3 수직부를 포함하는 것을 특징으로 한다.

상기 공통전극은 두개의 패턴으로 분리되고, 분리된 공통전극 패턴 각각은 상기 공통라인과 제1 및 제2 접촉홀들을 통해 접속되는 것을 특징으로 한다.

상기 화소전극의 제1 수직부의 절반은 상기 홀수번째 데이터 라인과 인접하고, 나머지 절반은 짝수번째 데이터 라인과 인접하게 위치하는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 3 및 도 4를 참조하여 본 발명의 바람직한 실시 예들에 대하여 설명하기로 한다.

도 3은 본 발명의 실시예에 따른 수평 전계형 액정표시패널의 박막 트랜지스터 어레이 기판을 나타낸 평면도이다.

도 3에 도시된 박막 트랜지스터 어레이 기판은 하부 기판(145) 상에 교차되게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 박막 트랜지스터(106)와, 그 교차 구조로 마련된 화소 영역(105)에 수평 전계를 이루도록 형성된 화소 전극(114) 및 공통 전극(118)과, 공통 전극(118)들이 공통으로 접속된 공통 라인(116)을 구비한다.

박막 트랜지스터(106)는 게이트 라인(102)의 게이트 신호에 응답하여 데이터 라인(104)의 화소 신호가 화소 전극(114)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(106)는 게이트 라인(102)에 접속된 게이트 전극(108)과, 데이터 라인(104)에 접속된 소스 전극(110)과, 화소 전극(114)에 접속된 드레인 전극(112)을 구비한다. 또한, 박막 트랜지스터(106)는 게이트 전극(108)과 게이트 절연막(미도시)을 사이에 두고 중첩되면서 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 활성층(148)을 포함한다. 활성층(148)위에 위치하여 데이터 라인(104), 소스 전극(110), 드레인 전극(112)과 오믹 접촉을 위한 오믹 접촉층(미도시)이 더 포함된다. 여기서, 활성층(148) 및 오믹 접촉층을 반도체 패턴이라고 한다.

게이트라인(102)은 박막트랜지스터(106)의 게이트전극(108)에 게이트신호를 공급한다. 데이터라인(104)은 박막트랜지스터(106)의 드레인전극(112)을 통해 화소전극(114)에 화소신호를 공급한다. 게이트라인(102)과 데이터라인(104)은 교차구조로 형성되어 화소영역(105)을 정의한다.

공통라인(116)은 화소영역(105)을 가로지르며 게이트라인(102)과 나란하게 형성되며 액정 구동을 위한 기준전압을 공통전극(118)들에 공급한다. 또한, 공통라인(116)은 게이트라인(102)과 동일물질로 형성된다.

화소 전극(114)은 박막 트랜지스터(106)의 드레인 전극(112)과 접속되며 화소 영역(105)에 형성된다. 특히, 화소 전극(114)은 드레인 전극(112)과 접속되고 인접한 게이트 라인(102)과 수직하게 형성된 수직부(114A)와, 공통전극(118)과 나란하게 형성된 핑거부(114C)를 구비한다.

이러한, 화소전극(114)의 수직부(114A)의 절반은 홀수(odd) 번째 데이터 라인(104)과 인접하고 수직부(114A)의 나머지 영역은 짝수(even) 번째 데이터 라인(104)과 인접하게 형성된다.

즉, 종래 도 2와 달리 화소전극(114)의 수직부(114A)가 홀수 및 짝수 번째 데이터 라인과 인접한 영역에 각각 위치함으로써 데이터 전압의 변동이 존재하는 경우 기생 캐패시터(Cdp)에 의해 발생하는 픽셀전압이 거의 변동하지 않게 된다.

이를 도 4에 도시된 등가회로 및 수학식 1 및 2를 참조하여 설명하면 다음과 같다.

(Clc+Cst+Cgs)△Vp + Cdp1(△Vp-△Vd1) + Cdp2(△Vp-△Vd2) = 0

(Vd1:홀수 번째라인의 데이터 전압, Vd2:짝수 번째라인의 데이터 전압,Cgs:게이트전극과 드레인전극사이에 형성되는 기생캐패시터, Clc:액정셀에 충전되는 전압, 피드 쓰로우 전압(Feed Through Voltage;△Vp=데이터전압(Vd)과 액정셀에 충전되는 전압(Clc)의 차, Cdp1: 드레인 전극과 홀수번째 데이터 라인 사이에 마련되는 기생캐패시터, Cdp2: 드레인 전극과 짝수번째 데이터 라인 사이에 마련되는 기생캐패시터)

△Vp=(Cdp1△Vp1+Cdp2△Vd2) / (Clc+Cst+Cgs+Cdp1+Cdp2)

즉, 도 3에서와 같이 화소전극의 수직부를 홀수 데이터 라인과 짝수 데이터 라인에 인접하게 형성하게 됨으로써 수학식 1 및 2에서 나타내는 바와 같이 픽셀전 압의 변동이 없음을 알 수 있다. 여기서, 일반적으로 도트 인버젼 방식에서는 △Vp1, △Vd2의 부호는 반대이므로, 전체 픽셀에 일정한 전압이 들어간 경우를 가정하면, △Vp1=-△Vd2의 관계를 가지게 된다. 이경우, 기존 방식의 경우에는 데이터 전압 변동에 의힌 픽셀 전압의 변동이 있었으나 본 발명에서는 홀수 및 짝수 데이터 라인과 픽셀의 Cdp가 거의 동등하게 되기 때문에, 전압 변동에 의한 픽셀 전압의 변동이 작게 된다.

그 결과, 종래에 비해 전계간섭을 최소화하고, 상하픽셀간의 인접구조를 적용하여 설계자유도 향상과 개구영역확대를 꾀할 수 있게 된다.

공통전극(118)은 공통라인(116)과 두개의 접촉홀(152,154)을 통해 각각 접속됨과 아울러 화소영역(105)을 사이에 두고 화소전극의 수직부(114A)와 대칭되는 제2 수직부(118A), 제2 수직부(118A)에서 신장되어 화소영역(105)에서 화소전극(114)의 핑거부(114C)와 나란한 제2 핑거부(118C)를 구비한다.

즉, 공통전극(118)의 제2 수직부(118A) 또한 화소전극의 수직부(114A)와 동일하게 홀수번째 데이터 라인과 인접함과 아울러 짝수번째 데이터 라인과 인접하게 위치한다. 여기서, 공통전극(118)은 화소전극(114)과 동일물질로 동시에 형성된다.

상술한 바와 같이, 본 발명에 따른 수평 전계 인가형 액정표시패널 및 그 제조방법은 화소전극 및 공통전극 각각이 데이터 라인과 나란한 수직부와, 수직부에서 신장되는 핑거부 구비한다.

여기서, 화소전극 및 공통전극 각각의 수직부의 절반 정도는 홀수번째 데이터라인과 인접하고, 나머지 절반 정도는 짝수번째 데이터 라인과 인접하게 위치한다. 그 결과, 종래에 비해 전계간섭이 최소화되고, 상하픽셀간의 인접구조를 적용하여 설계자유도 향상과 개구영역 확대를 꾀할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (5)

1. 기판 상에 서로 교차되게 형성되어 화소영역을 정의하는 게이트 라인들 및 데이터 라인들과;

   상기 게이트 라인 및 데이터 라인의 교차영역에 형성된 박막 트랜지스터와;

   상기 박막 트랜지스터와 접속되는 화소전극과;

   상기 화소전극과 수평전계를 이루는 공통전극을 구비하고,

   상기 화소전극은

   상기 데이터 라인들 중 홀수번째 데이터라인 및 짝수번째 데이터 라인과 각각 나란하게 인접하는 제1 수직부와;

   상기 제1 수직부에서 신장되는 제1 핑거부를 포함하고, 상기 화소전극은 상기 공통전극과 동일 평면상에 형성되고, 상기 공통전극은 상기 화소전극과 동일물질로 동시에 형성되고,

   상기 공통전극은

   상기 화소영역내에서 상기 화소전극의 제1 수직부와 대칭되는 형상으로 상기 홀수번째 데이터 라인 및 짝수번째 데이터 라인과 인접하게 나란한 제2 수직부와;

   상기 제2 수직부에서 신장되며 상기 화소전극의 제1 핑거부와 나란하게 마주보는 제2 핑거부를 포함하고,

   상기 공통전극과 접속되어 상기 공통전극에 기준전압을 공급하기 위한 공통라인을 구비하고,

   상기 공통라인은 상기 게이트 라인과 나란하고 상기 화소영역을 가로지르는 제1 수평부와;

   절연물질을 사이에 두고 상기 제2 수직부와 부분적으로 중첩되는 제3 수직부를 포함하는 것을 특징으로 하는 수평 전계 인가형 액정표시패널.
2. 삭제
3. 삭제
4. 제 1 항에 있어서,

   상기 공통전극은 두개의 패턴으로 분리되고,

   분리된 공통전극 패턴 각각은 상기 공통라인과 제1 및 제2 접촉홀들을 통해 접속되는 것을 특징으로 하는 수평 전계 인가형 액정표시패널.
5. 제 1 항에 있어서,

   상기 화소전극의 제1 수직부의 절반은 상기 홀수번째 데이터 라인과 인접하고, 나머지 절반은 짝수번째 데이터 라인과 인접하게 위치하는 것을 특징으로 하는 수평 전계 인가형 액정표시패널.

Images