KR100516091B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR100516091B1
KR100516091B1 KR10-2003-0025723A KR20030025723A KR100516091B1 KR 100516091 B1 KR100516091 B1 KR 100516091B1 KR 20030025723 A KR20030025723 A KR 20030025723A KR 100516091 B1 KR100516091 B1 KR 100516091B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
display
pixel
drive circuit
Prior art date
Application number
KR10-2003-0025723A
Other languages
English (en)
Other versions
KR20030084700A (ko
Inventor
미야지마야스시
요꼬야마료이찌
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20030084700A publication Critical patent/KR20030084700A/ko
Application granted granted Critical
Publication of KR100516091B1 publication Critical patent/KR100516091B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

다층화에 의해 표시 장치의 주변 구동 회로의 패턴 레이아웃의 자유도를 향상시킨다. 본 발명의 특징은 주변 구동 회로를 표시 화소로 이용되고 있는 층, 예를 들면 화소 전극(24)이나 차광층(33)과 동일한 층을 이용하여 다층 층구조로 형성하는 점이다. 예를 들면, 상기한 각종 버스 라인(120∼124)을 화소 전극(24)과 동일층으로 형성함과 함께, 주변 구동 회로에 대해서는 화소 전극(24)보다도 하층의 층, 예를 들면 게이트 전극(60), 데이터 라인(22), TFT의 능동층(14), 차광층(33) 등의 층을 이용하여 구성한 것이다. 이에 의해, 각종 버스 라인(120∼124)은 표시 영역(100)의 주변에 자유롭게 배선할 수 있게 되어, 설계의 자유도가 향상된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 특히 주변 구동 회로의 레이아웃의 자유도를 높여 표시 장치의 축소화를 도모하는 기술에 관한 것이다.
일반적인 반사형의 액티브 매트릭스형 액정 표시 장치(이하, 반사형 LCD) 등의 플랫 패널 디스플레이는, 박형화, 소형화, 경량화가 가능하고 저소비 전력이고, LCD 등은, 이미, 여러 가지 기기의 표시부로서, 휴대 정보 기기를 비롯하여, 많은 기기에 채용되어 있다. LCD 등에 있어서, 각 화소에, 스위치 소자로서 박막 트랜지스터 등을 설치한 것은, 액티브 매트릭스형이라고 칭해지며, 이 패널은, 표시 화소마다의 표시 내용의 유지가 확실하기 때문에, 고정밀한 표시나 높은 표시 품질을 실현하기 위한 표시 장치로서 이용되고 있다.
도 5는, 액티브 매트릭스형 LCD의 표시 화소에 대한 등가 회로를 도시하고 있다. 각 표시 화소는, 게이트 라인과 데이터 라인에 접속된 박막 트랜지스터(11)(TFT)를 구비하여, 게이트 라인에 출력되는 선택 신호에 따라서 TFT가 온하면, 데이터 라인으로부터 이 TFT를 통하여 표시 내용에 따른 데이터가 액정 용량(12)(Clc)에 공급된다.
여기서, TFT가 선택되어 데이터가 기입되고 나서 다음에 TFT가 다시 선택되기까지의 기간에, 기입된 표시 데이터를 확실하게 유지할 것이 필요하기 때문에, TFT에 대하여 액정 용량 Clc과 병렬로 보조 용량(13)(Csc)이 접속되어 있다.
도 6은 LCD 패널(300)의 전체의 구성을 도시하는 평면도이다. LCD 패널(300)의 중앙에는 표시 영역(100)이 배치되어 있다. 이 표시 영역(100)에는 상술한 표시 화소가 매트릭스 형상으로 배치되어 있다. 그리고, 표시 영역(100)의 주변에는, H 스캐너(101), HSW 회로(102), PSW 회로(103), V 스캐너(104) 등의 주변 구동 회로 및 입력 단자군(105)이 배치되어 있다.
H 스캐너(수평 구동 회로)(101)는 수평 주사 신호를 발생시키는 회로이다. HSW 회로(102)는, 이 수평 주사 신호에 기초하여 비디오 신호를 데이터 라인에 공급하기 위한 스위치 회로이다. PSW 회로(103)는 모든 데이터 라인에 접속되어, 동시에 온, 오프하는 스위치 회로이고, 동시 온인 경우에는 후술하는 프리차지 데이터·버스 라인(112)으로부터 프리차지 데이터(프리차지 신호)를 모든 데이터 라인에 공급한다. 또한, V 스캐너(수직 구동 회로)는 일 수평 기간 마다 하이가 되는 수직 주사 신호를, 상술의 선택 신호로서 게이트 라인에 출력하는 회로이다.
입력 단자군(105)으로부터는, HVDD (H 스캐너용 전원 전압), VSS (접지 전압), 프리차지 데이터, VVDD (V 스캐너용 전원 전압), VCOM(공통 전압) 등이 입력되어, 이들에 대응하는 HVDD 버스 라인(110), VSS 버스 라인(111), 프리차지 데이터·버스 라인(112), VVDD 버스 라인(113), COM 버스 라인(114)이 LCD 패널(300)의 주변에 배선되어 있다. 이들의 각종 버스 라인(110∼114)은 주변 구동 회로에 필요한 데이터나 전원을 공급하고 있다.
그러나, 주변 구동 회로는, TFT의 폴리실리콘층이나 알루미늄 배선층과 동일층의 배선층으로 형성되어 있기 때문에 패턴 레이아웃 상의 제약이 있었다.
특히, 각종 버스 라인(110∼114)은 시상수를 작게 할 필요 때문에, LCD 패널이 커지면 배선 폭을 보다 넓게 확보할 필요가 있기 때문에, LCD 패널(300)의 프레임 면적이 커져 버린다고 하는 문제점을 갖고 있었다.
그래서 본 발명은, 주변 구동 회로의 패턴 레이아웃 상의 제약을 없애어, LCD 패널(300)의 축소화를 도모하는 것을 목적으로 하고 있다.
본 발명은, 복수의 표시 화소로 이루어지는 표시 영역과, 상기 표시 영역의 주변에 배치되어 상기 각 표시 화소에 구동 신호를 공급하는 주변 구동 회로를 갖고, 또한 상기 각 표시 화소마다, 박막 트랜지스터와, 이 박막 트랜지스터를 통하여 화소 전압이 인가되는 화소 전극과, 상기 박막 트랜지스터의 하층에 절연층을 개재하여 형성된 차광층을 갖는 표시 장치에 있어서, 상기 주변 구동 회로를 상기 차광층과 동일한 층을 포함하는 다층 구조로 형성하는 것을 특징으로 하는 것이다.
이러한 구성에 따르면, 표시 화소의 최하층에 형성되는 차광층(예를 들면 Cr 층)을 주변 구동 회로로도 이용하여, 배선의 다층화를 실현하고 있기 때문에, 주변 구동 회로의 패턴 레이아웃의 자유도를 향상시킬 수 있다.
<발명의 실시 형태>
다음에 본 발명의 실시 형태에 대하여 도면을 참조하면서 상세히 설명한다. 또한, 표시 장치로서는, 이하 액정 표시 장치를 예로 들어 설명한다. 도 1은, 본 발명의 실시 형태에 따른 액티브 매트릭스형 액정 표시 장치의 표시 화소의 단면 구조를 도시하고 있다.
이 액정 표시 장치는, 유리 등의 투명 절연 재료가 이용된 제1 기판(10)과 제2 기판(500) 사이에 액정(200)이 개재되고 접합되어 구성되어 있다.
각 표시 화소의 등가 회로는 상술한 도 3와 마찬가지이고, 제1 기판(10) 상에는 도 1에 도시한 바와 같이 화소 전극(24)이 배치되고, 각 화소 전극(24)에 대응하여 톱 게이트형 TFT가 형성되어 있다.
TFT의 능동층(14) (예를 들면, 폴리실리콘층)에 형성된 채널 영역(14c) 상에는 게이트 절연층(66)이 형성되고, 게이트 절연층(66) 상에는 게이트 전극(60)(예를 들면, 몰리브덴층)이 형성되어 있다. 게이트 전극(60)은 층간 절연막(68)으로 덮여져 있다. 또한, 능동층(14)의 드레인(14d)은 게이트 절연층(66) 및 층간 절연막(68)에 형성된 컨택트홀 CN1을 개재하여 열 방향으로 연장되는 데이터 라인(22)에 접속되어 있다.
그리고, 능동층(14)의 소스(14s)는 게이트 절연층(66) 및 층간 절연막(68)에 형성된 컨택트홀을 통하여 전극(23)에 접속되어 있다. 전극(23)은 두꺼운 평탄화 절연막(72)(막 두께는 1.2 ㎛ 정도)에 형성된 컨택트홀 CN2을 통하여 상층의 화소 전극(24)(예를 들면, 알루미늄층으로 이루어지는 반사 전극)에 접속되어 있다.
또한, 능동층(14)의 소스(14s)는 연장되어 보조 용량 Csc이 접속되어 있다. 능동층(14)의 소스(14s)는 n형 불순물이 고농도로 도핑되어, 용량 전극으로서 이용할 수 있다. 보조 용량 Csc은, 2개의 보조 용량 C1, C2가 능동층(14)의 소스(14s)에 병렬로 접속됨으로써 구성되어 있다.
보조 용량 C1은 게이트 절연층(66)을 개재하여, 능동층(14)의 소스(14s)와 상층의 전극(31)으로 형성된다. 전극(31)은 게이트 전극(60)과 동일층이다. 또한, 보조 용량 C2은, 게이트 절연층(66)의 하층의 절연층(12)을 개재하여, 능동층(14)의 소스(14s)와 하층의 전극(32)으로 형성된다. 전극(32)은, 제1 기판(10) 측으로부터의 빛의 입사를 차단하기 위한 차광층(33)(예를 들면, 크롬층으로 이루어짐)과 동일층으로 형성되어 있다.
그리고, 상층의 전극(31) 및 하층의 전극(32)은 일정 전압으로 고정되어 있는 것으로 한다. 그러기 위해서는, 예를 들면, 도시되지 않는 컨택트홀을 통하여 상층의 전극(31) 및 하층의 전극(32)을 배선으로 접속하고, 그 배선에 일정 전압을 공급하도록 하면 된다.
이와 같이 보조 용량 Csc은 능동층(14)의 소스(14s)에 병렬 접속된 2개의 보조 용량 C1, C2로 구성되어 있기 때문에, 1개의 보조 용량을 접속하는 경우에 비교하여 단위 면적당의 보조 용량값이 커진다. 게이트 절연층(66)과 절연층(12)의 두께가 동일하다고(예를 들면, 0.1 ㎛) 하면, 단위 면적당의 보조 용량값은 통상의 2배가 된다. 이에 의해, 보조 용량의 면적을 작게 할 수 있기 때문에, 표시 화소의 개구율을 향상시킬 수 있다.
또한, 제1 기판(10)과 대향 배치되는 제2 기판(500)에는 공통 전압 VCOM이 인가되는 공통 전극(56)이나, 컬러 필터(54) 등이 배치되어 있다. 그리고, 각 화소 전극(24)과 액정(200)을 사이에 두고 대향하는 공통 전극(56) 간에 인가되는 전압에 의해 액정(200)이 배향됨으로써 액정 표시가 이루어진다.
도 2는 본 발명의 실시 형태에 따른 LCD 패널(300)의 전체 구성을 도시하는 도면이다. LCD 패널(300)의 중앙에는 표시 영역(100)이 배치되어 있다. 이 표시 영역(100)에는, 도 1을 이용하여 설명한 표시 화소가 매트릭스 형상으로 배치되어 있다. 그리고, 표시 영역(100)의 주변에는, H 스캐너(101), HSW 회로(102), PSW 회로(103), V 스캐너(104) 등의 주변 구동 회로 및 입력 단자군(105)이 배치되어 있다.
입력 단자군(105)으로부터는, HVDD(H 스캐너용 전원 전압), VSS (접지 전압), 프리차지 데이터, VVDD (V 스캐너용 전원 전압), VCOM(공통 전압) 등이 입력되고, 이들에 대응하는 HVDD 버스 라인(120), VSS 버스 라인(121), 프리차지 데이터·버스 라인(122), VVDD 버스 라인(123), COM 버스 라인(124)이 LCD 패널(300)의 주변에 배선되어 있다. 이들 각종 버스 라인(120∼124)은 주변 구동 회로에 필요한 데이터나 전원을 공급하고 있다.
본 발명의 특징은, 상기한 주변 구동 회로를 표시 화소로 이용되고 있는 층, 예를 들면 화소 전극(24)이나 차광층(33)과 동일한 층을 이용하여 다층 구조로 형성하는 점이다. 예를 들면, 상기한 각종 버스 라인(120∼124)을 화소 전극(24)과 동일층으로 형성함과 함께, 주변 구동 회로에 대해서는 화소 전극(24)보다도 하층의 층, 예를 들면 게이트 전극(60)(몰리브덴층), 데이터 라인(22) (알루미늄층), TFT의 능동층(14) 외에, 차광층(33)(크롬층)도 이용하여 구성한 것이다. 이에 의해, 주변 구동 회로를 더욱 다층 구조로 할 수 있어, LCD 패널의 프레임 면적을 작게 할 수 있다. 또한, 각종 버스 라인(120∼124)을 표시 영역(100)의 주변에 자유롭게 배선할 수 있게 되어, 설계의 자유도가 향상된다.
그리고, 예를 들면 HVDD 버스 라인(120)을 H 스캐너(101) 상에 중첩하여 배선하고, VSS 버스 라인(121)을 HSW 회로(102) 및 V 스캐너(104) 상에 중첩하여 배선하고, 프리차지 데이터·버스 라인(122)을 PSW 회로(103) 상에 중첩하여 배선하고, VVDD 버스 라인(123)을 V 스캐너(104) 상에 중첩하여 배선하는 등이 가능하게 된다. 이에 의해, LCD 패널(300)의 주변 영역의 면적(프레임 면적)을 축소하여, LCD 패널(300) 전체로서도 표시 영역(100)을 최대한으로 확보하면서 소형화하는 것이 가능하게 된다.
또한, 주변 구동 회로 중에는 용량을 회로 소자로서 포함하는 것이 있지만, 그와 같은 용량에 대하여, 상술한 표시 화소의 보조 용량 Csc과 마찬가지의 구조를 이용함으로써, 주변 구동 회로의 면적을 축소할 수 있다. 그와 같은 주변 구동 회로의 일례로서 대극 AC 구동용의 마이너스 전원 발생 회로에 대하여 도 3을 참조하면서 설명한다.
일반적으로 대극 AC 구동은 대극 전압(상기한 공통 전극(56)에 가해지는 전압)을 교류 구동시키는 것으로, 영상 신호의 진폭을 작게 하여, 구동 전압을 낮추는 것이 가능하게 되어, 저소비 전력화를 실현하고 있다. 여기서, 대극 신호를 하이(High)측에서 로우(Low)측으로 시프트했을 때, 유지된 화소 전위는, 접지 레벨을 하회하기 때문에 누설이 생기게 된다. 그래서, 이것을 방지하기 위해서, 게이트 라인의 유지 전압으로서 마이너스 전원 회로가 필요하게 된다.
마이너스 전원 회로는 도 3에 도시한 바와 같이, 상호 역상의 입력 클럭 CKB, CKB2에 기초하여 부전압 VBB를 발생시키는 회로이고, 한 쌍의 용량(211, 212)을 포함하는 차지 펌프 회로(210)로 구성되어 있다. 도면에 있어서, 트랜지스터(TFT) A 및 트랜지스터(TFT) B는 N 채널형, 트랜지스터(TFT) C 및 트랜지스터(TFT) D는 P 채널형이라고 한다. 이러한 구성에 따르면, 용량(211, 212)의 입력 노드 a, b에는 역상의 클럭이 입력되어, 이하의 동작에 의해, 부전압 VBB가 발생된다.
(1) 노드 a에 +8 V, 노드 d에 0 V가 입력되면, 노드 b는 +8 V, 노드 c는 0 V가 되고, 트랜지스터 B, C가 온 상태가 되어, 노드 b는 0 V, 노드 e는 0 V가 된다.
(2) 다음에, 노드 a에 0 V, 노드 d에 +8 V가 입력되면, 노드 b는 -8 V, 노드 c는 +8 V가 된다. 그렇게 하면, 트랜지스터 A, D가 온 상태가 되어, 노드 b에 저장되어 있는 마이너스 전하가 출력 단자의 노드 e로 흐르고, 노드 e와 노드 b는 약간 마이너스의 전압이 된다. 전하가 흐르는 것에 의해, 노드 c는, 거의 0 V가 된다.
(3) 다음에, 노드 a에 +8 V, 노드 d에 0 V가 입력되면, 노드 b는 +8 V, 노드 c는 -8 V가 된다. 그렇게 하면, 트랜지스터 B, C가 온 상태가 되고, 노드 c에 저장되어 있는 마이너스 전하가 노드 e에 흘러, 노드 e와 노드 c는 마이너스의 전압이 된다. 전하가 흐르는 것에 의해, 노드 b는, 거의 0 V가 된다.
(4) 상기한 (2), (3)의 동작을 반복함으로써, 노드 e에 마이너스 전하가 서서히 저장되어 가고, 이론적으로는 -8 V의 부전압이 된다.
여기서, 상기한 동작을 실현하기 위해서는, 용량(211, 212)은 30 pF 정도의 큰 용량값이 필요해진다. 그래서, 도 4에 도시한 바와 같이, 표시 화소에 있어서의 보조 용량 Csc과 마찬가지의 구조로 상기 용량(211, 212)을 형성하도록 하였다.
즉, 용량(211, 212)은, 보조 용량 Csc은, 2개의 용량 C3, C4가 병렬로 구성되어 있다. 용량 C3은 게이트 절연층(66)을 개재하여, 전극(213) (능동층(14)의 소스(14s)와 동일층의 n+층)과 상층의 전극(214) (전극(31)과 동일층)으로 형성된다. 또한, 용량 C2은, 게이트 절연층(66)의 하층의 절연층(12)을 개재하여, 전극(213)과 하층의 전극(215) (차광층(33)과 동일층)으로 형성되어 있다.
그리고, 상층의 전극(214) 및 하층의 전극(215)은 일정 전압으로 고정되어 있는 것으로 한다. 그 때문에, 예를 들면, 도시되지 않는 컨택트홀을 통하여 상층의 전극(214) 및 하층의 전극(215)을 배선으로 접속하고, 그 배선에 일정 전압을 공급하도록 하면 된다. 이러한 다층의 용량 구조에 따르면 단위 면적당의 용량이 증가하기 때문에, 그 만큼 패턴 면적을 축소할 수 있다.
이와 같이, 본 실시 형태에 따르면, 표시 화소 내에서 보조 용량 Csc을 구성하는 데 있어서, 전극(31) 뿐만 아니라, 차광층(33)과 동일층의 전극(32)도 용량 전극으로서 이용하고, 또한 차광층(33)과 동일한 층을 주변 구동 회로로도 이용함으로서, 주변 구동 회로를 보다 미세화할 수 있다.
특히, 차광층(33)은, 신호를 공급하는 층이 아니기 때문에, 절연층(12)이 얇게 형성되어 있다. 이 때문에, 차광층(33)과 동일한 층과 활성층(14) 사이에 절연층을 개재하여 용량을 형성함으로써 큰 용량값을 갖는 용량을 형성할 수 있다. 그 의미로, 차광층(33)은, 활성층(14)과 함께 용량을 형성하는 데 적합하다.
본 발명에 따르면, 표시 화소의 최하층에 형성되는 차광층(예를 들면 Cr 층)을 주변 구동 회로로도 이용하여, 배선의 다층화를 실현하고 있기 때문에, 주변 구동 회로의 패턴 레이아웃의 자유도를 향상시킬 수 있다.
특히, 주변 구동 회로의 용량에 대하여, 차광층을 용량 전극으로 이용함으로써 용량의 면적을 작게 할 수가 있고, 그 만큼 주변 구동 회로의 면적을 축소할 수 있다.
도 1은 본 발명의 실시 형태에 따른 액티브 매트릭스형 액정 표시 장치의 표시 화소의 평면 구조를 도시하는 도면.
도 2는 본 발명의 실시 형태에 따른 LCD 패널의 평면도.
도 3은 본 발명의 실시 형태에 따른 마이너스 전원 발생 회로의 회로도.
도 4는 본 발명의 실시 형태에 따른 마이너스 전원 발생 회로의 용량의 단면도.
도 5는 액티브 매트릭스형 LCD의 표시 화소에 대한 등가 회로도.
도 6은 종래예에 따른 LCD 패널의 평면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 제1 기판
11 : 박막 트랜지스터(TFT)
12 : 액정 용량(Clc)
13 : 보조 용량(Csc)
14 : 능동층
14c : 채널 영역
14d : 드레인 영역
14s : 소스 영역
20 : 게이트 라인
22 : 데이터 라인
24 : 화소 전극
54 : 컬러 필터
56 : 공통 전극
66 : 게이트 절연층
68 : 층간 절연막
70 : 드레인 전극
72 : 평탄화 절연층
101 : H 스캐너
102 : HSW 회로
103 : PSW 회로
104 : V 스캐너
105 : 입력 단자군
120 : HVDD 버스 라인
121 : VSS 버스 라인
122 : 프리차지 데이터·버스 라인
123 : VVDD 버스 라인
124 : COM 버스 라인
200 : 액정
210 : 차지 펌프 회로
211, 212 : 용량
500 : 제2 기판

Claims (4)

  1. 삭제
  2. 복수의 표시 화소로 이루어지는 표시 영역과, 상기 표시 영역의 주변에 배치되어 상기 각 표시 화소에 구동 신호를 공급하는 주변 구동 회로를 갖고, 또한 상기 각 표시 화소마다, 박막 트랜지스터와, 이 박막 트랜지스터를 통하여 화소 전압이 인가되는 화소 전극과, 상기 박막 트랜지스터의 하층에 절연층을 개재하여 형성된 차광층을 갖는 표시 장치에 있어서,
    상기 주변 구동 회로를 상기 차광층과 동일한 층을 포함하는 다층 구조로 형성하고,
    상기 박막 트랜지스터의 소스층의 상층에 절연층을 개재하여 대향 배치된 보조 용량용의 제1 전극과, 상기 소스층의 하층에 절연층을 개재하여 대향 배치된 상기 차광층과 동일한 층으로 이루어지는 보조 용량용의 제2 전극을 각 표시 화소마다 형성함과 함께, 상기 제1 전극과 상기 제2 전극은 대향하고, 상기 주변 구동 회로를 상기 보조 용량용의 제1 전극 및 제2 전극과 동일한 층을 포함하는 다층 구조로 형성하는 것을 특징으로 하는 표시 장치.
  3. 복수의 표시 화소로 이루어지는 표시 영역과, 상기 표시 영역의 주변에 배치되어 상기 각 표시 화소에 구동 신호를 공급하는 주변 구동 회로를 갖고, 또한 상기 각 표시 화소마다, 박막 트랜지스터와, 이 박막 트랜지스터를 통하여 화소 전압이 인가되는 화소 전극을 갖는 표시 장치에 있어서,
    상기 박막 트랜지스터의 소스층의 상층에 절연층을 개재하여 대향 배치된 보조 용량용의 제1 전극과, 상기 소스층의 하층에 절연층을 개재하여 대향 배치된 보조 용량용의 제2 전극을 각 표시 화소마다 형성함과 함께, 상기 제1 전극과 상기 제2 전극은 대향하고, 상기 주변 구동 회로를 상기 보조 용량용의 제1 전극 및 제2 전극과 동일한 층을 포함하는 다층 구조로 형성하는 것을 특징으로 하는 표시 장치.
  4. 제2항 또는 제3항에 있어서,
    상기 주변 구동 회로에서 이용되는 용량을, 상기 보조 용량용의 제1 전극 및 제2 전극을 이용하여 형성되는 것을 특징으로 하는 표시 장치.
KR10-2003-0025723A 2002-04-24 2003-04-23 표시 장치 KR100516091B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00122147 2002-04-24
JP2002122147A JP4073239B2 (ja) 2002-04-24 2002-04-24 表示装置

Publications (2)

Publication Number Publication Date
KR20030084700A KR20030084700A (ko) 2003-11-01
KR100516091B1 true KR100516091B1 (ko) 2005-09-23

Family

ID=29243617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0025723A KR100516091B1 (ko) 2002-04-24 2003-04-23 표시 장치

Country Status (5)

Country Link
US (1) US7038642B2 (ko)
JP (1) JP4073239B2 (ko)
KR (1) KR100516091B1 (ko)
CN (1) CN1215357C (ko)
TW (1) TW594157B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700650B1 (ko) * 2005-01-05 2007-03-27 삼성에스디아이 주식회사 유기 전계 발광 장치 및 그 제조 방법
KR101171187B1 (ko) * 2005-11-07 2012-08-06 삼성전자주식회사 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
JP4622917B2 (ja) * 2006-03-30 2011-02-02 エプソンイメージングデバイス株式会社 液晶パネル用アレイ基板および液晶パネル
JP4179393B2 (ja) * 2006-09-14 2008-11-12 エプソンイメージングデバイス株式会社 表示装置及びその製造方法
CN102981335A (zh) 2012-11-15 2013-03-20 京东方科技集团股份有限公司 像素单元结构、阵列基板和显示装置
CN103904086B (zh) * 2012-12-24 2017-10-27 上海天马微电子有限公司 一种薄膜晶体管阵列基板
CN104064688B (zh) * 2014-07-11 2016-09-21 深圳市华星光电技术有限公司 具有存储电容的tft基板的制作方法及该tft基板
JP2016157073A (ja) * 2015-02-26 2016-09-01 株式会社ジャパンディスプレイ 表示装置
KR102489594B1 (ko) 2016-07-29 2023-01-18 엘지디스플레이 주식회사 협 베젤을 갖는 표시장치
KR102584959B1 (ko) * 2016-08-31 2023-10-06 엘지디스플레이 주식회사 표시장치
CN110416278B (zh) 2019-08-06 2022-09-27 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW418338B (en) * 1997-03-03 2001-01-11 Toshiba Corp Display apparatus with monolithic integrated driving circuit
JP3856901B2 (ja) 1997-04-15 2006-12-13 株式会社半導体エネルギー研究所 表示装置
US6590229B1 (en) 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof

Also Published As

Publication number Publication date
JP4073239B2 (ja) 2008-04-09
TW594157B (en) 2004-06-21
JP2003315817A (ja) 2003-11-06
CN1453616A (zh) 2003-11-05
CN1215357C (zh) 2005-08-17
KR20030084700A (ko) 2003-11-01
TW200305744A (en) 2003-11-01
US7038642B2 (en) 2006-05-02
US20030202149A1 (en) 2003-10-30

Similar Documents

Publication Publication Date Title
KR101443380B1 (ko) 액정표시장치
US6897908B2 (en) Liquid crystal display panel having reduced flicker
KR100361626B1 (ko) 액티브 매트릭스형 액정표시장치
US6873378B2 (en) Liquid crystal display panel
KR101100883B1 (ko) 박막 트랜지스터 표시판
KR100531388B1 (ko) 표시 장치
KR100516091B1 (ko) 표시 장치
JP4163611B2 (ja) 液晶表示装置
JP3982992B2 (ja) アクティブマトリクス型表示装置
KR101182504B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20080001106A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100464206B1 (ko) 2-도트인버젼방식 액정표시소자
KR100476623B1 (ko) 액정표시장치
KR100914782B1 (ko) 박막트랜지스터 기판과 이를 이용한 액정표시장치
KR100469192B1 (ko) 액티브 매트릭스형 표시 장치
CN110426900B (zh) 阵列基板、显示面板及显示装置
JP3206666B2 (ja) 液晶マトリクス表示装置
US11347122B2 (en) Display apparatus
JP3270444B2 (ja) 液晶マトリクス表示装置及びその駆動方法
JP2007072415A (ja) 電気光学装置及び電子機器
JP2004294913A (ja) 液晶表示装置
JPH07114045A (ja) 液晶表示装置
JPH08146384A (ja) アクティブマトリックス型液晶表示素子
KR20070059252A (ko) 표시 기판과, 이를 구비한 액정표시패널 및 액정표시 장치
JPH07120785A (ja) アクティブマトリクス型液晶パネル

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130819

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150624

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160908

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170901

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190820

Year of fee payment: 15