JP2016157073A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2016157073A
JP2016157073A JP2015036433A JP2015036433A JP2016157073A JP 2016157073 A JP2016157073 A JP 2016157073A JP 2015036433 A JP2015036433 A JP 2015036433A JP 2015036433 A JP2015036433 A JP 2015036433A JP 2016157073 A JP2016157073 A JP 2016157073A
Authority
JP
Japan
Prior art keywords
concentration impurity
impurity region
region
display device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015036433A
Other languages
English (en)
Inventor
多田　正浩
Masahiro Tada
正浩 多田
卓 中村
Taku Nakamura
卓 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2015036433A priority Critical patent/JP2016157073A/ja
Priority to US15/049,385 priority patent/US10103178B2/en
Publication of JP2016157073A publication Critical patent/JP2016157073A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】一態様における課題は、半導体装置のリーク電流を低減し安定した駆動が可能な表示装置を提供する。
【解決手段】実施形態に係る表示装置は、絶縁基板１２の上に設けられた薄膜トランジスタＴＲを備えている。薄膜トランジスタは、チャネル領域ＳＣＣと、このチャネル領域を挟んだ両側にそれぞれ設けられた第１高濃度不純物領域ＳＣＳおよび第２高濃度不純物領域ＳＣＤと、チャネル領域と第１高濃度領域との間に位置する低濃度不純物領域ＬＤＤ２と、チャネル領域と第２高濃度領域との間に位置する低濃度不純物領域ＬＤＤ２と、を有する半導体層ＳＣと、ゲート電極ＧＥ１、ＧＥ２と、第１高濃度不純物領域を映像信号線Ｓに接続する第１電極ＳＥと、第２高濃度不純物領域を画素電極ＰＥに接続する第２電極ＤＥと、絶縁層を挟んで半導体層のチャネル領域、および第１高濃度不純物領域全体に対向し、第１高濃度不純物領域との間に容量を形成する遮光電極ＬＳと、を備える。
【選択図】図２

Description

本発明の実施形態は、半導体装置を備える表示装置に関する。
近年、半導体装置として薄膜トランジスタ（ＴＦＴ）を備えた表示装置が実用化されている。表示装置の一例として、液晶表示装置や有機エレクトロルミネッセンス表示装置等が挙げられる。一般に、薄膜トランジスタは、アモルファスシリコンやポリシリコンなどからなる半導体層を備えている。近年では、薄膜トランジスタとして、酸化インジウムガリウム亜鉛（ＩＧＺＯ）を代表例とする酸化物半導体層を備えた構成が盛んに検討されている。
例えば、液晶表示装置では、静止画表示での低消費電力化を図るため、低周波で間欠駆動を行う技術が求められている。液晶表示装置の画素のスイッチング素子として、ポリシリコンで形成された半導体層を有するＴＦＴが用いられている。このＴＦＴは、映像信号がＯＦＦ状態の時に発生するリーク電流により、液晶に印加される画素電圧が変化する。そのため、画素を低周波で間欠駆動すると、フリッカが視認されるという問題がある。
特開平１１−８４３５９号公報
この対策として、遮光電極や、液晶と並列に十分に大きい保持容量を設け、画素電圧変化を低減する方法がとられている。しかし、画素の高精細化に伴い、大きな保持容量を設けることが困難となってきている。
この発明の実施形態の課題は、半導体装置のリーク電流を低減し安定した駆動が可能な表示装置を提供することにある。
実施形態に係る表示装置は、絶縁基板と、前記絶縁基板の上に設けられた複数の薄膜トランジスタと、を備えている。少なくとも１つの薄膜トランジスタは、チャネル領域と、このチャネル領域を挟んだ両側にそれぞれ設けられた第１高濃度不純物領域および第２高濃度不純物領域と、前記チャネル領域と第１高濃度領域との間に位置する低濃度不純物領域と、前記チャネル領域と第２高濃度領域との間に位置する低濃度不純物領域と、を有する半導体層と、絶縁層を挟んで前記チャネル領域に対向するゲート電極と、前記第１高濃度不純物領域を映像信号線に接続する第１電極と、前記第２高濃度不純物領域を画素電極に接続する第２電極と、絶縁層を挟んで前記半導体層のチャネル領域、および第１高濃度不純物領域全体に対向し、前記第１高濃度不純物領域との間に容量を形成する遮光電極と、を備えている。
図１は、第１の実施形態に係る表示装置の一構成例を概略的に示す図。 図２は、図１に示した液晶表示装置に適用可能なアレイ基板の一構成例を概略的に示す平面図。 図３は、図２の線Ａ−Ａに沿ったアレイ基板の構成例を示す断面図。 図４は、表示画素の駆動タイミングを示すタイミングチャート。 図５は、第２の実施形態に係る表示装置におけるアレイ基板の構成例を示す平面図。 図６は、図５の線Ｂ−Ｂに沿ったアレイ基板の構成例を示す断面図。 図７は、第３の実施形態に係る表示装置におけるアレイ基板の構成例を示す平面図。 図８は、図７の線Ｃ−Ｃに沿ったアレイ基板の構成例を示す断面図。 図９は、第４の実施形態に係る表示装置におけるアレイ基板の構成例を示す平面図。 図１０は、図９の線Ｄ−Ｄに沿ったアレイ基板の構成例を示す断面図。
以下、図面を参照しながら、この発明の実施形態について詳細に説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更であって容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（第１の実施形態）
図１は、第１の実施形態に係る表示装置の一構成例を概略的に示す図である。ここでは、半導体装置を有する表示装置として、液晶表示装置を例に説明する。液晶表示装置１０は、例えばスマートフォン、タブレット端末、携帯電話機、ノートブックタイプＰＣ、携帯型ゲーム機、電子辞書、或いはテレビ装置などの各種の電子機器に組み込んで使用することができる。
図１に示すように、液晶表示装置１０は、画像を表示する表示部（アクティブエリア）ＡＣＴと、表示部ＡＣＴを駆動する駆動回路ＧＤ、ＳＤと、を備えている。表示部ＡＣＴは、マトリクス状に配置された複数の表示画素ＰＸを備えている。
表示部ＡＣＴには、複数のゲート線Ｇ（Ｇ１〜Ｇｎ）、複数の容量線Ｃ（Ｃ１〜Ｃｎ）、複数の映像信号線（信号線）Ｓ（Ｓ１〜Ｓｍ）などが形成されている。各ゲート線Ｇは、表示部ＡＣＴの外側に引き出され、ゲート線駆動回路ＧＤに接続されている。各信号線Ｓは、表示部ＡＣＴの外側に引き出され、信号線駆動回路ＳＤに接続されている。容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
ゲート線駆動回路ＧＤおよび信号線駆動回路ＳＤは、それぞれスイッチング素子として機能する複数の薄膜トランジスタ（ＴＦＴ）ＴＲを備え、表示部ＡＣＴの外側で絶縁基板１２上に一体的に形成されている。ゲート線駆動回路ＧＤおよび信号線駆動回路ＳＤは、コントローラ１１に接続されている。
各表示画素ＰＸは、液晶容量ＣＬＣ、薄膜トランジスタ（ＴＦＴ）ＴＲ、液晶容量ＣＬＣと並列の蓄積容量ＣＳなどで構成されている。液晶容量ＣＬＣは、薄膜トランジスタＴＲに接続された画素電極ＰＥと、コモン電位の給電部ＶＣＯＭと電気的に接続された共通電極ＣＥと、画素電極ＰＥと共通電極ＣＥとの間に介在する液晶層とを備えている。
薄膜トランジスタＴＲは、ゲート線Ｇ及び信号線Ｓに電気的に接続されている。ゲート線Ｇには、ゲート線駆動回路ＧＤから、薄膜トランジスタＴＲをオンオフ制御するための制御信号が供給される。信号線Ｓには、信号線駆動回路ＳＤから、映像信号が供給される。薄膜トランジスタＴＲは、ゲート線Ｇに供給された制御信号に基づいてオンした際に、信号線Ｓに供給された映像信号に応じた画素電位を画素電極ＰＥに書き込む。コモン電位の共通電極ＣＥと画素電位の画素電極ＰＥとの間の電位差により、液晶層に印加される電圧が制御される。
図２は、図１に示した液晶表示装置１０に適用可能なアレイ基板の一構成例を概略的に示す平面図、図３は、図２の線Ａ−Ａに沿ったアレイ基板および薄膜トランジスタの断面図である。
アレイ基板ＳＵＢ１は、ガラス基板や樹脂基板などの光透過性を有する絶縁基板１２を用いて形成されている。アレイ基板ＳＵＢ１は、絶縁基板１２の上に、各表示画素ＰＸを構成する薄膜トランジスタＴＲ及び蓄積容量、並びに、ゲート線駆動回路ＧＤおよび信号線駆動回路ＳＤを構成する複数の薄膜トランジスタＴＲを備えている。ここでは、半導体装置として機能する薄膜トランジスタＴＲに着目して詳細に説明する。
図２および図３に示す構成例では、絶縁基板１２の内面１２Ａは、第１絶縁層（アンダーコート層）１４より覆われている。第１絶縁層１４は、シリコン酸化物（ＳｉＯｘ）、シリコン酸窒化物（ＳｉＯＮｙ）などによって形成されている。
薄膜トランジスタＴＲは、第１絶縁層１４上に設けられた半導体層ＳＣ、第２絶縁層１６を挟んで半導体層ＳＣの上に設けられたゲート電極ＧＥ１、ＧＥ２、これらのゲート電極ＧＥ１、ＧＥ２を覆う第３絶縁層１８上に設けられたソース電極ＳＥおよびドレイン電極ＤＥを有し、トップゲート型のトランジスタを構成している。本実施形態では、薄膜トランジスタＴＲは、２つのゲート電極を有するダブルゲート型として構成されている。また、第１絶縁層１４内に、遮光電極ＬＳが設けられている。遮光電極ＬＳは、ゲート電極ＧＥ１、ＧＥ２と反対側で、第１絶縁層１４を挟んで半導体層ＳＣと対向している。ここで、遮光電極とは、遮光膜あるいは遮光フィルムを含む概念として用いている。
第１絶縁層１４の上に、例えば、低温ポリシリコンからなる半導体層ＳＣが形成されている。半導体層ＳＣは、細長い矩形状（直線状）にパターニングされている。半導体層ＳＣは、２つのチャネル領域（第１領域）ＳＣＣ１、ＳＣＣ２、これらのチャネル領域間に位置し、不純物としてリンがドープされた第１低濃度不純物領域（ｎ−）ＬＤＤ１、チャネル領域ＳＣＣ１、ＳＣＣ２を挟んだ両側にそれぞれ位置し、例えば、リンがドープされたソース領域（第１高濃度不純物領域ｎ＋）ＳＣＳ及びドレイン領域（第２高濃度不純物領域ｎ＋）ＳＣＤを有している。ソース領域ＳＣＳ及びドレイン領域ＳＣＤは、チャネル領域ＳＣＣ１、ＳＣＣ２よりも低抵抗化されている。半導体層ＳＣは、更に、ソース領域ＳＣＳとチャネル領域ＳＣＣ１との間、およびドレイン領域ＳＣＤとチャネル領域ＳＣＣ２との間、にそれぞれ位置する第２低濃度不純物領域（ｎ−）ＬＤＤ２を有している。これらのソース領域ＳＣＳ、第２低濃度不純物領域ＬＤＤ２、チャネル領域ＳＣＣ１、第１低濃度不純物領域ＬＤＤ１、チャネル領域ＳＣＣ２、第２低濃度不純物領域ＬＤＤ２、ドレイン領域ＳＣＤは、半導体層ＳＣの長手方向に沿って順に並んでいる。
遮光電極ＬＳは、絶縁基板１２と半導体層ＳＣとの間で、第１絶縁層１４内に設けられている。遮光電極ＬＳは、第１絶縁層１４を挟んで半導体層ＳＣと対向している。遮光電極ＬＳは、導電性遮光材料によって形成され、例えば、モリブデン、タングステン、アルミニウム、チタンなどの金属材料あるいはこれらの金属材料を含む合金などによって形成されている。
遮光電極ＬＳは、例えば、細長い矩形状にパターニングされている。遮光電極ＬＳは、半導体層ＳＣの幅よりも大きな幅およびチャネル領域ＳＣＣ１、ＳＣＣ２、およびソース領域ＳＣＳよりも広い面積を有している。この遮光電極ＬＳは、チャネル領域ＳＣＣ２、第１低濃度不純物領域ＬＤＤ１、チャネル領域ＳＣＣ１、ソース領域ＳＣＳ側の第２低濃度不純物領域ＬＤＤ２、およびソース領域ＳＣＳ全域と対向して、すなわち、重なって設けられている。遮光電極ＬＳの幅方向の両端部は、半導体層ＳＣの両側縁を越えて延出している。更に、遮光電極ＬＳの信号線Ｓ側の端部（長手方向一端部）は、半導体層ＳＣのソース領域ＳＣＳの端を越えて延出している。
なお、遮光電極ＬＳは、ドレイン領域ＳＣＤと重なることなく、ドレイン領域ＳＣＤから外れて充分に離間して配置されている。更に、遮光電極ＬＳは第１絶縁層１４により覆われ、その電位はフローティング状態となっている。
遮光電極ＬＳは、２つのチャネル領域ＳＣＣ１、ＳＣＣ２と重なって位置することにより、チャネル領域ＳＣＣ１、ＳＣＣ２を遮光している。また、遮光電極ＬＳは、第１絶縁層１４を挟んでソース領域ＳＣＳと対向することにより、ソース領域ＳＣＳとの間に保持容量を形成している。後述するように、ソース領域ＳＣＳは、ソース電極を介して信号線Ｓに電気的に接続される。これにより、ソース領域ＳＣＳの電位および遮光電極ＬＳの電位は、信号線電位に応じて変化する。なお、半導体層ＳＣのドレイン領域ＳＣＤは遮光電極ＬＳから離間しているため、信号線Ｓの電位を変化させても、画素電圧には影響しない。
半導体層ＳＣ上に第２絶縁層（ゲート絶縁層）１６が形成され、半導体層ＳＣを覆っている。薄膜トランジスタＴＲを構成するゲート電極ＧＥ１、ＧＥ２が第２絶縁層１６上に設けられ、半導体層ＳＣのチャネル領域ＳＣＣ１、ＳＣＣ２とそれぞれ対向している。つまり、チャネル領域ＳＣＣ１とゲート電極ＧＥ１とは、第２絶縁層１６を介して対向し、チャネル領域ＳＣＣ２とゲート電極ＧＥ２とは、第２絶縁層１６を介して対向している。
ゲート電極ＧＥ１、ＧＥ２は、配線材料によって形成され、例えば、モリブデン、タングステン、アルミニウム、チタンなどの金属材料あるいはこれらの金属材料を含む合金などによって形成されている。ゲート電極ＧＥ１、ＧＥ２は、例えばゲート電極と同一層に設けられたゲート線Ｇと電気的に接続され、あるいは、ゲート線Ｇと一体に形成されている。
ゲート電極ＧＥ１、ＧＥ２および第２絶縁層１６は、第３絶縁層１８によって覆われている。第３絶縁層１８を形成する材料としては、シリコン酸化物（ＳｉＯｘ）、シリコン酸窒化物（ＳｉＯＮｙ）等が利用可能である。
薄膜トランジスタＴＲを構成するソース電極ＳＥ及びドレイン電極ＤＥ、並びに、信号線Ｓは、第３絶縁層１８の上に形成されている。ソース電極ＳＥは、第３絶縁層１８を貫通するコンタクトホールＣＨ１を介して半導体層ＳＣのソース領域ＳＣＳにコンタクトしている。ソース電極ＳＥは、信号線Ｓに接続され、あるいは、信号線Ｓと一体に形成されている。ドレイン電極ＤＥは、第３絶縁層１８を貫通するコンタクトホールＣＨ２を介して半導体層ＳＣのドレイン領域ＳＣＤにコンタクトしている。これらのソース電極ＳＥ及びドレイン電極ＤＥは、同一の配線材料によって形成されている。
信号線Ｓ、ソース電極ＳＥ、およびドレイン電極ＤＥは、第４絶縁層２０によって覆われている。第４絶縁層２０を形成する材料としては、シリコン酸化物（ＳｉＯｘ）、シリコン酸窒化物（ＳｉＯＮｙ）等が利用可能である。第４絶縁層２０上に画素電極ＰＥが設けられている。画素電極ＰＥの一部は、第４絶縁層２０を貫通するコンタクトホールＣＨ３を介してドレイン電極ＤＥに導通している。
上記アレイ基板ＳＵＢ１を有する液晶表示装置１０によれば、信号線駆動回路ＳＤおよびゲート線駆動回路ＧＤは、６０Ｈｚ程度の低周波数で表示画素ＰＸを間欠駆動し、また、保持期間中に、信号線Ｓの電圧を高い電圧、例えば、白階調相当の電圧に変更する。
図４は、表示画素の駆動のタイミングチャートを示している。この図４（ａ）に示すように、ゲート線駆動回路ＧＤは、書込み期間に、行ごとに、ゲート線Ｇの電圧をハイ（ＶＧＨ）とし表示画素ＰＸの薄膜トランジスタＴＲをオン状態とする。その後、ゲート線駆動回路ＧＤは、ゲート線Ｇの電圧をロウ（ＶＧＬ）とし、表示画素ＰＸの薄膜トランジスタＴＲをオフ状態にする。
図４（ｂ）に示すように、信号線駆動回路ＳＤは、書込み期間に、列ごとに、所定の映像信号電圧Ｖｓｉｇを信号線Ｓに出力し、各表示画素ＰＸに信号電位を書き込む。信号電圧Ｖｓｉｇが書き込まれると、液晶が応答して所定の輝度に達する。保持期間（１）は、別の行に属する表示画素ＰＸへの信号電圧書き込みを行っている期間である。これに続く保持期間（２）において、信号線駆動回路ＳＤは、信号線Ｓの電位を変化させ、ここでは、白階調に相当する電圧に高くする。通常、保持期間（１）、（２）では、液晶容量ＣＬＣや薄膜トランジスタＴＲを経由するリーク電流のために保持している電圧が徐々に低下するが、本実施形態では、信号線駆動回路ＳＤから信号線Ｓに電圧を供給することにより、保持電圧の低下を抑制し、白階調に相当する高い電圧に変化させている。
保持期間（１）、（２）において、ゲート線駆動回路ＳＧによるゲート線Ｇの駆動電圧Ｖｇは、ロウ（ＶＧＬ）であるため、薄膜トランジスタＴＲはオフ状態にあり、信号線Ｓの電位が表示画素ＰＸに書き込まれることはない。
以上のように構成された液晶表示装置１０および半導体装置によれば、半導体層ＳＣに対向する遮光電極ＬＳを設け、信号線側の高濃度不純物領域（ソース領域）と重なるように形成することにより、絶縁層を挟んで高濃度不純物領域と遮光電極Ｌカップリングにカップリング容量が形成される。薄膜トランジスタＴＲがオフの状態で、信号線Ｓの電位を変化させると、これに応じて、遮光電極ＬＳの電位も変化する。そのため、信号線電位を制御することで、例えば、信号線Ｓの電圧を上げることにより、電解が緩和され、薄膜トランジスタＴＲのリーク電流を抑制することができる。また、遮光電極ＬＳは、半導体層のドレイン領域とは対向していないため、信号線電位を変化させても、画素電極の電圧には影響しない。これにより、液晶表示装置１０を低周波で間欠駆動した場合でも、フリッカが発生せず良好な表示特性が得られる。
また、薄膜トランジスタＴＲを備えたアレイ基板ＳＵＢ１の背面にバックライトユニットを配置した液晶表示装置においても、半導体層ＳＣのチャネル領域ＳＣＣ１、ＳＣＣ２へのバックライト光などの光の照射を遮光電極ＬＳにより遮光することができる。これにより、光照射による薄膜トランジスタＴＲのオフ電流の増加、トランジスタ特性の悪化を抑制することができる。
以上のことから、本実施形態によれば、半導体装置のリーク電流を低減し安定した駆動が可能な半導体装置およびこれを備える表示装置を提供することができる。
次に、他の実施形態に係る表示装置の薄膜トランジスタについて説明する。なお、以下に説明する他の実施形態において、前述した第１の実施形態と同一の部分には、同一の参照符号を付してその詳細な説明を省略し、第１の実施形態と異なる部分を中心に詳しく説明する。
（第２の実施形態）
図５は、第２の実施形態に係る表示装置におけるアレイ基板の構成例を示す平面図、図６は、図５の線Ｂ−Ｂに沿ったアレイ基板の構成例を示す断面図である。
第２の実施形態によれば、薄膜トランジスタＴＲの半導体層ＳＣは、直線状ではなく、ほぼＵ字形状に屈曲している。同様に、遮光電極ＬＳは、直線状ではなく、ほぼＬ字形状に屈曲している。
ゲート線Ｇは、直線状に形成され、２箇所で、半導体層ＳＣと重なり、これらの重なり部分はゲート電極ＧＥ１、ＧＥ２を構成している。ゲート電極ＧＥ１、ＧＥ２は、それぞれゲート絶縁層１６を挟んで、半導体層ＳＣのチャネル領域ＳＣＣ１、ＳＣＣ２に対向している。
遮光電極ＬＳは、絶縁基板１２と半導体層ＳＣとの間で、第１絶縁層１４内に設けられ、第１絶縁層１４を挟んで半導体層ＳＣと対向している。Ｌ字形状にパターニングされた遮光電極ＬＳは、半導体層ＳＣの幅よりも大きな幅およびチャネル領域ＳＣＣ１、ＳＣＣ２、およびソース領域ＳＣＳよりも広い面積を有している。この遮光電極ＬＳの一部は、ゲート線Ｇに沿って直線状に延び、チャネル領域ＳＣＣ２、第１低濃度不純物領域ＬＤＤ１、チャネル領域ＳＣＣ１と対向している。遮光電極ＬＳの他の部分は、信号線Ｓに沿って延び、ソース領域ＳＣＳ側の第２低濃度不純物領域ＬＤＤ２、およびソース領域ＳＣＳ全域と対向して、すなわち、重なって設けられている。遮光電極ＬＳの幅方向の両端部は、半導体層ＳＣの両側縁を越えて延出している。更に、遮光電極ＬＳの信号線Ｓ側の端部（長手方向一端部）は、半導体層ＳＣのソース領域ＳＣＳの端を越えて延出している。
なお、遮光電極ＬＳは、ドレイン領域ＳＣＤと重なることなく、ドレイン領域ＳＣＤから充分に離間している。
遮光電極ＬＳは、２つのチャネル領域ＳＣＣ１、ＳＣＣ２と重なって位置することにより、チャネル領域ＳＣＣ１、ＳＣＣ２を遮光している。また、遮光電極ＬＳは、第１絶縁層１４を挟んでソース領域ＳＣＳと対向することにより、ソース領域ＳＣＳとの間に保持容量を形成している。
第２の実施形態において、アレイ基板および表示装置の他の構成は、前述した第1の実施形態と同一である。第２の実施形態によれば、半導体装置のリーク電流を低減し安定した駆動が可能な半導体装置およびこれを備える表示装置が得られる。また、半導体層ＳＣを屈曲した形状とすることにより、薄膜トランジスタＴＲの占有面積が減少するため、表示装置の高精細化に有利となる。
（第３の実施形態）
図７は、第３の実施形態に係る表示装置におけるアレイ基板の構成例を示す平面図、図８は、図７の線Ｃ−Ｃに沿ったアレイ基板の構成例を示す断面図である。
第３の実施形態によれば、半導体層ＳＣは細長い直線状に形成され、薄膜トランジスタＴＲの遮光電極ＬＳは、複数、例えば、第１遮光電極ＬＳ１および第２遮光電極ＬＳ２の２つに分割されている。第１遮光電極ＬＳ１は、ほぼＵ字形状に屈曲し、一方のチャネル領域ＳＣＣ２および信号線Ｓ側の高濃度不純物領域（ソース領域）ＳＣＳと対向して設けられている。本実施形態において、第１遮光電極ＬＳ１は、２つのチャネル領域の内、ドレイン領域ＳＣＤ側のチャネル領域ＳＣＣ２と対向している。第１遮光電極ＬＳ１は、チャネル領域ＳＣＣ２およびソース領域ＳＣＳよりも大きな面積を有している。そして、第１遮光電極ＬＳ１は、絶縁層１４を挟んでソース領域ＳＣＳと重なることにより、カップリング容量を形成している。
第２遮光電極ＬＳ２は、ほぼＵ字形状に屈曲し、他方のチャネル領域ＳＣＣ１および画素電極側の高濃度不純物領域（ドレイン領域）ＳＣＤと対向して設けられている。本実施形態において、第２遮光電極ＬＳ２は、２つのチャネル領域の内、ソース領域ＳＣＳ側のチャネル領域ＳＣＣ１と対向している。第２遮光電極ＬＳ２は、チャネル領域ＳＣＣ１およびドレイン領域ＳＣＤよりも大きな面積を有している。そして、第２遮光電極ＬＳ２は、絶縁層１４を挟んでドレイン領域ＳＣＤと重なることにより、カップリング容量を形成している。
第３の実施形態において、アレイ基板および表示装置の他の構成は、前述した第1の実施形態と同一である。第３の実施形態によれば、薄膜トランジスタＴＲがオフの状態で、信号線Ｓの電位を変化させると、これに応じて、第１遮光電極ＬＳ１の電位も変化する。そのため、信号線電位を制御することで、例えば、信号線Ｓの電圧を上げることにより、電解が緩和され、薄膜トランジスタＴＲのリーク電流を抑制することができる。また、第１遮光電極ＬＳ１は、半導体層のドレイン領域ＳＣＤとは対向していないため、信号線電位を変化させても、画素電極の電圧には影響しない。
信号線Ｓ電位が画素電位よりも高い場合、第２遮光電極ＬＳ２により、半導体層ＳＣの電位が下がるため、リーク電流が低減する。信号線Ｓ電位が画素電位よりも低い場合、第１遮光電極ＬＳ１により、半導体層ＳＣの電位が下がるため、リーク電流が低減する。
以上のことから、第３の実施形態においても、リーク電流を低減し、フリッカの低減および安定した駆動が可能な半導体装置およびこれを備える表示装置を提供することができる。
（第４の実施形態）
図９は、第４の実施形態に係る表示装置におけるアレイ基板の構成例を示す平面図、図１０は、図９の線Ｄ−Ｄに沿ったアレイ基板の構成例を示す断面図である。
第４の実施形態によれば、薄膜トランジスタＴＲの半導体層ＳＣは、直線状ではなく、ほぼＵ字形状に屈曲している。また、薄膜トランジスタＴＲの遮光電極ＬＳは、複数、例えば、第１遮光電極ＬＳ１および第２遮光電極ＬＳ２の２つに分割されている。
ゲート線Ｇは、直線状に形成され、２箇所で、半導体層ＳＣと重なり、これらの重なり部分はゲート電極ＧＥ１、ＧＥ２を構成している。ゲート電極ＧＥ１、ＧＥ２は、それぞれゲート絶縁層１６を挟んで、半導体層ＳＣのチャネル領域ＳＣＣ１、ＳＣＣ２に対向している。
第１遮光電極ＬＳ１は、ほぼＬ字形状に屈曲し、一方のチャネル領域ＳＣＣ２、低濃度不純物領域ＬＤＤ２、および信号線Ｓ側の高濃度不純物領域（ソース領域）ＳＣＳと対向して設けられている。第１遮光電極ＬＳ１は、チャネル領域ＳＣＣ２およびソース領域ＳＣＳよりも大きな面積を有している。そして、第１遮光電極ＬＳ１は、絶縁層１４を挟んでソース領域ＳＣＳと重なることにより、カップリング容量を形成している。
第２遮光電極ＬＳ２は、ほぼＵ字形状に屈曲し、他方のチャネル領域ＳＣＣ１および画素電極側の高濃度不純物領域（ドレイン領域）ＳＣＤと対向して設けられている。第２遮光電極ＬＳ２は、チャネル領域ＳＣＣ１およびドレイン領域ＳＣＤよりも大きな面積を有している。そして、第２遮光電極ＬＳ２は、絶縁層１４を挟んでドレイン領域ＳＣＤと重なることにより、カップリング容量を形成している。
第４の実施形態において、アレイ基板および表示装置の他の構成は、前述した第1の実施形態と同一である。第４の実施形態によれば、薄膜トランジスタＴＲがオフの状態で、信号線Ｓの電位を変化させると、これに応じて、第１遮光電極ＬＳ１の電位も変化する。そのため、信号線電位を制御することで、例えば、信号線Ｓの電圧を上げることにより、電解が緩和され、薄膜トランジスタＴＲのリーク電流を抑制することができる。また、第１遮光電極ＬＳ１は、半導体層のドレイン領域ＳＣＤとは対向していないため、信号線電位を変化させても、画素電極の電圧には影響しない。
信号線Ｓ電位が画素電位よりも高い場合、第２遮光電極ＬＳ２により、半導体層ＳＣの電位が下がるため、リーク電流が低減する。信号線Ｓ電位が画素電位よりも低い場合、第１遮光電極ＬＳ１により、半導体層ＳＣの電位が下がるため、リーク電流が低減する。
以上のことから、第３の実施形態においても、リーク電流を低減し、フリッカの低減および安定した駆動が可能な半導体装置およびこれを備える表示装置を提供することができる。半導体層ＳＣおよび遮光電極ＬＳを屈曲した形状とすることにより、薄膜トランジスタＴＲの占有面積が減少するため、表示装置の高精細化に有利となる。
上記実施形態においては、薄膜トランジスタを含む表示装置の開示例として液晶表示装置を示したが、その他の適用例として、有機ＥＬ表示装置、その他の自発光型表示装置、或いは電気泳動素子等を有する電子ペーパー型表示装置等、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型の表示装置から大型の表示装置まで、特に限定することなく上記実施形態と同様の構成或いは製造工程を適用可能であることは言うまでもない。上述した実施形態において、薄膜トランジスタは、ダブルゲート型の薄膜トランジスタとしたが、これに限らず、シングルゲート型の半導体装置を用いることもできる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
実施形態として上述した各構成を基にして、当業者が適宜設計変更して実施し得る全ての構成も、本発明の要旨を包含する限り、本発明の範囲に属する。また、上述した実施形態によりもたらされる他の作用効果について本明細書の記載から明らかなもの、又は当業者において適宜想到し得るものついては、当然に本発明によりもたらされるものと解される。
１０…表示装置、１２…絶縁基板、１４…第１絶縁層、１６…第２絶縁層、
１８…第３絶縁層、ＳＵＢ１…アレイ基板、ＴＲ…薄膜トランジスタ、
ＧＥ…ゲート電極、ＳＣ…半導体層、ＳＥ…ソース電極、ＤＥ…ドレイン電極、
ＳＣＣ１、ＳＣＣ２…チャネル領域、ＳＣＳ…ソース領域（高濃度不純物領域）、
ＳＣＤ…ドレイン領域（高濃度不純物領域）、ＬＳ…遮光電極、
ＬＳ１…第１遮光電極、ＬＳ２…第２遮光電極、ＬＤＤ１…第１低濃度不純物領域、
ＬＤＤ２…第２低濃度不純物領域

Claims (8)

  1. 絶縁基板と、前記絶縁基板の上に設けられた複数の薄膜トランジスタと、を備え、
    少なくとも１つの薄膜トランジスタは、
    チャネル領域と、このチャネル領域を挟んだ両側にそれぞれ設けられた第１高濃度不純物領域および第２高濃度不純物領域と、前記チャネル領域と第１高濃度領域との間に位置する低濃度不純物領域と、前記チャネル領域と第２高濃度領域との間に位置する低濃度不純物領域と、を有する半導体層と、
    絶縁層を挟んで前記チャネル領域に対向するゲート電極と、
    前記第１高濃度不純物領域を映像信号線に接続する第１電極と、
    前記第２高濃度不純物領域を画素電極に接続する第２電極と、
    絶縁層を挟んで前記半導体層のチャネル領域、および第１高濃度不純物領域全体に対向し、前記第１高濃度不純物領域との間に容量を形成する遮光電極と、を備えている
    表示装置。
  2. 前記遮光電極は、前記第２高濃度不純物領域から外れて配置されている請求項１に記載の表示装置。
  3. 前記半導体層は、低濃度不純物領域と、この低濃度不純物領域の両側に位置する２つのチャネル領域と、を有し、前記薄膜トランジスタは、絶縁層を挟んで前記２つのチャネル領域にそれぞれ対向する２つのゲート電極を備えている請求項１又は２に記載の表示装置。
  4. 前記遮光電極は、分離して設けられた第１遮光電極および第２遮光電極を含み、前記第１遮光電極は、前記半導体層の前記第１高濃度不純物領域および一方のチャネル領域と対向して配置され、前記第２遮光電極は、前記第２高濃度不純物領域および他方のチャネル領域と対向して配置されている請求項３に記載の表示装置。
  5. 前記第１遮光電極は、２つのチャネル領域の内、前記第２高濃度不純物領域側に位置するチャネル領域に対向して設けられ、前記第２遮光電極は、前記第１高濃度不純物領域側に位置するチャネル領域に対向して設けられている請求項４に記載の表示装置。
  6. 前記半導体層は、直線状に形成され、長手方向の両端部に前記第１高濃度不純物領域および第２高濃度不純物領域が形成されて、前記遮光電極は、直線状に形成され、前記第１高濃度不純物領域側の半導体層の一端を越えて延在している請求項１ないし５のいずれか１項に記載の表示装置。
  7. 前記半導体層は、ほぼＵ字状に屈曲し、両端部に前記第１高濃度不純物領域および第２高濃度不純物領域が形成されている請求項１ないし５のいずれか１項に記載の表示装置。
  8. 前記半導体層は、ポリシリコンで形成されている請求項１ないし７のいずれか１項に記載の表示装置。
JP2015036433A 2015-02-26 2015-02-26 表示装置 Pending JP2016157073A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015036433A JP2016157073A (ja) 2015-02-26 2015-02-26 表示装置
US15/049,385 US10103178B2 (en) 2015-02-26 2016-02-22 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015036433A JP2016157073A (ja) 2015-02-26 2015-02-26 表示装置

Publications (1)

Publication Number Publication Date
JP2016157073A true JP2016157073A (ja) 2016-09-01

Family

ID=56799655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015036433A Pending JP2016157073A (ja) 2015-02-26 2015-02-26 表示装置

Country Status (2)

Country Link
US (1) US10103178B2 (ja)
JP (1) JP2016157073A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019087601A (ja) * 2017-11-06 2019-06-06 シャープ株式会社 トランジスタおよびシフトレジスタ
CN111463252A (zh) * 2020-04-20 2020-07-28 合肥鑫晟光电科技有限公司 一种显示面板及其制备方法、显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768400B (zh) * 2016-08-19 2024-05-14 京东方科技集团股份有限公司 一种照明面板及照明装置
JP2019032456A (ja) * 2017-08-09 2019-02-28 株式会社ジャパンディスプレイ 押圧センサを備える表示装置
JP2020076951A (ja) * 2018-09-19 2020-05-21 シャープ株式会社 表示装置
KR102550520B1 (ko) * 2018-10-08 2023-07-04 삼성디스플레이 주식회사 표시 장치
US12035603B2 (en) 2020-02-13 2024-07-09 Boe Technology Group Co., Ltd. Display panel and display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3750303B2 (ja) 1997-09-11 2006-03-01 ソニー株式会社 液晶表示装置
JP2002299632A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
JP4073239B2 (ja) * 2002-04-24 2008-04-09 三洋電機株式会社 表示装置
TWI495941B (zh) * 2012-07-13 2015-08-11 Innocom Tech Shenzhen Co Ltd 顯示器
JP6350984B2 (ja) * 2014-04-24 2018-07-04 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜トランジスタ及び表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019087601A (ja) * 2017-11-06 2019-06-06 シャープ株式会社 トランジスタおよびシフトレジスタ
CN111463252A (zh) * 2020-04-20 2020-07-28 合肥鑫晟光电科技有限公司 一种显示面板及其制备方法、显示装置
CN111463252B (zh) * 2020-04-20 2022-12-30 合肥鑫晟光电科技有限公司 一种显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
US10103178B2 (en) 2018-10-16
US20160254276A1 (en) 2016-09-01

Similar Documents

Publication Publication Date Title
CN107004682B (zh) 显示器背板以及包括该显示器背板的显示器
CN107078135B (zh) 半导体装置、tft背板、显示器及其制造方法
US10068530B2 (en) Organic light-emitting diode display and method of driving the same
KR102676492B1 (ko) 박막 트랜지스터 및 이를 이용한 표시패널
JP2016157073A (ja) 表示装置
EP3806082A1 (en) Display panel and display device
US9881986B2 (en) Thin film transistor substrate and display using the same
US20170092178A1 (en) Display device and method of driving the same
US8704966B2 (en) Pixel array, active device array substrate and flat display panel
US20160043113A1 (en) Thin film transistor substrate and display using the same
US20150243688A1 (en) Thin film transistor substrate and display using the same
KR102503812B1 (ko) 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
JP2015225104A (ja) 表示装置
JP6518466B2 (ja) 薄膜トランジスタ
JP6031652B2 (ja) 表示装置及び電子機器
US10943551B2 (en) Display substrate controlling voltage applied from common electrode voltage input line to common electrode, display device and method for driving the same
JP2017211484A (ja) 表示装置
KR20230025508A (ko) 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
KR102479304B1 (ko) 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
KR102501162B1 (ko) 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
JP2015170642A (ja) 表示装置
US20170229058A1 (en) Display device
US9673334B2 (en) Low temperature poly silicon thin film transistors (LTPS TFTs) and TFT substrates
JP2006091288A (ja) 液晶表示パネル
US20110216103A1 (en) Liquid crystal display device