JP3750303B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3750303B2 JP3750303B2 JP24628397A JP24628397A JP3750303B2 JP 3750303 B2 JP3750303 B2 JP 3750303B2 JP 24628397 A JP24628397 A JP 24628397A JP 24628397 A JP24628397 A JP 24628397A JP 3750303 B2 JP3750303 B2 JP 3750303B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- light
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に関し、詳しくは遮光層を設けた液晶表示装置に関する。
【０００２】
【従来の技術】
トップゲート構造またはプレーナ構造の多結晶シリコン−薄膜トランジスタ〔以下多結晶Ｓｉ−ＴＦＴ（Thin Film Toransistor ）という〕を画素電極のスイッチング素子に用いた液晶表示装置では、上記多結晶Ｓｉ−ＴＦＴが形成されている駆動基板上の最下層にこの多結晶Ｓｉ−ＴＦＴの活性層が形成されているため、駆動基板側からの入射される光は多結晶Ｓｉ−ＴＦＴの活性層に直接入射する。
【０００３】
通常、対向基板側からの光は、対向基板または駆動基板の多結晶Ｓｉ−ＴＦＴより上層（該多結晶Ｓｉ−ＴＦＴよりも対向基板側）に形成されている画素開口以外を遮光するためのブラックマトリックスで多結晶Ｓｉ−ＴＦＴへの入射光も同時に遮光されている。しかも、通常、液晶パネルへの光源からの光は対向基板側から入射されるので、駆動基板側からの光というのは、パネルを通過した光の戻り光等の、いわゆる迷光である。
【０００４】
【発明が解決しようとする課題】
多結晶シリコンは非晶質シリコンほど光感度はない。しかしながら、近年の液晶表示装置ではプロジェクタのように大光量下での使用が増加し、多結晶Ｓｉ−ＴＦＴでも光リーク電流が無視できなくなってきている。
【０００５】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた液晶表示装置である。
すなわち、液晶表示装置に搭載されている画素電極をスイッチングするもので駆動基板上に絶縁膜を介して形成されたトップゲート型またはプレーナ型の薄膜トランジスタからなる画素トランジスタの下層側かつ前記駆動基板と前記絶縁膜との間に高抵抗多結晶シリコンからなる遮光層が設けられているものであり、この遮光層によって、少なくとも画素トランジスタのソース・ドレイン端部が遮光されている。
【０００６】
上記液晶表示装置では、この液晶表示装置に搭載されている画素電極をスイッチングするもので駆動基板上に形成されたトップゲート型またはプレーナ型の薄膜トランジスタからなる画素トランジスタの下層側に遮光層が設けられていることから、パネルを通過した光の戻り光等の駆動基板側から画素トランジスタに入射する、いわゆる迷光は遮光層によって遮蔽されるので画素トランジスタに入射しなくなる。そのため、画素トランジスタにおいては、光リーク電流の発生が抑制される。この光リーク電流の抑制作用は、少なくとも画素トランジスタのソース・ドレイン端部が遮光されていれば現れる。
【０００７】
【発明の実施の形態】
本発明の実施形態の第１例を、図１の液晶表示装置の要部説明図によって、以下に説明する。図１の（１）はレイアウト図を示し、（２）は（１）中におけるＴＦＴのチャネル長方向の拡大断面図を示す。
【０００８】
図１の（１），（２）に示すように、駆動基板１１上に絶縁膜１２を介して画素トランジスタとなるトップゲート型の薄膜トランジスタ（以下、ＴＦＴという）２１が形成されている。上記駆動基板１１は、透明な基板である例えば石英ガラス基板からなり、上記絶縁膜１２は、例えばＡＰ−ＣＶＤにより成膜されたノンドープトシリケートガラス（ＮＳＧ）からなり例えば４００ｎｍの厚さに形成されている。また上記ＴＦＴ２１は、上記絶縁膜１２上に形成されたＴＦＴ２１の活性層となるもので、例えば多結晶シリコン層からなる半導体薄膜２２と、この半導体薄膜２２上にゲート絶縁膜２３を介して形成したゲート電極２４とからなり、このゲート電極２４の下部の上記半導体薄膜２２にはチャネル部２５が設けられ、そのチャネル部２５の両側にはソース・ドレイン２６，２７が形成されている。上記半導体薄膜２２は、例えばＬＰ−ＣＶＤにより成膜されている。
【０００９】
そして上記ＴＦＴ２１のソース・ドレイン２６，２７端部よりこのＴＦＴ２１のチャネル長方向に例えば±１．０μｍの領域を遮光する遮光層３１が、上記駆動基板１１と上記絶縁膜１２との間に設けられている。この遮光層３１は、高い抵抗値を有する膜で形成されることが望ましく、例えばＬＰ−ＣＶＤにより成膜されたノンドープの多結晶シリコンからなり、例えば７５ｎｍの膜厚を有している。そして少なくとも遮光されるべきＴＦＴ２１のソース・ドレイン２６，２７の端部とは、ゲート電極２４の端部下よりＴＦＴ２１のチャネル長方向に±１．０μｍ、少なくとも±０．５μｍの領域である。
【００１０】
上記駆動基板１１上には上記ＴＦＴ２１を覆う層間絶縁膜１３が形成されていて、この層間絶縁膜１３には上記ＴＦＴ２１のソース・ドレイン（ソース）２６に接続されている引き出し電極４１およびソース・ドレイン（ドレイン）２７に接続されている引き出し電極４２が形成されている。
【００１１】
また、上記駆動基板１１は行列配置した画素部６１を有している。各画素部６１に対応して上記ＴＦＴ２１が形成されている。さらに、図示はしないが、上記画素部６１上には層間絶縁膜を介して上記引き出し電極４２に接続する画素電極が形成され、さらに液晶を介して、対向電極が形成された対向基板が設けられている。
【００１２】
さらに、上記各画素部６１の各行に対応してＴＦＴ２１の行を走査する走査配線（ゲート線）４３、および各画素部６１の各列に対応してＴＦＴ２１の列に所定の画像信号を供給する信号配線４４が配設されている。上記走査配線４３は上記ゲート電極２５に連続して形成されている。上記信号配線４４は上記引き出し電極４１に連続して形成されている。そして、例えば上記引き出し電極４１，４２および上記信号配線４４は同一層で形成されている。
【００１３】
上記半導体薄膜２２には、上記ＴＦＴ２１の他に補助容量５１が形成されている。この補助容量５１は、半導体薄膜２２を一方の電極とし、補助配線５２を他方の電極として、両電極間に例えば上記ゲート絶縁膜２３と同一層からなる誘電体膜（図示省略）を介在させて容量を形成している。上記補助配線５２は、例えば、上記走査配線４３とほぼ平行にこの走査配線４３と同じ層で形成されている。
【００１４】
上記の如くに、液晶表示装置１は構成されている。
【００１５】
上記液晶表示装置１では、この液晶表示装置１に搭載されている画素電極をスイッチングするもので駆動基板１１上に形成されたＴＦＴ２１からなる画素トランジスタの下層側（駆動基板１１側）に遮光層３１が設けられていることから、パネルを通過した光の戻り光等の駆動基板１１側からＴＦＴ２１に入射する、いわゆる迷光は遮光層３１によって遮蔽されるのでＴＦＴ２１、特にソース・ドレイン２６，２６の端部に入射しなくなる。そのため、ＴＦＴ２１においては、光リーク電流の発生が抑制される。また遮光層３１は、ＴＦＴ２１よりも下層側に絶縁膜１２を介して形成されていることから、多結晶シリコン層２２との間に寄生容量が生じ難くなる。
【００１６】
上記ＴＦＴ２１はトップゲート型で説明したが、プレーナ型のＴＦＴであっても同様に遮光層３１を設けることが有効である。また上記遮光されているソース・ドレイン２６，２７の端部にＬＤＤ（Lightly Doped Drain ）が形成されていてもよい。
【００１７】
次に本発明の実施形態の第２例を、図２の液晶表示装置の要部レイアウト図によって、以下に説明する。また図２では、前記図１によって説明した構成部品と同様のものには同一符号を付与する。
【００１８】
図２に示すように、液晶表示装置２は、前記図１によって説明した液晶表示装置１の遮光層３１の形成位置を、ＴＦＴ２１のソース・ドレイン２６，２７の端部に加え、チャネル部２５に延長したものである。この図２では、遮光層３１を高抵抗の材料からなる例えばノンドープの多結晶シリコンで形成しているため、ＴＦＴ２１のチャネル部２５の下部全体に至るように、ソース・ドレイン２６，２７の各端部に設けた遮光層３１を一体化して設けた場合を示している。なお、液晶表示装置２の遮光層３１以外の他の構成部品およびそれらの形成位置は、前記液晶表示装置１と同様である。
【００１９】
上記液晶表示装置２では、前記液晶表示装置１と同様の作用効果が得られるとともに、遮光層３１が、ＴＦＴ２１のソース・ドレイン２６，２７端部に加えチャネル部２５の下層側にも設けられていることから、さらに光リーク電流の発生が抑制される。
【００２０】
次に本発明の実施形態の第３例を、図３の液晶表示装置の要部レイアウト図によって、以下に説明する。また図３では、前記図１によって説明した構成部品と同様のものには同一符号を付与する。
【００２１】
図３に示すように、液晶表示装置３は、前記図１によって説明した液晶表示装置１の遮光層３１の形成位置を、ＴＦＴ２１のソース・ドレイン２６，２７の端部およびチャネル部２５に加えて、各画素ごとの走査配線４３の下層側に延長したものである。なお、液晶表示装置３の遮光層３１以外の他の構成部品およびそれらの形成位置は、前記液晶表示装置１と同様である。
【００２２】
上記液晶表示装置３では、前記液晶表示装置１，２と同様の作用効果が得られるとともに、遮光層３１が、ＴＦＴ２１のソース・ドレイン２６，２７端部およびチャネル部２５に加え、各画素ごとの走査配線４３の下層側にも設けられていることから、さらに光リーク電流の発生が抑制される。
【００２３】
次に本発明の実施形態の第４例を、図４の液晶表示装置の要部レイアウト図によって、以下に説明する。また図４では、前記図１によって説明した構成部品と同様のものには同一符号を付与する。
【００２４】
図４に示すように、液晶表示装置４は、前記図１によって説明した液晶表示装置１の遮光層３１の形成位置を、ＴＦＴ２１のソース・ドレイン２６，２７の端部およびチャネル部２５に加えて、各画素を通る走査配線４３の下層側に延長したものである。なお、液晶表示装置４の遮光層３１以外の他の構成部品およびそれらの形成位置は、前記液晶表示装置１と同様である。
【００２５】
上記液晶表示装置４では、前記液晶表示装置１，２と同様の作用効果が得られるとともに、遮光層３１が、ＴＦＴ２１のソース・ドレイン２６，２７端部およびチャネル部２５に加え、各画素を通る走査配線４３の下層側にも設けられていることから、さらに光リーク電流の発生が抑制される。
【００２６】
上記第３例および第４例において、配線下に形成する遮光層３１の形成位置を走査配線４３の下部に限定しているのは、遮光層３１が高抵抗なノンドープの多結晶シリコンから形成されているとはいえ、隣接配線からの寄生容量による信号の飛び込みがあった場合でも、その影響を最小限に抑制できる配線が走査配線４３だからである。もちろん、遮光層３１が十分高抵抗であれば、画素開口以外の全体を遮光してもよい。
【００２７】
上記第１例〜第４例で説明したように、上記遮光層３１は、ＴＦＴ２１の活性層となる薄膜半導体層２２との間に絶縁膜１２を介して形成されている。それによって、遮光層３１への隣接配線からの寄生容量が抑えられる。その絶縁膜１２は、膜厚を少なくとも１００ｎｍ程度、好ましくは２００ｎｍ〜１．０μｍ程度に設定することが好ましい。絶縁膜１２の材料には、例えば、ＬＰ−ＣＶＤ、ＡＰ−ＣＶＤ、Ｐ−ＣＶＤ等の成膜によるＳｉＯ2 膜、ＳｉＮ膜等が用いられる。好ましくは、ＬＰ−ＣＶＤによる高温酸化膜（ＨＴＯ膜）、ＡＰ−ＣＶＤによるノンドープトシリケートガラス（ＮＳＧ）膜を用いる。
【００２８】
そして、遮光層３１は隣接配線からの寄生容量を抑えるため、少なくとも１０ｋΩ／□以上の高抵抗を有する必要がある。好ましくは１ＭΩ／□以上の抵抗値を有することが望まれる。また、ＴＦＴ２１の光リークを抑制するためには、少なくとも４００ｎｍ〜５００ｎｍの波長領域の光に対して透過率が７０％以下であることが必要となる。好ましくは、５０％以下であることが望まれる。遮光効果を挙げるためにはさらに低い方が好ましい。遮光層３１の厚さは、上記抵抗値と遮光性とが両立すれば、厚さは問わないが、実用上は、１０ｎｍ〜１．０μｍがよく、好ましくは２０ｎｍ〜４００ｎｍがよい。
【００２９】
また、上記遮光層３１を形成する材料としては、この遮光層３１より上層に多結晶シリコンのＴＦＴ２１等の素子を形成するためのプロセスの整合性を考慮すると、多結晶シリコン薄膜、非晶質シリコン薄膜、炭化シリコン薄膜、非晶質シリコンゲルマニウム薄膜、非晶質炭化シリコンゲルマニウム薄膜等を用いることができる。
【００３０】
さらに、上記第１例〜第４例では、画素トランジスタとしてシングルゲート型のＴＦＴ２１で説明したが、ダブルゲート構造のトランジスタでもよく、その場合、信号線側と画素側の少なくとも２か所のソース・ドレイン端部を遮光すればよい。
【００３１】
上記遮光層３１を形成する位置は、画素トランジスタに限定されることなく、例えば、駆動回路のトランジスタに対しても、同様に遮光することで、光により発生したキャリアのトラップによる特性不良を防ぐことができる。
【００３２】
【発明の効果】
以上、説明したように本発明によれば、液晶表示装置に搭載されている画素電極をスイッチングするもので駆動基板上に形成されたトップゲート型またはプレーナ型の薄膜トランジスタからなる画素トランジスタの下層側に遮光層が設けられているので、パネルを通過した光の戻り光等の駆動基板側から画素トランジスタに入射するいわゆる迷光はを遮蔽することができる。そのため、駆動基板側から画素トランジスタに入射する光量が低減できるので、画素トランジスタにおいては、光リーク電流に起因する輝点やクロストークを抑制することができ、良質な画面を得ることが可能になる。
【図面の簡単な説明】
【図１】本発明の実施形態の第１例を示す液晶表示装置の要部説明図であり、（１）はレイアウト図を示し、（２）はＡ−Ａ線要部拡大断面図を示すものである。
【図２】本発明の実施形態の第２例を示す液晶表示装置の要部レイアウト図である。
【図３】本発明の実施形態の第３例を示す液晶表示装置の要部レイアウト図である。
【図４】本発明の実施形態の第４例を示す液晶表示装置の要部レイアウト図である。
【符号の説明】
１…液晶表示装置、１１…駆動基板、２１…薄膜トランジスタ（ＴＦＴ）、３１…遮光層
【発明の属する技術分野】
本発明は、液晶表示装置に関し、詳しくは遮光層を設けた液晶表示装置に関する。
【０００２】
【従来の技術】
トップゲート構造またはプレーナ構造の多結晶シリコン−薄膜トランジスタ〔以下多結晶Ｓｉ−ＴＦＴ（Thin Film Toransistor ）という〕を画素電極のスイッチング素子に用いた液晶表示装置では、上記多結晶Ｓｉ−ＴＦＴが形成されている駆動基板上の最下層にこの多結晶Ｓｉ−ＴＦＴの活性層が形成されているため、駆動基板側からの入射される光は多結晶Ｓｉ−ＴＦＴの活性層に直接入射する。
【０００３】
通常、対向基板側からの光は、対向基板または駆動基板の多結晶Ｓｉ−ＴＦＴより上層（該多結晶Ｓｉ−ＴＦＴよりも対向基板側）に形成されている画素開口以外を遮光するためのブラックマトリックスで多結晶Ｓｉ−ＴＦＴへの入射光も同時に遮光されている。しかも、通常、液晶パネルへの光源からの光は対向基板側から入射されるので、駆動基板側からの光というのは、パネルを通過した光の戻り光等の、いわゆる迷光である。
【０００４】
【発明が解決しようとする課題】
多結晶シリコンは非晶質シリコンほど光感度はない。しかしながら、近年の液晶表示装置ではプロジェクタのように大光量下での使用が増加し、多結晶Ｓｉ−ＴＦＴでも光リーク電流が無視できなくなってきている。
【０００５】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた液晶表示装置である。
すなわち、液晶表示装置に搭載されている画素電極をスイッチングするもので駆動基板上に絶縁膜を介して形成されたトップゲート型またはプレーナ型の薄膜トランジスタからなる画素トランジスタの下層側かつ前記駆動基板と前記絶縁膜との間に高抵抗多結晶シリコンからなる遮光層が設けられているものであり、この遮光層によって、少なくとも画素トランジスタのソース・ドレイン端部が遮光されている。
【０００６】
上記液晶表示装置では、この液晶表示装置に搭載されている画素電極をスイッチングするもので駆動基板上に形成されたトップゲート型またはプレーナ型の薄膜トランジスタからなる画素トランジスタの下層側に遮光層が設けられていることから、パネルを通過した光の戻り光等の駆動基板側から画素トランジスタに入射する、いわゆる迷光は遮光層によって遮蔽されるので画素トランジスタに入射しなくなる。そのため、画素トランジスタにおいては、光リーク電流の発生が抑制される。この光リーク電流の抑制作用は、少なくとも画素トランジスタのソース・ドレイン端部が遮光されていれば現れる。
【０００７】
【発明の実施の形態】
本発明の実施形態の第１例を、図１の液晶表示装置の要部説明図によって、以下に説明する。図１の（１）はレイアウト図を示し、（２）は（１）中におけるＴＦＴのチャネル長方向の拡大断面図を示す。
【０００８】
図１の（１），（２）に示すように、駆動基板１１上に絶縁膜１２を介して画素トランジスタとなるトップゲート型の薄膜トランジスタ（以下、ＴＦＴという）２１が形成されている。上記駆動基板１１は、透明な基板である例えば石英ガラス基板からなり、上記絶縁膜１２は、例えばＡＰ−ＣＶＤにより成膜されたノンドープトシリケートガラス（ＮＳＧ）からなり例えば４００ｎｍの厚さに形成されている。また上記ＴＦＴ２１は、上記絶縁膜１２上に形成されたＴＦＴ２１の活性層となるもので、例えば多結晶シリコン層からなる半導体薄膜２２と、この半導体薄膜２２上にゲート絶縁膜２３を介して形成したゲート電極２４とからなり、このゲート電極２４の下部の上記半導体薄膜２２にはチャネル部２５が設けられ、そのチャネル部２５の両側にはソース・ドレイン２６，２７が形成されている。上記半導体薄膜２２は、例えばＬＰ−ＣＶＤにより成膜されている。
【０００９】
そして上記ＴＦＴ２１のソース・ドレイン２６，２７端部よりこのＴＦＴ２１のチャネル長方向に例えば±１．０μｍの領域を遮光する遮光層３１が、上記駆動基板１１と上記絶縁膜１２との間に設けられている。この遮光層３１は、高い抵抗値を有する膜で形成されることが望ましく、例えばＬＰ−ＣＶＤにより成膜されたノンドープの多結晶シリコンからなり、例えば７５ｎｍの膜厚を有している。そして少なくとも遮光されるべきＴＦＴ２１のソース・ドレイン２６，２７の端部とは、ゲート電極２４の端部下よりＴＦＴ２１のチャネル長方向に±１．０μｍ、少なくとも±０．５μｍの領域である。
【００１０】
上記駆動基板１１上には上記ＴＦＴ２１を覆う層間絶縁膜１３が形成されていて、この層間絶縁膜１３には上記ＴＦＴ２１のソース・ドレイン（ソース）２６に接続されている引き出し電極４１およびソース・ドレイン（ドレイン）２７に接続されている引き出し電極４２が形成されている。
【００１１】
また、上記駆動基板１１は行列配置した画素部６１を有している。各画素部６１に対応して上記ＴＦＴ２１が形成されている。さらに、図示はしないが、上記画素部６１上には層間絶縁膜を介して上記引き出し電極４２に接続する画素電極が形成され、さらに液晶を介して、対向電極が形成された対向基板が設けられている。
【００１２】
さらに、上記各画素部６１の各行に対応してＴＦＴ２１の行を走査する走査配線（ゲート線）４３、および各画素部６１の各列に対応してＴＦＴ２１の列に所定の画像信号を供給する信号配線４４が配設されている。上記走査配線４３は上記ゲート電極２５に連続して形成されている。上記信号配線４４は上記引き出し電極４１に連続して形成されている。そして、例えば上記引き出し電極４１，４２および上記信号配線４４は同一層で形成されている。
【００１３】
上記半導体薄膜２２には、上記ＴＦＴ２１の他に補助容量５１が形成されている。この補助容量５１は、半導体薄膜２２を一方の電極とし、補助配線５２を他方の電極として、両電極間に例えば上記ゲート絶縁膜２３と同一層からなる誘電体膜（図示省略）を介在させて容量を形成している。上記補助配線５２は、例えば、上記走査配線４３とほぼ平行にこの走査配線４３と同じ層で形成されている。
【００１４】
上記の如くに、液晶表示装置１は構成されている。
【００１５】
上記液晶表示装置１では、この液晶表示装置１に搭載されている画素電極をスイッチングするもので駆動基板１１上に形成されたＴＦＴ２１からなる画素トランジスタの下層側（駆動基板１１側）に遮光層３１が設けられていることから、パネルを通過した光の戻り光等の駆動基板１１側からＴＦＴ２１に入射する、いわゆる迷光は遮光層３１によって遮蔽されるのでＴＦＴ２１、特にソース・ドレイン２６，２６の端部に入射しなくなる。そのため、ＴＦＴ２１においては、光リーク電流の発生が抑制される。また遮光層３１は、ＴＦＴ２１よりも下層側に絶縁膜１２を介して形成されていることから、多結晶シリコン層２２との間に寄生容量が生じ難くなる。
【００１６】
上記ＴＦＴ２１はトップゲート型で説明したが、プレーナ型のＴＦＴであっても同様に遮光層３１を設けることが有効である。また上記遮光されているソース・ドレイン２６，２７の端部にＬＤＤ（Lightly Doped Drain ）が形成されていてもよい。
【００１７】
次に本発明の実施形態の第２例を、図２の液晶表示装置の要部レイアウト図によって、以下に説明する。また図２では、前記図１によって説明した構成部品と同様のものには同一符号を付与する。
【００１８】
図２に示すように、液晶表示装置２は、前記図１によって説明した液晶表示装置１の遮光層３１の形成位置を、ＴＦＴ２１のソース・ドレイン２６，２７の端部に加え、チャネル部２５に延長したものである。この図２では、遮光層３１を高抵抗の材料からなる例えばノンドープの多結晶シリコンで形成しているため、ＴＦＴ２１のチャネル部２５の下部全体に至るように、ソース・ドレイン２６，２７の各端部に設けた遮光層３１を一体化して設けた場合を示している。なお、液晶表示装置２の遮光層３１以外の他の構成部品およびそれらの形成位置は、前記液晶表示装置１と同様である。
【００１９】
上記液晶表示装置２では、前記液晶表示装置１と同様の作用効果が得られるとともに、遮光層３１が、ＴＦＴ２１のソース・ドレイン２６，２７端部に加えチャネル部２５の下層側にも設けられていることから、さらに光リーク電流の発生が抑制される。
【００２０】
次に本発明の実施形態の第３例を、図３の液晶表示装置の要部レイアウト図によって、以下に説明する。また図３では、前記図１によって説明した構成部品と同様のものには同一符号を付与する。
【００２１】
図３に示すように、液晶表示装置３は、前記図１によって説明した液晶表示装置１の遮光層３１の形成位置を、ＴＦＴ２１のソース・ドレイン２６，２７の端部およびチャネル部２５に加えて、各画素ごとの走査配線４３の下層側に延長したものである。なお、液晶表示装置３の遮光層３１以外の他の構成部品およびそれらの形成位置は、前記液晶表示装置１と同様である。
【００２２】
上記液晶表示装置３では、前記液晶表示装置１，２と同様の作用効果が得られるとともに、遮光層３１が、ＴＦＴ２１のソース・ドレイン２６，２７端部およびチャネル部２５に加え、各画素ごとの走査配線４３の下層側にも設けられていることから、さらに光リーク電流の発生が抑制される。
【００２３】
次に本発明の実施形態の第４例を、図４の液晶表示装置の要部レイアウト図によって、以下に説明する。また図４では、前記図１によって説明した構成部品と同様のものには同一符号を付与する。
【００２４】
図４に示すように、液晶表示装置４は、前記図１によって説明した液晶表示装置１の遮光層３１の形成位置を、ＴＦＴ２１のソース・ドレイン２６，２７の端部およびチャネル部２５に加えて、各画素を通る走査配線４３の下層側に延長したものである。なお、液晶表示装置４の遮光層３１以外の他の構成部品およびそれらの形成位置は、前記液晶表示装置１と同様である。
【００２５】
上記液晶表示装置４では、前記液晶表示装置１，２と同様の作用効果が得られるとともに、遮光層３１が、ＴＦＴ２１のソース・ドレイン２６，２７端部およびチャネル部２５に加え、各画素を通る走査配線４３の下層側にも設けられていることから、さらに光リーク電流の発生が抑制される。
【００２６】
上記第３例および第４例において、配線下に形成する遮光層３１の形成位置を走査配線４３の下部に限定しているのは、遮光層３１が高抵抗なノンドープの多結晶シリコンから形成されているとはいえ、隣接配線からの寄生容量による信号の飛び込みがあった場合でも、その影響を最小限に抑制できる配線が走査配線４３だからである。もちろん、遮光層３１が十分高抵抗であれば、画素開口以外の全体を遮光してもよい。
【００２７】
上記第１例〜第４例で説明したように、上記遮光層３１は、ＴＦＴ２１の活性層となる薄膜半導体層２２との間に絶縁膜１２を介して形成されている。それによって、遮光層３１への隣接配線からの寄生容量が抑えられる。その絶縁膜１２は、膜厚を少なくとも１００ｎｍ程度、好ましくは２００ｎｍ〜１．０μｍ程度に設定することが好ましい。絶縁膜１２の材料には、例えば、ＬＰ−ＣＶＤ、ＡＰ−ＣＶＤ、Ｐ−ＣＶＤ等の成膜によるＳｉＯ2 膜、ＳｉＮ膜等が用いられる。好ましくは、ＬＰ−ＣＶＤによる高温酸化膜（ＨＴＯ膜）、ＡＰ−ＣＶＤによるノンドープトシリケートガラス（ＮＳＧ）膜を用いる。
【００２８】
そして、遮光層３１は隣接配線からの寄生容量を抑えるため、少なくとも１０ｋΩ／□以上の高抵抗を有する必要がある。好ましくは１ＭΩ／□以上の抵抗値を有することが望まれる。また、ＴＦＴ２１の光リークを抑制するためには、少なくとも４００ｎｍ〜５００ｎｍの波長領域の光に対して透過率が７０％以下であることが必要となる。好ましくは、５０％以下であることが望まれる。遮光効果を挙げるためにはさらに低い方が好ましい。遮光層３１の厚さは、上記抵抗値と遮光性とが両立すれば、厚さは問わないが、実用上は、１０ｎｍ〜１．０μｍがよく、好ましくは２０ｎｍ〜４００ｎｍがよい。
【００２９】
また、上記遮光層３１を形成する材料としては、この遮光層３１より上層に多結晶シリコンのＴＦＴ２１等の素子を形成するためのプロセスの整合性を考慮すると、多結晶シリコン薄膜、非晶質シリコン薄膜、炭化シリコン薄膜、非晶質シリコンゲルマニウム薄膜、非晶質炭化シリコンゲルマニウム薄膜等を用いることができる。
【００３０】
さらに、上記第１例〜第４例では、画素トランジスタとしてシングルゲート型のＴＦＴ２１で説明したが、ダブルゲート構造のトランジスタでもよく、その場合、信号線側と画素側の少なくとも２か所のソース・ドレイン端部を遮光すればよい。
【００３１】
上記遮光層３１を形成する位置は、画素トランジスタに限定されることなく、例えば、駆動回路のトランジスタに対しても、同様に遮光することで、光により発生したキャリアのトラップによる特性不良を防ぐことができる。
【００３２】
【発明の効果】
以上、説明したように本発明によれば、液晶表示装置に搭載されている画素電極をスイッチングするもので駆動基板上に形成されたトップゲート型またはプレーナ型の薄膜トランジスタからなる画素トランジスタの下層側に遮光層が設けられているので、パネルを通過した光の戻り光等の駆動基板側から画素トランジスタに入射するいわゆる迷光はを遮蔽することができる。そのため、駆動基板側から画素トランジスタに入射する光量が低減できるので、画素トランジスタにおいては、光リーク電流に起因する輝点やクロストークを抑制することができ、良質な画面を得ることが可能になる。
【図面の簡単な説明】
【図１】本発明の実施形態の第１例を示す液晶表示装置の要部説明図であり、（１）はレイアウト図を示し、（２）はＡ−Ａ線要部拡大断面図を示すものである。
【図２】本発明の実施形態の第２例を示す液晶表示装置の要部レイアウト図である。
【図３】本発明の実施形態の第３例を示す液晶表示装置の要部レイアウト図である。
【図４】本発明の実施形態の第４例を示す液晶表示装置の要部レイアウト図である。
【符号の説明】
１…液晶表示装置、１１…駆動基板、２１…薄膜トランジスタ（ＴＦＴ）、３１…遮光層
Claims (2)
- 液晶表示装置に搭載されている画素電極をスイッチングするもので駆動基板上に絶縁膜を介して形成されたトップゲート型またはプレーナ型の薄膜トランジスタからなる画素トランジスタの下層側かつ前記駆動基板と前記絶縁膜との間に高抵抗多結晶シリコンからなる遮光層が設けられている
ことを特徴とする液晶表示装置。 - 請求項１記載の液晶表示装置において、
前記遮光層は、前記画素トランジスタのソース・ドレイン端部の下層側に、少なくとも該ソース・ドレイン端部を遮光する状態に設けられている
ことを特徴とする液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24628397A JP3750303B2 (ja) | 1997-09-11 | 1997-09-11 | 液晶表示装置 |
| US09/151,708 US6525787B1 (en) | 1997-09-11 | 1998-09-11 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24628397A JP3750303B2 (ja) | 1997-09-11 | 1997-09-11 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1184359A JPH1184359A (ja) | 1999-03-26 |
| JP3750303B2 true JP3750303B2 (ja) | 2006-03-01 |
Family
ID=17146249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24628397A Expired - Fee Related JP3750303B2 (ja) | 1997-09-11 | 1997-09-11 | 液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6525787B1 (ja) |
| JP (1) | JP3750303B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW504846B (en) | 2000-06-28 | 2002-10-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| JP2002299632A (ja) | 2001-03-30 | 2002-10-11 | Sanyo Electric Co Ltd | 半導体装置及びアクティブマトリクス型表示装置 |
| TWI244571B (en) * | 2002-01-30 | 2005-12-01 | Sanyo Electric Co | Semiconductor display device |
| JP4551049B2 (ja) * | 2002-03-19 | 2010-09-22 | 三菱電機株式会社 | 表示装置 |
| JP3744521B2 (ja) | 2003-02-07 | 2006-02-15 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP5117667B2 (ja) * | 2005-02-28 | 2013-01-16 | カシオ計算機株式会社 | 薄膜トランジスタパネル |
| JP2007109868A (ja) * | 2005-10-13 | 2007-04-26 | Sanyo Electric Co Ltd | 薄膜トランジスタ及び有機エレクトロルミネッセンス表示装置 |
| JP4989309B2 (ja) | 2007-05-18 | 2012-08-01 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP5874804B2 (ja) * | 2010-02-15 | 2016-03-02 | Ｎｌｔテクノロジー株式会社 | 薄膜トランジスタ、その製造方法、及び表示装置並びに電子機器 |
| JP2015206819A (ja) * | 2014-04-17 | 2015-11-19 | 株式会社ジャパンディスプレイ | 表示装置 |
| DE102014108811B3 (de) | 2014-06-24 | 2015-11-26 | Carl Zeiss Meditec Ag | Stereomikroskop mit einem Hauptbeobachterstrahlengang und einem Mitbeobachterstrahlengang |
| JP2016157073A (ja) | 2015-02-26 | 2016-09-01 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP6541839B2 (ja) * | 2018-05-16 | 2019-07-10 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP6715377B2 (ja) * | 2019-06-11 | 2020-07-01 | 株式会社半導体エネルギー研究所 | 表示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940000590B1 (ko) * | 1989-07-19 | 1994-01-26 | 샤프 가부시끼가이샤 | 영상표시장치 |
| JPH0824193B2 (ja) * | 1990-10-16 | 1996-03-06 | 工業技術院長 | 平板型光弁駆動用半導体装置の製造方法 |
| JPH09105953A (ja) * | 1995-10-12 | 1997-04-22 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| KR100186548B1 (ko) * | 1996-01-15 | 1999-05-01 | 구자홍 | 액정표시장치의 구조 |
| KR970062775A (ko) * | 1996-02-03 | 1997-09-12 | 구자홍 | 액정표시소자의 블랙매트릭스 및 그 제조방법 |
| TW374860B (en) * | 1996-04-30 | 1999-11-21 | Matsushita Electric Ind Co Ltd | Active matrix liquid crystal display for projection |
| GB2317524A (en) * | 1996-09-19 | 1998-03-25 | Sharp Kk | Three dimensional stereoscopic projection display |
| JPH10221673A (ja) * | 1997-02-04 | 1998-08-21 | Sony Corp | 投射型カラー画像表示装置 |
| JPH1164852A (ja) * | 1997-08-21 | 1999-03-05 | Hitachi Ltd | 投射型液晶表示装置 |
-
1997
- 1997-09-11 JP JP24628397A patent/JP3750303B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-11 US US09/151,708 patent/US6525787B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1184359A (ja) | 1999-03-26 |
| US6525787B1 (en) | 2003-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6327006B1 (en) | TFT-LCD having shielding layers on TFT-substrate | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| KR0156766B1 (ko) | 박막트랜지스터 및 그를 이용한 표시장치 | |
| US6278504B1 (en) | Thin film transistor for liquid crystal display device having a semiconductor layer's width smaller than a width of the gate, drain and source electrodes | |
| JP3918412B2 (ja) | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 | |
| JP3307181B2 (ja) | 透過型表示装置 | |
| JP3750303B2 (ja) | 液晶表示装置 | |
| JP3714243B2 (ja) | 半導体装置、電気光学装置、および電子機器 | |
| KR100209277B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| KR100474529B1 (ko) | 반사형액정표시장치및그제조방법 | |
| KR100474003B1 (ko) | 액정표시장치 | |
| KR100235475B1 (ko) | 액정표시장치 | |
| US7268839B2 (en) | Array substrate comprising an island shaped drain electrode enclosed by the source electrode and liquid crystal display device including the same | |
| JP3657702B2 (ja) | 液晶表示装置 | |
| US6246460B1 (en) | Active matrix liquid crystal display devices | |
| JP2859784B2 (ja) | アクティブマトリクス基板 | |
| JP2012069842A (ja) | 表示装置 | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| KR101620527B1 (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
| JPH09171196A (ja) | 液晶表示装置 | |
| JP3543131B2 (ja) | アクティブマトリックスパネル及びその製造方法 | |
| JPH0546932B2 (ja) | ||
| JP3669082B2 (ja) | 液晶表示素子用薄膜トランジスタアレイ | |
| US8253909B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
| JP2777545B2 (ja) | アクティブマトリクス液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |