JPH0546932B2 - - Google Patents
Info
- Publication number
- JPH0546932B2 JPH0546932B2 JP59122937A JP12293784A JPH0546932B2 JP H0546932 B2 JPH0546932 B2 JP H0546932B2 JP 59122937 A JP59122937 A JP 59122937A JP 12293784 A JP12293784 A JP 12293784A JP H0546932 B2 JPH0546932 B2 JP H0546932B2
- Authority
- JP
- Japan
- Prior art keywords
- tft
- light
- semiconductor
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000011159 matrix material Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 41
- 230000000694 effects Effects 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 239000010409 thin film Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 125000005843 halogen group Chemical group 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- -1 polyparaxylylene Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は薄膜トランジスタ（TFT）アレイを
有する、表示装置に用いるに適したトランジスタ
基板に関する。更に詳しくは、光導電性を示す半
導体からなる薄膜トランジスタ（TFT）を用い
たトランジスタ基板の遮光構成に関するものであ
る。
有する、表示装置に用いるに適したトランジスタ
基板に関する。更に詳しくは、光導電性を示す半
導体からなる薄膜トランジスタ（TFT）を用い
たトランジスタ基板の遮光構成に関するものであ
る。
背景技術
従来、金属遮光層の半導体を用いるトランジス
タ基板においては、TFT上に設けた遮光金属を
TFT基板（パネル）上で共通配線し、パネル端
面に導いて、この端子を接地電位とする構成が用
いられてきた。しかしこのような構成ではTFT
パネル面に配線スペースを要し、有効表示面積を
低減させる欠点があつた。又、パネル外への接続
端子が必要となり、更に断線や導電性の低下によ
り高抵抗を持つと、外部電場のノイズの誘導によ
り、TFTや表示電極へ影響を及ぼすこととなり、
近接する配線との間では不必要な浮遊容量を発生
させる原因となる等の欠点を有していた。
タ基板においては、TFT上に設けた遮光金属を
TFT基板（パネル）上で共通配線し、パネル端
面に導いて、この端子を接地電位とする構成が用
いられてきた。しかしこのような構成ではTFT
パネル面に配線スペースを要し、有効表示面積を
低減させる欠点があつた。又、パネル外への接続
端子が必要となり、更に断線や導電性の低下によ
り高抵抗を持つと、外部電場のノイズの誘導によ
り、TFTや表示電極へ影響を及ぼすこととなり、
近接する配線との間では不必要な浮遊容量を発生
させる原因となる等の欠点を有していた。
発明の目的
本発明は、上述従来技術の欠点を除去すると同
時に、TFT上に設けた遮光金属をTFTの端子電
極に接続させるものである。
時に、TFT上に設けた遮光金属をTFTの端子電
極に接続させるものである。
発明の概要
表示装置に用いるに適した本発明のトランジス
タ基板は、上記目的を達成するために開発された
ものであり、より詳しくは、基板上にそれぞれ光
導電性半導体を用いた複数のトランジスタを複数
の行及び列に沿つてマトリクス状に配列してなる
トランジスタ基板において、該複数の光導電性半
導体の各々の一方の面側に、該半導体への入射光
を遮る端子電極が設けられ、該半導体の各々の他
方の面側に、且つ該半導体への入射光を遮る部分
のみに金属膜が絶縁層を介して設けられ、該トラ
ンジスタ毎に、該端子電極と金属膜とを電気的に
接続させるコンタクトホールが設けられてなるト
ランジスタ基板に特徴がある。
タ基板は、上記目的を達成するために開発された
ものであり、より詳しくは、基板上にそれぞれ光
導電性半導体を用いた複数のトランジスタを複数
の行及び列に沿つてマトリクス状に配列してなる
トランジスタ基板において、該複数の光導電性半
導体の各々の一方の面側に、該半導体への入射光
を遮る端子電極が設けられ、該半導体の各々の他
方の面側に、且つ該半導体への入射光を遮る部分
のみに金属膜が絶縁層を介して設けられ、該トラ
ンジスタ毎に、該端子電極と金属膜とを電気的に
接続させるコンタクトホールが設けられてなるト
ランジスタ基板に特徴がある。
発明の態様の説明
本発明のトランジスタ基板を用いる表示装置の
一例として、TFTアクテイブマトリツクス型液
晶表示装置の概略断面図を第１図に示す。
一例として、TFTアクテイブマトリツクス型液
晶表示装置の概略断面図を第１図に示す。
第１図を参照して、ガラス基板１上には、スイ
ツチング回路としてのTFTが形成されるが、こ
のTFTは、Al、Cr、Cu等の金属薄膜からなるゲ
ート電極２、たとえばSiN：Ｈ層からなる層間絶
縁層３及び光導電性半導体層４を包含する。
TFTを構成する光導電性半導体層４としては、
たとえばSi、CdS、CdSe、CdTe、が用いられ、
特に非晶質、多結晶又は微晶質のSiが好適に用い
られる。非晶質SiはＨ原子又はハロゲン原子（特
にＦ原子）を含むことができる。Ｈ原子又はハロ
ゲン原子はそれぞれ単独で含まれてもよいし双方
が含まれてもよい。層間絶縁層３及び半導体層４
はグロー放電法、CVD法等、一般に知られてい
る多くの方法により作成される。低温で層形成を
行うにはグロー放電法を利用することができる。
ツチング回路としてのTFTが形成されるが、こ
のTFTは、Al、Cr、Cu等の金属薄膜からなるゲ
ート電極２、たとえばSiN：Ｈ層からなる層間絶
縁層３及び光導電性半導体層４を包含する。
TFTを構成する光導電性半導体層４としては、
たとえばSi、CdS、CdSe、CdTe、が用いられ、
特に非晶質、多結晶又は微晶質のSiが好適に用い
られる。非晶質SiはＨ原子又はハロゲン原子（特
にＦ原子）を含むことができる。Ｈ原子又はハロ
ゲン原子はそれぞれ単独で含まれてもよいし双方
が含まれてもよい。層間絶縁層３及び半導体層４
はグロー放電法、CVD法等、一般に知られてい
る多くの方法により作成される。低温で層形成を
行うにはグロー放電法を利用することができる。
半導体層４に接続して、それぞれAl、Cr、Cu
等の金属薄膜からなるソース電極５及びドレイン
電極６が設けられ、このドレイン電極と接続し
て、画素（表示部）をなすドレイン電極７が設け
られる。画素電極７としては、たとえばインジウ
ム−スズ酸化物（ITO）、酸化スズ、金薄膜等の
透明電極を用いることができる。このような
TFT構造を覆つて、第２の絶縁層８を設け、こ
の絶縁層８上の半導体層４を覆う個所に、Cr、
Al等からなる金属遮光層９を設けてある。
等の金属薄膜からなるソース電極５及びドレイン
電極６が設けられ、このドレイン電極と接続し
て、画素（表示部）をなすドレイン電極７が設け
られる。画素電極７としては、たとえばインジウ
ム−スズ酸化物（ITO）、酸化スズ、金薄膜等の
透明電極を用いることができる。このような
TFT構造を覆つて、第２の絶縁層８を設け、こ
の絶縁層８上の半導体層４を覆う個所に、Cr、
Al等からなる金属遮光層９を設けてある。
更に上記した構造を覆つてポリイミド、ポリパ
ラキシリレン、ポリビニルアルコール等の有機物
薄膜からなる液晶配向のための配向層１０が設け
られ、同様な材料からなる対向基板１１の配向層
１２との間に、ツイステツドネマチツク（TN）
液晶層１３が挾持される。対向基板１１は、基板
１と同様なガラス基板であり、画素電極７に対向
する対向電極１４上に、上記した配向層を有す
る。これら基板１及び１１上の電極その他の素子
は通常の薄膜堆積法及びフオトリソ・エツチング
法により形成することができる。また基板１と１
１とは、適宜シール部材により固定して間隙を、
例えば５〜10μｍに保持し、この間隙に液晶が封
入される。これら基板１および１１の外側には、
更に一対の偏光板１４及び１５が、例えばクロス
ニコルあるいはパラレルニコルの関係に配置さ
れ、照射光１６による画像表示に供される。
ラキシリレン、ポリビニルアルコール等の有機物
薄膜からなる液晶配向のための配向層１０が設け
られ、同様な材料からなる対向基板１１の配向層
１２との間に、ツイステツドネマチツク（TN）
液晶層１３が挾持される。対向基板１１は、基板
１と同様なガラス基板であり、画素電極７に対向
する対向電極１４上に、上記した配向層を有す
る。これら基板１及び１１上の電極その他の素子
は通常の薄膜堆積法及びフオトリソ・エツチング
法により形成することができる。また基板１と１
１とは、適宜シール部材により固定して間隙を、
例えば５〜10μｍに保持し、この間隙に液晶が封
入される。これら基板１および１１の外側には、
更に一対の偏光板１４及び１５が、例えばクロス
ニコルあるいはパラレルニコルの関係に配置さ
れ、照射光１６による画像表示に供される。
第２図は、このようなTFTをマトリツクス配
置した時の等価回路図である。前記ゲート電極の
配線が、必要な例えば走査線x1，x2，x3，…xoに
相当する本数設けられ、前記ソースの配線は、所
望の水平方向解像度を与えるに必要な例えば信号
線y1，y2，y3，…ynに相当する本数設けられる。
各交点に前記TFT２１が各々設けられ、各々の
ドレインに対し画素となる電極の対向電極間で液
晶の画素２２が構成される。端子２３は対向電極
によつて共通接続されている。
置した時の等価回路図である。前記ゲート電極の
配線が、必要な例えば走査線x1，x2，x3，…xoに
相当する本数設けられ、前記ソースの配線は、所
望の水平方向解像度を与えるに必要な例えば信号
線y1，y2，y3，…ynに相当する本数設けられる。
各交点に前記TFT２１が各々設けられ、各々の
ドレインに対し画素となる電極の対向電極間で液
晶の画素２２が構成される。端子２３は対向電極
によつて共通接続されている。
この表示パネルの駆動は、例えばゲート線に画
素信号を、ソース線には駆動用電圧を走査して印
加すると（ゲート線に信号が入力されている間に
限つて）、これらの電極の交点のうちの選択され
た箇所でソース−ドレイン（ドツト電極）間が導
通して、ドレイン電極と対向電極との間で電場が
生じ、液晶層の液晶分子の配列状態が変化するこ
とにより表示が行われる。
素信号を、ソース線には駆動用電圧を走査して印
加すると（ゲート線に信号が入力されている間に
限つて）、これらの電極の交点のうちの選択され
た箇所でソース−ドレイン（ドツト電極）間が導
通して、ドレイン電極と対向電極との間で電場が
生じ、液晶層の液晶分子の配列状態が変化するこ
とにより表示が行われる。
このTFTの画素部の構成を、従来例との対比
で、更に詳しく説明する。第３図ａおよび第４図
ａは、それぞれ従来例および本発明の実施例によ
るTFT基板の単位画素部構成を示す平面図であ
り、第１図の配向層１０を除く、基板１から遮光
層９までの構成は、第３図ａおよび第４図ａのそ
れぞれＡ−Ａ線に沿う断面構成に相当する。
で、更に詳しく説明する。第３図ａおよび第４図
ａは、それぞれ従来例および本発明の実施例によ
るTFT基板の単位画素部構成を示す平面図であ
り、第１図の配向層１０を除く、基板１から遮光
層９までの構成は、第３図ａおよび第４図ａのそ
れぞれＡ−Ａ線に沿う断面構成に相当する。
従来例を示す第３図ａ、ならびにそのＢ−Ｂ線
に沿う断面図である第３図ｂおよび第１図を参照
して、一画素の構成を、若干、補足説明する。本
発明では半導体４として光導電性材料を用いるの
で、ゲート配線及びゲート電極２は、少なくとも
半導体４の下では光遮光性の金属膜が好適に用い
られる。このゲート部上に第１の絶縁層３が設け
られる。さらにこの上に半導体層４があり、この
両端にソース線５とドレイン６が設けられる。ド
レイン６の他端は第１の絶縁層に設けたコンタク
トホール１７を介して表示画素となる電極７に電
気的に接続されている。ソース線５とゲート線２
の交叉部は第１の絶縁層３によつて絶縁されてい
る。このような構成によつてTFT部は完成する
が、本発明のように光導電性半導体材料を使用す
るTFTでは、この上に更に第２の絶縁層８を設
け、この上に遮光層９が設けられている。平面図
（第３図ａ）で見る通り、遮光層９は各画素毎に
設けた半導体４上の遮光を行うと同時に列毎に共
通接続し、基板端面で一つにまとめられ接地され
て用いられる。この構成で使用される各層の膜厚
は300Å〜200μまで任意に設計し、選択される。
に沿う断面図である第３図ｂおよび第１図を参照
して、一画素の構成を、若干、補足説明する。本
発明では半導体４として光導電性材料を用いるの
で、ゲート配線及びゲート電極２は、少なくとも
半導体４の下では光遮光性の金属膜が好適に用い
られる。このゲート部上に第１の絶縁層３が設け
られる。さらにこの上に半導体層４があり、この
両端にソース線５とドレイン６が設けられる。ド
レイン６の他端は第１の絶縁層に設けたコンタク
トホール１７を介して表示画素となる電極７に電
気的に接続されている。ソース線５とゲート線２
の交叉部は第１の絶縁層３によつて絶縁されてい
る。このような構成によつてTFT部は完成する
が、本発明のように光導電性半導体材料を使用す
るTFTでは、この上に更に第２の絶縁層８を設
け、この上に遮光層９が設けられている。平面図
（第３図ａ）で見る通り、遮光層９は各画素毎に
設けた半導体４上の遮光を行うと同時に列毎に共
通接続し、基板端面で一つにまとめられ接地され
て用いられる。この構成で使用される各層の膜厚
は300Å〜200μまで任意に設計し、選択される。
ところでこのような遮光部材９は他の回路素子
と交叉したり接近して、不要な浮遊容量を増した
り、シヨートを生じたりしないよう構成する必要
がある。その為有限な配線巾と一定のピツチを限
定すれば、画素面積を少なくともこの遮光線巾だ
け減じる必要があつた。
と交叉したり接近して、不要な浮遊容量を増した
り、シヨートを生じたりしないよう構成する必要
がある。その為有限な配線巾と一定のピツチを限
定すれば、画素面積を少なくともこの遮光線巾だ
け減じる必要があつた。
このような構成に対し、第４図は本発明による
改良された構成を示し、同一番号については第３
図と同一部材で構成されている。すなわち本発明
に従い遮光金属９ａは、第１の絶縁層と第２の絶
縁層に設けたコンタクトホール３０を介してゲー
ト線２上に接続されている。この部分をＢ−Ｂ断
面を示す第４図ｂによつて示す。このような構成
をとることにより、画素電極７ａは前述の例と同
一ピツチ、ゲート配線２とソース配線５は同一線
巾を用いているが、その有効表示面積は大きくす
ることができる。
改良された構成を示し、同一番号については第３
図と同一部材で構成されている。すなわち本発明
に従い遮光金属９ａは、第１の絶縁層と第２の絶
縁層に設けたコンタクトホール３０を介してゲー
ト線２上に接続されている。この部分をＢ−Ｂ断
面を示す第４図ｂによつて示す。このような構成
をとることにより、画素電極７ａは前述の例と同
一ピツチ、ゲート配線２とソース配線５は同一線
巾を用いているが、その有効表示面積は大きくす
ることができる。
前記実施例では半導体上の遮光金属９ａをゲー
ト線へ接続したが、本発明の他の実施例ではソー
ス線５へ接続するものも用いられる。この時絶縁
層８は充分な厚みを持ち、ゲートとしての効果を
示さないよう注意する必要がある。又、同様に遮
光金属９ａをドレイン６又は画素電極７ａへ接続
するものも用いられる。これもTFTのスイツチ
ング動作に関与しないよう絶縁層の厚みが充分で
あることが望まれる。
ト線へ接続したが、本発明の他の実施例ではソー
ス線５へ接続するものも用いられる。この時絶縁
層８は充分な厚みを持ち、ゲートとしての効果を
示さないよう注意する必要がある。又、同様に遮
光金属９ａをドレイン６又は画素電極７ａへ接続
するものも用いられる。これもTFTのスイツチ
ング動作に関与しないよう絶縁層の厚みが充分で
あることが望まれる。
これ等ソース線、ドレイン線への接続は画素や
配線の配置に設計医の任意性を与える効果を持
つ。
配線の配置に設計医の任意性を与える効果を持
つ。
発明の効果
以上説明したように、本発明においては金属遮
光層半導体層を覆う遮光金属層をゲート線その他
のTFT端子電極へ接続する構成によつて、遮光
金属の配線を最小限にすることができるため、配
線による遮断やシヨートによる不良を発生させな
い効果、不必要な浮遊容量を発生させない効果、
有効表示部を減少させない効果を示すと同時に、
本来の遮光特性を充分保持する。また、遮光金属
層をゲートと接続する場合には、更にゲートの作
動と同期して、ゲート信号のゲートの動作に対し
補助的効果を示すことも可能であり、又外部のノ
イズに対してはシールド効果も確保できる効果を
持つている。
光層半導体層を覆う遮光金属層をゲート線その他
のTFT端子電極へ接続する構成によつて、遮光
金属の配線を最小限にすることができるため、配
線による遮断やシヨートによる不良を発生させな
い効果、不必要な浮遊容量を発生させない効果、
有効表示部を減少させない効果を示すと同時に、
本来の遮光特性を充分保持する。また、遮光金属
層をゲートと接続する場合には、更にゲートの作
動と同期して、ゲート信号のゲートの動作に対し
補助的効果を示すことも可能であり、又外部のノ
イズに対してはシールド効果も確保できる効果を
持つている。
このようにして得られる本発明の表示パネル
は、薄型化・コンパクト化された表示パネルとし
て各種パネル・デイスプレー；例えば、時計・計
算機等の表示板、小型テレビ、ビデオカメラ用モ
ニタ及びフアインダ等に好適に応用出来る。
は、薄型化・コンパクト化された表示パネルとし
て各種パネル・デイスプレー；例えば、時計・計
算機等の表示板、小型テレビ、ビデオカメラ用モ
ニタ及びフアインダ等に好適に応用出来る。
本発明のトランジスタ基板の応用例として、上
記においては液晶表示装置への適用例を示した
が、他の機能素子と組合わせることも可能であ
る。例えば、電気化学的発色素子として知られる
エレクトロクロミーや、ELの発光素子に用いる
TFTアレイとしても活用できる。
記においては液晶表示装置への適用例を示した
が、他の機能素子と組合わせることも可能であ
る。例えば、電気化学的発色素子として知られる
エレクトロクロミーや、ELの発光素子に用いる
TFTアレイとしても活用できる。
第１図はTFTアクテイブマトリツクス型液晶
表示装置の概略断面図、第２図はTFTをマトリ
ツクス配置した時の等価回路図、第３図ａおよび
第４図ａは、それぞれ従来例および本発明の実施
例によるTFT基板の単位画素部構成を示す平面
図、第３図ｂおよび第４図ｂはそれぞれ第３図ａ
および第４図ａのＢ−Ｂ線に沿う断面図である。 １……基板、２……ゲートおよびゲート線、３
……第１絶縁層、４……金属遮光層半導体層、５
……ソースおよびソース線、６……ドレイン、７
……表示部電極、８……第２絶縁層、９……遮光
層、９ａ……ゲートと接続された遮光層、１７，
３０……コンタクトホール。
表示装置の概略断面図、第２図はTFTをマトリ
ツクス配置した時の等価回路図、第３図ａおよび
第４図ａは、それぞれ従来例および本発明の実施
例によるTFT基板の単位画素部構成を示す平面
図、第３図ｂおよび第４図ｂはそれぞれ第３図ａ
および第４図ａのＢ−Ｂ線に沿う断面図である。 １……基板、２……ゲートおよびゲート線、３
……第１絶縁層、４……金属遮光層半導体層、５
……ソースおよびソース線、６……ドレイン、７
……表示部電極、８……第２絶縁層、９……遮光
層、９ａ……ゲートと接続された遮光層、１７，
３０……コンタクトホール。
Claims (1)
- 【特許請求の範囲】 １ 基板上にそれぞれ光導電性半導体を用いた複
数のトランジスタを複数の行及び列に沿つてマト
リクス状に配列してなるトランジスタ基板におい
て、 該複数の光導電性半導体の各々の一方の面側
に、該半導体への入射光を遮る端子電極が設けら
れ、該半導体の各々の他方の面側に、且つ該半導
体への入射光を遮る部分のみに金属膜が絶縁層を
介して設けられ、該トランジスタ毎に、該端子電
極と金属膜とを電気的に接続させるコンタクトホ
ールが設けられてなることを特徴とするトランジ
スタ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59122937A JPS613118A (ja) | 1984-06-16 | 1984-06-16 | トランジスタ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59122937A JPS613118A (ja) | 1984-06-16 | 1984-06-16 | トランジスタ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS613118A JPS613118A (ja) | 1986-01-09 |
| JPH0546932B2 true JPH0546932B2 (ja) | 1993-07-15 |
Family
ID=14848298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59122937A Granted JPS613118A (ja) | 1984-06-16 | 1984-06-16 | トランジスタ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613118A (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62167221U (ja) * | 1986-04-14 | 1987-10-23 | ||
| FR2605442B1 (fr) * | 1986-10-17 | 1988-12-09 | Thomson Csf | Ecran de visualisation electrooptique a transistors de commande et procede de realisation |
| JPH01152428A (ja) * | 1987-12-09 | 1989-06-14 | Hitachi Ltd | 液晶表示装置 |
| JP2620240B2 (ja) | 1987-06-10 | 1997-06-11 | 株式会社日立製作所 | 液晶表示装置 |
| US4990981A (en) * | 1988-01-29 | 1991-02-05 | Hitachi, Ltd. | Thin film transistor and a liquid crystal display device using same |
| US5153754A (en) * | 1989-06-30 | 1992-10-06 | General Electric Company | Multi-layer address lines for amorphous silicon liquid crystal display devices |
| JPH04111322A (ja) * | 1990-08-30 | 1992-04-13 | Stanley Electric Co Ltd | 薄膜トランジスタの製造方法 |
| JP2786968B2 (ja) * | 1992-03-18 | 1998-08-13 | 三洋電機株式会社 | 液晶表示装置 |
| JP2518510B2 (ja) * | 1993-04-22 | 1996-07-24 | 日本電気株式会社 | 薄膜トランジスタアレイ |
| JP2777545B2 (ja) * | 1994-12-05 | 1998-07-16 | 株式会社フロンテック | アクティブマトリクス液晶表示素子 |
| US5879959A (en) * | 1997-01-17 | 1999-03-09 | Industrial Technology Research Institute | Thin-film transistor structure for liquid crystal display |
| KR100448448B1 (ko) * | 2001-07-12 | 2004-09-13 | 주식회사 디알텍 | Ｘ선 센서용 스위칭소자 및 그 제조방법 |
| KR102009801B1 (ko) * | 2012-11-27 | 2019-08-12 | 엘지디스플레이 주식회사 | 디지털 엑스레이 검출기용 박막트랜지스터 어레이 기판 |
| CN214505500U (zh) * | 2020-09-15 | 2021-10-26 | 信利半导体有限公司 | 一种显示面板及显示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5888783A (ja) * | 1981-11-20 | 1983-05-26 | 三菱電機株式会社 | マトリクス型液晶表示装置 |
-
1984
- 1984-06-16 JP JP59122937A patent/JPS613118A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5888783A (ja) * | 1981-11-20 | 1983-05-26 | 三菱電機株式会社 | マトリクス型液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS613118A (ja) | 1986-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6259200B1 (en) | Active-matrix display apparatus | |
| JP2907629B2 (ja) | 液晶表示パネル | |
| KR101458914B1 (ko) | 액정 표시 장치 | |
| JP2853656B2 (ja) | 液晶パネル | |
| US6724444B2 (en) | Liquid crystal display device | |
| US8553182B2 (en) | Liquid crystal display device including a light-blocking member | |
| US20080001883A1 (en) | Liquid Crystal Display Device and Method for Fabricating the Same | |
| WO2011030583A1 (ja) | 液晶表示装置及びその製造方法 | |
| JPH0546932B2 (ja) | ||
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| US5432625A (en) | Display screen having opaque conductive optical mask and TFT of semiconductive, insulating, and conductive layers on first transparent conductive film | |
| JP3145931B2 (ja) | 薄膜トランジスタ | |
| KR101046923B1 (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 | |
| US6947115B2 (en) | Liquid crystal display device | |
| JPH0225A (ja) | 駆動装置 | |
| KR100488936B1 (ko) | 액정표시소자 | |
| JP2735236B2 (ja) | 液晶表示装置の製造方法 | |
| JP2695424B2 (ja) | 液晶表示装置 | |
| KR20060051838A (ko) | 액정 디스플레이 장치 | |
| JPS614018A (ja) | 表示装置および表示方法 | |
| JP3124025B2 (ja) | 液晶表示装置 | |
| JP2947299B2 (ja) | マトリックス型表示装置 | |
| JPH1048660A (ja) | 液晶表示装置 | |
| US11003031B2 (en) | Display apparatus | |
| JP3206597B2 (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |