JPS614018A - 表示装置および表示方法 - Google Patents
表示装置および表示方法Info
- Publication number
- JPS614018A JPS614018A JP59123749A JP12374984A JPS614018A JP S614018 A JPS614018 A JP S614018A JP 59123749 A JP59123749 A JP 59123749A JP 12374984 A JP12374984 A JP 12374984A JP S614018 A JPS614018 A JP S614018A
- Authority
- JP
- Japan
- Prior art keywords
- source
- substrate
- line
- display
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
扼亙芳Ｉ
本発明は薄膜トランジスタ（Ｔ Ｐ Ｔ）アレイを有す
る表示装置に関する。更に詳しくは、このＴＰＴ駆動に
よる表示の画素密度を高め得る液晶表示素子の構成に関
するものである。
る表示装置に関する。更に詳しくは、このＴＰＴ駆動に
よる表示の画素密度を高め得る液晶表示素子の構成に関
するものである。
１夏丑遣
本来、ＴＰＴを駆動素子として用いる液晶表示装置は、
透明基板」二にＴＰＴに接続した透明なドレイン電極と
、対向する透明導電膜間に液晶を挾持することによって
、上下基板を光が透過できる透過構成の表示器を高い画
素密度で作れるという特徴を有している。ところで、こ
の種の従来装置は、基本的には一枚の基板の上に、ゲー
ト電極。
透明基板」二にＴＰＴに接続した透明なドレイン電極と
、対向する透明導電膜間に液晶を挾持することによって
、上下基板を光が透過できる透過構成の表示器を高い画
素密度で作れるという特徴を有している。ところで、こ
の種の従来装置は、基本的には一枚の基板の上に、ゲー
ト電極。
ドレイン電極、ソース電極の三つの機能を示す電極をマ
トリクス状に配置したＴＰＴ基板（マトリクス基板）と
、共通電極となる対向電極基板の二枚の基板間に液晶を
挾持して構成されてきた。ところが、ＴＰＴの構成要素
のうち表示部として画像が表現できる部分はドレイン部
のみで、他のゲートやソース線及び電極間の隙間は画像
を出すことができない非表示部となり、この部分の面積
は有効表示部を少なくする欠点があった。
トリクス状に配置したＴＰＴ基板（マトリクス基板）と
、共通電極となる対向電極基板の二枚の基板間に液晶を
挾持して構成されてきた。ところが、ＴＰＴの構成要素
のうち表示部として画像が表現できる部分はドレイン部
のみで、他のゲートやソース線及び電極間の隙間は画像
を出すことができない非表示部となり、この部分の面積
は有効表示部を少なくする欠点があった。
このような従来構成のＴＰＴ基板を用いた表示！ 装
置０−例ｋＬ、１．ＴＦＴ７″ｙ＋２？）ｊ）ｙ７ス型
液晶表示装置の概略断面図を第１図に示す。
置０−例ｋＬ、１．ＴＦＴ７″ｙ＋２？）ｊ）ｙ７ス型
液晶表示装置の概略断面図を第１図に示す。
第１図を参照して、ガラス基板１」＝には、スイッチン
グ回路としてのＴＰＴが形成されるが、こ（７）ＴＰＴ
は、Ａ１．Ｃｒ、Ｃｕ等の金属薄膜からなるゲート電極
２、たとえばＳｉＮ：Ｈ層からなる層間絶縁層３および
半導体層４を包含する。
グ回路としてのＴＰＴが形成されるが、こ（７）ＴＰＴ
は、Ａ１．Ｃｒ、Ｃｕ等の金属薄膜からなるゲート電極
２、たとえばＳｉＮ：Ｈ層からなる層間絶縁層３および
半導体層４を包含する。
ＴＰＴを構成する半導体層４としてはたとえばＳ ｉ、
ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、Ｔｅ等が用いられ、特に
非晶質、多結晶又は微品質のＳｔが好適に用いられる。
ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ、Ｔｅ等が用いられ、特に
非晶質、多結晶又は微品質のＳｔが好適に用いられる。
非晶質Ｓ１はＨ原子又はノ＼ロゲン原子（特にＦ原子）
を含むことができる。Ｈ原子又はハロゲン原子はそれぞ
れ単独で含まれてもよいし双方が含まれてもよい。層間
絶縁層３及び半導体層４はグロー放電法、ＣＶＤ法等一
般に知られている多くの方法により作成される。低温で
層形成を行うにはグロー放電法を利用することができる
。
を含むことができる。Ｈ原子又はハロゲン原子はそれぞ
れ単独で含まれてもよいし双方が含まれてもよい。層間
絶縁層３及び半導体層４はグロー放電法、ＣＶＤ法等一
般に知られている多くの方法により作成される。低温で
層形成を行うにはグロー放電法を利用することができる
。
半導体層４に接続して、それぞれＡ１．Ｃｒ、Ｃｕ等の
金属薄膜からなるソース電極５及びドレイン電極６が設
けられ、このドレイン電極と接続して、画素（表示部）
をなすドレイン電極７が設けられる。画素電極７として
は、たとえばインジウム−スズ酸化物（ＩＴＯ）、酸化
スズ、金薄膜等の透明電極を用いることができる。
金属薄膜からなるソース電極５及びドレイン電極６が設
けられ、このドレイン電極と接続して、画素（表示部）
をなすドレイン電極７が設けられる。画素電極７として
は、たとえばインジウム−スズ酸化物（ＩＴＯ）、酸化
スズ、金薄膜等の透明電極を用いることができる。
上記したようなＴＰＴ構造を覆ってポリイミド、ポリパ
ラキシリレン、ポリビニルアルコール等の有機物薄膜か
らなる液晶配向のための配向層８が設けられ、同様な材
料からなる対向基板１２の配向層９との間に、ツィステ
ッドネマチック（Ｔ Ｎ）液晶層１０が挾持される。対
向基板１２は、基板ｌと同様なガラス基板であり、画素
電極７に対向する対向電極１１Ｊ−に、上記した配向層
を有する。これら基板１及び１２上の電極その他の素子
は通常の薄膜堆積法及びフォトリソエツチング法により
形成することができる。また基板１と１２とは、適宜シ
ール部材により固定して間隙を１例えば５〜１１０７ｚ
に保持し、この間隙に液晶が封入される。これら基板１
および１２の内外側には、更に一対の偏光板１３及び１
４が、例えばクロスニコルあるいはパラレルニコルの関
係に配置され、照射光１５による画像表示に供される。
ラキシリレン、ポリビニルアルコール等の有機物薄膜か
らなる液晶配向のための配向層８が設けられ、同様な材
料からなる対向基板１２の配向層９との間に、ツィステ
ッドネマチック（Ｔ Ｎ）液晶層１０が挾持される。対
向基板１２は、基板ｌと同様なガラス基板であり、画素
電極７に対向する対向電極１１Ｊ−に、上記した配向層
を有する。これら基板１及び１２上の電極その他の素子
は通常の薄膜堆積法及びフォトリソエツチング法により
形成することができる。また基板１と１２とは、適宜シ
ール部材により固定して間隙を１例えば５〜１１０７ｚ
に保持し、この間隙に液晶が封入される。これら基板１
および１２の内外側には、更に一対の偏光板１３及び１
４が、例えばクロスニコルあるいはパラレルニコルの関
係に配置され、照射光１５による画像表示に供される。
第２図は、このようなＴＰＴをマトリックス配置した時
の等価回路図である。前記ゲート電極の配線が、必要な
例えば走査線ｘ１ 、Ｘ２．ｘ、、拳・・Ｘｎに相当す
る本数設けられ、前記ソースの配線は、所望の水平方向
解像度を与えるに必要な例えば信号線Ｖ１． ｙ２．Ｖ
３． ・・・Ｖｍに相当する本数設けられる。各交点
に前記ＴＰＴ２１が各々設けられ、各々のドレインに対
し画素となる電極と対向電極間で液晶の画素２２が構成
ｙれる。端子２３は対向電極によって共通接続されてい
る。
の等価回路図である。前記ゲート電極の配線が、必要な
例えば走査線ｘ１ 、Ｘ２．ｘ、、拳・・Ｘｎに相当す
る本数設けられ、前記ソースの配線は、所望の水平方向
解像度を与えるに必要な例えば信号線Ｖ１． ｙ２．Ｖ
３． ・・・Ｖｍに相当する本数設けられる。各交点
に前記ＴＰＴ２１が各々設けられ、各々のドレインに対
し画素となる電極と対向電極間で液晶の画素２２が構成
ｙれる。端子２３は対向電極によって共通接続されてい
る。
この表示パネルの駆動は、例えばゲート線に画素信号を
、ソース線には駆動用電圧を走査して印加すると（ゲー
ト線に信号が入力されている間に限って）、これらの電
極の交点のうちの選択された箇所でソース−ドレイン（
ドツト電極）間が導通して、ドレイン電極と対向電極と
の間で電場が生じ、液晶層の液晶分子の配列状態が変化
することにより表示が行われる。
、ソース線には駆動用電圧を走査して印加すると（ゲー
ト線に信号が入力されている間に限って）、これらの電
極の交点のうちの選択された箇所でソース−ドレイン（
ドツト電極）間が導通して、ドレイン電極と対向電極と
の間で電場が生じ、液晶層の液晶分子の配列状態が変化
することにより表示が行われる。
第３図は、このような構成の表示装置のＴＰＴ側基板の
単位セルを示す平面図である。
単位セルを示す平面図である。
第３図において、３１はゲート配線部で、３２はゲート
である。
である。
このゲート上に絶縁層（図示せず）を介して設けた半導
体パット３４があり、その一端に接してソース線及びソ
ース配線３５があり、半導体の他端にはドレイン３６が
あり、絶縁層に設けられたコンタクトホール４６を介し
て、透明電極３７が表示画素として設けられている。光
導電性を有する半導体材料を用いるときには、少なくと
も半導体パッド３４の下のゲート部３２は遮光性の材料
が好適であり、ゲート線３１も金属が容易に用いられる
。同時にＴＦＴ上にも絶縁層を介して遮光層３３が設け
られると有効で、例えばこの端子もコンタクトホール４
３を介してゲート線３１に接続できる。この構成によっ
てＸ方向のピッチＰｘ（とＸ方向のピッチＰｙを繰り返
しパター・とじて、多数の画素が作られる。このパネル
で表示に有効な光学的変化を示す部分は、透明電極３７
で構成するドレイン部のみである。図から明らかなよう
に、ゲート線３１、ソース線３５は直接液晶を動作して
表示に利用することはできない。即ち１絵素に相当する
ＰｘＸＰｙの面積のうち、表示効果を示さないスペース
は、ゲート線とその配線の為の隙間、ソース線とその隙
間、及びＴＦＴ自体とその遮光部材によるもの〒ある。
体パット３４があり、その一端に接してソース線及びソ
ース配線３５があり、半導体の他端にはドレイン３６が
あり、絶縁層に設けられたコンタクトホール４６を介し
て、透明電極３７が表示画素として設けられている。光
導電性を有する半導体材料を用いるときには、少なくと
も半導体パッド３４の下のゲート部３２は遮光性の材料
が好適であり、ゲート線３１も金属が容易に用いられる
。同時にＴＦＴ上にも絶縁層を介して遮光層３３が設け
られると有効で、例えばこの端子もコンタクトホール４
３を介してゲート線３１に接続できる。この構成によっ
てＸ方向のピッチＰｘ（とＸ方向のピッチＰｙを繰り返
しパター・とじて、多数の画素が作られる。このパネル
で表示に有効な光学的変化を示す部分は、透明電極３７
で構成するドレイン部のみである。図から明らかなよう
に、ゲート線３１、ソース線３５は直接液晶を動作して
表示に利用することはできない。即ち１絵素に相当する
ＰｘＸＰｙの面積のうち、表示効果を示さないスペース
は、ゲート線とその配線の為の隙間、ソース線とその隙
間、及びＴＦＴ自体とその遮光部材によるもの〒ある。
ところで、このようなＴＰＴ基板を用いて、一定の面積
の平面パネル表示を行なうに際しては、以下の条件が満
足されることが好ましい。
の平面パネル表示を行なうに際しては、以下の条件が満
足されることが好ましい。
■、有効表示面積が、できるだけ大きいこと。
２、高解像度で、精度の良い画像が得られること。
上記２の条件を満足するためには、各絵素ならびに配線
の寸法を小さくすることが好ましい。
の寸法を小さくすることが好ましい。
しかしながら、種々のパターンが重ね合わされて作られ
るこのようなパネルの作成では、面積とパターンの細さ
に比例して欠陥が生じ易くなる。
るこのようなパネルの作成では、面積とパターンの細さ
に比例して欠陥が生じ易くなる。
従って線巾を無限に小さくしてゆくことはできない。又
線ｌ］を小さくせずに画素ピッチを小さくすると、相対
的に配線スペースが増し有効表示面積が減じる。これは
有効な明るさを維持し、又画素と画素の連続性を保つの
には不利となる欠点を持っている。更に第３図に示すよ
うな構成で高密度化を計っていく時、ソース線、ゲート
線の密度も高くなり、このような実装密度の上昇は、大
きな技術的負担を生じる欠点を持つ。
線ｌ］を小さくせずに画素ピッチを小さくすると、相対
的に配線スペースが増し有効表示面積が減じる。これは
有効な明るさを維持し、又画素と画素の連続性を保つの
には不利となる欠点を持っている。更に第３図に示すよ
うな構成で高密度化を計っていく時、ソース線、ゲート
線の密度も高くなり、このような実装密度の上昇は、大
きな技術的負担を生じる欠点を持つ。
１１立１通
上述の事情に鑑み、本発明の目的は、比較的製造上の困
難性を伴なわずに、高密度画素表示を可能とするＴＰＴ
駆動の液晶表示装置および表示方法を提供することにあ
る。
難性を伴なわずに、高密度画素表示を可能とするＴＰＴ
駆動の液晶表示装置および表示方法を提供することにあ
る。
ｉ１立１」
本発明の表示装置は、上記目的を達成するために開発さ
れたものであり、より詳しくは、同一パターンの薄膜ト
ランジスタを有する一対のマトリクス基板を対置して液
晶を挾持してなり、それぞれのマトリクス基板上には、
ソース電極部およびドレイン電極部を有する薄膜トラン
ジスタの列と対向電極線とが交互に形成されており、且
つ一対のマトリクス基板は互いのソース電極部およびド
レイン電極部とが対向するように配置されてなることを
特徴とするものである。
れたものであり、より詳しくは、同一パターンの薄膜ト
ランジスタを有する一対のマトリクス基板を対置して液
晶を挾持してなり、それぞれのマトリクス基板上には、
ソース電極部およびドレイン電極部を有する薄膜トラン
ジスタの列と対向電極線とが交互に形成されており、且
つ一対のマトリクス基板は互いのソース電極部およびド
レイン電極部とが対向するように配置されてなることを
特徴とするものである。
また本発明の表示方法は、」二記表示装置を用い、ソー
ス線に対して飛越し走査を行なうことを特徴とするもの
である。
ス線に対して飛越し走査を行なうことを特徴とするもの
である。
すなわち、本発明においては、液晶を挾持する′一対の
基板のそれぞれをＴＰＴ基板として駆動機能を分配し、
両者のソース部とドレイン部を重ねることにより、個々
のＴＰＴ基板の製造は、従来のそれよりも簡単化すると
ともに、有効表示面積率の向上を可能とするものである
。
基板のそれぞれをＴＰＴ基板として駆動機能を分配し、
両者のソース部とドレイン部を重ねることにより、個々
のＴＰＴ基板の製造は、従来のそれよりも簡単化すると
ともに、有効表示面積率の向上を可能とするものである
。
１崖１
第４図は本発明で用いる基板（ＴＰＴ基板）の部分平面
図、第５図はこの基板を２枚重ね合わせて構成する本発
明の表示装置の一実施例の断面図である。第４図のＴＰ
Ｔ基板において、ＴＦＴ部の構成は第３図のものと基本
的に同一である。複数のゲート線３１．３１ａ・・・が
一定の間隔で設けられ、例えばその−っゲート線３１に
は、ゲート部３２部が凸出して設けられ、この上に絶縁
層（図示せず）を介して半導体パッド３４が設けられて
いる。この半導体パッド３４の一端にはソース線３５が
、他端にはドレイン３６が接続され、このドレイン３６
は例えば透明電極３７へ絶縁層に設けたコンタクトホー
ル４６を介して接続されている。半導体が光導電性材料
からなる場合は、このＴＦＴ上に絶縁層を介して遮光膜
３３が設けられ、これは例えばコンタクトホール４３を
介してゲート線３１に接続している。
図、第５図はこの基板を２枚重ね合わせて構成する本発
明の表示装置の一実施例の断面図である。第４図のＴＰ
Ｔ基板において、ＴＦＴ部の構成は第３図のものと基本
的に同一である。複数のゲート線３１．３１ａ・・・が
一定の間隔で設けられ、例えばその−っゲート線３１に
は、ゲート部３２部が凸出して設けられ、この上に絶縁
層（図示せず）を介して半導体パッド３４が設けられて
いる。この半導体パッド３４の一端にはソース線３５が
、他端にはドレイン３６が接続され、このドレイン３６
は例えば透明電極３７へ絶縁層に設けたコンタクトホー
ル４６を介して接続されている。半導体が光導電性材料
からなる場合は、このＴＦＴ上に絶縁層を介して遮光膜
３３が設けられ、これは例えばコンタクトホール４３を
介してゲート線３１に接続している。
この発明の一つの特徴は、このようなＴＰＴ構成の一行
に対し、上下のＴＰＴ基板で、ドレイン電極とソース兼
用対向電極が対をなして表示部を構成する基板を用いる
ことにある。第５図に断面図を示す本発明の表示装置の
実施例としての液晶表示パネルは、第４図の示す下基板
と、第４図の（Ａ−Ａ線をを対称中心として反転し得ら
れる上基板とから構成され、第５図は、第４図のＶ−Ｖ
線矢視方向の断面図に相当する。半導体部３４を中心と
するＴＰＴ部分は上下の基板でほぼ同一の位置にある。
に対し、上下のＴＰＴ基板で、ドレイン電極とソース兼
用対向電極が対をなして表示部を構成する基板を用いる
ことにある。第５図に断面図を示す本発明の表示装置の
実施例としての液晶表示パネルは、第４図の示す下基板
と、第４図の（Ａ−Ａ線をを対称中心として反転し得ら
れる上基板とから構成され、第５図は、第４図のＶ−Ｖ
線矢視方向の断面図に相当する。半導体部３４を中心と
するＴＰＴ部分は上下の基板でほぼ同一の位置にある。
又第４図のゲート線３１．３１ａは反転した基板で同一
位置で対向し、新たなデッドスペースは生じない。この
ような配置にすることによって、従来例と比較すると、
独立に設けていたソース配線とその隙間が無くなり、Ｔ
ＦＴ部による非表示部は、この発明では２ケのＴＰＴに
対し、１ケで済むようになっている。この配置による端
子数はゲート線は左右に引き出され、従来の２倍になっ
ているが、ソース線は上下で１７２の密度に振り分けて
端子が出される。
位置で対向し、新たなデッドスペースは生じない。この
ような配置にすることによって、従来例と比較すると、
独立に設けていたソース配線とその隙間が無くなり、Ｔ
ＦＴ部による非表示部は、この発明では２ケのＴＰＴに
対し、１ケで済むようになっている。この配置による端
子数はゲート線は左右に引き出され、従来の２倍になっ
ているが、ソース線は上下で１７２の密度に振り分けて
端子が出される。
この構造のＴＰＴは、ソース線３５（３５ａ）が反対側
の基板のドレイン３７（３７ａ）に対して対向電極の役
目を兼ねるので、その動作方法は従来のものと少し異る
。第６図に本発明の表示装置の等価回路図を示す。基板
Ａは例えば下基板に形成されるＴＰＴで、奇数番号のゲ
ート線Ｘ１、Ｘ３・・幸Ｘｎ（ｎは奇数）、と奇数番号
のソース線ｙ□、ｙ３・・・Ｖｍ （ｍは奇数）とで
構成され、基板Ｂは上基板で偶数番号のゲート、ソース
線からなっている。５１は液晶の表示画素で、５２はＴ
ＰＴである。
の基板のドレイン３７（３７ａ）に対して対向電極の役
目を兼ねるので、その動作方法は従来のものと少し異る
。第６図に本発明の表示装置の等価回路図を示す。基板
Ａは例えば下基板に形成されるＴＰＴで、奇数番号のゲ
ート線Ｘ１、Ｘ３・・幸Ｘｎ（ｎは奇数）、と奇数番号
のソース線ｙ□、ｙ３・・・Ｖｍ （ｍは奇数）とで
構成され、基板Ｂは上基板で偶数番号のゲート、ソース
線からなっている。５１は液晶の表示画素で、５２はＴ
ＰＴである。
このパネルではＡ基板のスイッチを動作させる時、Ｂ基
板のソース線は対向電極として動作させる。これによっ
てＡ基板の書込みをした次には、Ｂ基板のＴＰＴをスイ
ッチ動作させ、Ａ基板のソース線はこのとき対向電極と
して用いる。このように」二下の基板で交互に画像を書
込むもので、これは実質的にはソース線で飛越し走査を
行うこととなる。
板のソース線は対向電極として動作させる。これによっ
てＡ基板の書込みをした次には、Ｂ基板のＴＰＴをスイ
ッチ動作させ、Ａ基板のソース線はこのとき対向電極と
して用いる。このように」二下の基板で交互に画像を書
込むもので、これは実質的にはソース線で飛越し走査を
行うこととなる。
一ライン分の書込みは線順次走査が好適に用いられる。
即ち同一ゲート線上のゲートがＯＮ信号を付与された時
、対応するソース線から各々の表示部へ同時に書込み信
号を送る方式が用いられる。
、対応するソース線から各々の表示部へ同時に書込み信
号を送る方式が用いられる。
このように本発明の表示装置では、全く同じ仕様の・二
枚のＴＰＴ基板を向い合せ、各々のＴＰＴスイッチを交
互に動作させることにより、高密度なパネルの製造を容
易にすることができた。
枚のＴＰＴ基板を向い合せ、各々のＴＰＴスイッチを交
互に動作させることにより、高密度なパネルの製造を容
易にすることができた。
前記実施例ではソース線（対向電極兼用）とドレインの
配置が交互の列で示されたが、二列分のドレイン電極と
二列分のソース線（対向電極兼用−を交互にくり返す配
置とするもの、又ソース線（対極兼用）が行毎に°“ち
どり”配置にしたものも含まれる。このような配置をと
ることにより、特に線欠陥の不良を目立ち難くしたり、
又混色性を高める色フィルターとの配置に適合させ得る
。
配置が交互の列で示されたが、二列分のドレイン電極と
二列分のソース線（対向電極兼用−を交互にくり返す配
置とするもの、又ソース線（対極兼用）が行毎に°“ち
どり”配置にしたものも含まれる。このような配置をと
ることにより、特に線欠陥の不良を目立ち難くしたり、
又混色性を高める色フィルターとの配置に適合させ得る
。
本発明の表示装置においては、配線部やＴＦＴ部が、二
枚の基板を重ね合せる時、重なり合うこｋによって１表
示部に寄与しない面積を最小限とすることにあるので、
この限りにおいて上述の任意の配置が行えるものである
。
枚の基板を重ね合せる時、重なり合うこｋによって１表
示部に寄与しない面積を最小限とすることにあるので、
この限りにおいて上述の任意の配置が行えるものである
。
発」Ｌ９」１釆−
上記説明からもわかる通り、本発明によれば、場合に応
じて、下記（１）〜（３）のような改善が得られる。
じて、下記（１）〜（３）のような改善が得られる。
（１）従来と同じ最小線巾ルールを用い同じ画素ピッチ
を使えば、有効表示面積率（開口率）を大きくできる。
を使えば、有効表示面積率（開口率）を大きくできる。
（２）従来と同じルールを用い、同じ開口率を維持して
高密度化が図れる。
高密度化が図れる。
（３）従来と同じ画素ピッチと開口率を維持する時最小
線巾のルールを緩めることができ、より安全な設計が可
能となる。
線巾のルールを緩めることができ、より安全な設計が可
能となる。
上記、いずれの場合も、そのソース線の実装密度につい
ては約１７２程度にすることができる。
ては約１７２程度にすることができる。
これらの効果は、下表１のように、まとめることができ
る。
る。
訂
すなわち、この発明によると、非表示部となるソース線
を、対向電極として兼用することにょ−リ、表示に寄与
しないスペースを減じること、二枚に振り分けることに
よりソース線の実装密度を１／２に減じることが可能と
なる。これ等から画素の高密度化、開口率の増加、最小
線巾（ルール）の緩和に対し、いずれかの効果を活用で
き、設計に対する任意性も得られることとなる。
を、対向電極として兼用することにょ−リ、表示に寄与
しないスペースを減じること、二枚に振り分けることに
よりソース線の実装密度を１／２に減じることが可能と
なる。これ等から画素の高密度化、開口率の増加、最小
線巾（ルール）の緩和に対し、いずれかの効果を活用で
き、設計に対する任意性も得られることとなる。
別の効果として、二枚の基板にＴＰＴを振り分けること
により製造の妻止りを向」−させることができる。この
ことはソース線が対向電極と兼用し、太い線ｌ］とする
ことによって断線による欠陥を生じさせないことにも大
きく寄与している。
により製造の妻止りを向」−させることができる。この
ことはソース線が対向電極と兼用し、太い線ｌ］とする
ことによって断線による欠陥を生じさせないことにも大
きく寄与している。
第１図は従来構成のＴＰＴ基板を用いたＴＰＴアクティ
ブマトリックス型液晶表示装置の概略断面図、第２図は
ＴＰＴをマトリックス配置した時の等価回路図、第３図
はＴＦＴ側基板の単位セルを示す平面図、第４図は本発
明で用いる基板（ＴＰＴ基板）の部分平面図、第５図は
この基板を二枚重ね合せて構成する本発明の表示装置の
一実施例の断面図、第６図はその等価回路図である。 １．１２・・・ガラス基板 ２．３２．３２ａ・・・ゲート電極 ３・１絶縁層 ４．３４．３４ａ・・・半導体パッド ５拳・豐ソース ６．３６・・・ドレイン ７・・・表示電極 １０・・・液晶 １１、・・・対向電極 ３１・・争ゲート配線 ３２・争・ゲート ３３・Φ・遮光層 ３５．３５ａ＊ ＠・ソースおよびソース配線３７．３
７ａ・・・表示部をなすドレイン電極Ｘ１ 、Ｘ２８９
．・・・ゲート線 ’１１．”１２、−、・・・ソース 第１図 １５図 篤６ 区
ブマトリックス型液晶表示装置の概略断面図、第２図は
ＴＰＴをマトリックス配置した時の等価回路図、第３図
はＴＦＴ側基板の単位セルを示す平面図、第４図は本発
明で用いる基板（ＴＰＴ基板）の部分平面図、第５図は
この基板を二枚重ね合せて構成する本発明の表示装置の
一実施例の断面図、第６図はその等価回路図である。 １．１２・・・ガラス基板 ２．３２．３２ａ・・・ゲート電極 ３・１絶縁層 ４．３４．３４ａ・・・半導体パッド ５拳・豐ソース ６．３６・・・ドレイン ７・・・表示電極 １０・・・液晶 １１、・・・対向電極 ３１・・争ゲート配線 ３２・争・ゲート ３３・Φ・遮光層 ３５．３５ａ＊ ＠・ソースおよびソース配線３７．３
７ａ・・・表示部をなすドレイン電極Ｘ１ 、Ｘ２８９
．・・・ゲート線 ’１１．”１２、−、・・・ソース 第１図 １５図 篤６ 区
Claims (1)
- 【特許請求の範囲】 １、同一パターンの薄膜トランジスタを有する一対のマ
トリクス基板を対置して液晶を挾持してなり、それぞれ
のマトリクス基板上には、ソース電極部およびドレイン
電極部を有する薄膜トランジスタの列と対向電極線とが
交互に形成されており、且つ一対のマトリクス基板は互
いのソース電極部およびドレイン電極部とが対向するよ
うに配置されてなることを特徴とする表示装置。 ２、有効表示部となるドレイン電極部と対向するソース
電極部が透明導電部材で構成されている特許請求の範囲
第１項に記載の表示装置。 ３、同一パターンの薄膜トランジスタを有する一対のマ
トリクス基板を対置して液晶を挾持してなり、それぞれ
のマトリクス基板上には、ソース電極部およびドレイン
電極部を有する薄膜トランジスタの列と対向電極線とが
交互に形成されており、且つ一対のマトリクス基板は互
いのソース電極部およびドレイン電極部とが対向するよ
うに配置されてなる表示装置を用い、ソース線に対して
飛越し走査を行なうことを特徴とする表示方法。 ４、一方の基板のソース線は奇数フィールドではソース
線として機能させ、偶数フィールドでは対向電極として
機能させると同時に、対向する基板のソース線は奇数フ
ィールドで対向電極として機能させ、偶数フィールドで
はソース線として機能させる特許請求の範囲第３項に記
載の表示方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59123749A JPS614018A (ja) | 1984-06-18 | 1984-06-18 | 表示装置および表示方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59123749A JPS614018A (ja) | 1984-06-18 | 1984-06-18 | 表示装置および表示方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS614018A true JPS614018A (ja) | 1986-01-09 |
Family
ID=14868363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59123749A Pending JPS614018A (ja) | 1984-06-18 | 1984-06-18 | 表示装置および表示方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS614018A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5724107A (en) * | 1994-09-30 | 1998-03-03 | Sanyo Electric Co., Ltd. | Liquid crystal display with transparent storage capacitors for holding electric charges |
| US5764321A (en) * | 1994-05-31 | 1998-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type liquid crystal display device having non-overlapping peripheral circuits |
| US6252639B1 (en) * | 1997-08-25 | 2001-06-26 | Harris Corporation | Vibration and shock resistant liquid crystal display and associated methods |
| KR20120008318A (ko) * | 2010-07-16 | 2012-01-30 | 엘지디스플레이 주식회사 | 액정표시장치 |
| DE102019204703A1 (de) | 2018-04-05 | 2019-10-10 | Shima Seiki Mfg., Ltd. | Verfahren zum Stricken eines Gestricks |
-
1984
- 1984-06-18 JP JP59123749A patent/JPS614018A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5764321A (en) * | 1994-05-31 | 1998-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type liquid crystal display device having non-overlapping peripheral circuits |
| US5724107A (en) * | 1994-09-30 | 1998-03-03 | Sanyo Electric Co., Ltd. | Liquid crystal display with transparent storage capacitors for holding electric charges |
| US6252639B1 (en) * | 1997-08-25 | 2001-06-26 | Harris Corporation | Vibration and shock resistant liquid crystal display and associated methods |
| US6606132B2 (en) | 1997-08-25 | 2003-08-12 | Harris Corporation | Vibration and shock resistant liquid crystal display and associated method |
| KR20120008318A (ko) * | 2010-07-16 | 2012-01-30 | 엘지디스플레이 주식회사 | 액정표시장치 |
| DE102019204703A1 (de) | 2018-04-05 | 2019-10-10 | Shima Seiki Mfg., Ltd. | Verfahren zum Stricken eines Gestricks |
| KR20190116926A (ko) | 2018-04-05 | 2019-10-15 | 가부시키가이샤 시마세이키 세이사쿠쇼 | 편성포의 편성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2620240B2 (ja) | 液晶表示装置 | |
| US5914762A (en) | Liquid crystal display device with improved transmittance and method for manufacturing same | |
| KR101297804B1 (ko) | 어레이 기판 및 이를 갖는 표시패널 | |
| US11402956B2 (en) | Display device including position input function | |
| JP2003215599A (ja) | 液晶表示装置 | |
| KR20140102348A (ko) | 액정 표시 장치 | |
| JP2003195330A (ja) | 液晶表示装置 | |
| JPH112836A (ja) | アクティブマトリクス液晶表示装置 | |
| US20090279010A1 (en) | Liquid crystal display | |
| KR100254870B1 (ko) | 액정 표시 장치의 칼라 필터 구조 및 그 제조 방법 | |
| KR100492713B1 (ko) | 전기 광학 장치 및 전자 기기 | |
| US20200272012A1 (en) | Display device | |
| JP3436248B2 (ja) | 液晶表示装置及びその製造方法並びにｃｆ基板 | |
| JPH08179351A (ja) | 表示装置用アレイ基板 | |
| JP2008257168A (ja) | 液晶装置 | |
| JPH0546932B2 (ja) | ||
| JP3777201B2 (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| JPS614018A (ja) | 表示装置および表示方法 | |
| KR101007206B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법 | |
| JP2003279944A (ja) | 液晶表示装置 | |
| JPS6242127A (ja) | 光阻止及びセル・スペ−サ構造を持つ液晶表示装置 | |
| WO2018212084A1 (ja) | 表示装置 | |
| JPS613119A (ja) | 表示装置 | |
| JP2006154120A (ja) | 電気光学装置および電子機器 | |
| KR20110105893A (ko) | 더블 레이트 드라이브 타입 액정표시장치용 어레이 기판 |