JP5519101B2 - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP5519101B2
JP5519101B2 JP2007254146A JP2007254146A JP5519101B2 JP 5519101 B2 JP5519101 B2 JP 5519101B2 JP 2007254146 A JP2007254146 A JP 2007254146A JP 2007254146 A JP2007254146 A JP 2007254146A JP 5519101 B2 JP5519101 B2 JP 5519101B2
Authority
JP
Japan
Prior art keywords
electrode
electrodes
pixel
sub
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007254146A
Other languages
English (en)
Other versions
JP2009086162A (ja
Inventor
淳一 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2007254146A priority Critical patent/JP5519101B2/ja
Priority to US12/190,062 priority patent/US7956974B2/en
Priority to KR1020080094260A priority patent/KR101526262B1/ko
Priority to CN2008101658639A priority patent/CN101398576B/zh
Publication of JP2009086162A publication Critical patent/JP2009086162A/ja
Application granted granted Critical
Publication of JP5519101B2 publication Critical patent/JP5519101B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Description

本発明は、表示部を備えた電子機器に関するものである。
従来、液晶表示装置の画質・性能を向上させる研究開発の一環として、液晶表示装置の視野角を広げる手段が盛んに研究されている。その中のひとつとして、基板に対して面内方向(横方向)の電界を発生させ、この横方向の電界で液晶分子を基板に並行な面内で回転させることで透過光を制御する、いわゆる横電界方式のインプレインスイッチング(In-Plane Switching、以下IPS)方式が実用化されている。更に、このIPS方式を改良したフリンジフィールドスイッチング(Fringe-Field Switching、以下FFS)方式が提案されている。
図11はFFS方式の駆動方式を示す模式図であり、(a)は電界未発生時の液晶の様子を、(b)は電界発生時の液晶の様子を示す。FFS方式では、一対の基板300、301に液晶分子302が挟持され、一方の基板上に絶縁層305を介して設けられた一対の電極303、304により発生させる電界Eで、液晶分子302を駆動させる。電界Eの未発生時には櫛歯状の電極303に平行して液晶分子302が配列し(図11(a))、電界Eを発生させると、液晶分子302が90度水平方向に回転して電界E発生方向に沿うように配列する(図11(b))。このFFS方式の液晶表示装置は、同じ横電界方式であるIPS方式の液晶表示装置と比べ開口率を大きく出来るという利点があるため、盛んに開発が進められている(例えば特許文献1)。
特開2002−296611号公報
しかしながら、FFS方式の液晶ディスプレイは次のような課題を有する。図12にはFFS方式の液晶表示装置に係る電極形状の一般例を表す平面図を示す。図では、垂直方向に延在する複数の第1電極303aと、水平方向に延在し第1電極303aに接続する第2電極303bと第3電極303cとが一体となり、梯子状の電極303を形成している。電極303が形成されていない領域には、平面視矩形のスリット306が形成されている。
電極303と不図示の電極304の間に印加されると、図中に矢印で示す電界Eが発生し液晶分子302が電界方向に配列するが、このとき第1電極303aと第2電極303bとで延在方向が異なるため、それぞれの電極近傍で発生する電界の方向が異なる。すなわち、スリット306の中央部付近の領域AR1では、第1電極303aから発生する電界が支配的であり、スリット306の長手方向両端部付近の領域AR2では、第2電極303bおよび第3電極303cから発生する電界が支配的である、したがって、領域AR1と領域AR2とでは各電極の延在方向に基づき電界Eの方向も90度ずれる。その結果、領域AR1と領域AR2とでは液晶分子302の配列方向が異なり、配列の乱れ(ディスクリネーション)が生じる。このディスクリネーションは、光透過率の低下やコントラスト比の低下など、光学特性の低下をもたらす。
このように、従来のFFS方式の構成では、電極の形状により電界方向が異なる領域が生じ液晶の配向方向に違いが生まれる結果、光学特性が低下してしまうというという課題があった。
本発明はこのような事情に鑑みてなされたものであって、共通電極の形状を最適化することで、発生するディスクリネーションの影響を減らし、光透過率の高い表示部を備えた電子機器を提供することを目的とする。
上記の課題を解決するため、本発明の電子機器において、表示部は、液晶層を挟持する一対の基板と、所定の配列軸に沿って並べられて単位配列が形成され、当該単位配列が所定の配列軸に直交する方向に複数配置されて表示領域を構成する複数の画素と、画素を構成する複数のサブ画素と、一対の基板の内の一方の基板上に配置され、複数のサブ画素の各々に対応して設けられた複数の画素電極と、複数の画素電極上に絶縁膜を介して設けられた共通電極と、を備え、共通電極は、配列軸に対して斜めに交差する方向に延在する複数の第1電極と、複数の第1電極に対して斜めに交差する部分を有し、複数の第1電極の一端部同士を接続する第2電極と、複数の第1電極に対して斜めに交差する部分を有し、複数の第1電極の他端部同士を接続する第3電極と、を備え、複数の第1電極は、少なくとも一部が互いに並行且つ一定間隔で配置されているとともに、第2電極及び第3電極は、配列軸の方向に沿って延在する画素間領域に平面的に重なって配置されている
画質の低下を引き起こすディスクリネーションは、液晶分子を駆動させる横電界の向きが揃わずに乱れが生じている箇所で発生する。例えば、延在方向の異なる電極同士の交点ではそれぞれの電極から発生する横電界の向きが異なるため、横電界の向きが揃わずディスクリネーションが発生する。中でも電極同士が直角に交わる箇所では、横電界は直角に向きが異なる2種の向きに発生するため、駆動する液晶分子の配向が90度異なりディスクリネーションの影響は最大になる。
また一方で、例えば共通電極を表示領域の一端から他端にストライプ状に延在させると、横電界の方向が一定するためディスクリネーションが発生しないようにすることが出来るということが考えられる。しかしこの場合には別の課題が顕在化する。一般に、液晶表示装置が備える共通電極は、他の配線よりも抵抗率が高い材料にて形成されることが多い。そのため、共通電極が長くなると、電極自体の抵抗値と他層に形成される配線層や液晶等による寄生要領に起因する時定数により、共通電極への電圧信号供給側から近い箇所と遠い箇所とで液晶の応答タイミングが異なってしまう。この応答タイミングの違いは画像のちらつき(フリッカ)や信号同士の干渉(クロストーク)の原因となり画質の低下を引き起こすこととなる。
ここで本発明の構成によれば、第1電極は画素配列方向に対して斜めに交差して延在しており、この第1電極に対して第2電極および第3電極が斜めに交差する方向に延在している。そのため、第2電極や第3電極の第1電極と接続する近傍では、第1電極から発生する横電界の向きに対して、第2電極や第3電極から発生する横電界の向きはやはり斜めになり、ディスクリネーションの影響が最大となる90度の横電界の違いを回避することができる。そのため、発生するディスクリネーションの影響が小さい液晶表示装置とすることができる。更に、第1電極は第2電極および第3電極と接続されるため、電圧信号は短い行路を伝わることができる。そのため、応答タイミングの差を小さくすることができ、フリッカやクロストークを低減させた液晶表示装置とすることができる。
また、複数の第1電極は、少なくとも一部が互いに並行且つ一定間隔で配置されている
ので、隣接する第1電極の間隔に変化がなく均一であるため、両者の間に広がる電界の強さに変化が生じず、第1電極近傍において均一な強さの横電界を発生させることができる。そのため、液晶分子の駆動にムラが無くなり、高画質の液晶表示装置とすることができる。
ここで、本発明において「並行」とは互いに交差しないように並んだ状態で配置されることであり、複数の第1電極のうち一つの第1電極は他の第1電極に沿って延在している状態を指す。並行には数学的な平行である状態を含み、配線の配置が数学的な平行により近づく方が本発明の効果は高い。しかしながら、製造上の誤差等の理由により厳密に平行にはならず略平行になっていても良い。以下、並行と記述する際には同様の意味において使用するものとする。
また、第1電極と第2電極の交点および第1電極と第3電極の交点は画素の端部に配置される。そのため、ディスクリネーションが発生する箇所は表示を行う画素の端部となり、画素中央部では良好に表示ができる。したがって、発生するディスクリネーションによる画質への影響が小さい表示部を備えた電子機器とすることが可能となる。
本発明においては、第2電極と第3電極は、配列軸に直交する方向で隣接する画素間領域にそれぞれ配置されていることが望ましい。
この構成によれば、各画素は必ず第2電極および第3電極に挟まれて配置するため、画素の配列している行間では等しくディスクリネーションが発生する。したがって、行間での違いが無くなり、色ムラを抑えた表示が可能な表示部を備えた電子機器とすることができる。またこの場合には、複数の第1電極は、互いに並行且つ一定間隔で配置されていることが望ましい。
本発明においては、隣接する第1電極の一端部同士の配列軸方向における間隔は、少なくとも一部がサブ画素の配列軸方向における幅と等しいことが望ましい。
この構成によれば、全ての画素において画素を横断する第1電極の本数が同じになり、全ての画素において第1電極に基づいて発生する横電界の強度が同じになる。そのため、画素間で同強度の横電界に基づいた液晶分子の駆動が可能となり、色ムラの無い良好な表示が可能な表示部を備えた電子機器とすることができる。
本発明においてはサブ画素は各々同じ形状を有し、隣接する第1電極の一端部同士の配列軸方向における間隔は、サブ画素の配列軸方向における幅と等しいことが望ましい。
この構成によれば、全てのサブ画素において、サブ画素を横断する第1電極の本数が等しくなるため、全てのサブ画素において第1電極に基づいて発生する横電界の強度が同じになる。そのため、サブ画素間で同強度の横電界に基づいた液晶分子の駆動が可能となり、色ムラの無い良好な表示が可能な表示部を備えた電子機器とすることができる。
本発明においては、サブ画素は各々同じ形状を有し、隣接する第1電極の一端部同士の配列軸方向における間隔は、サブ画素の配列軸方向における幅の整数分の1の幅と等しいことが望ましい。
この構成によれば、多数の第1電極を配置することが可能となり、緻密な間隔で第1電極からの横電界を発生させることができる。そのため、液晶の駆動を緻密に行うことができ、高画質な表示部を備えた電子機器とすることができる。
本発明においては、第1電極と第2電極とが成す角度と、第1電極と第3電極とが成す角度との片方または両方が、1度以上15度以下であることが望ましい。
角度が1度未満となると、延在する第1電極が長くなりすぎるため、第1電極有する電気抵抗によりフリッカやクロストークが発生する懸念が増大する。角度が15度より大きくなると、第1電極から発生する横電界と第2電極や第3電極から発生する横電界との角度差が大きくなり、第1電極と第2電極の交点近傍や第1電極と第3電極の交点近傍において発生するディスクリネーションの影響が強くなる。そのため、この構成の角度の範囲内で各電極を形成することでディスクリネーションをより効果的に低減させ、光透過率を向上させた表示部を備えた電子機器とすることができる。
本発明においては、共通電極は、第2電極および第3電極の両端部において隣接する端部同士をそれぞれ接続する一対の第4電極を備え、一対の第4電極のうちの一方の第4電極には、複数の第1電極の一端部が接続され、一対の第4電極のうちの他方の第4電極には、複数の第1電極の他端部が接続され、共通電極は表示領域の外側に張り出して形成され、且つ一対の第4電極は表示領域の外側に配置されていることが望ましい。
この構成によれば、第4電極は第1電極、第2電極および第3電極の各々の端部を接続している。ここで、第4電極から発生する横電界の向きと、各電極から発生する横電界の向きとは、それぞれ異なるため、第4電極と各電極との接続部近傍では、ディスクリネーションが発生することになる。しかし、ここでは第4電極は表示領域の外側に配置されているため、ディスクリネーションが発生する位置を表示に影響を与えない位置とすることができる。そのため高画質な表示が可能な表示部を備えた電子機器を提供することができる。
本発明においては、第2電極と第3電極とが、第1電極よりも抵抗率の低い導電性材料で形成されていることが望ましい。
第2電極や第3電極を低抵抗の材料で形成することで、共通電極全体の抵抗を下げることができ、フリッカやクロストークを低減させた表示部を備えた電子機器とすることができる。
[第1実施形態]
以下、図1〜図6を参照しながら、本発明の第1実施形態に係る液晶表示装置について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。
まず、本実施形態の液晶表示装置1の構成について説明する。図1は液晶表示装置1の配線構造を示すブロック図である。液晶表示装置1は、走査信号を供給する走査線14と、画像信号を供給する信号線16と、走査線と同数であり並列に配置されている容量線18と、走査線14と接続され走査線14に供給される走査信号を制御する走査線駆動回路15と、信号線16と接続され信号線16に供給される画像信号を制御する信号線駆動回路17とを備えている。
走査線14は信号線16および容量線18と交差して配置されており、走査線14と信号線16の交点にはサブ画素Pを形成している。複数のサブ画素Pは、マトリクス状に配置している。このサブ画素Pは、液晶素子11と、液晶素子11の駆動を制御するための薄膜トランジスタ(Thin Film Transistor:以下、TFT)素子である駆動用TFT12と、液晶素子11で表示された画像を安定させるための保持容量19と、を備えている。液晶素子11は、画素電極100と共通電極200と液晶層20とを備えている。
サブ画素Pが備える駆動用TFT12は、ゲート部に走査線14が接続し、ソース部に信号線16が接続し、ドレイン部に液晶素子11の画素電極100が接続している。また、サブ画素Pが備える保持容量19は、駆動用TFT12のドレインと容量線18との間に設けられている。
サブ画素Pが備える液晶素子11では、画素電極100が駆動用TFT12のドレインと接続され、共通電極200が容量線18と接続されている。
走査線駆動回路15は、シフトレジスタおよびレベルシフタを備え、走査線14を制御する。また、信号線駆動回路17は、シフトレジスタ、レベルシフタ、ビデオラインおよびアナログスイッチを備え、信号線16を制御する。
このような液晶表示装置1では、走査線駆動回路15からの走査信号が走査線14を介して駆動用TFT12に伝わると、駆動用TFT12がオンとなる。駆動用TFT12がオンのときに信号線16から供給されるデータ信号は、駆動用TFT12を介して画素電極100に伝わり、データ信号は画素電極100と共通電極200との間で一定期間保持される。液晶素子11では電極間に保持されたデータ信号の電位に応じて液晶層20が駆動し、データ信号に応じた表示を行う。それと同時に、供給されるデータ信号は保持容量19にも供給されるため、データ信号がリークすることが防止され、液晶素子11は画像を安定に表示する。
次に、液晶表示装置1の詳細構成について、図2および図3を用いて説明する。図2は液晶表示装置の部分断面図、図3は液晶表示装置のサブ画素領域を示す部分平面図である。図2は、図3のA−Aにおける矢視断面図に相当する。
図2に示すように、液晶表示装置1は、素子基板30と、素子基板30と対向配置された対向基板50と、素子基板30と対向基板50との間に挟持された液晶層20とを備えて構成されている。また、液晶表示装置1には、素子基板30と対向基板50とが対向する領域の縁端に沿って不図示のシール材が設けられており液晶層20が封止されている。この液晶表示装置1は、素子基板30側から照明光が照射される構成となっている。
素子基板30は、光透過性を備えた基板本体31を備えている。基板本体31を形成する材料には、例えばガラス、石英ガラス、窒化ケイ素等の無機物や、アクリル樹脂、ポリカーボネート樹脂等の有機高分子(樹脂)を用いることができる。また、光透過性を備えるならば、前記材料を積層または混合して形成された複合材料を用いることもできる。
基板本体31の液晶層20側の面上には、アルミニウムや銅等の導電性材料からなる走査線14と容量線18が互いに並行に形成されている。走査線14と容量線18とは同じ材料を用いることとしてもよく、また異なる材料を用いて形成しても良い。これらは、例えばアルミニウム等の導電膜を成膜した後に、パターニングされることにより得られる。
なお、本発明において「並行」とは互いに交差しないように並んだ状態で配置されることであり、更には数学的な平行を含む。しかしながら、製造上の誤差等の理由により厳密に平行にはならず略平行になっていても良い。以下、並行と記述する際には同様の意味において使用するものとする。
また基板本体31上には、走査線14および容量線18を覆うようにゲート絶縁膜32が形成されている。ゲート絶縁膜32は、窒化シリコンや酸化シリコンなどのような絶縁性を有する透光性材料で構成されている。
ゲート絶縁膜32上には、半導体層42、ソース電極43、ドレイン電極44が形成されており、これら半導体層42、ソース電極43、ドレイン電極44および基板本体31上に形成されている走査線14によって駆動用TFT12を構成している。また、ドレイン電極44と導通して容量電極45が形成されており、容量線18と共に保持容量19を構成している。
半導体層42は、アモルファスシリコンなどの半導体で構成されている。また、ソース電極43は、同じくゲート絶縁膜32上に形成されている不図示の信号線16から分岐して形成されており、半導体層42の一端に接続している。そして、ドレイン電極44は容量電極45と導通して形成されており、半導体層42の他端に接続している。
またゲート絶縁膜32上には、駆動用TFT12、容量電極45および不図示の信号線16を覆うように層間絶縁膜33が形成されている。層間絶縁膜33は、ゲート絶縁膜32と同様に、窒化シリコンや酸化シリコンなどの絶縁性を有する透光性材料で構成されている。また、層間絶縁膜33の容量電極45と重なる部分には、画素電極100と駆動用TFT12との導通を図るための貫通孔であるコンタクトホール33aが形成されている。
層間絶縁膜33上には、サブ画素Pの形状に応じた画素電極100が形成されており、コンタクトホール33aを介して駆動用TFT12のドレイン電極44と電気的に接続している。画素電極100は、ITO(Indium Thin Oxide:インジウム錫酸化物)等の光透過性を備えた導電性材料にて形成されている。本実施形態ではITOを用いている。
また、層間絶縁膜33上には、画素電極100を覆って電極間絶縁膜34が形成されている。電極間絶縁膜34は、ゲート絶縁膜32や層間絶縁膜33と同様に、窒化シリコンや酸化シリコンなどの絶縁性を有する透光性材料で構成されており、層間絶縁膜33上に形成された画素電極100を被覆している。
電極間絶縁膜34上には、共通電極200が形成されている。共通電極200は、第1電極200a、第2電極200bおよび第3電極200cを備えており、一定間隔で配列する第1電極200aの一端側に第2電極200bが、他端側に第3電極が配置されている。画素電極100と共通電極200とは、電極間絶縁膜34を介して配置されている。このことにより、画素電極100と共通電極200とは、FFS方式の電極構造を構成している。この共通電極200は、ITO等の光透過性の導電性材料にて形成されており、本実施形態では共通電極200の材料にITOを用いている。これらは、例えばITO膜を成膜した後に、パターニングされることにより得られる。共通電極200の構成については、後に詳述する。
また、電極間絶縁膜34上には、共通電極200を覆って配向膜35が形成されている。配向膜35は、例えばポリイミドなどの有機材料やシリコン酸化物などの無機材料で構成されており、無印加状態において液晶層20に含まれる液晶分子を一定方向に配列させる役割を備える。本実施形態では、配向膜35はポリイミドの形成材料を塗布してこれを乾燥・硬化させた後、その上面にラビング処理を施すことによって得られる。ラビングを均一化するため、ラビング処理を施す方向は、例えば第1電極200aの延在方向に対し2度などの所定の角度とすることが望ましい。また、ラビング処理を施す方向は、第2電極200bおよび第3電極200cの延在する方向であってもよい。
一方、対向基板50は光透過性を備えた基板本体51を備えている。基板本体51を形成する材料には基板本体31と同様に、例えばガラス、石英ガラス、窒化ケイ素等の無機物や、アクリル樹脂、ポリカーボネート樹脂等の有機高分子(樹脂)を用いることができる。また、光透過性を備えるならば、前記材料を積層または混合して形成された複合材料を用いることもできる。
基板本体51の液晶層20側の面上には、カラーフィルタ層52が形成されている。カラーフィルタ層52は、サブ画素Pの形状に対応して配置されており、各サブ画素の表示色に対応する色材を含有している。
カラーフィルタ層52上には、配向膜53が形成されている。配向膜53は、例えばポリイミドなどの有機材料やシリコン酸化物などの無機材料で構成されており、無印加状態において液晶層20に含まれる液晶分子を一定方向に配列させる役割を備える。本実施形態では、配向膜53はポリイミドの形成材料を塗布してこれを乾燥・硬化させた後、その上面に一定方向にラビング処理を施すことによって得られる。このラビングによる配向膜53の配向方向が、配向膜35の配向方向と同方向となるように配置されている。
また、基板本体31の液晶層20とは反対側の面には偏光板36が設けられており、基板本体51の液晶層20とは反対側の面には偏光板56が設けられている。これら偏光板36、56は、それぞれの偏光軸が互いに直交するように設けられている。
続いて、図3に示す平面図を参照して本実施形態の液晶表示装置1におけるサブ画素P近傍の平面配線構造を説明する。図3においては、素子基板30上の各配線及び半導体層のみを示し、各絶縁膜を省略している。また、図を見やすくするために、配線の幅や大きさを変更して示している。
図に示すように、走査線14および容量線18は略平行に形成されており、図中では水平方向に延在している。信号線16はこれら走査線14および容量線18に対して直交するように形成されている。したがって、走査線14、信号線16および容量線18は平面視で略格子状に配線されている。
信号線16からは、平面視で逆L字状のソース電極43が分岐されており、走査線14と平面的に重なるように形成されている半導体層42の一端と接続している。半導体層42の他端にはドレイン電極44が接続しており、駆動用TFT12を形成している。また、ドレイン電極44は容量線18と平面的に重なるように形成されている容量電極45と接続しており、保有容量19を形成している。
共通電極200は、図中に破線で示すサブ画素Pと平面的に重なり、サブ画素Pの領域を斜めに横断して多数配置される第1電極200aと、サブ画素Pと重ならない画素間領域に配置される第2電極200bと、同じくサブ画素Pと重ならない画素間領域に配置される第3電極200cとを備えている。共通電極200は、サブ画素Pが形成されている表示領域全面に形成されている。また、第1電極200aは、複数のサブ画素Pに配置された2つ以上の画素電極100と重なるように配置されている。
第1電極200a、第2電極200bおよび第3電極200cはそれぞれ帯状の形状を有しており、複数の第1電極200aは互いに並行で等間隔に配置されている。これら複数の第1電極200aは、略平行に配置されているとも言え、製造上の理由などにより厳密に平行になっていなくても良い。また、第2電極200bと第3電極200cは、互いに並行に形成されており、同時に走査線14および容量線18とも略平行に形成されている。第2電極200bと第3電極200cも略平行に配置されている。第1電極200aと第2電極200bとの成す角度θ、および第1電極200aと第3電極200cとの成す角度θは10度である。
続いて、図4には本実施形態の液晶表示装置1が備える共通電極の形状と配置を示す説明図を示す。図4(a)は複数の画素を示した広域平面図を示し、(b)は1画素のみを拡大して示した拡大平面図を示す。説明を容易にするために、図4(a)では縦1行×横5列の画素構成を抜き出して図示しており、第1電極200aを一部省略して図示している。ここで平面視方形の画素Gは、平面視矩形のサブ画素Pにより1画素あたり3つ集合して構成されており、サブ画素Pはそれぞれ赤色、緑色、青色を表示することとする。そのため、図では縦1行×横15列のサブ画素構成を図示している。図中で「r」「g」「b」は、それぞれ赤色、緑色、青色を表示するサブ画素であることを示す。
図4(a)に示すように、画素GはG1、G2…と順に配列しており、それぞれの画素Gには赤色、緑色、青色を表示するサブ画素Pが含まれている。本実施形態の共通電極200が備える第1電極200aは、第1電極200aの一端部が全てのサブ画素の左上隅に、また、第1電極200aの他端部が全てのサブ画素の右下隅に配置され、12個のサブ画素Pを斜めに横断して配置している。例えば、図に示す画素G1に含まれるサブ画素P1rの左上隅に一端部が配置された第1電極200aの他端部は、画素G4に含まれるサブ画素P4bの右下隅に配置されている。また、本実施形態の共通電極200が備える第2電極200bおよび第3電極200cは、それぞれ画素配列方向に延在する画素間領域に重なって配置しており、第1電極200aと接続している。本実施形態では、第1電極200aと第2電極200b、および第1電極200aと第3電極200cとの間の角度θは10度である。
このような配置で共通電極200を配置すると、図4(b)に示すように、画素Gが含むサブ画素Pを横断する第1電極200aはいずれも同数となる。図ではそれぞれのサブ画素Pには12本の第1電極200aが平面的に重なって横断している。そのため、各サブ画素P間では同強度の電界に基づき液晶を駆動させることができるので各サブ画素P間での色ムラを抑えることができる。また、第1電極200aが各サブ画素Pと平面的に重なった部分の大きさ・形状がいずれも同じになる。そのため、いずれのサブ画素Pにおいても同形状の第1電極200aから発生する電界により液晶を駆動させることができるので、やはり各サブ画素P間での色ムラを抑えることができる。
図5は、第1電極200aと第2電極200bとの接続箇所近傍での横電界方向と液晶分子の駆動の様子を示す模式図である。第1電極200aと第2電極200bとの間の角度は10度であるため、第1電極200aから発生する横電界Eと第2電極200bから発生する横電界Eとは10度の角度の違いがある。そのため、第1電極200aからの横電界Eに基づいて駆動する液晶分子20aと第2電極200bからの横電界Eに基づいて駆動する液晶分子20bとは、10度の角度の違いを持って配向する。配向の角度の違いが10度と小さいため、発生するディスクリネーションの程度も小さくなる。したがって、このような形状の共通電極を備える本実施形態の液晶表示パネル1では、ディスクリネーションの影響が小さく良好な表示が可能となる。
図6には、本実施形態の共通電極200の端部形状を表わす平面図を示す。ここでは、共通電極200の片側の端部のみを示している。本実施形態の共通電極200は、第2電極200bと第3電極200cとの端部同士を接続する第4電極200dを備えており、この第4電極200dには、複数の第1電極200aの他端部も同時に接続している。共通電極200の図示していない側の端部においても同様に、第4電極200dは第2電極200bと第3電極200cとの端部同士を接続しており、同時に第4電極200dには複数の第1電極200aの一端部が接続している。したがって、本実施形態の共通電極200は、第2電極200b、第3電極200cおよび一対の第4電極200dが互いに接続して平面視略矩形の枠状の形状を成し、複数の第1電極200aがこの枠状の形状の内部に接続して配置された形状をしている。本実施形態では、第4電極200dはITOで形成されている。
ここで、第4電極200dと第1電極200a、第2電極200bおよび第3電極200cとのそれぞれの接続箇所近傍では、各電極から発生する横電界の向きが異なるためディスクリネーションが発生する。しかし本実施形態では、共通電極200は表示領域ARの外側の領域DAにまで張り出して形成されており、第4電極200dは外側の領域DAに配置されている。そのため、第4電極200dと各電極との接続箇所近傍で発生するディスクリネーションは、表示領域の外側の領域DAで発生することになり、表示に影響を与えない。この外側の領域DAの広さは、ディスクリネーションが発生する領域を全て含むことができ表示に影響を与えない広さであれば特に限定されない。また、本実施形態では第4電極200dは、平面視矩形の帯状の形状をしているが、外側の領域DAに配置されていれば第4電極200dの形状には特に限定はない。このように、本実施形態の液晶表示パネル1では、表示領域ARの端部においてもディスクリネーションの影響が小さく良好な表示が可能となる。
以上のような構成の液晶表示装置1によれば、画素配列方向に延在する第2電極200bおよび第3電極200cに対して第1電極200aは斜めに交差して延在している。そのため、第1電極200aから発生する横電界の向きに対して、第2電極200bや第3電極200cから発生する横電界の向きは同様に斜めになる。したがって、電界方向の違いによって生じるディスクリネーションが最大となる90度の横電界の違いを回避することができ、ディスクリネーションの影響が小さい液晶表示装置1とすることができる。更に、第1電極200aが第2電極200bおよび第3電極200cと接続され共通電極200を形成しているため、電圧信号は短い行路を伝わることができる。そのため、応答タイミングの差を小さくすることができ、フリッカやクロストークを低減させた液晶表示装置1とすることができる。
また、本実施形態では、複数の第1電極200aは、互いに並行且つ一定間隔で配置されている。隣接する第1電極200aの間隔に変化がなく均一であるため、両者の間に広がる電界の強さに変化が生じず、第1電極200a近傍において均一な強さの横電界を発生させることができる。そのため、液晶分子の駆動にムラが無くなり、高画質の液晶表示装置1とすることができる。
また、本実施形態では、第2電極200bおよび第3電極200cは、画素配列軸方向に延在する画素間領域に平面的に重なって配置されていることとしている。そのため、第1電極200aと第2電極200bとの交点、および第1電極200aと第3電極200cとの交点は画素Gの端部に配置される。そのため、ディスクリネーションが発生する箇所は表示を行う画素Gの端部となり、画素Gの中央部では良好に表示ができる。したがって、発生するディスクリネーションによる画質への影響が小さい液晶表示装置1とすることが可能となる。
また、本実施形態では、第2電極200bと第3電極200cとは、隣接する画素間領域にそれぞれ配置されていることとしている。そのため、各画素は必ず第2電極200bおよび第3電極200cに挟まれて配置するため、画素の配列している行間では等しくディスクリネーションが発生する。したがって、行間での違いが無くなり、色ムラを抑えた表示が可能な液晶表示装置1とすることができる。
また、本実施形態では、画素Gは同じ形状を有する複数のサブ画素Pを備え、隣接する第1電極200aの一端部同士の配列軸方向における間隔が、サブ画素Pの配列軸方向における幅と等しいこととしている。そのため、全てのサブ画素Pにおいて、サブ画素Pを横断する第1電極200aの本数が等しくなるため、全てのサブ画素Pにおいて第1電極200aに基づいて発生する横電界の強度が同じになる。したがって、サブ画素P間で同強度の横電界に基づいた液晶分子20aの駆動が可能となり、色ムラの無い良好な表示が可能な液晶表示装置1とすることができる。
また、本実施形態では、第1電極200aと第2電極200bとが成す角度と、第1電極200aと第3電極200cとが成す角度はいずれも10度であることとしている。この角度を備えた共通電極200を用いることで、ディスクリネーションをより効果的に低減させ、光透過率を向上させた画像表示装置1とすることができる。
また、本実施形態では、第1電極200aと第2電極200bと第3電極200cは表示領域ARの外側の領域DAにて第4電極200dと接続することとしている。そのため各電極と第4電極200dとの接続位置で発生するディスクリネーションは、表示に影響を与えない外側の領域DAで発生することになる。そのため高画質な表示が可能な液晶表示装置1を提供することができる。
なお、本実施形態においては、共通電極200はITOで形成することとしたが、共通電極200の備える第1電極200aはITOとし、第2電極200bおよび第3電極200cは第1電極200aを形成するITOよりも低効率の低い銅などの導電性材料で形成することとしても構わない。第2電極200bや第3電極200cを低抵抗の材料で形成することで、共通電極200全体の抵抗を下げることができ、フリッカやクロストークを低減させた液晶表示装置とすることができる。第2電極200bおよび第3電極200cを形成する低抵抗の導電性材料が光透過性を備えない場合には、第2電極200bおよび第3電極200cを画素間領域やブラックマトリクスなどに平面的に重なるように配置し、表示領域に重ならないように配置することが望ましい。
[第2実施形態]
図7は、本発明の第2実施形態に係る画像表示装置2の説明図である。本実施形態の液晶表示装置は、第1実施形態の液晶表示装置1と一部共通している。異なるのは、共通電極が備える第1配線のピッチが半分になり第1電極の数が倍になっていることである。したがって、本実施形態において第1実施形態と共通する構成要素については同じ符号を付し、詳細な説明は省略する。
図7には本実施形態の液晶表示装置2が備える共通電極の形状と配置を示す説明図を示す。本実施形態の共通電極210が備える第1電極210aは、第1電極210aの一端部がサブ画素の左上隅およびサブ画素の配列方向に延在する辺の中点に配置されており、第1電極210aの他端部がサブ画素の右下隅およびサブ画素の配列方向に延在する辺の中点に配置されている。すなわち、隣接する第1電極210aの一端部同士の間隔は、サブ画素の配列方向に延在する辺の幅の半分(2分の1)の幅に等しくなっている。第1電極210aは互いに並行に配置しているため、隣接する第1電極210aの他端部同士の間隔も、サブ画素の配列方向に延在する辺の幅の半分の幅に等しい。
また、第1電極210aは、例えば画素G1に含まれるサブ画素P1rの左上隅に一端部が配置された第1電極210aの他端部は、画素G4に含まれるサブ画素P4bの右下隅に配置されている様に、12個のサブ画素Pを斜めに横断して配置している。また、本実施形態の共通電極210が備える第2電極210bおよび第3電極210cは、それぞれ画素配列方向に延在する画素間領域に重なって配置しており、複数の第1電極210aと接続している。本実施形態では、第1電極210aと第2電極210b、および第1電極210aと第3電極210cとの間の角度θは10度である。
以上のような構成の液晶表示装置2によれば、多数の第1電極200aを配置することが可能となり、緻密な間隔で第1電極200aからの横電界を発生させることができる。そのため、液晶の駆動を緻密に行うことができ、高画質な液晶表示装置とすることができる。
[第3実施形態]
図8は、本発明の第3実施形態に係る画像表示装置3の説明図である。本実施形態の液晶表示装置は、第1実施形態の液晶表示装置と一部共通している。異なるのは、共通電極が備える第1電極の数が減少し、全てのサブ画素には第1電極の一端部または他端部が配置されていない点ある。したがって、本実施形態において第1実施形態と共通する構成要素については同じ符号を付し、詳細な説明は省略する。
ここで、理想的な第1電極の配置とはすなわち、第1実施形態や第2実施形態で示したようにサブ画素Pに平面的に重なる第1電極の形状が全てのサブ画素Pにおいて等しく、且つサブ画素Pを横断する第1電極の本数が全てのサブ画素Pにおいて等しいという配置である。このような配置で共通電極が配置されると、発生する横電界の強度がサブ画素間で等しくなるため、安定した駆動と均一な表示画質が得られる。したがって、全てのサブ画素には第1電極の一端部または他端部が配置しない場合であってもこのような第1電極の配置に近づくほど高画質の画像を表示可能な液晶表示装置3とすることができる。
図8には本実施形態の液晶表示装置が備える共通電極の形状と配置を示す説明図を示す。まず、図8(a)には、本実施形態の共通電極220が備える第1電極220aの一端部が第2電極220bに2サブ画素ごとに配置され、第1電極220aが13サブ画素を横断し、他端部が第3電極220cと接続するという配置例を示す。第1電極220aと第2電極220b、および第1電極220aと第3電極220cとの間の角度θは約8度である。そのため、第1電極220aの一端部および他端部近傍でのディスクリネーションの影響は小さく抑えられている。
この場合、例えば画素G2に着目すると、サブ画素P2r,P2bには第1電極220aが6本横断しているが、サブ画素P2gには7本横断しており、異なる色を表示するサブ画素間で横断する第1電極220aの数が異なる。また、赤色を表示するサブ画素に着目すると、例えばサブ画素P2rは6本の第1電極220aが横断しているのに対し、サブ画素P3rでは7本の第1電極220aが横断しており、同色を表示するサブ画素間においても横断する第1電極220aの数が異なる。以上のような配置の共通電極220を備えた液晶表示装置3の場合には、各サブ画素間において発生する電界の強度が異なるため液晶分子の駆動の様子が異なり、色ムラが残る。
次に、図8(b)には、第1電極220aの一端部が第2電極220bに3サブ画素ごとに配置され、第1電極220aが10サブ画素を横断し、他端部が第3電極220cと接続するという配置例を示す。第1電極220aと第2電極220b、および第1電極220aと第3電極220cとの間の角度θは約13度である。そのため、第1電極220aの一端部および他端部近傍でのディスクリネーションの影響は小さく抑えられている。
この場合、例えば画素G2に着目すると、サブ画素P2rには第1電極220aが4本横断しているが、サブ画素P2g,P2bには3本横断しており、異なる色を表示するサブ画素間で横断する第1電極220aの数が異なる。一方で、赤色を表示するサブ画素Pに着目すると、すべての赤色を表示するサブ画素では第1電極220aが4本横断しており、同色を表示するサブ画素間においては横断する第1電極220aの数が等しい。緑色および青色を表示するサブ画素Pにおいても、同色内では横断する第1電極220aの数が等しい。以上のような配置の共通電極220を備えた液晶表示装置4の場合には、同色のサブ画素間においては電界の強度が等しいが、異なる色のサブ画素間では発生する電界の強度がことなるため液晶分子の駆動の様子が異なり、異なる色のサブ画素P間で色ムラが残る。
次に、図8(c)には、第1電極220aの一端部が第2電極220bに2サブ画素ごとに配置され、第1電極220aが12サブ画素を横断し、他端部が第3電極220cと接続するという配置例を示す。第1電極220aが横断するサブ画素の数は、1画素Gを構成するサブ画素Pの数の4倍となっている。また、第1電極220aと第2電極220b、および第1電極220aと第3電極220cとの間の角度θは約10度である。そのため、第1電極220aの一端部および他端部近傍でのディスクリネーションの影響は小さく抑えられている。
この場合、例えば画素G2に着目すると、いずれのサブ画素Pにおいても第1電極220aが6本横断しており、異なる色を表示するサブ画素間で横断する第1電極220aの数が等しい。一方で、赤色を表示するサブ画素Pに着目すると、例えばサブ画素P2rには第1電極220aの一端部が配置されていないが、サブ画素P3rには配置されている。またサブ画素P2rには第1電極220aの他端部は配置されているが、サブ画素P3rには配置されていない。したがって、同色を表示するサブ画素P間において、第1電極220aの重なり方が異なる。緑色および青色を表示するサブ画素Pも同様である。これまで述べてきたように、第1電極220aの一端部および他端部の近傍では液晶分子の配向が異なりディスクリネーションが発生する。しかし、同色を表示するサブ画素P間において第1電極220aの一端部および他端部の配置が一定しないため、ディスクリネーションの発生位置が一定せず色ムラの原因となる。そのため、以上のような配置の共通電極220を備えた液晶表示装置5の場合には、異なる色を表示するサブ画素P間において電界の強度が一定するが、同色のサブ画素P間で色ムラが残る。
次に、図8(d)には、第1電極220aの一端部が第2電極220bに3サブ画素ごとに配置され、第1電極220aが12サブ画素を横断し、他端部が第3電極220cと接続するという配置例を示す。第1電極220aが横断するサブ画素の数は、1画素Gを構成するサブ画素Pの数の4倍となっている。また、第1電極220aと第2電極220b、および第1電極220aと第3電極220cとの間の角度θは約10度である。そのため、第1電極220aの一端部および他端部近傍でのディスクリネーションの影響は小さく抑えられている。
この場合、例えば画素G2に着目すると、いずれのサブ画素Pにおいても第1電極220aが4本横断しており、異なる色を表示するサブ画素間で横断する第1電極220aの数が等しい。また、赤色を表示するサブ画素Pに着目すると、全ての赤色を表示するサブ画素Pには第2電極220bと接続する第1電極の一端部が配置されている。同様に、緑色を表示するサブ画素Pに着目すると、緑色を表示するいずれのサブ画素においても第1電極220aの一端部または他端部が配置されておらず、青色を表示するサブ画素Pには全てにおいて第1電極の他端部が配置されている。すなわち、同色を表示するサブ画素P間において第1電極220aの一端部および他端部の配置が一定しており、ディスクリネーションの発生位置が規則的に一定している。そのため、以上のような配置の共通電極220を備えた液晶表示装置6の場合には、異なる色を表示するサブ画素P間において電界の強度が一定し、且つ同色のサブ画素P間で同じパターンで共通電極220が配置されているため色ムラが生じない。したがって、良好な表示を行うことが出来る液晶表示装置とすることができる。
[第4実施形態]
図9は、本発明の第4実施形態に係る画像表示装置7の説明図である。本実施形態の液晶表示装置は、第3実施形態の液晶表示装置と一部共通している。本実施形態において第3実施形態と共通する構成要素については同じ符号を付し、詳細な説明は省略する。
本実施形態の液晶表示装置7は、画素Gの形状が平面視略平行四辺形をしており、画素配列軸方向に延在している。そのため配列軸方向に延在する画素間領域は、平面視で鋸歯状になっており、直線状ではない。
本実施形態の共通電極230が備える第1電極230aは、画素配列軸方向に延在する画素Gの斜辺部と並行に配置されている。また、第2電極230bは、画素Gの斜辺部および第1電極230aと並行な本線部230eと、画素配列軸に直交する方向(画素Gの縦辺部延在方向)に延在して配置され隣接する本線部230e同士を接続する接続部230fとを備えて構成されている。同様に第3電極230cは、画素Gの斜辺部および第1電極230aと並行な本線部230gと、画素配列軸に直交する方向に延在して配置され隣接する本線部230g同士を接続する接続部230hとを備えて構成されている。第1電極230aの一端部は、第2電極230bが備える本線部230eと接続部230fとの接続箇所に配置されている。また、第1電極230aの他端部は、第3電極230cが備える本線部230gと接続部230hとの接続箇所に配置されている。
以上のような構成の液晶表示装置7によれば、画素Gに含まれる各々のサブ画素Pに平面的に重なる第1電極230aの形状が全て等しくなる。そのため、各サブ画素Pにおいて横電界の強度を等しくすることができ、色ムラを抑えた優れた表示が可能な液晶表示装置とすることができる。
なお、本実施形態においては、第1電極230aの一端部は、第2電極230bが備える本線部230eと接続部230fとの接続箇所に配置されていることとしたが、接続部230f上のいずれの箇所においても配置することが可能である。第1電極230aの他端部においても同様である。
また、本実施形態においては、第2電極230bが備える接続部230f上には第1電極230aの一端部が1つしか配置されていないが、複数配置することも可能である。その場合には、第1電極230aの間隔が狭くなり緻密な間隔で第1電極230aからの横電界を発生させることができる。そのため、表示領域全体に効果的に電界がおよび液晶分子の制御が容易になるため、高画質の表示が可能な液晶表示装置を提供できる。
[電子機器]
次に、本発明の電子機器の実施形態について説明する。図10は、本発明に係る電子機器の一例を示す斜視図である。図10に示す携帯電話1300は、本発明の液晶表示装置を小サイズの表示部1301として備え、複数の操作ボタン1302、受話口1303、及び送話口1304を備えて構成されている。これにより、本発明の液晶表示装置により構成された表示品質に優れる表示部を具備した携帯電話1300を提供することができる。
上記各実施の形態の液晶表示装置は、上記携帯電話に限らず、電子ブック、プロジェクタ、パーソナルコンピュータ、ディジタルスチルカメラ、テレビジョン受像機、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、かかる構成とすることで、表示品質が高く、信頼性に優れた液晶表示部を備えた電子機器を提供できる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
第1実施形態に係る液晶表示装置の配線構造を示すブロック図である。 第1実施形態に係る液晶表示装置の部分断面図である。 第1実施形態に係る液晶表示装置のサブ画素領域を示す部分平面図である。 液晶表示装置が備える共通電極の形状と配置を示す説明図である。 液晶表示装置の横電界方向と液晶分子の駆動の様子を示す模式図である。 液晶表示装置の共通電極の端部を示す部分平面図である。 第2実施形態の液晶表示装置の共通電極形状と配置を示す説明図である。 第3実施形態の液晶表示装置の共通電極形状と配置を示す説明図である。 第4実施形態の液晶表示装置の共通電極形状と配置を示す説明図である。 本発明に係る電子機器の一例を示す斜視図である。 FFS方式の駆動方式を示す模式図である。 FFS方式の液晶表示装置に係る電極形状の一般例を表す平面図である。
符号の説明
1〜7…液晶表示装置、20…液晶層、30…素子基板(基板)、50…対向基板(基板)、100…画素電極、200,210,220,230…共通電極、200a,210a,220a,230a…第1電極、200b,210b,220b,230b…第2電極、200c,210c,220c,230c…第3電極、200d…第4電極、230e,230g…本線部、230f,230h…接続部、1300…携帯電話(電子機器)、AR…表示領域、G…画素、P…サブ画素

Claims (10)

  1. 表示部を備えた電子機器において、
    前記表示部は、
    液晶層を挟持する一対の基板と、
    所定の配列軸に沿って並べられて単位配列が形成され、当該単位配列が前記所定の配列軸に直交する方向に複数配置されて表示領域を構成する複数の画素と、
    前記画素を構成する複数のサブ画素と、
    前記一対の基板の内の一方の基板上に配置され、前記複数のサブ画素の各々に対応して設けられた複数の画素電極と、
    前記複数の画素電極上に絶縁膜を介して設けられた共通電極と、を備え、
    前記共通電極は、
    前記配列軸に対して斜めに交差する方向に延在する複数の第1電極と、
    前記複数の第1電極に対して斜めに交差する部分を有し、前記複数の第1電極の一端部同士を接続する第2電極と、
    前記複数の第1電極に対して斜めに交差する部分を有し、前記複数の第1電極の他端部同士を接続する第3電極と、を備え、
    前記複数の第1電極は、少なくとも一部が互いに並行且つ一定間隔で配置されているとともに、前記第2電極及び前記第3電極は、前記配列軸の方向に沿って延在する画素間領域に平面的に重なって配置されており、
    隣接する前記第1電極の一端部同士の前記配列軸方向における間隔は、少なくとも一部が前記サブ画素の前記配列軸方向における幅と等しい、電子機器。
  2. 表示部を備えた電子機器において、
    前記表示部は、
    液晶層を挟持する一対の基板と、
    所定の配列軸に沿って並べられて単位配列が形成され、当該単位配列が前記所定の配列
    軸に直交する方向に複数配置されて表示領域を構成する複数の画素と、
    前記画素を構成する複数のサブ画素と、
    前記一対の基板の内の一方の基板上に配置され、前記複数のサブ画素の各々に対応して
    設けられた複数の画素電極と、
    前記複数の画素電極上に絶縁膜を介して設けられた共通電極と、を備え、
    前記共通電極は、
    前記配列軸に対して斜めに交差する方向に延在する複数の第1電極と、
    前記複数の第1電極に対して斜めに交差する部分を有し、前記複数の第1電極の一端部
    同士を接続する第2電極と、
    前記複数の第1電極に対して斜めに交差する部分を有し、前記複数の第1電極の他端部
    同士を接続する第3電極と、を備え、
    前記複数の第1電極は、少なくとも一部が互いに並行且つ一定間隔で配置されていると
    ともに、前記第2電極及び前記第3電極は、前記配列軸の方向に沿って延在する画素間領
    域に平面的に重なって配置されており、
    前記単位配列内のすべての前記第1電極は、互いに並行且つ、隣接する前記第1電極と
    の間が一定間隔で配置されている、電子機器。
  3. 表示部を備えた電子機器において、
    前記表示部は、
    液晶層を挟持する一対の基板と、
    所定の配列軸に沿って並べられて単位配列が形成され、当該単位配列が前記所定の配列軸に直交する方向に複数配置されて表示領域を構成する複数の画素と、
    前記画素を構成する複数のサブ画素と、
    前記一対の基板の内の一方の基板上に配置され、前記複数のサブ画素の各々に対応して設けられた複数の画素電極と、
    前記複数の画素電極上に絶縁膜を介して設けられた共通電極と、を備え、
    前記共通電極は、
    前記配列軸に対して斜めに交差する方向に延在する複数の第1電極と、
    前記複数の第1電極に対して斜めに交差する部分を有し、前記複数の第1電極の一端部同士を接続する第2電極と、
    前記複数の第1電極に対して斜めに交差する部分を有し、前記複数の第1電極の他端部同士を接続する第3電極と、を備え、
    前記複数の第1電極は、少なくとも一部が互いに並行且つ一定間隔で配置されているとともに、前記第2電極及び前記第3電極は、前記配列軸の方向に沿って延在する画素間領域に平面的に重なって配置されており、
    前記単位配列内のすべての前記第1電極は、互いに並行且つ、隣接する前記第1電極と
    の間が一定間隔で配置され
    隣接する前記第1電極の一端部同士の前記配列軸方向における間隔は、少なくとも一部が前記サブ画素の前記配列軸方向における幅と等しい、電子機器。
  4. 前記第1電極は、前記単位配列を形成する前記複数の画素に配置された2以上の前記画素電極と重なるように延在される、請求項1から請求項3のいずれか1項に記載の電子機器。
  5. 前記第2電極と前記第3電極は、前記配列軸に直交する方向で隣接する前記画素間領域にそれぞれ配置されている、請求項1から請求項4のいずれか1項に記載の電子機器。
  6. 表示部を備えた電子機器において、
    前記表示部は、
    液晶層を挟持する一対の基板と、
    所定の配列軸に沿って並べられて単位配列が形成され、当該単位配列が前記所定の配列軸に直交する方向に複数配置されて表示領域を構成する複数の画素と、
    前記画素を構成する複数のサブ画素と、
    前記一対の基板の内の一方の基板上に配置され、前記複数のサブ画素の各々に対応して設けられた複数の画素電極と、
    前記複数の画素電極上に絶縁膜を介して設けられた共通電極と、を備え、
    前記共通電極は、
    前記配列軸に対して斜めに交差する方向に延在する複数の第1電極と、
    前記複数の第1電極に対して斜めに交差する部分を有し、前記複数の第1電極の一端部同士を接続する第2電極と、
    前記複数の第1電極に対して斜めに交差する部分を有し、前記複数の第1電極の他端部同士を接続する第3電極と、を備え、
    前記複数の第1電極は、少なくとも一部が互いに並行且つ一定間隔で配置されているとともに、前記第2電極及び前記第3電極は、前記配列軸の方向に沿って延在する画素間領域に平面的に重なって配置されており、
    前記第2電極と前記第3電極は、前記配列軸に直交する方向で隣接する前記画素間領域にそれぞれ配置され、
    前記サブ画素は各々同じ形状を有し、
    隣接する前記第1電極の一端部同士の前記配列軸方向における間隔は、前記サブ画素の前記配列軸方向における幅と等しい、電子機器。
  7. 表示部を備えた電子機器において、
    前記表示部は、
    液晶層を挟持する一対の基板と、
    所定の配列軸に沿って並べられて単位配列が形成され、当該単位配列が前記所定の配列軸に直交する方向に複数配置されて表示領域を構成する複数の画素と、
    前記画素を構成する複数のサブ画素と、
    前記一対の基板の内の一方の基板上に配置され、前記複数のサブ画素の各々に対応して設けられた複数の画素電極と、
    前記複数の画素電極上に絶縁膜を介して設けられた共通電極と、を備え、
    前記共通電極は、
    前記配列軸に対して斜めに交差する方向に延在する複数の第1電極と、
    前記複数の第1電極に対して斜めに交差する部分を有し、前記複数の第1電極の一端部同士を接続する第2電極と、
    前記複数の第1電極に対して斜めに交差する部分を有し、前記複数の第1電極の他端部同士を接続する第3電極と、を備え、
    前記複数の第1電極は、少なくとも一部が互いに並行且つ一定間隔で配置されているとともに、前記第2電極及び前記第3電極は、前記配列軸の方向に沿って延在する画素間領域に平面的に重なって配置されており、
    前記単位配列内のすべての前記第1電極は、互いに並行且つ、隣接する前記第1電極との間が一定間隔で配置され、
    前記第2電極と前記第3電極は、前記配列軸に直交する方向で隣接する前記画素間領域にそれぞれ配置され、
    前記サブ画素は各々同じ形状を有し、
    隣接する前記第1電極の一端部同士の前記配列軸方向における間隔は、前記サブ画素の前記配列軸方向における幅の整数分の1の幅と等しい、電子機器。
  8. 前記第1電極と前記第2電極とが成す角度と、前記第1電極と前記第3電極とが成す角度との片方または両方が、1度以上15度以下である請求項1から請求項7のいずれか1項に記載の電子機器。
  9. 前記共通電極は、前記第2電極および前記第3電極の両端部において隣接する端部同士をそれぞれ接続する一対の第4電極を備え、
    前記一対の第4電極のうちの一方の第4電極には、複数の前記第1電極の一端部が接続され、
    前記一対の第4電極のうちの他方の第4電極には、複数の前記第1電極の他端部が接続され、
    前記共通電極は前記表示領域の外側に張り出して形成され、且つ前記一対の第4電極は前記表示領域の外側に配置されている請求項1から請求項8のいずれか1項に記載の電子機器。
  10. 前記第2電極と前記第3電極とが、前記第1電極よりも抵抗率の低い導電性材料で形成されている、請求項1から請求項9のいずれか1項に記載の電子機器。
JP2007254146A 2007-09-28 2007-09-28 電子機器 Expired - Fee Related JP5519101B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007254146A JP5519101B2 (ja) 2007-09-28 2007-09-28 電子機器
US12/190,062 US7956974B2 (en) 2007-09-28 2008-08-12 Liquid crystal device and electronic apparatus
KR1020080094260A KR101526262B1 (ko) 2007-09-28 2008-09-25 액정 표시 장치 및 전자 기기
CN2008101658639A CN101398576B (zh) 2007-09-28 2008-09-25 液晶显示装置和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007254146A JP5519101B2 (ja) 2007-09-28 2007-09-28 電子機器

Publications (2)

Publication Number Publication Date
JP2009086162A JP2009086162A (ja) 2009-04-23
JP5519101B2 true JP5519101B2 (ja) 2014-06-11

Family

ID=40507845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007254146A Expired - Fee Related JP5519101B2 (ja) 2007-09-28 2007-09-28 電子機器

Country Status (4)

Country Link
US (1) US7956974B2 (ja)
JP (1) JP5519101B2 (ja)
KR (1) KR101526262B1 (ja)
CN (1) CN101398576B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5299083B2 (ja) * 2009-05-20 2013-09-25 株式会社ジャパンディスプレイ 液晶表示装置
JP2011017887A (ja) * 2009-07-09 2011-01-27 Sony Corp 液晶表示パネル
KR101298234B1 (ko) * 2010-03-19 2013-08-22 엘지디스플레이 주식회사 터치인식 횡전계형 액정표시장치 및 이의 제조 방법
TWI492389B (zh) * 2012-07-13 2015-07-11 Au Optronics Corp 畫素結構及畫素結構的製作方法
KR102448479B1 (ko) 2013-09-13 2022-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
GB201409766D0 (en) * 2014-06-02 2014-07-16 Cambridge Entpr Ltd Signal processing methods
CN104298042A (zh) * 2014-09-23 2015-01-21 合肥鑫晟光电科技有限公司 一种显示面板及显示装置
CN206248976U (zh) * 2016-12-05 2017-06-13 京东方科技集团股份有限公司 阵列基板和显示装置
CN110137236B (zh) * 2019-06-03 2022-01-28 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306798B1 (ko) * 1998-05-29 2001-11-30 박종섭 컬러쉬프트를방지한고개구율및고투과율액정표시장치
JP4556341B2 (ja) 2001-03-30 2010-10-06 セイコーエプソン株式会社 液晶表示装置および電子機器
KR100617612B1 (ko) * 2003-08-26 2006-09-01 비오이 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치
KR101309139B1 (ko) * 2003-12-29 2013-09-17 엘지디스플레이 주식회사 어레이 기판 및 이를 포함하는 액정표시장치
CN100397215C (zh) * 2004-04-28 2008-06-25 鸿富锦精密工业(深圳)有限公司 边缘电场开关型液晶显示装置
KR100590932B1 (ko) * 2004-09-23 2006-06-19 비오이 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 모드 액정표시장치
KR20060131014A (ko) * 2005-06-14 2006-12-20 비오이 하이디스 테크놀로지 주식회사 고투과율을 위한 프린지 필드 스위칭 모드 액정표시장치
KR101152128B1 (ko) * 2005-07-04 2012-07-02 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
JP4813842B2 (ja) * 2005-07-29 2011-11-09 株式会社 日立ディスプレイズ 液晶表示装置
KR100978369B1 (ko) * 2005-12-29 2010-08-30 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
JP2007226175A (ja) * 2006-01-26 2007-09-06 Epson Imaging Devices Corp 液晶装置及び電子機器
JP4717672B2 (ja) * 2006-03-17 2011-07-06 ソニー株式会社 液晶装置及び電子機器

Also Published As

Publication number Publication date
CN101398576A (zh) 2009-04-01
KR20090033055A (ko) 2009-04-01
US20090086146A1 (en) 2009-04-02
US7956974B2 (en) 2011-06-07
CN101398576B (zh) 2013-06-26
JP2009086162A (ja) 2009-04-23
KR101526262B1 (ko) 2015-06-10

Similar Documents

Publication Publication Date Title
JP5519101B2 (ja) 電子機器
JP3826217B2 (ja) フリンジフィールドスイッチングモード液晶表示装置
JP5612399B2 (ja) 液晶表示装置
JP5246782B2 (ja) 液晶装置および電子機器
US8842108B2 (en) Array substrate for in-plane switching mode liquid crystal display device
JP5121529B2 (ja) 液晶表示装置及び電子機器
US6839117B1 (en) Compensating electrode structure of a display device
US10613395B2 (en) Liquid crystal display device
TW200819836A (en) Liquid crystal display panel
JP2013190703A (ja) 液晶表示装置
JP5522243B2 (ja) 電界駆動型装置及び電子機器
JP5132341B2 (ja) 液晶表示パネル
JP4466708B2 (ja) 液晶装置
JP5551553B2 (ja) 液晶表示装置
KR100603829B1 (ko) 프린지 필드 스위칭 모드 액정표시장치
US10890815B2 (en) Display apparatus
JP2009271389A (ja) 液晶装置及び電子機器
JP2008083208A (ja) 液晶装置及びその製造方法、並びに電子機器
CN112782886B (zh) 阵列基板以及触控显示面板
TWI402584B (zh) 影像顯示系統
US11201175B2 (en) Array substrate with capacitance forming portion to hold potential at electrode
KR101156510B1 (ko) 횡전계방식 액정표시소자
KR20140034628A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
JP5620211B2 (ja) 液晶表示装置
US7268847B2 (en) In-plane switching mode thin film transistor liquid crystal display device with two domains

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100728

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120920

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130801

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20130801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140403

R150 Certificate of patent or registration of utility model

Ref document number: 5519101

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees