KR101152128B1 - 액정 표시 장치 및 그 구동 방법 - Google Patents

액정 표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101152128B1
KR101152128B1 KR1020050059673A KR20050059673A KR101152128B1 KR 101152128 B1 KR101152128 B1 KR 101152128B1 KR 1020050059673 A KR1020050059673 A KR 1020050059673A KR 20050059673 A KR20050059673 A KR 20050059673A KR 101152128 B1 KR101152128 B1 KR 101152128B1
Authority
KR
South Korea
Prior art keywords
signal
liquid crystal
image signal
pixel
correction
Prior art date
Application number
KR1020050059673A
Other languages
English (en)
Other versions
KR20070004237A (ko
Inventor
창학선
엄윤성
유승후
김현욱
도희욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050059673A priority Critical patent/KR101152128B1/ko
Priority to US11/480,680 priority patent/US8018411B2/en
Publication of KR20070004237A publication Critical patent/KR20070004237A/ko
Application granted granted Critical
Publication of KR101152128B1 publication Critical patent/KR101152128B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0252Improving the response speed
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/16Determination of a pixel data signal depending on the signal applied in the previous frame
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2011Display of intermediate tones by amplitude modulation

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 따른 액정 표시 장치 및 그 구동 방법은 서로 대향하고 있는 제1 및 제2 기판, 제1 및 제2 기판 사이에 주입되어 있는 액정증, 제1 기판 위에 형성되어 있는 화소 전극, 제1 기판 위에 화소 전극과 절연되어 형성되어 있으며 화소 전극과 적어도 일부분 중첩되어 있고 화소 전극 사이에서 연속적인 면으로 이루어진 공통 전극, 적어도 화소 전극 중 하나와 공통 전극을 포함하는 화소, 복수의 계조 전압을 생성하는 계조 전압 생성부, 연속된 3 프레임의 제1, 제2 및 제3 영상 신호를 받고, 제1 영상 신호와 제3 영상 신호의 계조값을 비교하여 제1 영상 신호에서 제3 영상 신호로의 변화를 돕는 방향으로 제2 영상 신호를 보정하는 영상 신호 보정부, 그리고 복수의 계조 전압 중에서 영상 신호 보정부로부터 오는 보정된 영상 신호에 대응하는 계조 전압을 선택하여 데이터 전압으로서 화소에 공급하는 데이터 구동부를 포함하며, 계조 전압의 미인가 시 액정층의 액정 분자의 장축은 화소 전극의 길이 방향과 소정 각도를 이루고 있는 것이 바람직하다. 따라서, 본 발명에 따른 액정 표시 장치 및 그 구동 방법은 IPS 모드 및 FFS 모드의 액정 표시 장치에서 고휘도 및 고속 응답성을 동시에 만족시킨다.
액정표시장치, PLS, IPS, 영상신호보정, 응답속도, 초기 비틀림각, 오버슈트

Description

액정 표시 장치 및 그 구동 방법{THIN FILM TRANSISTOR ARRAY PANEL AND DRIVING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.
도 4a는 도 3의 박막 트랜지스터 표시판을 IVa-IVa 선을 따라 잘라 도시한 단면도이다.
도 4b는 도 3의 박막 트랜지스터 표시판을 IVb-IVb'-IVb" 선을 따라 잘라 도시한 단면도이다.
도 5는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 전극을 나타내는 배치도이다.
도 6은 도 5에서 VI-VI 선을 잘라 도시한 액정 표시 장치의 단면도로서, 상부 기판 및 하부 기판사이의 등전위선 및 전기력선을 함께 도시한 도면이다.
도 7은 본 발명의 한 실시예에서 액정 분자들의 비틀림각 변화를 설명하기 위한 도면이다.
도 8은 본 발명의 한 실시예에서 기판에 수평이고 화소 전극에 수직인 선에 대한 액정 분자들의 비틀림각 변화를 도시한 그래프이다.
도 9는 본 발명의 한 실시예에서 기판에 수직인 선에 대한 액정 분자들의 비틀림각 변화를 도시한 그래프이다.
도 10은 본 발명의 한 실시예에서 액정 분자들의 경사각 변화를 설명하기 위한 도면이다.
도 11은 본 발명의 한 실시예에서 기판에 수직인 선에 대한 액정 분자들의 경사각 변화를 도시한 그래프이다.
도 12는 본 발명의 한 실시예에서 기판에 수평이고 화소 전극에 수직인 선에 대한 액정 분자들의 경사각 변화를 도시한 그래프이다.
도 13은 본 발명의 한 실시예에 따른 액정 표시 장치의 영상 신호 보정부의 블록도이다.
도 14는 도 13의 영상 신호 보정부의 동작을 나타내는 흐름도이다.
도 15는 본 발명의 한 실시예에 따른 액정 표시 장치에서 보정된 신호를 보여주는 도면이다.
도 16은 도 15의 보정된 신호에 따른 투과율을 보여주는 도면이다.
도 17은 본 발명의 다른 실시예에 따른 액정 표시 장치의 영상 신호 보정부의 블록도이다.
도 18는 도 17의 영상 신호 보정부의 동작을 나타내는 흐름도이다.
도 19는 본 발명의 다른 실시예에 따른 액정 표시 장치에서 보정된 신호를 보여주 는 도면이다.
도 20은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.
도 21은 도 20의 박막 트랜지스터 표시판을 XXI-XXI'-XXI"선을 따라 자른 단면도이다.
도 22는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이다.
도 23a는 도 22의 박막 트랜지스터 표시판을 XXIIIa-XXIIIa선을 따라 잘라 도시한 단면도이다.
도 23b는 도 22의 박막 트랜지스터 표시판을 XXIIIb-XXIIIb'-XXIIIb" 선을 따라 잘라 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110: 기판 121, 129: 게이트선
124: 게이트 전극 131: 공통 전극
140: 게이트 절연막 151, 154: 반도체
161, 165: 저항성 접촉 부재 171, 179: 데이터선
173: 소스 전극 175: 드레인 전극
180: 보호막 181, 182, 185: 접촉 구멍
191: 화소 전극 81, 82: 접촉 보조 부재
300: 액정 표시판 조립체 400: 게이트 구동부
500: 데이터 구동부 600: 신호 제어부
610, 630: 영상 신호 보정부 611, 631: 신호 수신기
613, 615, 633: 프레임 메모리 617, 619, 635: 보정부
800: 계조 전압 생성부
본 발명은 액정 표시 장치 및 그 구동 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향(VA, vertical alignment) 모드 액정 표시 장치는 대비비가 커서 각광받고 있다.
그러나, 광시야각에 문제가 있어 수직 배향 모드의 액정 표시 장치에 절개부를 적용한 PVA(patterned vertically aligned) 모드의 액정 표시 장치, IPS(in-plane switching) 모드의 액정 표시 장치 및 FFS(fringe field switching) 모드의 액정 표시 장치가 개발되고 있다.
그런데, 하나의 기판에 모든 전극이 형성되어 있는 IPS 모드 및 FFS 모드의 액정 표시 장치는 충분한 정전 용량을 확보하기 위하여 화소 전극과 공통 전극이 절연막을 사이에 두고 중첩하는 부분을 두어야 하므로 빛이 통과하는 면적의 비율인 개구율이 작아지는 문제점이 있다. 따라서, IPS 모드 및 FFS 모드의 액정 표시 장치에서는 빛의 높은 투과율이 요구된다. 그런데, IPS 모드 및 FFS 모드의 액정 표시 장치에서 또 하나의 이슈인 응답속도를 향상시키기 위해 액정 분자를 화소 전극에 대하여 소정의 초기 비틀림각을 가지도록 배향하는 방법이 제안되었으나, 이 경우 초기 비틀림각이 커질수록 응답속도는 빨라지나 액정의 회전 가능 범위가 좁아져 액정 표시 장치의 광투과율은 낮아지게 된다. 즉, 초기 비틀림각이 커질수록 계조 표시를 위한 전압 인가시 액정 분자가 회전하는 각이 작아지므로 휘도는 낮아지게 된다.
본 발명의 기술적 과제는 IPS 모드 및 FFS 모드에서 고투과율과 고속응답 특성을 함께 가지는 액정 표시 장치 및 그 구동 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 액정 표시 장치는 서로 대향하고 있는 제1 및 제2 기판, 상기 제1 및 제2 기판 사이에 주입되어 있는 액정증, 상기 제1 기판 위에 형성되어 있는 화소 전극, 상기 제1 기판 위에 상기 화소 전극과 절연되어 형성되어 있으며 상기 화소 전극과 적어도 일부분 중첩되어 있고 상기 화소 전극 사이에서 연속적인 면으로 이루어진 공통 전극, 적어도 상기 화소 전극 중 하나와 공통 전극을 포함하는 화소, 복수의 계조 전압을 생성하는 계조 전압 생성부, 연속된 3 프레임의 제1, 제2 및 제3 영상 신호를 받고, 상기 제1 영상 신호와 상기 제3 영상 신호의 계조값을 비교하여 상기 제1 영상 신호에서 상기 제3 영상 신호로의 변화를 돕는 방향으로 상기 제2 영상 신호를 보정하는 영상 신호 보정부, 그리고 상기 복수의 계조 전압 중에서 상기 영상 신호 보정부로부터 오는 보정된 영상 신호에 대응하는 계조 전압을 선택하여 데이터 전압으로서 상기 화소에 공급하는 데이터 구동부를 포함하며, 상기 계조 전압의 미인가 시 상기 액정층의 액정 분자의 장축은 상기 화소 전극의 길이 방향과 소정 각도를 이루고 있는 것이 바람직하다.
또한, 상기 영상 신호 보정부는 상기 제1 영상 신호 및 상기 제2 영상 신호에 기초하여 보정 기초 신호를 생성하며, 상기 보정 기초 신호 및 상기 제3 영상 신호에 기초하여 상기 제2 영상 신호를 보정하며, 상기 소정 각도는 0도보다 크고 10도보다 크거나 작은 것이 바람직하다.
또한, 본 발명의 일 실시예에 따른 액정 표시 장치는 서로 대향하고 있는 제1 및 제2 기판, 상기 제1 및 제2 기판 사이에 주입되어 있는 액정증, 상기 제1 기판 위에 형성되어 있는 화소 전극, 상기 제1 기판 위에 상기 화소 전극과 절연되어 형성되어 있으며 상기 화소 전극과 적어도 일부분 중첩되어 있고 상기 화소 전극 사이에서 연속적인 면으로 이루어진 공통 전극, 적어도 상기 화소 전극 중 하나와 공통 전극을 포함하는 화소, 복수의 계조 전압을 생성하는 계조 전압 생성부, 연속된 3 프레임의 제1, 제2 및 제3 영상 신호를 받고, 상기 제1 영상 신호 및 상기 제2 영상 신호에 기초하여 제1 보정 신호를 생성하며, 상기 제1 보정 신호 및 상기 제3 영상 신호에 기초하여 제2 보정 신호를 생성하는 영상 신호 보정부, 그리고 상기 복수의 계조 전압 중에서 상기 영상 신호 보정부로부터의 상기 제2 보정 신호에 대응하는 계조 전압을 선택하여 데이터 전압으로서 상기 화소에 공급하는 데이터 구동부를 포함하며, 상기 계조 전압의 범위는 상기 화소의 목표 투과율을 얻을 수 있는 목표 화소 전압의 범위와 실질적으로 동일하며, 상기 제2 보정 신호의 최대값은 상기 영상 신호의 최대값과 동일하고, 상기 계조 전압의 미인가 시 상기 액정층의 액정 분자의 장축은 상기 화소 전극의 길이 방향과 소정 각도를 이루고 있는 것이 바람직하다.
또한, 상기 소정 각도는 0도보다 크고 10도보다 크거나 작은 것이 바람직하다.
또한, 상기 화소 전극은 일부가 굴절되어 있는 것이 바람직하다.
또한, 상기 영상 신호 보정부는 상기 제1 보정 신호가 제1 설정 값보다 작고, 상기 제3 영상 신호가 제2 설정 값보다 크면 제1 보정 값을 갖는 상기 제2 보정 신호를 생성하는 것이 바람직하다.
또한, 상기 화소는 복수의 영역을 포함하며, 상기 제1 보정 값은 상기 영역의 간격에 따라 결정되는 것이 바람직하다.
또한, 상기 영상 신호 보정부는 상기 제1 보정 신호가 제1 설정 값보다 작고, 상기 제3 영상 신호가 제2 설정 값보다 크면 상기 제1 보정 신호에 제2 보정 값을 더하여 상기 제2 보정 신호를 생성하는 것이 바람직하다.
또한, 상기 화소는 복수의 영역을 포함하며, 상기 제2 보정 값은 상기 영역의 간격에 따라 결정되는 것이 바람직하다.
또한, 상기 영상 신호 보정부는 상기 제1 보정 신호가 상기 제1 설정 값 이상이거나, 상기 제3 영상 신호가 상기 제2 설정 값 이하이면 상기 제1 보정 신호와 동일한 값을 갖는 제2 보정 신호를 생성하는 것이 바람직하다.
또한, 상기 영상 신호 보정부는 상기 제1 영상 신호가 상기 제2 영상 신호보다 작으면 상기 제2 영상 신호 이상인 값으로 상기 제1 보정 신호를 생성하는 것이 바람직하다.
또한, 상기 영상 신호 보정부는 기억되어 있는 상기 제2 영상 신호를 출력하고 상기 제3 영상 신호를 기억하는 제1 프레임 메모리, 기억되어 있는 상기 제1 영상 신호를 출력하고 상기 제2 영상 신호를 기억하는 제2 프레임 메모리, 상기 제1 프레임 메모리로부터의 상기 제2 영상 신호 및 상기 제2 프레임 메모리로부터의 상기 제1 영상 신호에 따라 상기 제1 보정 신호를 생성하는 제1 보정부, 그리고 상기 제3 영상 신호 및 상기 제1 보정부로부터의 상기 제1 보정 신호에 따라 상기 제2 보정 신호를 생성하는 제2 보정부를 포함하는 것이 바람직하다.
또한, 상기 화소 전극은 투명 도전체로 형성되어 있는 것이 바람직하다.
또한, 상기 공통 전극 및 화소 전극이 중첩되는 부분에 대응하는 액정층의 일부가 화상 표시 영역의 일부가 되는 것이 바람직하다.
또한, 상기 화상 표시 영역의 액정 분자들은 비틀림각 및 경사각을 가지는 것이 바람직하다.
또한, 상기 공통 전극 및 화소 전극 사이에 발생하는 전기장은 포물선 모양의 전기력선이며, 상기 전기력선은 상기 공통 전극 또는 화소 전극 위에서 수직 및 수평 성분을 가지는 것이 바람직하다.
또한, 상기 화소 전극 사이의 상기 공통 전극의 선폭은 상기 화소 전극의 선폭보다 큰 것이 바람직하다.
또한, 상기 제1 및 제2 기판의 바깥면에 각각 부착되어 있는 편광판을 더 포함하는 것이 바람직하다.
또한, 상기 화소 전극과 상기 공통 전극은 일부 중첩되어 유지 축전기를 이루는 것이 바람직하다.
또한, 본 발명의 다른 실시예에 따른 액정 표시 장치는 서로 대향하고 있는 제1 및 제2 기판, 상기 제1 기판과 상기 제2 기판 중의 어느 하나의 기판 위에 형성되어 있는 공통 전극, 상기 공통 전극이 형성되어 있는 기판과 동일한 기판에 형성되어 있는 화소 전극, 상기 제1 및 제2 기판 사이에 주입되어 있는 액정층, 상기 공통 전극과 화소 전극을 포함하는 화소, 복수의 계조 전압을 생성하는 계조 전압 생성부, 연속된 3 프레임의 제1, 제2 및 제3 영상 신호를 받고, 상기 제1 영상 신호 및 상기 제2 영상 신호에 기초하여 제1 보정 신호를 생성하며, 상기 제1 보정 신호 및 상기 제3 영상 신호에 기초하여 제2 보정 신호를 생성하는 영상 신호 보정부, 그리고 상기 복수의 계조 전압 중에서 상기 영상 신호 보정부로부터의 상기 제2 보정 신호에 대응하는 계조 전압을 선택하여 데이터 전압으로서 상기 화소에 공급하는 데이터 구동부를 포함하며, 상기 계조 전압의 범위는 상기 화소의 목표 투과율을 얻을 수 있는 목표 화소 전압의 범위와 실질적으로 동일하며, 상기 제2 보정 신호의 최대값은 상기 영상 신호의 최대값과 동일하고, 상기 계조 전압의 미인가 시 상 기 액정층의 액정 분자의 장축은 상기 화소 전극의 길이 방향과 소정 각도를 이루는 것이 바람직하다.
또한, 상기 소정 각도는 0도보다 크고 10도보다 크거나 작으며, 상기 화소 전극과 상기 공통 전극은 띠 모양으로 형성되어 있으며 적어도 일부분이 굴절되어 있는 것이 바람직하다.
또한, 상기 화소 전극과 상기 공통 전극은 서로 교대로 배치되어 있으며, 굴절된 부분을 연결하는 선을 기준으로 하여 영역을 나눌 때, 같은 영역에 포함되어 있는 상기 화소 전극의 부분과 상기 공통 전극의 부분은 서로 나란한 것이 바람직하다.
또한, 본 발명의 일 실시예에 따른 액정 표시 장치의 구동 방법은 어느 하나의 기판에 공통 전극 및 화소 전극이 형성되어 있고, 화소 전극의 길이 방향이 액정 분자의 장축과 이루는 초기 비틀림각이 0보다 크고 10도보다 작거나 크며, 복수의 화소를 포함하는 액정 표시 장치의 구동 방법으로서, 복수의 계조 전압을 생성하는 단계, 연속된 3 프레임의 제1, 제2 및 제3 영상 신호를 공급받는 단계, 상기 제1 및 제2 영상 신호에 기초하여 제1 보정 신호를 생성하는 단계, 상기 제1 보정 신호 및 상기 제3 영상 신호에 기초하여 제2 보정 신호를 생성하는 단계, 상기 복수의 계조 전압 중에서 상기 제2 보정 신호에 대응하는 계조 전압을 선택하여 데이터 전압으로서 상기 화소에 공급하는 단계를 포함하며, 상기 계조 전압의 범위는 상기 화소의 목표 투과율을 얻을 수 있는 목표 화소 전압의 범위와 실질적으로 동일하며, 상기 제2 보정 신호의 최대값은 상기 영상 신호의 최대값과 동일한 것이 바람직하다.
또한, 상기 제2 보정 신호 생성 단계는 상기 제1 보정 신호와 제1 설정 값을 비교하고, 상기 제3 영상 신호와 제2 설정 값을 비교하는 단계, 그리고 비교 결과에 따라 상기 제2 보정 신호를 생성하는 단계를 포함하는 것이 바람직하다.
또한, 상기 제1 보정 신호가 상기 제1 설정 값보다 작고, 상기 제3 영상 신호가 상기 제2 설정 값보다 크면 제1 보정 값을 갖는 상기 제2 보정 신호를 생성하고, 상기 제1 보정 신호가 상기 제1 설정 값 이상이거나, 상기 제3 영상 신호가 상기 제2 설정 값 이하이면 상기 제1 보정 신호와 동일한 값을 갖는 상기 제2 보정 신호를 생성하는 것이 바람직하다.
또한, 상기 제1 보정 신호가 상기 제1 설정 값보다 작고, 상기 제3 영상 신호가 상기 제2 설정 값보다 크면 상기 제1 보정 신호에 제2 보정 값을 더하여 상기 제2 보정 신호를 생성하고, 상기 제1 보정 신호가 상기 제1 설정 값 이상이거나, 상기 제3 영상 신호가 상기 제2 설정 값 이하이면 상기 제1 보정 신호와 동일한 값을 갖는 상기 제2 보정 신호를 생성하는 것이 바람직하다.
또한, 상기 제1 보정 신호는 상기 제1 영상 신호가 상기 제2 영상 신호보다 작으면 상기 제2 영상 신호 이상인 값으로 생성되는 것이 바람직하다.
그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 액정 표시 장치 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저, 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 도 1 및 도 2를 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이에 연결된 게이트 구동부(400), 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(G1-Gn, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.
신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 데이터선(D1-Dm)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.
각 화소는 신호선(G1-Gn, D1-Dm)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(CLC) 및 유지 축전기(storage capacitor)(CST)를 포함한다. 유지 축전기(CST)는 필요에 따라 생략할 수 있다.
스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 게이트선(G1-Gn) 및 데이터선(D1-Dm)에 연결되어 있으며, 출력 단자는 액정 축전기(CLC) 및 유지 축전기(CST)에 연결되어 있다.
액정 축전기(CLC)는 하부 표시판(100)의 화소 전극(191) 및 공통 전극(131)을 두 단자로 하며 두 전극(191, 131) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며 공통 전극(131)은 하부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다.
액정 축전기(CLC)의 보조적인 역할을 하는 유지 축전기(CST)는 하부 표시판(100)에 구비된 화소 전극(191)과 공통 전극(131)이 절연체를 사이에 두고 중첩되어 이루어진다.
한편, 색 표시를 구현하기 위해서는 각 화소가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소가 화소 전극(191)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 형성할 수도 있다.
액정 표시판 조립체(300)의 바깥 면에는 빛을 편광시키는 적어도 하나의 편광자(도시하지 않음)가 부착되어 있다.
계조 전압 생성부(800)는 화소의 투과율과 관련된 두 벌의 복수 계조 전압을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.
게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G1-Gn)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 계조 전압 생성부(800)로부터의 계조 전압을 선택하여 데이터 전압으로서 화소에 인가한다. 데이터 전압은 스위칭 소자(Q)를 통하여 액정 축전기(CLC)의 화소 전극(190)에 인가되며, 데이터 전압과 공통 전압(Vcom)의 차이는 액정 축전기(CLC)의 충전 전압, 즉 화소 전압으로서 나타난다.
액정 축전기(CLC)의 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며, 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.
본 실시예에 따른 계조 전압 생성부(800)의 계조 전압의 범위는 목표 투과율 범위를 얻기 위하여 필요한 목표 화소 전압의 범위와 실질적으로 동일하다. 이때 계조 전압의 상한은 목표 화소 전압의 상한과 같고, 그 하한은 목표 화소 전압의 하한과 같다. 이와 달리 계조 전압의 하한이 목표 화소 전압의 하한보다 작을 수도 있다.
다시 말하면, 가장 낮은 계조인 블랙 계조를 표시할 때의 액정 축전기에 충전되는 화소 전압[이하 "블랙 전압(Vb)"이라 함]과 가장 높은 계조인 화이트 계조를 표시할 때 액정 축전기에 충전된 화소 전압[이하 "화이트 전압(Vw)"이라 함]이 데이터 전압의 하한과 상한을 결정한다. 즉 데이터 전압의 범위는 블랙 전압(Vb)과 화이트 전압(Vw)의 사이로 정해지며, 노멀리 블랙 액정 표시 장치의 경우에는 블랙 전압(Vb)이 최소값, 화이트 전압(Vw)이 최대값이고, 노멀리 화이트 액정 표시 장치의 경우는 그 반대이다. 최대 화소 전압은 액정 표시 장치의 적절한 휘도를 보장하기 위하여 6V 이상인 것이 바람직하다.
예를 들면, 노멀리 블랙 액정 표시 장치에서, 목표 투과율 범위를 얻기 위한 화소 전압의 전압 범위가 0V~7.3V이고, 공통 전압의 크기를 편의상 0V라고 하면, 정극성 계조 전압의 범위는 0V~7.3V이고 부극성 계조 전압의 범위는 -7.3V~0V이다. 이 경우, 정극성인 경우만 본다면, 블랙 전압(Vb)은 0V가 되고, 화이트 전압(Vw)은 7.3V가 된다. 예를 들어 8비트 영상 신호, 즉 256계조인 경우, 0계조는 0V에 대응 하고, 255계조는 7.3V에 대응한다. 여기서 계조 전압의 범위, 목표 화소 전압의 범위 및 계조의 범위는 다양한 변화가 가능하다.
이하 본 발명의 실시예에 따른 액정 표시 장치를 노멀리 블랙이라 두고 설명한다.
게이트 구동부(400) 또는 데이터 구동부(500)는 복수의 구동 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착될 수도 있다. 이와는 달리, 게이트 구동부(400) 또는 데이터 구동부(500)가 액정 표시판 조립체(300)에 집적될 수도 있다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어한다.
그러면 이러한 액정 표시 장치의 표시 동작에 대하여 좀더 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)는 데이터 구동부(500)로 내보낸다.
게이트 제어 신호(CONT1)는 게이트 온 전압(Von)의 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력을 제어하는 적어도 하나의 클록 신호 등을 포함한다.
데이터 제어 신호(CONT2)는 한 화소행의 데이터 전송을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD), 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS) 및 데이터 클록 신호(HCLK) 등을 포함한다.
데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 화소에 대한 영상 데이터(DAT)를 입력받고, 계조 전압 생성부(800)로부터의 계조 전압 중 각 영상 데이터(DAT)에 대응하는 계조 전압을 선택함으로써, 영상 데이터(DAT)를 해당 데이터 전압으로 변환한 후 이를 해당 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G1-Gn)에 연결된 스위칭 소자(Q)를 턴 온시킨다. 그러면, 데이터선(D1-Dm)에 인가된 데이터 신호가 턴온된 스위칭 소자(Q)를 통하여 해당 화소에 인가된다.
화소에 인가된 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 액정 축전기(CLC)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타나며, 이를 통해 화소는 영상 신호(DAT)의 계조가 나타내는 휘도를 표시한다.
1 수평 주기(또는 "1H")[수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 게이트 클록(CPV)의 한 주기]가 지나면 데이터 구동부(500)와 게이트 구동부(400)는 다음 행의 화소에 대하여 동일한 동작을 반복한다. 이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나(보기: 행반전, 점반전), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다(보기: 열반전, 점반전).
그러면, 본 발명의 한 실시예에 따른 액정 표시판 조립체의 상세 구조에 대하여 도 3 내지 도 4b를 참고로 하여 상세하게 설명한다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 4a는 도 3의 박막 트랜지스터 표시판을 IVa-IVa 선을 따라 잘라 도시한 단면도이고, 도 4b는 도 3의 박막 트랜지스터 표시판을 IVb-IVb'-IVb" 선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 공통 전극(common electrode)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 집적 회로 칩의 형태로 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착될 수 있고, 또는 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
공통 전극(131)은 공통 전압(common voltage)을 인가 받으며 게이트선(121) 사이의 공간을 거의 채우며 배치되어 있다. 공통 전극(131)은 가로 방향으로 길게 뻗어 있으며 공통 전극(131)의 밑면의 일부(132)는 오목한 모양으로 길게 파여져 있다.
게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
공통 전극(131)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어질 수 있다.
게이트선(121) 및 공통 전극(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30도 내지 약 80도인 것이 바람직하다.
게이트선(121) 및 공통 전극(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 게이트선(121) 및 공통 전극(131)이 서로 단락되는 것을 방지하고, 이들 위에 형성되는 다른 도전성 박막과의 절연을 도모한다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30도 내지 80도 정도이다.
저항성 접촉 부재(161, 165) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(151)는 데이터선(171), 드레인 전극(175) 및 그 아래의 저항성 접촉 부재(161, 165)와 실질적으로 동일한 평면 모양이다. 그러나 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175) 및 노출된 반도체(151) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물로 만들어지며, 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 그러나 보 호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode line)(191) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어질 수 있다.
화소 전극(191)은 주로 세로 방향으로 뻗어 있으며 중앙이 소정의 각도로 꺾여 있는 가지 전극(191a)과 가지 전극(191a)들의 하단을 연결하는 연결부(191b)로 이루어져 있다. 화소 전극(191)은 공통 전극(131)과 중첩한다. 화소 전극(191)의 가지 전극(191a)은 그 중앙이 약간 굴절되어 있어서 데이터선(171)과 소정 각도(??s)를 이루며 기울어져 있다. 이 때, 복수 개의 가지 전극(191a)은 게이트선(121) 사이의 중앙부를 기준으로 상부 가지 및 하부 가지로 구분되며, 상부 가지는 왼쪽 아래에서 오른쪽 위로 비스듬하게 뻗어 있으며, 하부 가지는 오른쪽 위에서 왼쪽 아래로 비스듬하게 뻗어 있다.
공통 전극(131)이 데이터선(171)과 중첩되는 부분은 기생용량이 발생하여 화상 신호를 지연시키므로 공통 전극(131) 중에서 데이터선(171)과 중첩되는 부분은 제거하고 일부(132)만을 남겨두어 인접하는 공통 전극(131)을 서로 연결한다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적 및 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압을 인가 받는 공통 전극(131)과 함께 전기장을 생성함으로써 두 전극(191, 131) 위에 위치하는 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극(131)은 유지 축전기를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
이하에서 본 발명의 한 실시예에 따른 액정 표시 장치가 동작하는 방법에 대해 상세히 설명한다.
도 5는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 전극을 나타내는 배치도이고, 도 6은 도 5에서 VI-VI 선을 잘라 도시한 액정 표시 장치의 단면도로서, 상부 기판 및 하부 기판 사이의 등전위선 및 전기력선을 함께 도시한 도면이다.
도 5 및 도 6에 도시한 바와 같이, 하부 기판(110) 위에는 면형의 공통 전극(131)이 형성되어 있으며, 공통 전극(131) 위에는 게이트 절연막(140) 및 보호막(180)이 덮여 있고, 보호막(180) 위에는 폭이 좁은 다수의 화소 전극(191)이 세로 방향으로 서로 평행하게 형성되어 있다. 화소 전극(191)의 폭은 화소 전극 사이의 간격보다 작다. 화소 전극 (191) 위에는 폴리이미드(polyimide) 따위의 물질로 만들어진 배향막(alignment layer)(11)이 도포되어 있으며 이들은 수평 배향막일 수 있다. 하부 기판(110)의 바깥 면에는 편광판(12)이 부착되어 있다.
상부 기판(210) 위에는 색필터(230)가 형성되어 있으며, 색필터(230) 위에는 폴리이미드 따위의 물질로 만들어진 배향막(21)이 도포되어 있으며 이들은 수평 배향막일 수 있다. 상부 기판(210)의 바깥 면에는 편광판(22)이 부착되어 있다.
그리고, 두 기판(110, 211)의 배향막(11, 21) 사이에는 양의 유전율 이방성을 가지는 액정층(3)이 주입되어 있다. 따라서, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 화소 전극(191)의 방향과 거의 평행하게(화소 전극의 방향과 소정 각도(θ)를 이루면서 배향되어 있으며, 전압이 인가된 경우에는 그 장축이 화소 전극(191)의 방향과 수직하도록 배향되며 이에 따라 액정층을 통과하는 빛의 편광이 달라진다.
이러한 액정 표시 장치는 하부 기판(110)의 하부에 위치하는 조명부(backlight unit)(도시하지 않음)로부터 발생한 빛의 투과율을 조절하여 표시 동작을 할 수도 있지만, 반사형 액정 표시 장치의 경우에는 아래 편광판(12)은 필요하지 않다. 반사형 액정 표시 장치의 경우에는 화소 전극(191)과 공통 전극(131) 모두를 불투명하고 반사율이 높은 알루미늄(Al) 등의 물질로 만드는 것이 바람직하다.
도 6에 도시한 바와 같이, 이러한 액정 표시 장치의 공통 전극(131) 및 화소 전극(191)에 전압을 인가하여 전위차를 주면 전기장이 생성된다. 도 6에 실선으로 도시한 것은 등전위선이며, 점선으로 도시한 것은 전기력선이다.
전기장의 형태는 화소 전극(191) 위의 좁은 영역(NR)의 세로 방향 중앙선(C)(실제로는 면에 해당함) 및 화소 전극(191) 사이의 넓은 영역(WR)의 세로 방향 중앙선(B)(실제로는 면에 해당함)에 대하여 대칭이다. 좁은 영역(NR)의 중앙선(C)으로부터 넓은 영역(WR)의 중앙선(B)까지의 영역에는 좁은 영역(NR)과 넓은 영역(WR)의 경계선(A)(실제로는 면에 해당함)에 정점을 두고 있는 반타원 모양 또는 포물선 모양(이하에서는 편의상 반타원 모양인 것으로 설명한다)의 전기력선 형태를 가지는 전기장이 생성된다. 전기력선의 접선은 좁은 영역(NR)과 넓은 영역(WR)의 경계선(A) 상에서 기판(10)에 대하여 거의 평행하고, 좁은 영역(NR) 및 넓은 영역(WR)의 중앙 위치에서는 기판(10)에 대하여 거의 수직이 된다. 또한, 타원의 중심 및 세로 방향 정점은 좁은 영역(NR)과 넓은 영역(WR)의 경계선(A) 상에 위치하고, 가로 방향의 두 정점은 각각 넓은 영역(WR) 및 좁은 영역(NR)에 위치한다. 이때, 좁은 영역(NR)에 위치하는 가로 방향 정점은 넓은 영역(WR)에 위치하는 가로 방향 정점에 비하여 타원의 중심으로부터의 거리가 짧기 때문에 타원은 경계선(A)에 대하여 대칭을 이루지 않는다. 또한, 전기력선의 밀도가 위치에 따라 달라지고 전기장의 세기도 이에 비례하여 달라진다. 따라서, 좁은 영역(NR)과 넓은 영역(WR) 사이의 경계선(A-A) 상에서 전기장의 세기가 가장 크고, 좁은 영역(NR) 및 넓은 영역(WR)의 중앙선(C-C, B-B)으로 갈수록, 그리고 상부 기판(210)으로 갈수록 작아진다.
그러면, 이러한 전기장에 의하여 액정 분자가 재배열된 상태를 기판에 수평인 성분 과 이에 수직인 성분으로 나누어 살펴본다. 먼저, 초기 상태를 설명한다.
두 배향막(11, 21)은 러빙 또는 자외선 조사법으로 배향 처리되어, 액정 분자들이 모두 한 방향으로 배열하되 기판(110, 210)에 대하여 약간의 선경사각을 가지지만 거의 수평이 되고, 기판(110, 210)에 평행한 면상에서 볼 때 화소 전극(191) 방향 및 이에 수직인 방향에 대하여 일정 각을 이루도록 배열되어 있다. 편광판(12, 22)의 편광축은 서로 직교하도록 배치하며, 하부 편광판(12)의 편광축은 러빙 방향과 거의 일치한다.
다음, 화소 전극(191) 및 공통 전극(131)에 각각 전압을 인가하되, 화소 전극(191)에 높은 전압을 인가한다. 이 때 액정 분자의 배열은 전기장에 의한 힘(전기장의 방향과 세기에 의존)과 배향 처리로 인하여 발생하는 탄성 복원력이 평형을 이룸으로써 결정된다.
이러한 액정 분자의 재배열 상태를 기판에 평행한 성분과 수직인 성분으로 나누어 살펴본다. 설명의 편의상 기판에 수직인 방향을 z축, 기판과 평행하고 화소 전극(191) 방향에 수직인 방향을 x축, 화소 전극(191)의 방향에 평행한 방향을 y축으로 정한다. 즉, 도 3에서 왼쪽에서 오른쪽을 향하는 방향을 x축, 화소 전극(191)을 따라 아래에서 위로 향하는 방향을 y축, 도 4에서 하부 기판(110)에서 상부 기판(210)을 향하는 방향을 z축으로 정한다.
먼저, 액정 분자(310)의 비틀림각, 즉, x축 또는 초기 배열 방향에 대하여 액정 분자의 장축이 기판에 평행한 면(xy 평면) 위에서 이루는 각의 변화를 도 7, 도 8 및 도 9를 참고로 설명한다.
도 7은 본 발명의 한 실시예에서 액정 분자들의 비틀림각 변화를 설명하기 위한 도면이고, 도 8은 본 발명의 한 실시예에서 기판에 수평이고 화소 전극에 수직인 선에 대한 액정 분자들의 비틀림각 변화를 도시한 그래프이고, 도 9는 본 발명의 한 실시예에서 기판에 수직인 선에 대한 액정 분자들의 비틀림각 변화를 도시한 그래프이다.
도 7에 도시한 바와 같이, 러빙 방향은 벡터
Figure 112005036075033-pat00001
로, 전기장의 x-y 평면 성분은 벡터
Figure 112005036075033-pat00002
로, 아래 편광판(12)의 광축은 벡터
Figure 112005036075033-pat00003
로 나타내었으며, 러빙 방향이 x축과 이루는 각은 ΦR로, 액정 분자의 장축이 x축과 이루는 각을 ΦLC로 나타내었다. 그런데 여기에서 아래 편광판(12)의 광축은 러빙 방향과 일치하므로 아래 편광판(12)의 광축이 x축과 이루는 각 ΦP=ΦR이다.
전기장의 x-y 평면 성분(
Figure 112005036075033-pat00004
)의 방향은 경계선(A)으로부터 넓은 영역(WR)의 중앙선(B)에 이르기까지는 양의 x 방향이고, 넓은 영역(WR)의 중앙선(B)으로부터 다음 경계선(D)까지는 음의 x 방향이다. 전기장 성분의 세기는 경계선(A, D) 상에서 가장 크고 중앙선(B-B) 쪽으로 갈수록 작아져 중앙선(B-B) 상에서는 0이 된다.
배향 처리에 의한 탄성적 복원력의 크기는 xy 평면상에서는 위치에 관계없이 일정하다. 액정 분자들은 이러한 두 가지 힘이 평형을 이루도록 배열하여야 하므로, 도 8에 도시한 바와 같이, 경계선(A, D)에서는 액정 분자의 장축 방향이 전기장 성분(
Figure 112005036075033-pat00005
)에 대하여 거의 평행하고 러빙 방향에 대해서는 큰 각도를 가지지만, 영역(NR, WR)의 중심선(C, B)으로 갈수록 액정 분자의 장축이 러빙 방향에 대하여 이루는 각(│ΦR - ΦLC│)이 작아지고, 중심선(B, C)에서는 액정 분자의 장축과 러빙 방향이 동일해진다. 아래 편광판(20)의 광축은 러빙 방향과 평행하므로, 아래 편광판(20)의 광축과 액정 분자의 장축이 이루는 각도도 이와 동일한 분포를 가지며, 이 값은 빛의 투과율과 밀접한 관련이 있다.
좁은 영역(NR)과 넓은 영역(WR)의 폭의 비를 변화시켜 다양한 형태의 전기장을 만들어 낼 수 있다. 화소 전극(191)을 투명한 물질로 만드는 경우에는 좁은 영역(NR) 또한 표시 영역으로 사용할 수 있으나, 불투명 전극으로 하는 경우에는 화소 전극(191) 위의 좁은 영역(NR)을 표시 영역으로 사용할 수 없다.
한편, 전기장의 xy 평면 성분(
Figure 112005036075033-pat00006
)은 아래 배향막(11)으로부터 위 배향막(21)에 이르기까지, 즉 z축을 따라가며 점점 작아지며, 배향에 의한 탄성적 복원력은 배향막(11, 21)의 표면에서 가장 크고, 두 배향막(11, 21) 사이 액정층의 중앙으로 갈수록 점점 작아진다.
도 9는 z축을 따라가며 액정 분자의 장축 방향이 x축과 이루는 비틀림각을 도시한 도면으로서, 두 배향막 사이의 간격, 즉 셀 간격이 d인 경우이다. 여기에서 가로축은 아래 배향막(11)으로부터의 높이를 뜻하고, 세로축은 비틀림각을 나타낸다.
도 9에 도시한 바와 같이, 비틀림각은 배향막(11, 21)의 표면에서는 배향력에 의한 힘이 강하기 때문에 크고, 액정층의 중앙으로 갈수록 작아져 전기장의 방향에 가깝게 되는 것을 알 수 있으며, 배향막(11, 21) 바로 위에서는 액정 분자의 장축이 러 빙 방향과 동일한 방향으로 배열한다. 여기에서 인접한 액정 분자의 비틀림각의 차이를 비틀림(twist)이라고 하면, 도 7에서 비틀림은 곡선의 기울기에 해당되고, 이는 배향막(11, 21)의 표면에서는 크고 액정층의 중앙으로 갈수록 작아진다.
액정 분자의 경사각, 즉, x축 또는 초기 배열 방향에 대하여 액정 분자의 장축이 기판에 수직인 면(zx 평면) 위에서 이루는 각의 변화를 도 10, 도 11 및 도 12를 참고로 설명한다.
도 10은 본 발명의 한 실시예에서 액정 분자들의 경사각 변화를 설명하기 위한 도면이고, 도 11은 본 발명의 한 실시예에서 기판에 수직인 선에 대한 액정 분자들의 경사각 변화를 도시한 그래프이고, 도 12는 본 발명의 한 실시예에서 기판에 수평이고 화소 전극에 수직인 선에 대한 액정 분자들의 경사각 변화를 도시한 그래프이다.
도 10에서는 편의상 기판(110, 210)만을 도시한 것이며, 도 7에서 도시한 러빙 방향을 나타내는 벡터
Figure 112005036075033-pat00007
의 zx 평면에 대한 성분을 벡터
Figure 112005036075033-pat00008
로, 전기장의 zx 평면 성분은 벡터
Figure 112005036075033-pat00009
로 나타내었으며, 전기장의 zx 평면 성분
Figure 112005036075033-pat00010
가 x축과 이루는 각은 θE로, 액정 분자의 장축이 x축과 이루는 경사각을 θLC로 나타내었다. 그런데, 여기에서 벡터
Figure 112005036075033-pat00011
은 xy 평면상에 존재하므로(선경사각은 무시)
Figure 112005036075033-pat00012
는 x 방향이 된다.
전기장의 zx 평면 성분(
Figure 112005036075033-pat00013
)의 크기는 아래 기판(10)에서 위 기판(11)으로 갈수 록 작아지고, 각도 θE 또한 아래 기판(10)에서 위 기판(11)으로 갈수록 작아진다.
앞서 설명한 것처럼 배향 처리에 의한 탄성적 복원력의 크기는 두 기판(10, 11)의 표면에서 가장 크고, 액정층의 중앙으로 갈수록 작아진다.
액정 분자들은 이러한 두 가지 힘이 평형을 이루도록 배열하여야 한다. 도 9에 나타낸 것처럼, 하부 기판(110) 표면에서는 배향력이 강하므로 액정 분자들이 x축과 평행하게 배열하지만, 위로 올라갈수록 전기장에 의한 힘이 상대적으로 커지므로 경사각(θLC)의 크기가 어느 정도 지점까지는 계속해서 증가하다가 다시 감소하여 위 기판(11) 표면에서는 다시 x축과 평행하게 배열한다. 이때, 곡선의 정점은 아래 기판(10)에 가까운 위치에서 나타난다.
한편, 전기장의 zx 평면 성분(
Figure 112005036075033-pat00014
)이 x축에 대하여 이루는 각 θE는 경계선(A, D) 상에서는 0에 가깝고 중앙선(B-B) 쪽으로 갈수록 커지며, 전기장의 zx 평면 성분(
Figure 112005036075033-pat00015
)의 크기는 경계선(A, D) 상에서 가장 크고 중앙선(B-B) 쪽으로 갈수록 작아진다.
배향 처리에 의한 탄성적 복원력의 크기는 x 축 상에서는 위치에 관계없이 일정하다.
따라서, 도 12에 도시한 바와 같이, 경계선(A, D)에서는 액정 분자의 경사각이 거의 0에 가깝지만 중심선(C, B)으로 갈수록 커져 전기장의 zx 평면 성분(
Figure 112005036075033-pat00016
)이 x축과 이루는 각(θE)과 유사한 분포를 가진다. 그러나, θE보다는 완만하게 변화한다.
이와 같이 공통 전극 및 화소 전극(131, 191)에 전압이 인가되면 액정 분자들은 비틀림각 및 경사각을 가지며 재배열하는데, 그 비틀림각 및 경사각의 변화로 인하여 빛의 투과율이 변화한다. 경계선(A, D) 상에서는 z축을 따라 볼 때 경사각의 변화는 거의 없지만 비틀림각의 변화는 크다. 반면에, 중앙선(B, C) 상에서는 z축을 따라 볼 때 비틀림각의 변화는 거의 없지만 경사각은 약간 변화한다. 따라서, 경계선(A, D)과 중앙선(B, C) 사이의 영역에서는 비틀림각과 경사각이 모두 변화하는 영역이 된다. 결국, 위치에 따른 투과율 곡선은 전기력선의 형태와 유사한 형태가 된다.
한편, 도 3에 도시한 바와 같이, 가지 전극(191a)의 상부 가지에 대응하는 위치에 위치하는 액정 분자(31a)는 가지 전극(191a)의 상부 가지와 초기 비틀림각(Φs)을 가지도록 배향되어 있으며, 가지 전극(191a)의 하부 가지에 대응하는 위치에 위치하는 액정 분자(31b)는 가지 전극(191a)의 하부 가지와 초기 비틀림각(Φs)을 가지며 배향되어 있다.
초기 비틀림각(Φs)은 러빙 방향(P)과 상부 가지의 길이 방향(S)이 이루는 각 또는 러빙 방향(P)과 하부 가지의 길이 방향(S)이 이루는 각으로 정의되며, 휘도 감소를 방지하기 위해 0도보다 크고 10도보다 작거나 같은 것이 바람직하다.
이 때, 가지 전극(191a)의 상부 가지에 대응하는 위치에 위치하는 액정 분자(31a)는 전압 인가 시 초기 비틀림각(Φs)에 의해 시계 반대 방향으로 회전하며, 가지 전극(191a)의 하부 가지에 대응하는 위치에 위치하는 액정 분자(31b)는 전압 인가 시 초기 비틀림각(Φs)에 의해 시계 방향으로 회전한다. 따라서, 두 개의 도메인 이 형성되며, 좌우 방향에서의 시인성이 향상된다.
이러한 초기 비틀림각(Φs)을 작게 함으로써 유효 리타데이션(effective △nd)을 증가시켜 휘도를 증가시킨다. 그러나, 이 경우 액정 분자(31a, 31b)를 회전시키는 초기 회전력(N)이 약해지게 되어 응답 속도는 느려지게 된다. 초기 회전력(N)은 아래와 같은 수학식 1로 정의된다.
N = 2△εEsin(2Φs)
여기서, △ε는 유전율 이방성, Φs는 초기 비틀림각, E는 전계의 세기를 나타낸다.
따라서, 초기 비틀림각을 작게 하여 휘도를 증가시키고, 동시에 응답 속도를 향상시키기 위해 본 발명의 일 실시예에 따른 액정 표시 장치의 구동 방법을 이용한다.
본 발명의 일 실시예에 따른 액정 표시 장치의 구동 방법은 액정의 응답 속도를 개선하면서도 휘도 및 계조의 손실이 없도록 이전 프레임의 영상 신호(이하 "이전 영상 신호"라 함)와 현재 프레임의 영상 신호(이하 "현재 영상 신호"라 함)와 다음 프레임의 영상 신호(이하 "다음 영상 신호"라 함)를 기초로 보정된 영상 신호를 만들어 낸다.
설명의 편의를 위하여, (n-1)번째 프레임의 영상 신호(gN-1)를 이전 영상 신호라 하고, n번째 프레임의 영상 신호(gN)를 현재 영상 신호라 하며, (n+1)번째 프레임의 영상 신호(gN+1)를 다음 영상 신호라 정의한다.
그러면, 도 13 및 도 14를 참조하여, 본 발명의 일 실시예에 따른 액정 표시 장치 의 구동 방법에 대하여 상세히 설명한다.
도 13은 본 발명의 일 실시예에 따른 액정 표시 장치의 영상 신호 보정부의 블록도이고, 도 14는 도 13의 영상 신호 보정부의 동작을 나타내는 흐름도이다.
도 13에 도시한 것처럼, 영상 신호 보정부(610)는 신호 수신기(611), 신호 수신기(611)에 연결되어 있는 제1 프레임 메모리(613), 제1 프레임 메모리(613)에 연결되어 있는 제2 프레임 메모리(615), 제1 및 제2 프레임 메모리(613, 615)에 연결되어 있는 제1 보정부(617), 신호 수신기(611) 및 제1 보정부(617)에 연결되어 있는 제2 보정부(619)를 포함한다. 여기서 영상 신호 보정부(610)는 전체가 신호 제어부(600)에 포함되거나 그 일부가 신호 제어부(600)에 포함될 수 있다.
신호 수신기(611)는 외부로부터의 영상 신호(IN+1)를 수신하여 영상 신호 보정부(610)가 처리할 수 있는 영상 신호(gN+1)로 변환하여 제1 프레임 메모리(613) 및 제2 보정부(619)에 공급한다.
제1 프레임 메모리(613)는 기억되어 있는 현재 영상 신호(gN)를 제2 프레임 메모리(615)와 제1 보정부(617)에 내보내고, 신호 수신기(611)로부터의 다음 영상 신호(gN+1)를 기억한다.
제2 프레임 메모리(615)는 기억되어 있는 이전 영상 신호(gN-1)를 제1 보정부(617)에 내보내고, 제1 프레임 메모리(613)로부터 현재 영상 신호(gN)를 받아 기억한다.
여기서 제1 프레임 메모리(613)와 제2 프레임 메모리(615)는 분리되어 있는 것으로 기술하였지만 하나의 프레임 메모리가 기억하고 있는 이전 영상 신호(gN-1) 및 현재 영상 신호(gN)를 제1 보정부(617)에 내보내고, 신호 수신기(611)로부터 다음 영 상 신호(gN+1)를 받아 기억할 수 있다.
제1 보정부(615)는 제1 프레임 메모리(613)로부터의 현재 영상 신호(gN)와 제2 프레임 메모리(615)로부터의 이전 영상 신호(gN-1)에 따라 현재 영상 신호(gN)를 보정하여 제1 보정 신호(gN')를 제2 보정부(619)로 내보낸다.
제2 보정부(619)는 신호 수신기(611)로부터의 다음 영상 신호(gN+1)와 제1 보정부(617)로부터의 제1 보정 신호(gN')에 따라 제1 보정 신호(gN')를 보정하여 제2 보정 신호(gN")를 생성하여 출력한다.
그러면 제1 보정부(617)와 제2 보정부(619)에서의 보정 동작을 도 8을 참고로 하여 설명한다.
먼저 동작이 시작되면(S10), 제1 및 제2 보정부(617, 619)는 이전 영상 신호(gN-1), 현재 영상 신호(gN) 및 다음 영상 신호(gN+1)를 읽어 들인다(S20).
제1 보정부(617)는 이전 영상 신호(gN-1)와 현재 영상 신호(gN)의 쌍을 분류하여 룩업 테이블(도시하지 않음)로부터 해당 쌍에 대응하는 보정용 기준 데이터를 추출한 후 연산 처리하여 제1 보정 신호(gN')를 생성한다(S30). 이전 영상 신호(gN-1)와 현재 영상 신호(gN)의 각 쌍에 대한 보정용 기준 데이터는 액정 모드나 시험 결과에 따라 설정될 수 있다. 본 실시예에서는 이전 영상 신호(gN-1)가 현재 영상 신호(gN)보다 작으면 제1 보정 신호(gN')가 현재 영상 신호(gN) 이상인 값을 갖도록 보정용 기준 데이터를 설정하고, 이전 영상 신호(gN-1)와 현재 영상 신호(gN)의 차이가 소정 범위 내에 있으면 제1 보정 신호(gN')가 현재 영상 신호(gN)와 동일한 값을 갖도록 보정용 기준 데이터를 설정한다. 다만 현재 영상 신호(gN)가 최대 계 조(화이트 계조)라면, 예를 들어 8비트 영상 신호의 경우 현재 영상 신호(gN)가 255 계조라면, 제1 보정 신호(gN')도 최대 계조(255 계조)가 되도록 보정용 기준 데이터를 설정한다. 즉, 영상 신호가 화이트 계조로 변하는 경우 보정 데이터 전압은 계조 전압의 상한 전압과 동일하므로 오버슈트되지 않는다.
제2 보정부(619)는 제1 보정부(617)로부터의 제1 보정 신호(gN')와 미리 정해진 제1 설정 값(value1)을 비교하고, 다음 영상 신호(gN+1)와 미리 정해진 제2 설정 값(value2)을 비교한다(S40).
비교 결과, 제1 보정 신호(gN')가 제1 설정 값(value1)보다 작고, 다음 영상 신호(gN+1)가 제2 설정 값(value2)보다 큰 경우, 제1 보정 신호(gN')에 보정 값(α)을 더하여 제2 보정 신호(gN")를 생성한다(S50). 또는, 제1 보정 신호(gN')와 무관하게 일정한 상수 값(β)을 갖는 제2 보정 신호(gN")를 생성할 수도 있다(S50). 여기서 보정 값(α)은 제1 보정 신호(gN')와 다음 영상 신호(gN+1)의 영역에 따라 설정할 수 있다. 이 경우 생성된 제2 보정 신호(gN")는 선회전각 전압으로 변환되어 화소에 인가되며, n 프레임과 (n+1) 프레임의 계조 차이의 일정분만큼 n 프레임에서 액정 분자들을 미리 선회전시킨다.
한편, 비교 결과, 제1 보정 신호(gN')가 제1 설정 값(value1) 이상이거나, 다음 영상 신호(gN+1)가 제2 설정 값(value2) 이하인 경우, 제1 보정 신호(gN')와 동일한 값을 갖는 제2 보정 신호(gN")를 생성한다(S60).
그러고 제2 보정 신호(gN")를 출력한(S70) 후 동작을 되돌린다(S80).
액정 표시 장치에서 응답 속도는 다음 [수학식 2]를 따르며, 데이터 전압 차이가 클수록 응답 속도는 빨라진다.
Figure 112005036075033-pat00017
여기서, γ는 액정 점도, d는 셀 간격(cell gap), △ε는 유전율 이방성, V는 인가 데이터 전압, Vo는 이전 데이터 전압을 나타낸다.
그러면 본 발명의 일 실시예에 따른 액정 표시 장치의 영상 신호 보정부(610)가 입력되는 신호에 대하여 보정된 신호를 생성하는 일례를 도 15 및 도 16을 참고로 하여 설명한다.
도 15는 본 발명의 일 실시예에 따른 액정 표시 장치에서 보정된 신호를 보여주는 도면이고, 도 16은 도 15의 보정된 신호에 따른 투과율을 보여주는 도면이다.
도 15에 도시한 바와 같이, 입력 영상 신호는 (n-1) 및 n 프레임에서 0계조, (n+1) 프레임부터는 255계조이다. 여기서 입력 및 보정 영상 신호에 대한 데이터 전압은 절대값으로 표시한다.
(n-1) 프레임과 n 프레임 사이의 계조 차이는 없으므로 n 프레임에서의 제1 보정 신호는 "0"이고, (n+1) 프레임과 (n+2) 프레임 사이의 계조 차이는 없으므로 (n+2) 프레임에서의 제1 보정 신호는 "255"이다. n 프레임과 (n+1) 프레임 사이의 계조 차이는 "255"이므로 제1 보정 신호도 "255"이다.
일례로서, 제1 및 제2 설정 값(value1, value2)을 각각 "40", "210"라 두고, 단계(S50)에서의 제2 보정 신호가 상수 값(예를 들면, β="91")을 갖는다고 가정 하면, 제2 보정부(619)는 n 프레임에서 "91", 다른 나머지 프레임에서 제1 보정 신호와 동일한 값으로 제2 보정 신호를 생성한다. 계조 전압의 범위를 0~7.3V라 두면 데이터 전압으로서 (n-1) 프레임에서 블랙 전압(Vb) 0V, n 프레임에서 초기 비틀림각 전압(Vp) 2.6V, (n+1) 프레임부터 화이트 전압(Vw) 7.3V가 최종적으로 화소에 인가된다.
이처럼 n 프레임에서 높은 초기 비틀림각 전압(Vp)을 화소에 인가하고 (n+1) 프레임에서 오버슈트 없이 충분히 높은 화이트 전압(Vw)을 인가하면, n 프레임에서 액정 분자들이 초기 비틀림된 후, 도 16에 보이는 것처럼, (n+1) 프레임에서 목표 휘도에 신속하게 접근함을 볼 수 있고 따라서 응답 속도가 향상된다.
따라서 본 실시예에 따른 액정 표시 장치의 구동 방법에 의해 휘도 손실 및 계조 손실 없이 응답 속도를 향상시킬 수 있다.
즉, 작은 초기 비틀림각을 가지는 경우에 초기 비틀림각 전압(Vp)을 인가함으로써 액정 분자들이 초기 비틀림되게 하여 목표 휘도에 신속하게 접근하도록 하여 응답 속도를 향상시킨다. 따라서, 고휘도 및 고속 응답이 가능하게 된다.
그러면 이전 영상 신호(gN-1)와 현재 영상 신호(gN)를 기초로 보정된 영상 신호(gN')를 만들어 내는 본 발명의 다른 실시예에 따른 액정 표시 장치의 구동 방법에 대하여 도 17 내지 도 19를 참고로 하여 상세하게 설명한다.
도 17은 본 발명의 다른 실시예에 따른 액정 표시 장치의 영상 신호 보정부의 블록도이고, 도 18은 도 17의 영상 신호 보정부의 동작을 나타내는 흐름도이며, 도 19는 본 발명의 다른 실시예에 따른 액정 표시 장치에서 보정된 신호를 보여주는 도 면이다.
도 17에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 영상 신호 보정부(630)는 신호 수신기(631), 신호 수신기(631)에 연결되어 있는 프레임 메모리(633) 및 프레임 메모리(633)에 연결되어 있는 보정부(635)를 포함한다. 여기서 영상 신호 보정부(630)는 전체가 신호 제어부(600)에 포함되거나 그 일부가 신호 제어부(600)에 포함될 수 있다.
신호 수신기(631)는 외부로부터의 영상 신호(IN)를 수신하여 영상 신호 보정부(630)가 처리할 수 있는 영상 신호(gN)로 변환하여 프레임 메모리(633) 및 보정부(635)에 공급한다.
프레임 메모리(633)는 기억되어 있는 이전 영상 신호(gN-1)를 보정부(635)에 내보내고, 신호 수신기(631)로부터 현재 영상 신호(gN)를 받아 기억한다.
보정부(635)는 프레임 메모리(633)로부터의 이전 영상 신호(gN-1) 및 신호 수신기(631)로부터의 현재 영상 신호(gN)에 따라 현재 영상 신호(gN)를 보정하여 보정 영상 신호(gN')를 생성하여 출력한다.
그러면 보정부(635)에서의 보정 동작을 도 17을 참고로 하여 설명한다.
먼저 동작이 시작되면(S100), 보정부(635)는 이전 영상 신호(gN-1) 및 현재 영상 신호(gN)를 읽어 들인다(S110).
보정부(635)는 이전 영상 신호(gN-1)와 미리 정해진 제3 설정 값(value3)을 비교하고, 현재 영상 신호(gN)와 미리 정해진 제4 설정 값(value4)을 비교한다(S120).
비교 결과, 이전 영상 신호(gN-1)가 제3 설정 값(value3)보다 작고, 현재 영상 신 호(gN)가 제4 설정 값(value4)보다 큰 경우, 일정한 상수 값(??)을 갖는 보정 영상 신호(gN')를 생성한다(S50). 이 보정 영상 신호(gN')는 초기 비틀림각 전압의 역할을 한다.
한편, 비교 결과, 이전 영상 신호(gN-1)가 제3 설정 값(value3) 이상이거나, 현재 영상 신호(gN)가 제4 설정 값(value4) 이하인 경우, 이전 영상 신호(gN-1)와 현재 영상 신호(gN)에 따라 보정 영상 신호(gN')를 생성한다(S140). 이때 보정 영상 신호(gN')는 앞의 실시예에서 제1 보정 신호(gN')를 생성하는 방법과 동일한 방법으로 생성한다.
생성된 보정 영상 신호(gN')를 출력하고 동작을 되돌린다(S150).
그러면 본 실시예의 영상 신호 보정부(630)가 입력되는 신호에 대하여 보정된 신호를 생성하는 일례를 도 18을 참고로 하여 설명한다.
도 18에 도시한 바와 같이, 입력 영상 신호는 (n-1) 프레임에서 0계조, n 프레임부터는 255계조이다. 여기서 입력 및 보정 영상 신호에 대한 데이터 전압은 절대값으로 표시한다.
일례로서, 제3 및 제4 설정 값(value3, value4)을 각각 "40", "210"라 두고, 상수 값(??)이 "91"이라 가정하면, 보정부(635)는 (n-1) 프레임에서 "0", n 프레임에서 "91", (n+1) 프레임부터는 "255"로 보정 영상 신호를 생성한다. 계조 전압의 범위를 0~7.3V라 두면 데이터 전압으로서 (n-1) 프레임에서 블랙 전압(Vb) 0V, n 프레임에서 초기 비틀림각 전압(Vp) 2.6V, (n+1) 프레임부터 화이트 전압(Vw) 7.3V가 최종적으로 화소에 인가된다.
이와 같이 블랙 계조에서 화이트 계조로 영상 신호가 변할 때 n 프레임에서 오버슈트 전압 대신에 초기 비틀림각 전압(Vp)을 인가함으로써 (n+1) 프레임에서 신속하게 목표 휘도에 접근할 수 있고, 계조 전압의 상한을 화이트 전압(Vw)으로 사용함으로써 휘도 및 계조의 손실 없이 영상을 표시할 수 있다.
또한 본 실시예에 의하면 프레임 메모리를 하나만 사용하므로 원가를 절감할 수 있다.
본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판이 도 20 및 21에 도시되어 있다.
도 20은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 21은 도 20의 XXI-XXI'-XXI"선을 따라 자른 단면도이다.
도 20 및 도 21에 도시한 바와 같이, 절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line, 121)과 공통 전압(common voltage) 따위의 기준 전압을 전달하는 복수의 공통 전극선(common electrode line, 131a, 131b)이 형성되어 있다.
게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 각 게이트선(121)의 일부는 돌출된 돌출부(124)를 가지며 돌출부(124)는 박막 트랜지스터의 게이트 전극(gate electrode, 124)으로 사용된다. 그리고 게이트선(121)의 한쪽 끝부분은 게이트 구동 회로(도시하지 않음)로부터 전달되는 신호를 전달받기 위해서 게이트선(121)의 폭보다 넓은 폭을 가질 수 있다.
공통 전극선(common electrode line, 131a, 131b)은 게이트선(121)과 게이트선(121) 사이에 위치하며, 게이트선(121)과 인접하여 쌍으로 나란하게 뻗어 있다. 그리고 공통 전극선(131a, 131b)은 주로 공통 전극선(131a, 131b)에 대해서 소정 각도를 이루며 뻗어 있으며 공통 전극선(131a, 131b)을 전기적으로 연결하는 복수개의 공통 전극(common electrode, 133a, 133b, 133c)을 포함한다.
공통 전극(133a, 133b, 133c)은 데이터선(171)과 소정 각도(??s)를 이루며 선형으로 뻗어있다. 이 때, 공통 전극(133a, 133b, 133c)은 게이트선(121) 사이의 중앙부를 기준으로 상부 가지 및 하부 가지로 구분되며, 상부 가지는 왼쪽 아래에서 오른쪽 위로 비스듬하게 뻗어 있으며, 하부 가지는 오른쪽 위에서 왼쪽 아래로 비스듬하게 뻗어 있다.
게이트선(121), 게이트 전극(124), 공통 전극선(131a, 131b) 및 공통 전극(133a, 133b, 133c)은 동일한 층에 형성되며 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위의 도전막으로 형성될 수 있으며, 이러한 도전막에 더하여 다른 물질 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기 : 몰리브덴-텅스텐(MoW) 합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조를 가질 수도 있다. 이러한 구조의 예로는 크롬/알루미늄-네오디뮴(AlNd) 합금을 들 수 있다. 이중막일 때 알루미늄 계열의 도전막은 다른 도전막 하부에 위치하는 것이 바람직하며, 삼중막일 때에는 중간층으로 위치하는 것이 바람직하다.
그리고 이들(121, 124, 131a, 131b, 133a~133c)의 측면은 경사지도록 형성되어 테이퍼 구조를 가지며, 이는 이후에 형성되는 상부층들의 프로파일을 완만하게 유도하여 상부층들의 밀착성을 증가시킨다.
게이트선(121), 게이트 전극(124), 공통 전극선(131a, 131b) 및 공통 전극(133a, 133b, 133c) 위에는 질화규소(SiNx) 또는 산화 규소(SiOx)등으로 이루어지는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon, a-Si) 등으로 이루어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)은 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension, 154)가 게이트 전극(124)을 향하여 뻗어 나와 있다.
반도체(151, 154)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact, 161, 165)가 형성되어 있다. 선형 저항성 접촉 부재(161)는 게이트 전극(124)을 향하여 뻗은 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체의 돌출부(154) 위에 위치한다.
반도체(151, 154)와 저항성 접촉 부재(161, 163)의 측면도 기판에 대해서 경사져 있다.
저항성 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(date line, 171), 복수의 화소 전극(pixel electrode, 190a, 190b)이 형성되어 있다.
데이터선(171)은 선형 저항성 접촉 부재(161) 위에 형성되어 있으며, 주로 세로 방향으로 뻗어 게이트선(121) 및 공통 전극선(131a, 131b)과 교차하여 데이터 전압(data voltage)을 전달한다. 데이터선(171)의 한 쪽 끝부분은 데이터 구동 회로(도시하지 않음)로부터 전달되는 신호를 전달받기 위해서 데이터선(171) 폭보다 넓게 형성되어 있다.
그리고 데이터선(171)은 가지 형태로 게이트 전극(124)을 향해 돌출되어 있으며 U자 형태로 구부러진 소스 전극(173)을 포함한다.
화소 전극(190a, 190b)은 게이트선(121)과 데이터선(171)에 의해 정의되는 화소 영역 안에 형성되며 섬형 저항성 접촉 부재(165) 위에 형성되어 있다. 그리고 화소 전극(190a, 190b)은 게이트선(121)과 나란하며 게이트선(121)과 인접하게 화소 영역 내에 쌍으로 형성되어 있는 가로 부분(190b), 가로 부분(190b)을 전기적으로 연결하는 복수개의 세로 부분(190a)을 가진다. 가로 부분(190b)은 돌출되어 게이트선(121)과 일부 중첩할 수 있으며, 세로 부분(190a)은 유지 전극(133a, 133b, 133c)과 교대로 위치한다.
세로 부분(190a)은 데이터선(171)과 소정 각도(??s)를 이루며 복수개의 가지가 선형으로 뻗어있다. 이 때, 복수개의 가지는 게이트선(121) 사이의 중앙부를 기준으로 상부 가지 및 하부 가지로 구분되며, 상부 가지는 왼쪽 아래에서 오른쪽 위로 비스듬하게 뻗어 있으며, 하부 가지는 오른쪽 위에서 왼쪽 아래로 비스듬하게 뻗어 있다. 세로 부분(190a)은 공통 전극(133a, 133b, 133c)과 평행하게 배치되어 있다.
또한, 가로 부분(190a)의 일부분은 반도체의 돌출부(154)로 확장되어 박막 트랜지스터의 드레인 전극(175)으로 사용된다. 드레인 전극(175)은 반도체(154) 위에서 게이트 전극(124)을 중심으로 소스 전극(173)과 일정거리 떨어져 대향하고 있다. 그리고 드레인 전극(175)은 유지 전극선(131a, 131b)과 중첩되어 유지 축전기를 이룬다.
여기서 데이터선(171), 드레인 전극(175), 화소 전극(190a, 190b)은 저항성 접촉 부재(161, 165)와 동일한 평면 패턴을 가지며, 반도체(154)의 소정 영역을 제외하고는 반도체(151, 154)와도 동일한 평면 패턴을 가진다. 반도체(154)의 소정 영역은 박막 트랜지스터의 채널을 형성하는 채널부이다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체의 돌출부(154)와 함께 박막 트랜지스터를 이루며, 박막 트랜지스터의 채널은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
여기서 데이터선(171, 173) 및 드레인 전극(175)은 IZON 또는 ITON의 단층으로 이루어지거나, IZO 또는 ITO으로 이루어지는 제1 도전막 위에 IZON 또는 ITON막을 포함하는 제2 도전막의 이중막으로 이루어지는 것이 바람직하다. 또한, 화소 전극(190a, 190b)은 IZON 또는 ITON의 단층으로 이루어지거나, IZO 또는 ITO으로 이루어지는 제1 도전막 위에 IZON 또는 ITON막을 포함하는 제2 도전막의 이중막으로 이루어지는 것이 바람직하다.
데이터선(171), 드레인 전극(175) 및 화소 전극(190a, 190b) 위에는 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 플라즈마 화학 기상 증착으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 이루어지는 보호막(180)이 단층 또는 복수층으로 형성되어 있다.
그리고 보호막(180)은 데이터선(171)의 한쪽 끝부분을 노출하는 접촉 구멍(182)이 형성되어 있다. 게이트선(121)의 끝부분에도 데이터선(171)의 끝부분과 같이 구동 회로와 연결하기 위한 구조를 가지는 경우에는 게이트선(121)의 끝부분을 노출하는 접촉 구멍이 형성된다. 그러나 게이트 구동 회로는 기판(110) 위에 박막 트랜지스터와 함께 형성될 수 있다.
도 20에 도시한 바와 같이, 화소 전극의 세로 부분(190a)의 상부 가지에 대응하는 위치에 위치하는 액정 분자(31a)는 세로 부분(190a)의 상부 가지와 초기 비틀림각(Φs)을 가지며 배향되어 있으며, 화소 전극의 세로 부분(190a)의 하부 가지에 대응하는 위치에 위치하는 액정 분자(31b)는 세로 부분(190a)의 하부 가지와 초기 비틀림각(Φs)을 가지며 배향되어 있다.
초기 비틀림각(Φs)은 러빙 방향(P)과 상부 가지의 길이 방향(S)이 이루는 각 또는 러빙 방향(P)과 하부 가지의 길이 방향(S)이 이루는 각으로 정의되며, 휘도 감소를 방지하기 위해 0도 초과 10도 이하인 것이 바람직하다.
이 때, 화소 전극(191)의 상부 가지에 대응하는 위치에 위치하는 액정 분자(31a)는 전압 인가 시 초기 비틀림각(Φs)에 의해 시계 반대 방향으로 회전하며, 화소 전극(191)의 하부 가지에 대응하는 위치에 위치하는 액정 분자(31b)는 전압 인가 시 초기 비틀림각(Φs)에 의해 시계 방향으로 회전한다. 따라서, 두 개의 도메인이 형성되며, 좌우 방향에서의 시인성이 향상된다.
이러한 초기 비틀림각(Φs)을 작게 함으로써 유효 리타데이션(effective △nd)을 증가시켜 휘도를 증가시킨다. 그리고, 이 경우 액정 분자(31a, 31b)를 회전시키는 초기 회전력(N)이 약해지게 되어 응답 속도가 느려지는 것을 방지하기 위해 상기에서 설명한 바와 같이, 본 발명의 일 실시예에 따른 액정 표시 장치의 구동 방법을 이용하여 응답 속도를 향상시킨다.
본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판이 도 22 내지 23b에 도시되어 있다. 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판은 도 1 내지 도 2b에 도시한 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판과 층상 구조는 거의 동일하다.
도 22 내지 도 23b에 도시한 바와 같이, 게이트 전극(124)을 포함하는 복수의 게이트선(121) 및 공통 전극(131)이 기판(110) 위에 형성되어 있고, 그 위에 게이트 절연막(140), 섬형 반도체(154) 및 저항성 접촉 부재(161, 165)가 차례로 형성되어 있다. 소스 전극(173)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 게이트 절연막(140) 및 저항성 접촉 부재(161, 165) 위에 형성되어 있고, 보호막(180)이 그 위에 형성되어 있으며, 보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 185)이 형성되어 있다. 보호막(180) 위에는 복수의 화소 전극(191) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.
그러나, 도 1 내지 도 2b의 박막 트랜지스터 표시판의 섬형 반도체(154)와는 달리 도 22 내지 23b의 박막 트랜지스터 표시판의 반도체(154)는 선형으로서 데이터선과 거의 동일한 형상으로 형성되며, 소스 전극(173)과 드레인 전극(175) 사이의 부분이 노출되어 채널의 역할을 한다.
그리고, 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판 은 화소 전극(191)의 가지 전극(191a)이 데이터선(171)과 평행하게 배치되어 있으며, 러빙 방향(R)은 가지 전극(191a)의 길이 방향(S)과 소정 각도를 이루고 있다. 따라서, 액정 분자(31a, 31b)의 초기 비틀림각(Φs)은 러빙 방향(R)과 가지 전극(191a)의 길이 방향(S)이 이루는 각으로 정의되며, 휘도 감소를 방지하기 위해 0도보다 크고 10도 보다 작거나 같은 것이 바람직하다.
본 발명에 따른 액정 표시 장치 및 그 구동 방법은 IPS 모드 및 FFS 모드의 액정 표시 장치에서 고휘도 및 고속 응답성을 동시에 만족시킨다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (29)

  1. 서로 대향하고 있는 제1 및 제2 기판,
    상기 제1 및 제2 기판 사이에 주입되어 있는 액정층,
    상기 제1 기판 위에 형성되어 있는 화소 전극,
    상기 제1 기판 위에 상기 화소 전극과 절연되어 형성되어 있으며 상기 화소 전극과 적어도 일부분 중첩되어 있고 상기 화소 전극 사이에서 연속적인 면으로 이루어진 공통 전극,
    적어도 상기 화소 전극 중 하나와 공통 전극을 포함하는 화소,
    복수의 계조 전압을 생성하는 계조 전압 생성부,
    연속된 3 프레임의 제1, 제2 및 제3 영상 신호를 받고, 상기 제1 영상 신호와 상기 제3 영상 신호의 계조값을 비교하여 상기 제1 영상 신호에서 상기 제3 영상 신호로의 변화를 돕는 방향으로 상기 제2 영상 신호를 보정하는 영상 신호 보정부, 그리고
    상기 복수의 계조 전압 중에서 상기 영상 신호 보정부로부터 오는 보정된 영상 신호에 대응하는 계조 전압을 선택하여 데이터 전압으로서 상기 화소에 공급하는 데이터 구동부
    를 포함하며,
    상기 계조 전압의 미인가 시 상기 액정층의 액정 분자의 장축은 상기 화소 전극의 길이 방향과 0도보다 크고 10도보다 작거나 같은 각도를 이루는 액정 표시 장치.
  2. 제1항에서,
    상기 영상 신호 보정부는 상기 제1 영상 신호 및 상기 제2 영상 신호에 기초하여 보정 기초 신호를 생성하며, 상기 보정 기초 신호 및 상기 제3 영상 신호에 기초하여 상기 제2 영상 신호를 보정하는 액정 표시 장치.
  3. 삭제
  4. 서로 대향하고 있는 제1 및 제2 기판,
    상기 제1 및 제2 기판 사이에 주입되어 있는 액정층,
    상기 제1 기판 위에 형성되어 있는 화소 전극,
    상기 제1 기판 위에 상기 화소 전극과 절연되어 형성되어 있으며 상기 화소 전극과 적어도 일부분 중첩되어 있고 상기 화소 전극 사이에서 연속적인 면으로 이루어진 공통 전극,
    적어도 상기 화소 전극 중 하나와 공통 전극을 포함하는 화소,
    복수의 계조 전압을 생성하는 계조 전압 생성부,
    연속된 3 프레임의 제1, 제2 및 제3 영상 신호를 받고, 상기 제1 영상 신호 및 상기 제2 영상 신호에 기초하여 제1 보정 신호를 생성하며, 상기 제1 보정 신호 및 상기 제3 영상 신호에 기초하여 제2 보정 신호를 생성하는 영상 신호 보정부, 그리고
    상기 복수의 계조 전압 중에서 상기 영상 신호 보정부로부터의 상기 제2 보정 신호에 대응하는 계조 전압을 선택하여 데이터 전압으로서 상기 화소에 공급하는 데이터 구동부
    를 포함하며,
    상기 계조 전압의 범위는 상기 화소의 목표 투과율을 얻을 수 있는 목표 화소 전압의 범위와 동일하며,
    상기 제2 보정 신호의 최대값은 상기 영상 신호의 최대값과 동일하고,
    상기 계조 전압의 미인가 시 상기 액정층의 액정 분자의 장축은 상기 화소 전극의 길이 방향과 0도보다 크고 10도보다 작거나 같은 각도를 이루는 액정 표시 장치.
  5. 삭제
  6. 제4항에서,
    상기 화소 전극은 일부가 굴절되어 있는 액정 표시 장치.
  7. 제4항에서,
    상기 영상 신호 보정부는 상기 제1 보정 신호가 제1 설정 값보다 작고, 상기 제3 영상 신호가 제2 설정 값보다 크면 제1 보정 값을 갖는 상기 제2 보정 신호를 생성 하는 액정 표시 장치.
  8. 제7항에서,
    상기 화소는 복수의 영역을 포함하며, 상기 제1 보정 값은 상기 영역의 간격에 따라 결정되는 액정 표시 장치.
  9. 제4항에서,
    상기 영상 신호 보정부는 상기 제1 보정 신호가 제1 설정 값보다 작고, 상기 제3 영상 신호가 제2 설정 값보다 크면 상기 제1 보정 신호에 제2 보정 값을 더하여 상기 제2 보정 신호를 생성하는 액정 표시 장치.
  10. 제9항에서,
    상기 화소는 복수의 영역을 포함하며, 상기 제2 보정 값은 상기 영역의 간격에 따라 결정되는 액정 표시 장치.
  11. 제7항 또는 제9항에서,
    상기 영상 신호 보정부는 상기 제1 보정 신호가 상기 제1 설정 값 이상이거나, 상기 제3 영상 신호가 상기 제2 설정 값 이하이면 상기 제1 보정 신호와 동일한 값을 갖는 제2 보정 신호를 생성하는 액정 표시 장치.
  12. 제11항에서,
    상기 영상 신호 보정부는 상기 제1 영상 신호가 상기 제2 영상 신호보다 작으면 상기 제2 영상 신호 이상인 값으로 상기 제1 보정 신호를 생성하는 액정 표시 장치.
  13. 제12항에서,
    상기 영상 신호 보정부는,
    기억되어 있는 상기 제2 영상 신호를 출력하고 상기 제3 영상 신호를 기억하는 제1 프레임 메모리,
    기억되어 있는 상기 제1 영상 신호를 출력하고 상기 제2 영상 신호를 기억하는 제2 프레임 메모리,
    상기 제1 프레임 메모리로부터의 상기 제2 영상 신호 및 상기 제2 프레임 메모리로부터의 상기 제1 영상 신호에 따라 상기 제1 보정 신호를 생성하는 제1 보정부, 그리고
    상기 제3 영상 신호 및 상기 제1 보정부로부터의 상기 제1 보정 신호에 따라 상기 제2 보정 신호를 생성하는 제2 보정부
    를 포함하는 액정 표시 장치.
  14. 제4항에서,
    상기 화소 전극은 투명 도전체로 형성되어 있는 액정 표시 장치.
  15. 제4항에서,
    상기 공통 전극 및 화소 전극이 중첩되는 부분에 대응하는 액정층의 일부가 화상 표시 영역의 일부가 되는 액정 표시 장치.
  16. 제15항에서,
    상기 화상 표시 영역의 액정 분자들은 비틀림각 및 경사각을 가지는 액정 표시 장치.
  17. 제4항에서,
    상기 공통 전극 및 화소 전극 사이에 발생하는 전기장은 포물선 모양의 전기력선이며, 상기 전기력선은 상기 공통 전극 또는 화소 전극 위에서 수직 및 수평 성분을 가지는 액정 표시 장치.
  18. 제4항에서,
    상기 화소 전극 사이의 상기 공통 전극의 선폭은 상기 화소 전극의 선폭보다 큰 액정 표시 장치.
  19. 제4항에서,
    상기 제1 및 제2 기판의 바깥면에 각각 부착되어 있는 편광판을 더 포함하는 액정 표시 장치.
  20. 제4항에서,
    상기 화소 전극과 상기 공통 전극은 일부 중첩되어 유지 축전기를 이루는 액정 표시 장치.
  21. 서로 대향하고 있는 제1 및 제2 기판,
    상기 제1 기판과 상기 제2 기판 중의 어느 하나의 기판 위에 형성되어 있는 공통 전극,
    상기 공통 전극이 형성되어 있는 기판과 동일한 기판에 형성되어 있는 화소 전극,
    상기 제1 및 제2 기판 사이에 주입되어 있는 액정층,
    상기 공통 전극과 화소 전극을 포함하는 화소,
    복수의 계조 전압을 생성하는 계조 전압 생성부,
    연속된 3 프레임의 제1, 제2 및 제3 영상 신호를 받고, 상기 제1 영상 신호 및 상기 제2 영상 신호에 기초하여 제1 보정 신호를 생성하며, 상기 제1 보정 신호 및 상기 제3 영상 신호에 기초하여 제2 보정 신호를 생성하는 영상 신호 보정부, 그리고
    상기 복수의 계조 전압 중에서 상기 영상 신호 보정부로부터의 상기 제2 보정 신호에 대응하는 계조 전압을 선택하여 데이터 전압으로서 상기 화소에 공급하는 데이터 구동부
    를 포함하며,
    상기 계조 전압의 범위는 상기 화소의 목표 투과율을 얻을 수 있는 목표 화소 전압의 범위와 동일하며,
    상기 제2 보정 신호의 최대값은 상기 영상 신호의 최대값과 동일하고,
    상기 계조 전압의 미인가 시 상기 액정층의 액정 분자의 장축은 상기 화소 전극의 길이 방향과 0도보다 크고 10도보다 작거나 같은 각도를 이루는 액정 표시 장치.
  22. 삭제
  23. 제21항에서,
    상기 화소 전극과 상기 공통 전극은 띠 모양으로 형성되어 있으며 적어도 일부분이 굴절되어 있는 액정 표시 장치.
  24. 제21항에서,
    상기 화소 전극과 상기 공통 전극은 서로 교대로 배치되어 있으며, 굴절된 부분을 연결하는 선을 기준으로 하여 영역을 나눌 때, 같은 영역에 포함되어 있는 상기 화소 전극의 부분과 상기 공통 전극의 부분은 서로 나란한 액정 표시 장치.
  25. 어느 하나의 기판에 공통 전극 및 화소 전극이 형성되어 있고, 화소 전극의 길이 방향이 액정 분자의 장축과 이루는 초기 비틀림각이 0보다 크고 10도보다 작거나 같으며, 복수의 화소를 포함하는 액정 표시 장치의 구동 방법으로서,
    복수의 계조 전압을 생성하는 단계,
    연속된 3 프레임의 제1, 제2 및 제3 영상 신호를 공급받는 단계,
    상기 제1 및 제2 영상 신호에 기초하여 제1 보정 신호를 생성하는 단계,
    상기 제1 보정 신호 및 상기 제3 영상 신호에 기초하여 제2 보정 신호를 생성하는 단계,
    상기 복수의 계조 전압 중에서 상기 제2 보정 신호에 대응하는 계조 전압을 선택하여 데이터 전압으로서 상기 화소에 공급하는 단계
    를 포함하며,
    상기 계조 전압의 범위는 상기 화소의 목표 투과율을 얻을 수 있는 목표 화소 전압의 범위와 동일하며,
    상기 제2 보정 신호의 최대값은 상기 영상 신호의 최대값과 동일한
    액정 표시 장치의 구동 방법.
  26. 제25항에서,
    상기 제2 보정 신호 생성 단계는,
    상기 제1 보정 신호와 제1 설정 값을 비교하고, 상기 제3 영상 신호와 제2 설정 값을 비교하는 단계, 그리고
    비교 결과에 따라 상기 제2 보정 신호를 생성하는 단계
    를 포함하는 액정 표시 장치의 구동 방법.
  27. 제25항에서,
    상기 제1 보정 신호가 상기 제1 설정 값보다 작고, 상기 제3 영상 신호가 상기 제2 설정 값보다 크면 제1 보정 값을 갖는 상기 제2 보정 신호를 생성하고,
    상기 제1 보정 신호가 상기 제1 설정 값 이상이거나, 상기 제3 영상 신호가 상기 제2 설정 값 이하이면 상기 제1 보정 신호와 동일한 값을 갖는 상기 제2 보정 신호를 생성하는
    액정 표시 장치의 구동 방법.
  28. 제25항에서,
    상기 제1 보정 신호가 상기 제1 설정 값보다 작고, 상기 제3 영상 신호가 상기 제2 설정 값보다 크면 상기 제1 보정 신호에 제2 보정 값을 더하여 상기 제2 보정 신호를 생성하고,
    상기 제1 보정 신호가 상기 제1 설정 값 이상이거나, 상기 제3 영상 신호가 상기 제2 설정 값 이하이면 상기 제1 보정 신호와 동일한 값을 갖는 상기 제2 보정 신호를 생성하는
    액정 표시 장치의 구동 방법.
  29. 제27항 또는 제28항에서,
    상기 제1 보정 신호는 상기 제1 영상 신호가 상기 제2 영상 신호보다 작으면 상기 제2 영상 신호 이상인 값으로 생성되는 액정 표시 장치의 구동 방법.
KR1020050059673A 2005-07-04 2005-07-04 액정 표시 장치 및 그 구동 방법 KR101152128B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050059673A KR101152128B1 (ko) 2005-07-04 2005-07-04 액정 표시 장치 및 그 구동 방법
US11/480,680 US8018411B2 (en) 2005-07-04 2006-07-03 Thin film transistor array panel and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050059673A KR101152128B1 (ko) 2005-07-04 2005-07-04 액정 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20070004237A KR20070004237A (ko) 2007-01-09
KR101152128B1 true KR101152128B1 (ko) 2012-07-02

Family

ID=37589033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050059673A KR101152128B1 (ko) 2005-07-04 2005-07-04 액정 표시 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US8018411B2 (ko)
KR (1) KR101152128B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284712A1 (en) * 2006-08-04 2008-11-20 Seiko Epson Corporation Display driver and electronic equipment
CN101382679B (zh) * 2007-09-07 2012-02-08 群康科技(深圳)有限公司 液晶显示面板
JP5519101B2 (ja) * 2007-09-28 2014-06-11 株式会社ジャパンディスプレイ 電子機器
KR20090049659A (ko) * 2007-11-14 2009-05-19 삼성전자주식회사 표시 기판 및 이를 구비한 표시 패널
JP2009181097A (ja) * 2008-02-01 2009-08-13 Nec Electronics Corp マルチドメイン型表示装置
KR101529957B1 (ko) * 2008-02-18 2015-06-18 삼성디스플레이 주식회사 액정 표시 장치
JP5376425B2 (ja) * 2008-06-18 2013-12-25 株式会社ジャパンディスプレイ 液晶表示パネル
KR20100005883A (ko) * 2008-07-08 2010-01-18 삼성전자주식회사 어레이 기판 및 이를 갖는 액정표시장치
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8804081B2 (en) * 2009-12-18 2014-08-12 Samsung Display Co., Ltd. Liquid crystal display device with electrode having opening over thin film transistor
US8953134B2 (en) * 2011-01-20 2015-02-10 Japan Display West Inc. Liquid crystal display panel
KR102182428B1 (ko) * 2014-02-18 2020-11-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US9984608B2 (en) * 2014-06-25 2018-05-29 Apple Inc. Inversion balancing compensation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005055913A (ja) 2003-08-06 2005-03-03 Samsung Electronics Co Ltd 液晶表示装置及び映像信号補正方法
JP2005062868A (ja) 2003-08-11 2005-03-10 Samsung Electronics Co Ltd 液晶表示装置及びその映像信号補正方法
JP2005141216A (ja) * 2003-10-31 2005-06-02 Samsung Electronics Co Ltd 液晶表示装置及び映像信号補正方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6014190A (en) 1995-11-30 2000-01-11 Samsung Electronics Co., Ltd. In-plane switching liquid crystal display and a manufacturing method thereof
KR100282329B1 (ko) 1997-07-07 2001-02-15 구본준 횡전계방식액정표시장치
KR100304916B1 (ko) 1998-08-06 2002-07-18 구본준, 론 위라하디락사 횡전계방식 액정표시소자
JP2001228480A (ja) 2000-02-16 2001-08-24 Matsushita Electric Ind Co Ltd 液晶表示パネル
JP2001249349A (ja) 2000-03-02 2001-09-14 Mitsubishi Electric Corp 液晶表示装置
US6636289B2 (en) 2000-04-19 2003-10-21 Lg.Philips Lcd Co., Ltd. In-plane switching LCD panel with multiple domains and rubbing directions symetric about a line
JP3427981B2 (ja) 2000-07-05 2003-07-22 日本電気株式会社 液晶表示装置及びその製造方法
JP2002099249A (ja) * 2000-09-21 2002-04-05 Advanced Display Inc 表示装置および表示装置の駆動方法
JP2002122841A (ja) 2000-10-18 2002-04-26 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法、及び液晶表示装置
JP2002333626A (ja) 2001-05-09 2002-11-22 Matsushita Electric Ind Co Ltd 液晶表示素子の製造方法
US7277076B2 (en) * 2002-12-27 2007-10-02 Sharp Kabushiki Kaisha Method of driving a display, display, and computer program therefor
KR20040061946A (ko) 2002-12-31 2004-07-07 비오이 하이디스 테크놀로지 주식회사 횡전계 액정표시소자
KR100514080B1 (ko) 2003-04-07 2005-09-09 삼성전자주식회사 액정 표시 장치와 이의 구동 장치 및 방법
JP4051001B2 (ja) 2003-05-26 2008-02-20 株式会社日立製作所 液晶表示装置
JP4201183B2 (ja) 2003-06-18 2008-12-24 大日本印刷株式会社 配向膜およびその製造方法
TW200505999A (en) 2003-07-14 2005-02-16 Chisso Corp Polyimide based varnish for oriented film for forming in plane switching type liquid crystal display device, oriented film, and liquid-crystal display device using the oriened film
KR100717185B1 (ko) 2003-08-21 2007-05-11 비오이 하이디스 테크놀로지 주식회사 에프.에프.에스 모드의 액정표시장치 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005055913A (ja) 2003-08-06 2005-03-03 Samsung Electronics Co Ltd 液晶表示装置及び映像信号補正方法
JP2005062868A (ja) 2003-08-11 2005-03-10 Samsung Electronics Co Ltd 液晶表示装置及びその映像信号補正方法
JP2005141216A (ja) * 2003-10-31 2005-06-02 Samsung Electronics Co Ltd 液晶表示装置及び映像信号補正方法

Also Published As

Publication number Publication date
KR20070004237A (ko) 2007-01-09
US8018411B2 (en) 2011-09-13
US20070002251A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
KR101152128B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101240644B1 (ko) 박막 트랜지스터 표시판
USRE47431E1 (en) Liquid crystal display having a reduced number of data driving circuit chips
KR101261607B1 (ko) 액정 표시 장치
US8111366B2 (en) Liquid crystal display and method of driving the same
US8432344B2 (en) Liquid crystal display
JP4861632B2 (ja) 液晶表示装置及び映像信号補正方法
US8049700B2 (en) Liquid crystal display and driving method thereof
US8629820B2 (en) Liquid crystal display and driving method thereof
US20070109238A1 (en) Liquid crystal display and method thereof
US7894030B2 (en) Liquid crystal display and method havng three pixel electrodes adjacent each other in a column direction connected with three respective gate lines that are commonly connected and three data lines, two of which are overlapped by all three pixel electrodes
US7471365B2 (en) Liquid crystal display having particular tilt direction determining members
US20130194527A1 (en) Liquid crystal display and manufacturing method thereof
US20070070015A1 (en) Liquid crystal display and driving method thereof
KR101272333B1 (ko) 액정 표시 장치 및 그의 구동 방법
KR20070121112A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 8