KR102182428B1 - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102182428B1
KR102182428B1 KR1020140018653A KR20140018653A KR102182428B1 KR 102182428 B1 KR102182428 B1 KR 102182428B1 KR 1020140018653 A KR1020140018653 A KR 1020140018653A KR 20140018653 A KR20140018653 A KR 20140018653A KR 102182428 B1 KR102182428 B1 KR 102182428B1
Authority
KR
South Korea
Prior art keywords
electrode
insulating layer
opening
display device
contact hole
Prior art date
Application number
KR1020140018653A
Other languages
English (en)
Other versions
KR20150097898A (ko
Inventor
김덕성
최재호
박재현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140018653A priority Critical patent/KR102182428B1/ko
Priority to US14/337,429 priority patent/US9646523B2/en
Publication of KR20150097898A publication Critical patent/KR20150097898A/ko
Application granted granted Critical
Publication of KR102182428B1 publication Critical patent/KR102182428B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/04—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions
    • G09G3/16—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source
    • G09G3/18—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of a single character by selection from a plurality of characters, or by composing the character by combination of individual elements, e.g. segments using a combination of such display devices for composing words, rows or the like, in a frame with fixed character positions by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0434—Flat panel display in which a field is applied parallel to the display plane

Abstract

본 발명은 표시 장치 및 그 제조 방법에 관한 것으로, 특히 제조 공정을 간단히 할 수 있는 표시 장치 및 그 제조 방법에 관한 것이다. 본 발명의 한 실시예에 따른 표시 장치는 신호를 전달하는 제1 신호 전극, 상기 제1 신호 전극 위에 위치하는 제1 절연층, 상기 제1 절연층 위에 위치하는 제1 전극, 상기 제1 전극 위에 위치하는 제2 절연층, 그리고 상기 제2 절연층 위에 위치하는 제2 전극을 포함하고, 상기 제1 절연층 및 상기 제2 절연층은 상기 제1 신호 전극을 드러내는 제1 접촉 구멍을 포함하고, 상기 제2 전극은 상기 제1 접촉 구멍을 통해 상기 제1 신호 전극과 연결되며, 상기 제1 전극은 상기 제1 접촉 구멍을 둘러싸는 가장자리 변을 포함하는 개구부를 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치 및 그 제조 방법에 관한 것으로, 특히 제조 공정을 간단히 할 수 있는 표시 장치 및 그 제조 방법에 관한 것이다.
표시 장치는 일반적으로 스위칭 소자를 포함하는 화소와 표시 신호선이 구비된 표시판, 표시 신호선 중 게이트선에 게이트 신호를 내보내어 화소의 스위칭 소자를 턴온/오프시키는 게이트 구동부, 데이터선에 데이터 전압을 인가하는 데이터 구동부, 그리고 이들을 제어하는 신호 제어부 등을 포함한다.
표시 장치 중 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다. 액정 표시 장치의 투과율은 액정 분자들이 잘 제어될수록 높아질 수 있다.
액정 표시 장치의 각 화소가 포함하는 적어도 하나의 화소 전극은 게이트선과 데이터선 등의 표시 신호선과 연결되어 있는 스위칭 소자와 연결되어 있다. 스위칭 소자는 박막 트랜지스터 등의 삼단자 소자로서 데이터 전압을 화소 전극에 전달한다.
액정 표시 장치 중에서 액정층에 전기장을 생성하는 화소 전극 및 공통 전극을 스위칭 소자가 형성되어 있는 하나의 표시판에 구비할 수 있다. 이러한 액정 표시 장치의 화소 전극 및 공통 전극 중 적어도 하나는 복수의 가지 전극을 포함할 수 있다. 액정층에 전기장이 생성되면 액정층의 액정 분자는 가지 전극에 의한 프린지 필드에 의해 그 배열 방향이 정해진다.
본 발명이 해결하고자 하는 과제는 화소 전극 및 공통 전극이 하나의 표시판에 구비되어 있는 표시 장치를 제조할 때 사용되는 광 마스크의 수를 줄여 제조 공정을 간단히 하는 것이다.
본 발명의 한 실시예에 따른 표시 장치는 신호를 전달하는 제1 신호 전극, 상기 제1 신호 전극 위에 위치하는 제1 절연층, 상기 제1 절연층 위에 위치하는 제1 전극, 상기 제1 전극 위에 위치하는 제2 절연층, 그리고 상기 제2 절연층 위에 위치하는 제2 전극을 포함하고, 상기 제1 절연층 및 상기 제2 절연층은 상기 제1 신호 전극을 드러내는 제1 접촉 구멍을 포함하고, 상기 제2 전극은 상기 제1 접촉 구멍을 통해 상기 제1 신호 전극과 연결되며, 상기 제1 전극은 상기 제1 접촉 구멍을 둘러싸는 가장자리 변을 포함하는 개구부를 포함한다.
상기 제1 절연층 아래에 위치하는 제2 신호 전극을 더 포함하고, 상기 제1 절연층은 상기 제2 신호 전극을 드러내는 제2 접촉 구멍을 포함하고, 상기 제1 전극은 상기 제2 접촉 구멍과 실질적으로 정렬되어 있는 제1 개구부를 포함할 수 있다.
상기 제2 접촉 구멍을 통해 상기 제2 신호 전극과 연결되어 있으며 상기 제1 개구부 주변의 상기 제1 전극의 윗면과 접촉하는 제1 접촉 보조 부재를 더 포함할 수 있다.
상기 제2 절연층은 상기 제1 개구부보다 크며 상기 제1 개구부를 둘러싸는 제2 개구부를 포함할 수 있다.
상기 제2 개구부의 가장자리 변은 상기 제1 접촉 보조 부재의 가장자리 변과 실질적으로 정렬되어 있을 수 있다.
상기 제1 절연층 아래에 위치하며 상기 제1 신호 전극과 분리되어 있는 제3 신호 전극을 더 포함하고, 상기 제1 접촉 구멍은 상기 제3 신호 전극도 드러내며, 상기 제2 전극은 상기 제1 접촉 구멍을 통해 상기 제1 신호 전극 및 상기 제3 신호 전극과 접촉할 수 있다.
상기 제1 절연층 아래에 위치하며 상기 제1 신호 전극과 연결되어 있는 반도체를 더 포함하고, 상기 제1 전극은 상기 반도체의 채널 영역에 대응하는 제3 개구부를 포함할 수 있다.
상기 제2 절연층은 상기 제3 개구부와 실질적으로 정렬되어 있는 제4 개구부를 포함할 수 있다.
상기 제1 절연층 아래에 위치하며 상기 제1 신호 전극과 분리되어 있는 제3 신호 전극을 더 포함하고, 상기 제1 접촉 구멍은 상기 제3 신호 전극도 드러내며, 상기 제2 전극은 상기 제1 접촉 구멍을 통해 상기 제1 신호 전극 및 상기 제3 신호 전극과 접촉할 수 있다.
본 발명의 한 실시예에 따른 표시 장치의 제조 방법은 기판 위에 제1 신호 전극을 형성하는 단계, 상기 제1 신호 전극 위에 위치하는 제1 절연층, 제1 전극, 그리고 제2 절연층을 차례대로 적층하는 단계, 상기 제2 절연층 위에 제1 감광막 패턴을 형성하는 단계, 상기 제1 감광막 패턴으로 덮이지 않은 상기 제2 절연층을 식각하여 상기 제1 전극을 드러내는 복수의 제1 개구부를 형성하는 단계, 그리고 상기 드러난 제1 전극을 식각하여 상기 복수의 제1 개구부에 각각 대응하는 복수의 제2 개구부를 형성하는 단계를 포함하고, 상기 제2 개구부는 대응하는 상기 제1 개구부보다 크다.
상기 제1 감광막 패턴은 제1 부분 및 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하고, 상기 제2 개구부를 형성하는 단계 이후에 상기 제1 감광막 패턴의 상기 제2 부분을 제거하여 제2 감광막 패턴을 형성하는 단계를 더 포함할 수 있다.
상기 제2 감광막 패턴을 형성하는 단계 이후에 상기 제2 감광막 패턴으로 덮이지 않은 상기 제2 절연층 및 상기 제1 절연층을 식각하여 상기 제1 신호 전극 및 상기 제1 전극의 일부를 드러내는 단계를 더 포함할 수 있다.
상기 제2 감광막 패턴으로 덮이지 않은 상기 제2 절연층 및 상기 제1 절연층을 식각하여 상기 제1 신호 전극 및 상기 제1 전극의 일부를 드러내는 단계 이후에, 상기 제2 절연층 위에 제2 전극층을 적층하는 단계, 그리고 상기 제2 전극층을 패터닝하여 제2 전극을 형성하는 단계를 더 포함할 수 있다.
상기 제1 절연층 아래에 위치하는 제2 신호 전극을 형성하는 단계를 더 포함하고, 상기 제2 감광막 패턴으로 덮이지 않은 상기 제2 절연층 및 상기 제1 절연층을 식각하는 단계에서, 상기 제1 절연층에 상기 제2 신호 전극을 드러내며 상기 제2 개구부와 실질적으로 정렬되어 있는 제2 접촉 구멍이 형성될 수 있다.
상기 제2 전극을 형성하는 단계에서, 상기 제2 접촉 구멍을 통해 상기 제2 신호 전극과 연결되어 있으며 상기 제2 접촉 구멍 주변의 상기 제1 전극의 윗면과 접촉하는 제1 접촉 보조 부재를 형성할 수 있다.
상기 제1 절연층 아래에 위치하며 상기 제1 신호 전극과 연결되어 있는 반도체를 형성하는 단계를 더 포함하고, 상기 제2 전극층을 패터닝하는 단계에서, 상기 드러난 제1 전극의 일부는 상기 제2 전극층과 함께 제거되어 상기 반도체의 채널 영역에 대응하는 제3 개구부가 형성될 수 있다.
상기 복수의 제1 개구부를 형성하는 단계에서, 상기 제1 절연층도 함께 식각되어 상기 제1 신호 전극을 드러낼 수 있다.
상기 복수의 제1 개구부를 형성하는 단계에서, 상기 제1 전극의 측면이 드러날 수 있다.
본 발명의 실시예에 따르면 화소 전극 및 공통 전극이 하나의 표시판에 구비되어 있는 표시 장치를 제조할 때 사용되는 광 마스크의 수를 줄여 제조 공정을 간단히 할 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 배치도이고,
도 2A는 도 1의 표시 장치를 A-A' 선을 따라 잘라 도시한 단면도이고,
도 2B는 도 1의 표시 장치를 B-B'-B"-B'" 선을 따라 잘라 도시한 단면도이고,
도 3A 내지 도 14A는 본 발명의 한 실시예에 따른 표시 장치의 제조 방법의 중간 단계에서 중간 제조물을 도 1의 A-A' 선을 따라 잘라 차례대로 도시한 단면도들이고,
도 3B 내지 도 14B는 본 발명의 한 실시예에 따른 표시 장치의 제조 방법의 중간 단계에서 중간 제조물을 도 1의 B-B'-B"-B'" 선을 따라 잘라 차례대로 도시한 단면도들이고,
도 15A 내지 도 20A는 본 발명의 한 실시예에 따른 표시 장치의 제조 방법의 중간 단계에서 중간 제조물을 도 1의 A-A' 선을 따라 잘라 차례대로 도시한 단면도들이고,
도 15B 내지 도 20B는 본 발명의 한 실시예에 따른 표시 장치의 제조 방법의 중간 단계에서 중간 제조물을 도 1의 B-B'-B"-B'" 선을 따라 잘라 차례대로 도시한 단면도들이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 한 실시예에 따른 표시 장치 및 그 제조 방법에 대하여 도면을 참고하여 상세하게 설명한다.
먼저, 도 1, 도 2A 및 도 2B를 참조하여 본 발명의 한 실시예에 따른 표시 장치에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 배치도이고, 도 2A는 도 1의 표시 장치를 A-A' 선을 따라 잘라 도시한 단면도이고, 도 2B는 도 1의 표시 장치를 B-B'-B"-B'" 선을 따라 잘라 도시한 단면도이다.
도 1, 도 2A 및 도 2B를 참조하면, 본 발명의 한 실시예에 따른 표시 장치는 서로 마주보는 하부 표시판(도시하지 않음) 및 상부 표시판(도시하지 않음)과 그 사이에 주입되어 있는 액정층(도시하지 않음)을 포함한다.
도시하지 않았으나 상부 표시판은 투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판(도시하지 않음)을 포함할 수 있다.
액정층은 유전율 이방성을 가지는 액정 분자를 포함한다. 액정 분자는 액정층에 전기장이 없는 상태에서 그 장축이 표시판에 평행하게 또는 수직하게 배열될 수 있다. 액정 분자는 그 장축 방향이 하부 표시판으로부터 상부 표시판에 이르기까지 나선상으로 비틀린 구조를 가진 네마틱 액정 분자일 수도 있다.
하부 표시판에 대하여 설명하면, 투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판(110) 위에 복수의 게이트선(121) 및 공통 전압선(131)을 포함하는 게이트 도전체가 위치한다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗을 수 있다. 게이트선(121)은 게이트 전극(124) 및 다른 층 또는 게이트 구동 회로와의 접속을 위한 끝 부분(129)을 포함한다. 게이트 전극(124)은 가로 방향으로 뻗는 부분으로부터 위로 돌출할 수 있다.
공통 전압선(131)은 공통 전압(Vcom) 등의 소정 전압을 전달하며 주로 가로 방향으로 뻗을 수 있다. 공통 전압선(131)은 이웃한 게이트선(121) 사이에 위치할 수 있다. 공통 전압선(131)은 가로 방향으로 뻗는 부분으로부터 위 또는 아래 방향으로 돌출한 연결 다리(135)를 포함할 수 있다. 연결 다리(135)의 끝 부분은 다른 층과의 접속을 위해 확장되어 있을 수 있다. 필요에 따라 공통 전압선(131)은 생략될 수도 있다.
게이트 도전체는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다.
게이트 도전체 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어질 수 있는 게이트 절연막(140)이 위치한다.
게이트 절연막(140) 위에는 반도체(154)가 위치한다. 반도체(154)는 비정질 규소, 다결정 규소, 또는 산화물 반도체를 포함할 수 있다.
반도체(154) 위에는 저항성 접촉 부재(도시하지 않음)가 더 위치할 수 있다. 이 경우 저항성 접촉 부재는 인(phosphorus) 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 반도체(154)가 산화물 반도체인 경우, 저항성 접촉 부재는 생략될 수 있다.
반도체(154) 위에는 데이터선(171), 드레인 전극(175), 그리고 출력 전극(421)을 포함하는 데이터 도전체가 위치한다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 공통 전압선(131)과 교차할 수 있다.
데이터선(171)은 주기적으로 굴곡되어 있을 수 있다. 예를 들어 각 데이터선(171)은 도 1에 도시한 바와 같이 한 화소(PX)의 가로 중심선에 대응하는 부분에서 적어도 한 번 꺾일 수 있다.
앞에서 설명한 공통 전압선(131)의 연결 다리(135)는 데이터선(171)과 중첩하며 뻗는 부분을 포함할 수 있다.
각 데이터선(171)은 소스 전극(173) 및 다른 층 또는 데이터 구동 회로와의 접속을 위한 끝 부분(179)을 포함한다. 소스 전극(173)은 게이트 전극(124)과 중첩할 수 있다. 도 1에 도시한 실시예에 따르면, 소스 전극(173)은 데이터선(171)으로부터 돌출되지 않고 데이터선(171)과 동일선 상에 위치할 수 있다.
드레인 전극(175)은 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다. 드레인 전극(175)은 소스 전극(173)과 대체로 나란하게 뻗는 막대형 부분과 그 반대쪽의 확장부(177)를 포함할 수 있다.
출력 전극(421)은 게이트선(121)의 끝 부분(129)과 인접하는 끝 부분을 포함한다. 출력 전극(421)은 게이트 구동 회로와 연결되어 게이트 신호를 전달할 수 있다.
데이터 도전체는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어질 수 있으며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)(SW)를 이룬다. 박막 트랜지스터(SW)의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다. 채널 영역을 제외한 반도체(154)의 평면 모양은 데이터 도전체의 평면 모양과 대략 동일할 수 있다.
데이터 도전체 위에는 제1 절연층(180a)이 위치한다. 제1 절연층(180a)은 무기 절연 물질, 유기 절연 물질 등으로 이루어질 수 있다. 제1 절연층(180a) 및 게이트 절연막(140)은 연결 다리(135)의 끝 부분을 드러내는 접촉 구멍(183a)를 포함한다.
제1 절연층(180a) 위에는 공통 전극(270)이 위치한다.
공통 전극(270)은 실질적으로 면형(planar shape)일 수 있으며, 복수의 화소(PX)에 걸쳐 연속적으로 형성되어 있을 수 있다.
공통 전극(270)은 박막 트랜지스터(SW)의 채널 영역 상부에 대응하여 위치하며 제1 절연층(180a)을 드러내는 개구부(274), 드레인 전극(175)의 확장부(177)에 대응하는 개구부(275), 게이트선(121)의 끝 부분(129)에 대응하는 개구부(272), 접촉 구멍(183a)과 함께 연결 다리(135)의 끝 부분을 드러내는 개구부(273), 그리고 데이터선(171)의 끝 부분(179)에 대응하는 개구부(277) 등을 포함한다.
개구부(274)에서 공통 전극(270)이 제거되어 있으므로 그 아래의 박막 트랜지스터(SW)에 대한 공통 전압(Vcom)의 영향을 없앨 수 있다. 개구부(274)에서 공통 전극(270)과 박막 트랜지스터(SW)의 채널이 중첩하지 않으므로 박막 트랜지스터(SW)의 누설 전류를 줄일 수 있고, 공통 전극(270)이 전달하는 공통 전압(Vcom)에 리플(ripple)이 생기더라도 박막 트랜지스터(SW)의 성능이 열화되지 않을 수 있다.
개구부(273)의 가장자리 변은 접촉 구멍(183a)의 가장자리 변과 실질적으로 정렬되어 있을 수 있다. 즉, 개구부(273)는 접촉 구멍(183a)과 실질적으로 정렬되어 있을 수 있다.
공통 전극(270) 위에는 제2 절연층(180b)이 위치한다. 제2 절연층(180b)은 무기 절연 물질, 유기 절연 물질 등으로 이루어질 수 있다.
제2 절연층(180b)은 접촉 구멍(183a) 및 공통 전극(270)의 개구부(273), 그리고 그 주변의 공통 전극(270)을 드러내는 개구부(183b), 그리고 공통 전극(270)의 개구부(274)에 의해 드러난 제1 절연층(180a)을 드러내는 개구부(184b)를 포함한다.
접촉 구멍(183a) 및 공통 전극(270)의 개구부(273)는 개구부(183b) 안에 위치하며, 개구부(183b)의 가장자리 변이 접촉 구멍(183a) 및 공통 전극(270)의 개구부(273)의 가장자리 변을 둘러쌀 수 있다. 개구부(184b)의 가장자리 변은 공통 전극(270)의 개구부(274)의 가장자리 변과 실질적으로 정렬되어 있을 수 있다. 즉, 개구부(184b)는 공통 전극(270)의 개구부(274)와 실질적으로 정렬되어 있을 수 있다.
제2 절연층(180b) 및 제1 절연층(180a)은 박막 트랜지스터의 드레인 전극(175)의 확장부(177)를 드러내는 접촉 구멍(185), 그리고 데이터선(171)의 끝 부분(179)을 드러내는 접촉 구멍(187)을 포함할 수 있다. 접촉 구멍(185)은 공통 전극(270)의 개구부(275) 안에 위치하며 개구부(275)의 가장자리 변을 둘러싸는 가장자리 변을 포함한다. 접촉 구멍(187)은 공통 전극(270)의 개구부(277) 안에 위치하며 개구부(277)의 가장자리 변을 둘러싸는 가장자리 변을 포함한다.
제2 절연층(180b), 제1 절연층(180a) 및 게이트 절연막(140)은 게이트선(121)의 끝 부분(129) 및 출력 전극(421)을 드러내는 접촉 구멍(182)을 포함할 수 있다. 접촉 구멍(182)은 공통 전극(270)의 개구부(272) 안에 위치하며 개구부(272)의 가장자리 변을 둘러싸는 가장자리 변을 포함한다.
제2 절연층(180b) 위에는 복수의 화소 전극(191), 그리고 복수의 접촉 보조 부재(82, 83, 87)가 위치한다.
화소 전극(191)은 공통 전극(270)과 중첩하는 복수의 가지 전극(192), 그리고 다른 층과의 연결을 위한 돌출부(195)를 포함할 수 있다.
이웃하는 가지 전극(192) 사이에는 전극이 제거된 슬릿(92)이 형성된다. 가지 전극(192)는 데이터선(171)에 대략 나란하게 뻗을 수 있다.
화소 전극(191)의 돌출부(195)는 접촉 구멍(185)을 통해 드레인 전극(175)과 물리적, 전기적으로 연결되어 드레인 전극(175)으로부터 전압을 인가 받는다. 이때 접촉 구멍(185)이 공통 전극(270)의 개구부(275) 안에 위치하므로 화소 전극(191)의 돌출부(195)는 공통 전극(270)과 접촉하지 않을 수 있다. 즉, 접촉 구멍(185)에서 화소 전극(191)의 돌출부(195)는 공통 전극(270)과 이격되어 있다.
접촉 보조 부재(82)는 접촉 구멍(182)을 통해 게이트선(121)의 끝 부분(129) 및 출력 전극(421)과 물리적, 전기적으로 연결되어 게이트선(121)의 끝 부분(129)과 출력 전극(421)을 전기적으로 연결한다. 이때 접촉 구멍(182)이 공통 전극(270)의 개구부(272) 안에 위치하므로 접촉 보조 부재(82)는 공통 전극(270)과 접촉하지 않을 수 있다. 즉, 접촉 구멍(182)에서 접촉 보조 부재(82)는 공통 전극(270)과 이격되어 있다.
접촉 보조 부재(83)는 접촉 구멍(183a)을 통해 연결 다리(135)의 끝 부분과 물리적, 전기적으로 연결되어 공통 전압선(131)이 전달하는 공통 전압(Vcom)을 인가 받는다. 접촉 보조 부재(83)는 또한 제2 절연층(180b)의 개구부(183b)에 의해 드러난 공통 전극(270)의 개구부(273) 주변의 공통 전극(270)과도 물리적, 전기적으로 연결되어 공통 전압(Vcom)을 공통 전극(270)에 전달할 수 있다. 접촉 보조 부재(83)는 개구부(183b)에 의해 드러난 공통 전극(270)과 집적 접촉할 수 있다. 특히 접촉 보조 부재(83)는 개구부(183b)에 의해 드러난 공통 전극(270)의 윗면과 집적 접촉할 수 있다.
접촉 보조 부재(83)의 가장자리 변은 개구부(183b)의 가장자리 변과 실질적으로 정렬되어 있을 수 있다.
접촉 보조 부재(87)는 접촉 구멍(187)을 통해 데이터선(171)의 끝 부분(179)과 물리적, 전기적으로 연결될 수 있다. 이때 접촉 구멍(187)이 공통 전극(270)의 개구부(277) 안에 위치하므로 접촉 보조 부재(87)는 공통 전극(270)과 접촉하지 않을 수 있다. 즉, 접촉 구멍(187)에서 접촉 보조 부재(87)는 공통 전극(270)과 이격되어 있다.
화소 전극(191), 접촉 보조 부재(82, 83, 87), 그리고 공통 전극(270)은 ITO 또는 IZO 등의 투명한 도전 물질, 금속 등의 도전 물질로 만들어질 수 있다.
박막 트랜지스터(SW)를 통해 데이터 전압을 인가받은 화소 전극(191)과 공통 전압(Vcom)을 인가받은 공통 전극(270)은 두 전기장 생성 전극으로서 함께 액정층에 전기장을 생성하여 액정 분자의 방향을 결정하고 영상을 표시할 수 있다. 특히, 화소 전극(191)의 가지 전극(192)은 공통 전극(270)과 함께 액정층에 프린지 필드를 형성하여 액정 분자의 배열 방향을 결정할 수 있다.
본 발명의 한 실시예에 따른 표시 장치는 적어도 하나의 편광자를 더 포함할 수 있으며, 편광자의 편광축 방향에 따라 노멀리 블랙 모드 또는 노멀리 화이트 모드로 동작할 수 있다.
그러면, 앞에서 설명한 도 1, 도 2A 및 도 2B와 함께 도 3A 내지 도 14B를 참조하여 본 발명의 한 실시예에 따른 표시 장치의 제조 방법에 대해 설명한다.
도 3A 내지 도 14A는 본 발명의 한 실시예에 따른 표시 장치의 제조 방법의 중간 단계에서 중간 제조물을 도 1의 A-A' 선을 따라 잘라 차례대로 도시한 단면도들이고, 도 3B 내지 도 14B는 본 발명의 한 실시예에 따른 표시 장치의 제조 방법의 중간 단계에서 중간 제조물을 도 1의 B-B'-B"-B'" 선을 따라 잘라 차례대로 도시한 단면도들이다.
먼저 도 3A 및 도 3B를 참조하면, 투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판(110) 위에 알루미늄(Al) 등의 도전성 물질을 적층하고 패터닝하여 게이트 전극(124) 및 끝 부분(129)을 포함하는 복수의 게이트선(121), 그리고 연결 다리(135)를 포함하는 복수의 공통 전압선(131)을 포함하는 게이트 도전체를 형성한다.
게이트 도전체를 패터닝할 때 하나의 광 마스크를 사용한 사진 식각 공정(photolithography)을 이용할 수 있다.
이어서, 게이트 도전체 위에 질화규소(SiNx) 또는 산화규소(SiOx) 등의 절연 물질을 적층하여 게이트 절연막(140)을 형성한다.
이어서, 게이트 절연막(140) 위에 비정질 규소, 다결정 규소, 또는 금속 산화물 등으로 이루어진 반도체층(도시하지 않음)을 적층하고, 그 위에 필요한 경우 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질 또는 실리사이드(silicide) 등으로 이루어진 저항 접촉층(도시하지 않음)을 적층하고, 그 위에 금속 등의 도전성 물질로 이루어진 데이터 도전층을 적층한다. 이어서, 반도체층 및 데이터 도전층을 패터닝하여 복수의 반도체(154), 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171), 확장부(177)를 포함하는 복수의 드레인 전극(175), 그리고 복수의 출력 전극(421)을 포함하는 복수의 데이터 도전체를 형성한다.
반도체(154) 및 데이터 도전체를 패터닝할 때 하나의 광 마스크를 사용한 사진 식각 공정을 이용할 수 있다.
본 발명의 다른 실시예에 따르면, 반도체(154)와 데이터 도전체는 각각 다른 광 마스크를 사용한 사진 식각 공정을 통해 따로 형성될 수도 있다. 예를 들어 하나의 사진 식각 공정을 통해 복수의 반도체(154)를 형성한 후 다른 사진 식각 공정을 통해 복수의 데이터 도전체를 형성할 수도 있다.
이로써 게이트 전극(124), 소스 전극(173), 드레인 전극(175), 그리고 반도체(154)를 포함하는 박막 트랜지스터(SW)가 형성된다.
다음 도 4A 및 도 4B를 참조하면, 데이터 도전체 위에 무기 절연 물질 등을 적층하여 제1 절연층(180a)을 형성한다.
다음 도 5A 및 도 5B를 참조하면, 제1 절연층(180a) 위에 ITO 또는 IZO 등의 투명한 도전 물질, 금속 등의 도전 물질을 적층하여 공통 전극(270)을 형성한다.
다음 도 6A 및 도 6B를 참조하면, 공통 전극(270) 위에 절연 물질을 적층하여 제2 절연층(180b)을 형성한다.
즉, 본 발명의 한 실시예에 따르면 박막 트랜지스터(SW) 위의 제1 절연층(180a), 공통 전극(270), 그리고 제2 절연층(180b)은 패터닝 없이 연속해서 적층된다.
다음 도 7A 및 도 7B를 참조하면, 제2 절연층(180b) 위에 포토레지스트 등의 감광성 물질을 적층하고 노광하여 얇은 부분(51a, 51b) 및 두꺼운 부분(52), 그리고 개구부(53a, 53b, 53c, 53d)를 포함하는 감광막 패턴을 형성한다.
도 7A를 참조하면, 감광막 패턴의 얇은 부분(51a)은 박막 트랜지스터(SW)의 채널에 대응하는 곳에 위치할 수 있다. 감광막 패턴의 개구부(53a)는 박막 트랜지스터(SW)의 드레인 전극(175)의 확장부(177)에 대응한 곳에 위치할 수 있다.
도 7B를 참조하면, 감광막 패턴의 개구부(53b)는 게이트선(121)의 끝 부분(129) 및 출력 전극(421)에 대응하는 곳에 위치할 수 있다. 감광막 패턴의 개구부(53c)는 공통 전압선(131)의 연결 다리(135)의 끝 부분에 대응하는 곳에 위치할 수 있다. 감광 패턴의 얇은 부분(51b)은 개구부(53c)의 주위에 위치한다. 감광막 패턴의 개구부(53d)는 데이터선(171)의 끝 부분(179)에 대응하는 곳에 위치할 수 있다.
이러한 감광막 패턴을 형성하는 노광 공정에서는 반투명부(halftone area)를 포함하는 하나의 광 마스크가 사용될 수 있다.
예를 들어 감광성 물질이 빛이 조사되지 않은 부분이 제거되는 음(negative)의 감광성을 가진 경우, 감광막 패턴의 두꺼운 부분(52)에는 광 마스크의 투명부를 통해 빛이 조사되고, 감광막 패턴의 개구부(53a, 53b, 53c, 53d)에는 광 마스크의 불투명부가 대응하여 빛이 조사되지 않으며, 감광막 패턴의 얇은 부분(51a, 51b)에는 광 마스크의 반투명부가 대응하여 빛이 일부분 조사될 수 있다.
감광성 물질이 양의 감광성을 가진 경우에는 음의 감광성을 가진 경우와 반대로 광 마스크의 투명성이 반대로 바뀌어 감광막 패턴이 형성될 수 있다.
광 마스크의 반투명부는 빛 투과량을 조절하기 위하여 슬릿(slit)이나 격자 형태의 패턴이 형성되어 있거나 반투명막을 사용하여 형성될 수 있다.
다음 도 8A 및 도 8B를 참조하면, 감광막 패턴을 식각 마스크로 하여 감광막 패턴의 개구부(53a, 53b, 53c, 53d)에 의해 드러난 제2 절연층(180b)을 식각한다. 이때 건식 식각(dry etch) 방법을 이용할 수 있다.
이로써 드레인 전극(175)의 확장부(177)에 대응하는 개구부(185b), 게이트선(121)의 끝 부분(129) 및 출력 전극(421)에 대응하는 개구부(182b), 공통 전압선(131)의 연결 다리(135)의 끝 부분에 대응하는 개구부(183b'), 그리고 데이터선(171)의 끝 부분(179)에 대응하는 개구부(187b)가 제2 절연층(180b)에 형성된다.
다음 도 9A 및 도 9B를 참조하면, 제2 절연층(180b)의 개구부(185b, 182b, 183b', 187b)에 의해 드러난 공통 전극(270)을 식각하여 드레인 전극(175)의 확장부(177)에 대응하는 개구부(275), 게이트선(121)의 끝 부분(129) 및 출력 전극(421)에 대응하는 개구부(272), 공통 전압선(131)의 연결 다리(135)의 끝 부분에 대응하는 개구부(273), 그리고 데이터선(171)의 끝 부분(179)에 대응하는 개구부(277)를 형성한다. 이때 습식 식각(wet etch) 방법을 이용할 수 있다.
특히 공통 전극(270)의 개구부(275, 272, 273, 277)가 그에 각각 대응하는 제2 절연층(180b)의 개구부(185b, 182b, 183b', 187b)보다 크도록 공통 전극(270)을 오버 에치(over etch)한다. 이로써 개구부(275, 272, 273, 277)의 가장자리 변이 그에 각각 대응하는 제2 절연층(180b)의 개구부(185b, 182b, 183b', 187b)의 가장자리 변과 이격될 수 있다.
개구부(275, 272, 273, 277)의 가장자리 변이 그에 각각 대응하는 제2 절연층(180b)의 개구부(185b, 182b, 183b', 187b)의 가장자리 변과 이격되는 거리는 대략 1.0um 이상일 수 있으나 이에 한정되는 것은 아니다. 그러나 개구부(275, 272, 273, 277)의 가장자리 변과 그에 각각 대응하는 제2 절연층(180b)의 개구부(185b, 182b, 183b', 187b)의 가장자리 변 사이의 이격 거리는 이후 단계에서의 식각 공정 후에도 그 이격 상태가 유지될 수 있도록, 즉 공통 전극(270)이 제2 절연층(180b)의 개구부 또는 접촉 구멍에 대해 언더컷(under-cut) 상태를 유지할 수 있도록 충분하게 설정될 수 있다.
다음 도 10A 및 도 10B를 참조하면, 애싱(ashing) 등의 방법을 이용해 감광막 패턴을 전체적으로 식각하여 얇은 부분(51a, 51b)을 제거한다. 그러면 박막 트랜지스터(SW)의 채널 영역에 대응하는 제2 절연층(180b)이 드러나고, 제2 절연층(180b)의 개구부(183b') 주변의 제2 절연층(180b)이 드러난다. 이때 감광막 패턴의 개구부(53c)는 개구부(273) 주변의 공통 전극(270)의 적어도 일부를 드러낼 수 있다.
다음 도 11A 및 도 11B를 참조하면, 감광막 패턴을 식각 마스크로 하여 드러난 제2 절연층(180b), 제1 절연층(180a) 및 게이트 절연막(140)을 건식 식각 등의 방법으로 식각하여 박막 트랜지스터(SW)의 채널 영역에 대응하는 제2 절연층(180b)의 개구부(184b), 드레인 전극(175)의 확장부(177)를 드러내는 접촉 구멍(185), 게이트선(121)의 끝 부분(129) 및 출력 전극(421)을 드러내는 접촉 구멍(182), 공통 전극(270)의 개구부(273) 주변의 공통 전극(270)을 드러내는 제2 절연층(180b)의 개구부(183b), 공통 전압선(131)의 연결 다리(135)의 끝 부분을 드러내는 접촉 구멍(183a), 그리고 데이터선(171)의 끝 부분(179)을 드러내는 접촉 구멍(187)을 형성한다.
다음 도 12A 및 도 12B를 참조하면, 감광막 패턴을 제거한다.
이와 같이 본 발명의 한 실시예에 따른 제2 절연층(180b), 제1 절연층(180a) 및 게이트 절연막(140)이 포함하는 여러 접촉 구멍(182, 183a, 185, 187) 및 개구부(183b, 184b), 그리고 여러 개구부(272, 273, 274, 275, 277)를 포함하는 공통 전극(270)은 반투명부를 포함하는 하나의 광 마스크를 사용한 사진 식각 공정을 통해 형성될 수 있다.
다음 도 13A 및 도 13B를 참조하면, 제2 절연층(180b) 위에 ITO 또는 IZO 등의 투명한 도전 물질, 금속 등의 도전 물질을 적층하여 화소 전극층(190)을 형성한다. 화소 전극층(190)은 제2 절연층(180b)의 개구부(184b)에서 공통 전극(270)과 접촉하고, 접촉 구멍(185)에서 드레인 전극(175)의 확장부(177)와 접촉하고, 접촉 구멍(182)에서 게이트선(121)의 끝 부분(129) 및 출력 전극(421)과 접촉하고, 접촉 구멍(183a)에서 공통 전압선(131)의 연결 다리(135)와 접촉하며, 접촉 구멍(187)에서 데이터선(171)의 끝 부분(179)과 접촉할 수 있다.
다음 도 14A 및 도 14B를 참조하면, 화소 전극층(190)을 패터닝하여 복수의 가지 전극(192) 및 돌출부(195)를 포함하는 복수의 화소 전극(191) 및 복수의 접촉 보조 부재(82, 83, 87)를 형성한다. 이때 습식 식각 방법을 이용할 수 있다. 제2 절연층(180b)의 개구부(184b)에서 화소 전극층(190)과 접촉하고 있던 공통 전극(270)의 부분은 화소 전극층(190)의 패터닝시 함께 식각되어 제거된다. 이때 화소 전극층(190)과 공통 전극(270)은 동일한 식각액을 사용하여 함께 식각될 수 있다. 이로써 박막 트랜지스터(SW)의 채널 영역 상부에 위치하는 공통 전극(270)의 개구부(274)가 형성된다.
화소 전극층(190)을 패터닝할 때 하나의 광 마스크를 사용한 사진 식각 공정을 이용할 수 있다.
이와 같이 본 발명의 한 실시예에 따른 표시 장치의 제조 방법에 따르면 하나의 광 마스크를 사용하여 제2 절연층(180b), 제1 절연층(180a) 및 게이트 절연막(140)이 포함하는 여러 접촉 구멍(182, 183a, 185, 187) 및 개구부(183b, 184b), 그리고 여러 개구부(272, 273, 274, 275, 277)를 포함하는 공통 전극(270)을 형성할 수 있다. 따라서 최소한의 광 마스크를 사용하여 표시 장치를 제조할 수 있고, 제조 공정을 간단히 할 수 있다.
이제, 앞에서 설명한 도면들, 특히 도 1, 그리고 도 2A 내지 도 7B와 함께 도 15A 내지 도 20B를 참조하여 본 발명의 한 실시예에 따른 표시 장치의 제조 방법에 대해 설명한다. 앞에서 설명한 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고, 동일한 설명은 생략한다.
도 15A 내지 도 20A는 본 발명의 한 실시예에 따른 표시 장치의 제조 방법의 중간 단계에서 중간 제조물을 도 1의 A-A' 선을 따라 잘라 차례대로 도시한 단면도들이고, 도 15B 내지 도 20B는 본 발명의 한 실시예에 따른 표시 장치의 제조 방법의 중간 단계에서 중간 제조물을 도 1의 B-B'-B"-B'" 선을 따라 잘라 차례대로 도시한 단면도들이다.
먼저 앞에서 설명한 도 3A 및 도 3B에 도시한 바와 같이 투명한 유리 또는 플라스틱 등으로 이루어진 절연 기판(110) 위에 알루미늄(Al) 등의 도전성 물질을 적층하고 패터닝하여 게이트 전극(124) 및 끝 부분(129)을 포함하는 복수의 게이트선(121), 그리고 연결 다리(135)를 포함하는 복수의 공통 전압선(131)을 포함하는 게이트 도전체를 형성한다.
게이트 도전체를 패터닝할 때 하나의 광 마스크를 사용한 사진 식각 공정을 이용할 수 있다.
이어서, 게이트 도전체 위에 질화규소(SiNx) 또는 산화규소(SiOx) 등의 절연 물질을 적층하여 게이트 절연막(140)을 형성한다.
이어서, 게이트 절연막(140) 위에 비정질 규소, 다결정 규소, 또는 금속 산화물 등으로 이루어진 반도체층(도시하지 않음)을 적층하고, 그 위에 필요한 경우 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질 또는 실리사이드(silicide) 등으로 이루어진 저항 접촉층(도시하지 않음)을 적층하고, 그 위에 금속 등의 도전성 물질로 이루어진 데이터 도전층을 적층한다. 이어서, 반도체층 및 데이터 도전층을 패터닝하여 복수의 반도체(154), 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171), 확장부(177)를 포함하는 복수의 드레인 전극(175), 그리고 복수의 출력 전극(421)을 포함하는 복수의 데이터 도전체를 형성한다.
반도체(154) 및 데이터 도전체를 패터닝할 때 하나의 광 마스크를 사용한 사진 식각 공정을 이용할 수 있다.
이로써 게이트 전극(124), 소스 전극(173), 드레인 전극(175), 그리고 반도체(154)를 포함하는 박막 트랜지스터(SW)가 형성된다.
다음 앞에서 설명한 도 4A 내지 도 6B에 도시한 바와 같이 데이터 도전체 위에 제1 절연층(180a), 공통 전극(270), 그리고 제2 절연층(180b)을 차례대로 적층한다. 제1 절연층(180a), 공통 전극(270), 그리고 제2 절연층(180b)은 패터닝 없이 연속해서 적층될 수 있다.
다음 앞에서 설명한 도 7A 및 도 7B에 도시한 바와 같이 제2 절연층(180b) 위에 포토레지스트 등의 감광성 물질을 적층하고 노광하여 얇은 부분(51a, 51b) 및 두꺼운 부분(52), 그리고 개구부(53a, 53b, 53c, 53d)를 포함하는 감광막 패턴을 형성한다.
도 7A를 참조하면, 감광막 패턴의 얇은 부분(51a)은 박막 트랜지스터(SW)의 채널에 대응하는 곳에 위치할 수 있다. 감광막 패턴의 개구부(53a)는 박막 트랜지스터(SW)의 드레인 전극(175)의 확장부(177)에 대응한 곳에 위치할 수 있다.
도 7B를 참조하면, 감광막 패턴의 개구부(53b)는 게이트선(121)의 끝 부분(129) 및 출력 전극(421)에 대응하는 곳에 위치할 수 있다. 감광막 패턴의 개구부(53c)는 공통 전압선(131)의 연결 다리(135)의 끝 부분에 대응하는 곳에 위치할 수 있다. 감광 패턴의 얇은 부분(51b)은 개구부(53c)의 주위에 위치한다. 감광막 패턴의 개구부(53d)는 데이터선(171)의 끝 부분(179)에 대응하는 곳에 위치할 수 있다.
이러한 감광막 패턴을 형성하는 노광 공정에서는 반투명부를 포함하는 하나의 광 마스크가 사용될 수 있다.
다음 도 15A 및 도 15B를 참조하면, 감광막 패턴을 식각 마스크로 하여 감광막 패턴의 개구부(53a, 53b, 53c, 53d)에 의해 드러난 제2 절연층(180b), 공통 전극(270) 및 제1 절연층(180a)을 함께 식각한다. 이때 건식 식각 방법을 이용할 수 있다.
이로써 드레인 전극(175)의 확장부(177)를 드러내는 접촉 구멍(185), 출력 전극(421)을 드러내며 게이트선(121)의 끝 부분(129)과 중첩하는 개구부(182'), 공통 전압선(131)의 연결 다리(135)의 끝 부분에 대응하는 개구부(183), 그리고 데이터선(171)의 끝 부분(179)을 드러내는 접촉 구멍(187)이 형성된다. 이때 공통 전극(270)도 제2 절연층(180b) 및 제1 절연층(180a)과 함께 식각되어 개구부(182', 183) 및 접촉 구멍(185, 187)에 대응하는 개구부를 가지게 된다.
다음 도 16A 및 도 16B를 참조하면, 개구부(182', 183) 및 접촉 구멍(185, 187)의 측면에서 드러난 공통 전극(270)을 식각하여 드레인 전극(175)의 확장부(177)에 대응하는 개구부(275), 게이트선(121)의 끝 부분(129) 및 출력 전극(421)에 대응하는 개구부(272), 공통 전압선(131)의 연결 다리(135)의 끝 부분에 대응하는 개구부(273), 그리고 데이터선(171)의 끝 부분(179)에 대응하는 개구부(277)를 형성한다. 이때 습식 식각 방법을 이용할 수 있다.
특히 공통 전극(270)의 개구부(275, 272, 273, 277)가 그에 각각 대응하는 개구부(182', 183) 및 접촉 구멍(185, 187)보다 커지도록 공통 전극(270)을 오버 에치(over etch)한다. 이로써 개구부(275, 272, 273, 277)의 가장자리 변이 그에 각각 대응하는 개구부(182', 183) 및 접촉 구멍(185, 187)의 가장자리 변과 이격될 수 있다.
개구부(275, 272, 273, 277)의 가장자리 변이 그에 각각 대응하는 개구부(182', 183) 및 접촉 구멍(185, 187)의 가장자리 변과 이격되는 거리는 대략 1.0um 이상일 수 있으나 이에 한정되는 것은 아니다. 그러나 개구부(275, 272, 273, 277)의 가장자리 변과 그에 각각 대응하는 개구부(182', 183) 및 접촉 구멍(185, 187)의 가장자리 변 사이의 이격 거리는 이후 단계에서의 식각 공정 후에도 그 이격 상태가 유지될 수 있도록, 즉 공통 전극(270)이 제2 절연층(180b)의 개구부 또는 접촉 구멍에 대해 언더컷 상태를 유지할 수 있도록 충분하게 설정될 수 있다.
다음 도 17A 및 도 17B를 참조하면, 애싱 등의 방법을 이용해 감광막 패턴을 전체적으로 식각하여 얇은 부분(51a, 51b)을 제거한다. 그러면 박막 트랜지스터(SW)의 채널 영역에 대응하는 제2 절연층(180b)이 드러나고, 제2 절연층(180b)의 개구부(183) 주변의 제2 절연층(180b)이 드러난다. 이때 감광막 패턴의 개구부(53c)는 개구부(273) 주변의 공통 전극(270)의 적어도 일부를 드러낼 수 있다.
다음 도 18A 및 도 18B를 참조하면, 감광막 패턴을 식각 마스크로 하여 드러난 제2 절연층(180b), 제1 절연층(180a) 및 게이트 절연막(140)을 건식 식각 등의 방법으로 식각하여 박막 트랜지스터(SW)의 채널 영역에 대응하는 제2 절연층(180b)의 개구부(184b), 드레인 전극(175)의 확장부(177)를 드러내는 접촉 구멍(185), 게이트선(121)의 끝 부분(129) 및 출력 전극(421)을 드러내는 접촉 구멍(182), 공통 전극(270)의 개구부(273) 주변의 공통 전극(270)을 드러내는 제2 절연층(180b)의 개구부(183b), 공통 전압선(131)의 연결 다리(135)의 끝 부분을 드러내는 접촉 구멍(183a), 그리고 데이터선(171)의 끝 부분(179)을 드러내는 접촉 구멍(187)을 형성한다.
다음 도 19A 및 도 19B를 참조하면, 감광막 패턴을 제거한다.
이와 같이 본 발명의 한 실시예에 따른 제2 절연층(180b), 제1 절연층(180a) 및 게이트 절연막(140)이 포함하는 여러 접촉 구멍(182, 183a, 185, 187) 및 개구부(183b, 184b), 그리고 여러 개구부(272, 273, 274, 275, 277)를 포함하는 공통 전극(270)은 반투명부를 포함하는 하나의 광 마스크를 사용한 사진 식각 공정을 통해 형성될 수 있다.
다음 도 20A 및 도 20B를 참조하면, 제2 절연층(180b) 위에 ITO 또는 IZO 등의 투명한 도전 물질, 금속 등의 도전 물질을 적층하여 화소 전극층(190)을 형성한다. 화소 전극층(190)은 제2 절연층(180b)의 개구부(184b)에서 공통 전극(270)과 접촉하고, 접촉 구멍(185)에서 드레인 전극(175)의 확장부(177)와 접촉하고, 접촉 구멍(182)에서 게이트선(121)의 끝 부분(129) 및 출력 전극(421)과 접촉하고, 접촉 구멍(183a)에서 공통 전압선(131)의 연결 다리(135)와 접촉하며, 접촉 구멍(187)에서 데이터선(171)의 끝 부분(179)과 접촉할 수 있다.
다음 앞에서 설명한 도 2A 및 도 2B를 참조하면, 화소 전극층(190)을 패터닝하여 복수의 가지 전극(192) 및 돌출부(195)를 포함하는 복수의 화소 전극(191) 및 복수의 접촉 보조 부재(82, 83, 87)를 형성한다. 이때 습식 식각 방법을 이용할 수 있다. 제2 절연층(180b)의 개구부(184b)에서 화소 전극층(190)과 접촉하고 있던 공통 전극(270)의 부분은 화소 전극층(190)의 패터닝시 함께 식각되어 제거된다. 이로써 박막 트랜지스터(SW)의 채널 영역 상부에 위치하는 공통 전극(270)의 개구부(274)가 형성된다.
화소 전극층(190)을 패터닝할 때 하나의 광 마스크를 사용한 사진 식각 공정을 이용할 수 있다.
이와 같이 본 발명의 한 실시예에 따른 표시 장치의 제조 방법에 따르면 하나의 광 마스크를 사용하여 제2 절연층(180b), 제1 절연층(180a) 및 게이트 절연막(140)이 포함하는 여러 접촉 구멍(182, 183a, 185, 187) 및 개구부(183b, 184b), 그리고 여러 개구부(272, 273, 274, 275, 277)를 포함하는 공통 전극(270)을 형성할 수 있다. 따라서 최소한의 광 마스크를 사용하여 표시 장치를 제조할 수 있고, 제조 공정을 간단히 할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
82, 83, 87: 접촉 보조 부재
110: 절연 기판
121: 게이트선
131: 공통 전압선
140: 게이트 절연막
154: 반도체
171: 데이터선
180a: 제1 절연층
180b: 제2 절연층
182, 183a, 185, 187: 접촉 구멍
190: 화소 전극층
191: 화소 전극
270: 공통 전극
421: 출력 전극

Claims (20)

  1. 신호를 전달하는 제1 신호 전극,
    상기 제1 신호 전극 위에 위치하는 제1 절연층,
    상기 제1 절연층 위에 위치하는 제1 전극,
    상기 제1 전극 위에 위치하는 제2 절연층, 그리고
    상기 제2 절연층 위에 위치하는 제2 전극
    을 포함하고,
    상기 제1 절연층 및 상기 제2 절연층은 상기 제1 신호 전극을 드러내는 제1 접촉 구멍을 포함하고,
    상기 제2 전극은 상기 제1 접촉 구멍을 통해 상기 제1 신호 전극과 연결되며,
    상기 제1 전극은 상기 제1 접촉 구멍을 둘러싸는 가장자리 변을 포함하는 개구부를 포함하고,
    상기 제1 절연층 아래에 위치하는 제2 신호 전극을 더 포함하고,
    상기 제1 절연층은 상기 제2 신호 전극을 드러내는 제2 접촉 구멍을 포함하고,
    상기 제1 전극은 상기 제2 접촉 구멍과 실질적으로 정렬되어 있는 제1 개구부를 포함하는
    표시 장치.
  2. 삭제
  3. 제1항에서,
    상기 제2 접촉 구멍을 통해 상기 제2 신호 전극과 연결되어 있으며 상기 제1 개구부 주변의 상기 제1 전극의 윗면과 접촉하는 제1 접촉 보조 부재를 더 포함하는 표시 장치.
  4. 제3항에서,
    상기 제2 절연층은 상기 제1 개구부보다 크며 상기 제1 개구부를 둘러싸는 제2 개구부를 포함하는 표시 장치.
  5. 제4항에서,
    상기 제2 개구부의 가장자리 변은 상기 제1 접촉 보조 부재의 가장자리 변과 실질적으로 정렬되어 있는 표시 장치.
  6. 제1항에서,
    상기 제1 절연층 아래에 위치하며 상기 제1 신호 전극과 분리되어 있는 제3 신호 전극을 더 포함하고,
    상기 제1 접촉 구멍은 상기 제3 신호 전극도 드러내며,
    상기 제2 전극은 상기 제1 접촉 구멍을 통해 상기 제1 신호 전극 및 상기 제3 신호 전극과 접촉하는
    표시 장치.
  7. 제1항에서,
    상기 제1 절연층 아래에 위치하며 상기 제1 신호 전극과 연결되어 있는 반도체를 더 포함하고,
    상기 제1 전극은 상기 반도체의 채널 영역에 대응하는 제3 개구부를 포함하는
    표시 장치.
  8. 제7항에서,
    상기 제2 절연층은 상기 제3 개구부와 실질적으로 정렬되어 있는 제4 개구부를 포함하는 표시 장치.
  9. 삭제
  10. 삭제
  11. 제1항에서,
    상기 제2 전극은 상기 제1 전극과 중첩하는 복수의 가지 전극을 포함하는 표시 장치.
  12. 기판 위에 제1 신호 전극을 형성하는 단계,
    상기 제1 신호 전극 위에 위치하는 제1 절연층, 제1 전극, 그리고 제2 절연층을 차례대로 적층하는 단계,
    상기 제2 절연층 위에 제1 감광막 패턴을 형성하는 단계,
    상기 제1 감광막 패턴으로 덮이지 않은 상기 제2 절연층을 식각하여 상기 제1 전극을 드러내는 복수의 제1 개구부를 형성하는 단계, 그리고
    상기 드러난 제1 전극을 식각하여 상기 복수의 제1 개구부에 각각 대응하는 복수의 제2 개구부를 형성하는 단계
    를 포함하고,
    상기 제2 개구부는 대응하는 상기 제1 개구부보다 크고,
    상기 제1 감광막 패턴은 제1 부분 및 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하고,
    상기 제2 개구부를 형성하는 단계 이후에 상기 제1 감광막 패턴의 상기 제2 부분을 제거하여 제2 감광막 패턴을 형성하는 단계를 더 포함하는
    표시 장치의 제조 방법.
  13. 삭제
  14. 제12항에서,
    상기 제2 감광막 패턴을 형성하는 단계 이후에 상기 제2 감광막 패턴으로 덮이지 않은 상기 제2 절연층 및 상기 제1 절연층을 식각하여 상기 제1 신호 전극 및 상기 제1 전극의 일부를 드러내는 단계를 더 포함하는 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 제2 감광막 패턴으로 덮이지 않은 상기 제2 절연층 및 상기 제1 절연층을 식각하여 상기 제1 신호 전극 및 상기 제1 전극의 일부를 드러내는 단계 이후에,
    상기 제2 절연층 위에 제2 전극층을 적층하는 단계, 그리고
    상기 제2 전극층을 패터닝하여 제2 전극을 형성하는 단계
    를 더 포함하는 표시 장치의 제조 방법.
  16. 제15항에서,
    상기 제1 절연층 아래에 위치하는 제2 신호 전극을 형성하는 단계를 더 포함하고,
    상기 제2 감광막 패턴으로 덮이지 않은 상기 제2 절연층 및 상기 제1 절연층을 식각하는 단계에서, 상기 제1 절연층에 상기 제2 신호 전극을 드러내며 상기 제2 개구부와 실질적으로 정렬되어 있는 제2 접촉 구멍이 형성되는
    표시 장치의 제조 방법
  17. 제16항에서,
    상기 제2 전극을 형성하는 단계에서, 상기 제2 접촉 구멍을 통해 상기 제2 신호 전극과 연결되어 있으며 상기 제2 접촉 구멍 주변의 상기 제1 전극의 윗면과 접촉하는 제1 접촉 보조 부재를 형성하는 표시 장치의 제조 방법
  18. 제15항에서,
    상기 제1 절연층 아래에 위치하며 상기 제1 신호 전극과 연결되어 있는 반도체를 형성하는 단계를 더 포함하고,
    상기 제2 전극층을 패터닝하는 단계에서, 상기 드러난 제1 전극의 일부는 상기 제2 전극층과 함께 제거되어 상기 반도체의 채널 영역에 대응하는 제3 개구부가 형성되는
    표시 장치의 제조 방법.
  19. 제12항에서,
    상기 복수의 제1 개구부를 형성하는 단계에서, 상기 제1 전극 및 상기 제1 절연층도 함께 식각되어 상기 제1 신호 전극을 드러내는 표시 장치의 제조 방법.
  20. 제19항에서,
    상기 복수의 제1 개구부를 형성하는 단계에서, 상기 제1 전극의 측면이 드러나는 표시 장치의 제조 방법.
KR1020140018653A 2014-02-18 2014-02-18 표시 장치 및 그 제조 방법 KR102182428B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140018653A KR102182428B1 (ko) 2014-02-18 2014-02-18 표시 장치 및 그 제조 방법
US14/337,429 US9646523B2 (en) 2014-02-18 2014-07-22 Display device having pixel electrode and common electrode on one display panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140018653A KR102182428B1 (ko) 2014-02-18 2014-02-18 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150097898A KR20150097898A (ko) 2015-08-27
KR102182428B1 true KR102182428B1 (ko) 2020-11-25

Family

ID=53798621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140018653A KR102182428B1 (ko) 2014-02-18 2014-02-18 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9646523B2 (ko)
KR (1) KR102182428B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9726953B2 (en) * 2012-04-18 2017-08-08 Sharp Kabushiki Kaisha Active matrix substrate and liquid-crystal display device
KR102232258B1 (ko) 2014-08-27 2021-03-29 삼성디스플레이 주식회사 표시 기판 및 그의 제조방법
KR102227519B1 (ko) * 2014-08-27 2021-03-16 삼성디스플레이 주식회사 표시 기판 및 그의 제조방법
KR102221845B1 (ko) 2014-08-27 2021-03-04 삼성디스플레이 주식회사 표시 기판 및 그의 제조방법
TWI605283B (zh) * 2015-12-28 2017-11-11 群創光電股份有限公司 顯示裝置
KR102461634B1 (ko) * 2016-05-26 2022-10-31 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 액정 표시 장치 및 그 제조방법
CN106935597B (zh) * 2017-03-14 2020-02-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN110095889B (zh) * 2018-01-30 2022-06-17 瀚宇彩晶股份有限公司 显示面板及其制作方法
CN111880342B (zh) * 2020-07-29 2022-09-27 北海惠科光电技术有限公司 一种显示面板、显示面板的制作方法和显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7023016B2 (en) * 2003-07-02 2006-04-04 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101152128B1 (ko) * 2005-07-04 2012-07-02 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR101446249B1 (ko) 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
KR101473675B1 (ko) 2008-07-07 2014-12-18 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20100021847A (ko) * 2008-08-18 2010-02-26 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5500712B2 (ja) * 2009-09-02 2014-05-21 株式会社ジャパンディスプレイ 液晶表示パネル
KR20120007323A (ko) 2010-07-14 2012-01-20 엘지디스플레이 주식회사 고 개구율을 갖는 액정표시장치 및 그 제조 방법
KR101753802B1 (ko) 2010-09-20 2017-07-04 엘지디스플레이 주식회사 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
KR101394938B1 (ko) 2011-05-03 2014-05-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US8976094B2 (en) 2011-05-05 2015-03-10 Apple Inc. Display edge seal improvement
KR101894328B1 (ko) 2011-10-06 2018-09-03 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP6091197B2 (ja) * 2012-12-10 2017-03-08 三菱電機株式会社 アレイ基板及び表示装置
KR102074424B1 (ko) 2013-03-04 2020-02-07 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102164308B1 (ko) * 2013-12-30 2020-10-12 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그를 이용한 액정표시장치

Also Published As

Publication number Publication date
US20150235585A1 (en) 2015-08-20
KR20150097898A (ko) 2015-08-27
US9646523B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
KR102182428B1 (ko) 표시 장치 및 그 제조 방법
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR101258903B1 (ko) 액정표시장치 및 액정표시장치 제조방법
KR20090096226A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20010099958A (ko) 액정 표시 장치의 제조 방법
JP5893604B2 (ja) Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法
JP2010061095A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20090080738A (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치
TW200824125A (en) TFT substrate and method of fabricating the same
KR20050080825A (ko) 접촉부 및 그의 제조 방법, 박막 트랜지스터 표시판 및그의 제조방법
KR101969429B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101898205B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
JP5229775B2 (ja) 液晶表示装置の製造方法
KR20080074356A (ko) 표시 기판 및 이의 제조 방법
KR20150027342A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR20120108336A (ko) 표시 장치 및 이의 제조 방법
KR101792878B1 (ko) 횡전계 방식 액정표시장치용 어레이기판 제조방법
KR20050067859A (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR101018758B1 (ko) 금속 배선의 형성 방법 및 박막 트랜지스터 표시판의 제조방법
KR102390967B1 (ko) 표시 장치의 제조 방법
KR100997970B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100683142B1 (ko) 박막트랜지스터-액정표시장치의 제조방법
KR101899066B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20130029568A (ko) 액정표시장치용 어레이기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant