KR102164308B1 - 박막 트랜지스터 기판 및 그를 이용한 액정표시장치 - Google Patents

박막 트랜지스터 기판 및 그를 이용한 액정표시장치 Download PDF

Info

Publication number
KR102164308B1
KR102164308B1 KR1020130166568A KR20130166568A KR102164308B1 KR 102164308 B1 KR102164308 B1 KR 102164308B1 KR 1020130166568 A KR1020130166568 A KR 1020130166568A KR 20130166568 A KR20130166568 A KR 20130166568A KR 102164308 B1 KR102164308 B1 KR 102164308B1
Authority
KR
South Korea
Prior art keywords
pixel
semiconductor layer
gate wiring
thin film
wiring
Prior art date
Application number
KR1020130166568A
Other languages
English (en)
Other versions
KR20150077758A (ko
Inventor
장훈
이슬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130166568A priority Critical patent/KR102164308B1/ko
Priority to CN201410568521.7A priority patent/CN104749838B/zh
Priority to US14/548,130 priority patent/US9230998B2/en
Publication of KR20150077758A publication Critical patent/KR20150077758A/ko
Application granted granted Critical
Publication of KR102164308B1 publication Critical patent/KR102164308B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 기판 상에 제1 방향으로 배열된 게이트 배선 및 상기 게이트 배선과 연결된 보조 게이트 배선; 상기 기판 상에 제2 방향으로 배열되어 상기 게이트 배선과 함께 제1 화소 및 제2 화소를 포함하는 화소를 정의하는 데이터 배선; 상기 게이트 배선, 상기 보조 게이트 배선, 및 상기 데이터 배선과 각각 오버랩되도록 형성되며 상기 데이터 배선과 연결되는 반도체층; 및 상기 반도체층과 연결되는 화소 전극을 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터 및 그를 이용한 액정표시장치에 관한 것으로서,
본 발명에 따르면 고해상도에서 개구율이 향상될 수 있다.

Description

박막 트랜지스터 기판 및 그를 이용한 액정표시장치{Thin film transistor substrate and Liquid Crystal Display Device using the same}
본 발명은 박막 트랜지스터 기판에 관한 것으로서, 보다 구체적으로는 고해상도의 박막 트랜지스터 기판에 관한 것이다.
박막 트랜지스터는 액정표시장치(Liquid Crystal Display Device) 또는 유기 발광 표시장치(Organic Light Emitting Display Device) 등과 같은 디스플레이 장치의 스위칭 소자로서 널리 이용되고 있다.
상기 박막 트랜지스터는 게이트 전극, 반도체층, 소스 전극, 및 드레인 전극을 포함하여 이루어지는데, 이하, 도면을 참조로 종래의 박막 트랜지스터 기판에 대해서 설명하기로 한다.
도 1은 종래의 박막 트랜지스터 기판의 개략적인 평면도이다.
도 1에서 알 수 있듯이, 종래의 박막 트랜지스터 기판은 게이트 배선(10), 게이트 전극(12), 데이터 배선(20), 소스 전극(22), 드레인 전극(24), 반도체층(30), 및 화소 전극(40)을 포함하여 이루어진다.
상기 게이트 배선(10)은 가로 방향으로 배열되어 있고, 상기 게이트 전극(12)은 상기 게이트 배선(10)에서 돌출되어 있다.
상기 데이터 배선(20)은 상기 게이트 배선(10)과 교차하면서 세로 방향으로 배열되어 있다. 상기 게이트 배선(10)과 데이터 배선(20)이 교차하여 화소 영역이 정의된다.
상기 소스 전극(22)은 상기 데이터 배선(20)에서 돌출되어 있고, 상기 드레인 전극(24)은 상기 소스 전극(22)과 마주하면서 상기 소스 전극(22)과 이격되어 있다.
상기 반도체층(30)은 상기 게이트 전극(12), 소스 전극(22) 및 드레인 전극(24)과 오버랩되도록 형성되어 있다.
상기 화소 전극(40)은 상기 게이트 배선(10)과 데이터 배선(20)에 의해서 정의된 화소 영역 내에 형성되어 있다. 상기 화소 전극(40)은 소정의 콘택홀을 통해서 상기 드레인 전극(24)과 연결되어 있다.
이와 같은 종래의 박막 트랜지스터 기판은 액정표시장치 등과 같은 디스플레이 장치에 이용되는데, 최근의 고해상도 디스플레이 장치에 적용하기에는 한계가 있다.
고해상도의 디스플레이 장치의 경우 화소의 개수가 증가하면서 박막 트랜지스터의 개수도 증가하게 되는데, 종래의 박막 트랜지스터의 구조를 고해상도의 디스플레이 장치에 적용하게 되면 개구율이 줄어드는 문제점이 있다.
본 발명은 전술한 종래의 문제를 해결하기 위해 고안된 것으로서, 본 발명은 개구율이 향상되어 고해상도의 디스플레이 장치에 적용할 수 있는 박막 트랜지스터 기판 및 그를 이용한 액정표시장치를 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위해서, 기판 상에 제1 방향으로 배열된 게이트 배선 및 상기 게이트 배선과 연결된 보조 게이트 배선; 상기 기판 상에 제2 방향으로 배열되어 상기 게이트 배선과 함께 제1 화소 및 제2 화소를 포함하는 화소를 정의하는 데이터 배선; 상기 게이트 배선, 상기 보조 게이트 배선, 및 상기 데이터 배선과 각각 오버랩되도록 형성되며 상기 데이터 배선과 연결되는 반도체층; 및 상기 반도체층과 연결되는 화소 전극을 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터 기판을 제공한다.
본 발명은 또한 박막 트랜지스터 기판; 대향 기판; 및 상기 양 기판 사이에 형성된 액정층을 포함하여 이루어지고, 상기 박막 트랜지스터 기판은 전술한 박막 트랜지스터 기판으로 이루어진 것을 특징으로 하는 액정표시장치를 제공한다.
이상과 같은 본 발명에 따르면 개구율이 향상되어 고해상도의 디스플레이 장치에 용이하게 적용할 수 있다.
도 1은 종래의 박막 트랜지스터 기판의 개략적인 평면도이다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도로서, 이는 도 2의 A-B라인의 단면에 해당한다.
도 4는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도로서, 이는 도 2의 C-D라인의 단면에 해당한다.
도 5는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도로서, 이는 도 2의 E-F라인의 단면에 해당한다.
도 6은 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이다.
도 7은 본 발명의 일 실시예에 따른 액정표시장치에 관한 것이다.
본 명세서에서 기술되는 "상에"라는 용어는 어떤 구성이 다른 구성의 바로 표면에 형성되는 경우뿐만 아니라 이들 구성들 사이에 제3의 구성이 개재되는 경우까지 포함하는 것을 의미한다.
본 명세서에서 기술되는 "제1" 및 "제2" 등의 수식어는 해당하는 구성들의 순서를 의미하는 것이 아니라 해당하는 구성들을 서로 구분하기 위한 것이다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도이다.
도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은, 게이트 배선(400), 데이터 배선(500), 드레인 전극(510), 반도체층(300), 공통 전극(600), 및 화소 전극(700)을 포함하여 이루어진다.
상기 게이트 배선(400)은 제1 방향, 예로서 가로 방향으로 배열되어 있다. 복수 개의 게이트 배선(400)들은 복수 개의 행(row)을 이루면서 서로 이격배열되어 있다.
상기 게이트 배선(400)은 브릿지 배선(420)을 통해서 보조 게이트 배선(410)과 연결되어 있다. 따라서, 상기 게이트 배선(400)과 보조 게이트 배선(410)에는 동일한 게이트 전압이 인가된다. 이와 같은 게이트 배선(400), 보조 게이트 배선(410) 및 브릿지 배선(420)은 서로 동일한 물질로 동시에 형성될 수 있다. 즉, 상기 게이트 배선(400), 보조 게이트 배선(410) 및 브릿지 배선(420)은 일체(one body)로 형성될 수 있다.
상기 보조 게이트 배선(410)은 상기 게이트 배선(400)의 일측, 예로서 상기 게이트 배선(400)의 상측에서 상기 게이트 배선(400)과 나란하게 연장되어 있다. 이와 같은 보조 게이트 배선(410)은 하나의 화소를 구성하는 일측(예로서 좌측)의 데이터 배선(500) 및 타측(예로서 우측)의 데이터 배선(500)과 각각 오버랩되도록 형성되지만, 하나의 화소와 인접하는 다른 화소의 데이터 배선(500)과는 오버랩되지 않는다.
상기 브릿지 배선(420)은 상기 게이트 배선(400)과 상기 보조 게이트 배선(410)을 연결시킨다. 따라서, 상기 브릿지 배선(420)은 상기 게이트 배선(400)과 상기 보조 게이트 배선(410) 사이에 형성되며, 그 형성 위치는 다양하게 변경될 수 있다. 다만, 상기 브릿지 배선(420)은 하나의 화소 내부에 형성되는 것이 바람직하다.
상기 데이터 배선(500)은 상기 게이트 배선(400)과 교차하도록 제2 방향, 예로서 세로 방향으로 배열되어 있다. 서로 교차하는 상기 게이트 배선(400)과 데이터 배선(500)에 의해서 개별 화소가 정의된다. 복수 개의 데이터 배선(500)들은 복수 개의 열(column)을 이루면서 서로 이격배열되어 있다.
상기 데이터 배선(500)은 개별 화소별로 굴곡부(500a)를 구비할 수 있다. 상기 굴곡부(500a)는 제1 화소(P1)를 기준으로 할 때 제1 화소(P1)의 외측으로 굴곡되고, 상기 제1 화소(P1)와 인접하는 제2 화소(P2)를 기준으로 할 때 제2 화소(P2) 내측으로 굴곡된다. 따라서, 상기 굴곡부(500a)에 의해서 상기 제1 화소(P1)의 면적이 상기 제2 화소(P2)의 면적보다 크게 된다. 다만, 상대적으로 면적이 작은 제2 화소(P2)의 개구 영역이 상대적으로 면적이 큰 제1 화소(P1)의 개구 영역보다 크게 되는데, 이에 대해서는 후술하기로 한다. 상기 개구 영역이라 함은 광이 투과하는 영역을 의미한다.
상기 데이터 배선(500)의 굴곡부(500a)는 그 일단이 상기 게이트 배선(400)과 오버랩되도록 형성될 수 있다.
한편, 상기 데이터 배선(500)은 상기 굴곡부(500a) 없이 곧은 직선 구조로 형성될 수도 있다.
상기 드레인 전극(510)은 개별 화소 내에 형성된다. 상기 드레인 전극(510)은 섬(island) 구조로 형성된다. 상기 드레인 전극(510)은 상기 데이터 배선(500)과 동일한 물질로 동시에 형성될 수 있다.
상기 드레인 전극(510)은 하나의 화소 내에 형성된 제1 드레인 전극(D1) 및 제2 드레인 전극(D2)을 포함하여 이루어진다. 상기 제1 드레인 전극(D1) 및 제2 드레인 전극(D2)은 서로 이격되어 있다. 이와 같은 제1 드레인 전극(D1) 및 제2 드레인 전극(D2)은 상기 데이터 배선(500)의 굴곡부(500a)와 대향하는 영역에 형성된다.
상기 드레인 전극(510)은 하나의 제1 화소(P1)에는 형성되지만 상기 제1 화소(P1)와 인접하는 제2 화소(P2) 내에는 형성되지 않는다. 상기 드레인 전극(510)이 형성된 영역은 광이 투과하지 않는 비개구부 영역이 된다. 따라서, 전술한 바와 같이 비록 상기 제2 화소(P2)의 면적이 상기 제1 화소(P1)의 면적보다 작지만, 상기 제2 화소(P2)에는 상기 드레인 전극(510)이 형성되지 않고 상기 제1 화소(P1)에는 드레인 전극(510)이 형성되기 때문에, 상기 제2 화소(P2)의 개구 영역이 상기 제1 화소(P1)의 개구 영역보다 크게 된다.
상기 반도체층(300)은 상기 게이트 배선(400)과 데이터 배선(500)이 교차하는 영역에서 형성된다. 특히, 상기 반도체층(300)은 상기 게이트 배선(400), 상기 보조 게이트 배선(410), 상기 데이터 배선(500), 상기 드레인 전극(510)과 오버랩되도록 형성된다. 상기 반도체층(300)과 오버랩되는 상기 게이트 배선(400) 및 상기 보조 게이트 배선(410)은 게이트 전극으로 기능하게 되고, 상기 반도체층(300)과 오버랩되는 데이터 배선(500)은 소스 전극으로 기능하게 된다. 따라서, 상기 반도체층(300), 상기 게이트 배선(400), 상기 보조 게이트 배선(410), 상기 데이터 배선(500), 및 상기 드레인 전극(510)의 조합에 의해서 박막 트랜지스터가 구성된다.
본 발명의 일 실시예에 따르면, 동일한 게이트 전압이 인가되는 상기 게이트 배선(400)과 상기 보조 게이트 배선(410)이 하나의 박막 트랜지스터의 게이트 전극으로 기능하기 때문에, 하나의 박막 트랜지스터에 게이트 전극이 2개 형성된 효과를 얻을 수 있다.
도면에서 (×)로 표기한 것은 상기 반도체층(300)과 상기 데이터 배선(500)이 연결되는 제1 콘택홀(H1)을 나타낸 것이다. 즉, 상기 반도체층(300)은 상기 제1 콘택홀(H1)을 통해서 상기 데이터 배선(500)과 직접 연결되는데, 이는 후술하는 단면도를 참조하면 용이하게 이해할 수 있을 것이다.
도면에서 (○)로 표기한 것은 상기 반도체층(300), 상기 드레인 전극(510) 및 상기 화소 전극(700)이 연결되는 제2 콘택홀(H2)을 나타낸 것이다. 즉, 상기 반도체층(300)은 상기 제2 콘택홀(H2)을 통해서 상기 드레인 전극(510) 및 상기 화소 전극(700)과 직접 연결되는데, 이는 후술하는 단면도를 참조하면 용이하게 이해할 수 있을 것이다. 상기 드레인 전극(510)과 연결되는 상기 반도체층(300)의 일단 및 상기 화소 전극(700)의 일단은 상기 드레인 전극(510)과 마찬가지로 상기 데이터 배선(500)의 굴곡부(500a)와 대향하는 영역에 형성된다.
상기 반도체층(300)은 하나의 화소 내에 형성된 제1 반도체층(S1) 및 제2 반도체층(S2)을 포함하여 이루어진다. 상기 제1 반도체층(S1) 및 제2 반도체층(S2)은 서로 이격되어 있다.
상기 제1 반도체층(S1)은 게이트 배선(400), 일측의 데이터 배선(500), 보조 게이트 배선(410)의 일단부, 및 제1 드레인 전극(D1)과 각각 오버랩되도록 형성된다. 또한, 상기 제2 반도체층(S2)은 게이트 배선(400), 타측의 데이터 배선(500), 보조 게이트 배선(410)의 타단부, 및 제2 드레인 전극(D2)과 각각 오버랩되도록 형성된다.
따라서, 상기 제1 반도체층(S1), 게이트 배선(400), 일측의 데이터 배선(500), 보조 게이트 배선(410)의 일단부 및 제1 드레인 전극(D1)의 조합으로 이루어진 하나의 박막 트랜지스터가 형성되고, 상기 제2 반도체층(S2), 게이트 배선(400), 타측의 데이터 배선(500), 보조 게이트 배선(410)의 타단부 및 제2 드레인 전극(D2)의 조합으로 이루어진 다른 하나의 박막 트랜지스터가 형성되며, 이와 같은 2개의 박막 트랜지스터가 상하로 인접하는 제1 화소(P1) 및 제2 화소(P2)에 걸쳐 형성된다. 따라서, 본 발명에 따르면 고해상도의 디스플레이 장치에서도 개구율이 향상될 수 있다.
상기 공통 전극(600)은 상기 화소 전극(700)과 함께 전계를 형성시켜 액정층의 배열방향을 조절할 수 있다. 특히, 본 발명의 일 실시예에 따르면, 상기 공통 전극(600)과 상기 화소 전극(700) 사이에서 프린지 필드(fringe field)를 형성하여 액정층의 배열방향이 조절될 수 있다.
상기 프린지 필드를 형성하기 위해서 상기 공통 전극(600)은 화상이 표시되는 표시 영역 전체에 플레이트(plate) 구조로 형성될 수 있다.
한편, 상기 공통 전극(600)이 상기 화소 전극(700)의 아래에 형성될 경우 상기 제2 콘택홀(H2) 영역에서 상기 화소 전극(700)과의 쇼트(short)를 방지하기 위해서 상기 공통 전극(600)에 오픈홀이 형성되는데, 이에 대해서는 후술하는 단면 구조를 참조하면 용이하게 이해할 수 있을 것이다.
상기 화소 전극(700)은 개별 화소 별로 형성된다. 상기 화소 전극(700)은 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)을 포함하여 이루어진다.
상기 제1 화소 전극(PE1)은 (○)로 표기한 제2 콘택홀(H2)을 통해서 상기 제1 드레인 전극(D1)과 연결되어 있으며, 상기 제1 화소(P2)에서부터 상기 제2 화소(P2)로 연장되어 있다.
상기 제2 화소 전극(PE2)은 (○)로 표기한 제2 콘택홀(H2)을 통해서 상기 제2 드레인 전극(D2)과 연결되어 있으며, 상기 제1 화소(P1) 내에서 연장되어 있다.
즉, 제1 화소(P1)에 형성된 제1 드레인 전극(D1)과 제2 드레인 전극(D2)에 상기 제1 화소 전극(PE1) 및 제2 화소 전극(PE2)이 각각 연결되어 있는데, 상기 제1 화소 전극(PE1)은 제2 화소(P2)로 연장되고, 상기 제2 화소 전극(PE2)은 제1 화소(P1) 내에서 연장된다.
도 3은 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도로서, 이는 도 2의 A-B라인의 단면에 해당한다. 즉, 도 3은 박막 트랜지스터 영역의 단면에 해당한다.
도 3에서 알 수 있듯이, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은, 기판(100), 차광층(200), 버퍼층(250), 제1/제2 반도체층(S1, S2), 게이트 절연막(350), 층간 절연막(450), 데이터 배선(500), 제1/제2 드레인 전극(D1, D2), 제1 보호막(550), 공통 전극(600), 제2 보호막(650), 및 제1/제2 화소 전극(PE1, PE2)을 포함하여 이루어진다.
상기 기판(100)은 유리 또는 투명한 플라스틱으로 이루어질 수 있다.
상기 차광층(200)은 상기 기판(100) 상에 형성되어 있다. 상기 차광층(200)은 상기 기판(100)의 하부에서 유입되는 광에 의해서 상기 제1/제2 반도체층(S1, S2)에 악역향이 미치는 것을 방지한다. 따라서, 상기 차광층(200)은 상기 제1/제2 반도체층(S1, S2)과 오버랩되도록 형성된다. 상기 차광층(200)은 광투과를 방지할 수 있는 당업계에 공지된 다양한 재료로 이루어질 수 있다.
상기 버퍼층(250)은 상기 차광층(200) 상에 형성되어 있다. 상기 버퍼층(250)은 고온 공정 중에 상기 기판(100) 내에 포함된 불순물이 상기 반도체층(300)으로 침투하는 것을 차단하는 기능을 수행한다. 이와 같은 버퍼층(250)은 당업계에 공지된 절연물로 이루어질 수 있다.
상기 제1/제2 반도체층(S1, S2)은 상기 버퍼층(250) 상에 형성되며, 특히, 상기 차광층(200)과 오버랩되도록 형성된다. 상기 제1/제2 반도체층(S1,S2)은 실리콘계 반도체 물질 또는 산화물 반도체물질로 이루어질 수 있다.
상기 게이트 절연막(350)은 상기 제1/제2 반도체층(S1,S2) 상에 형성된다. 상기 게이트 절연막(350)은 당업계에 공지된 무기 절연물로 이루어질 수 있다.
상기 층간 절연막(450)은 상기 게이트 절연막(350) 상에 형성되어, 그 아래의 게이트 배선(미도시)과 그 위의 데이터 배선(500)을 절연시킨다. 상기 층간 절연막(450)은 당업계에 공지된 무기 절연물로 이루어질 수 있다.
상기 데이터 배선(500)은 상기 층간 절연막(450) 상에 형성된다. 상기 데이터 배선(500)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수도 있다.
상기 제1 보호막(550)은 상기 데이터 배선(500) 상에 형성된다. 상기 제1 보호막(550)은 포토 아크릴과 같은 유기 절연물로 이루어질 수 있다. 상기 제1 보호막(550)은 기판 평탄화 기능도 수행할 수 있다.
상기 공통 전극(600)은 상기 제1 보호막(550) 상에 형성된다. 상기 공통 전극(600)은 상기 제1/제2 화소 전극(PE1, PE2)과 상기 반도체층(300) 사이의 연결을 위한 제2 콘택홀(H2) 영역에 오픈홀(open hole)을 구비하도록 형성된다. 상기 공통 전극(600)은 ITO 등과 같은 투명 도전물로 이루어진다.
상기 제2 보호막(650)은 상기 공통 전극(600) 상에 형성된다. 상기 제2 보호막(650)은 무기 절연물로 이루어질 수 있다.
상기 제1/제2 드레인 전극(D1, D2)은 제2 콘택홀(H2) 영역에서 상기 제1/제2 반도체층(S1, S2) 상에 형성된다. 상기 제1 드레인 전극(D1)은 제2 콘택홀(H2) 영역에서 상기 제1 반도체층(S1)과 직접 연결되고, 상기 제2 드레인 전극(D2)은 제2 콘택홀(H2) 영역에서 상기 제2 반도체층(S2)과 직접 연결된다.
상기 제1/제2 화소 전극(PE1, PE2)은 상기 제2 콘택홀(H2) 영역에서 상기 제1/제2 드레인 전극(D1, D2) 상에 형성된다. 상기 제1 화소 전극(PE1)은 상기 제2 콘택홀(H2) 영역에서 상기 제1 드레인 전극(D1)과 직접 연결되고, 상기 제2 화소 전극(PE2)은 상기 제2 콘택홀(H2) 영역에서 상기 제2 드레인 전극(D2)과 직접 연결된다. 상기 화소 전극(700)은 ITO 등과 같은 투명 도전물로 이루어진다.
이와 같은 제1/제2 반도체층(S1, S2), 제1/제2 드레인 전극(D1, D2), 및 제1/제2 화소 전극(PE1, PE2) 사이의 연결을 위해서, 상기 제2 콘택홀(H2) 영역에서는 상기 게이트 절연막(350), 층간 절연막(450), 제1 보호막(550) 및 제2 보호막(650)의 소정 영역이 제거된다.
도 4는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도로서, 이는 도 2의 C-D라인의 단면에 해당한다. 즉, 도 4는 반도체층(300)과 데이터 배선(500)이 오버랩되는 영역의 단면에 해당한다.
도 4에서 알 수 있듯이, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은, 기판(100), 차광층(200), 버퍼층(250), 반도체층(300), 게이트 절연막(350), 게이트 배선(400), 보조 게이트 배선(410), 층간 절연막(450), 데이터 배선(500), 제1 보호막(550), 공통 전극(600), 및 제2 보호막(650)을 포함하여 이루어진다. 전술한 바와 동일한 구성에 대한 구체적인 설명은 생략하기로 한다.
상기 차광층(200)은 상기 기판(100) 상에 형성되어 있다. 상기 차광층(200)은 상기 반도체층(300)과 오버랩되도록 형성된다.
상기 버퍼층(250)은 상기 차광층(200) 상에 형성되고, 상기 반도체층(300)은 상기 버퍼층(250) 상에 형성된다. 상기 반도체층(300)은 상기 차광층(200)과 오버랩되도록 형성된다.
상기 게이트 절연막(350)은 상기 반도체층(300) 상에 형성되어 상기 반도체층(300)을 상기 게이트 배선(400) 및 보조 게이트 배선(410)과 절연시킨다.
상기 게이트 배선(400) 및 보조 게이트 배선(410)은 상기 게이트 절연막(350) 상에 형성된다. 상기 게이트 배선(400) 및 보조 게이트 배선(410)은 상기 반도체층(300)과 오버랩되도록 형성되어, 상기 게이트 배선(400) 및 보조 게이트 배선(410)에 게이트 전압이 인가될 때 상기 반도체층(300)을 활성화시킨다. 상기 게이트 배선(400) 및 보조 게이트 배선(410)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수도 있다.
상기 층간 절연막(450)은 상기 게이트 배선(400) 및 보조 게이트 배선(410) 상에 형성된다.
상기 데이터 배선(500)은 상기 층간 절연막(450) 상에 형성된다. 상기 데이터 배선(500)은 제1 콘택홀(H1)을 통해서 상기 반도체층(300)과 직접 연결된다. 상기 제1 콘택홀(H1)은 상기 게이트 절연막(350)과 상기 층간 절연막(450)의 소정 영역을 제거하여 형성됨으로써, 상기 제1 콘택홀(H1)에 의해서 상기 반도체층(300)의 소정 영역이 노출된다.
상기 제1 보호막(550)은 상기 데이터 배선(500) 상에 형성되고, 상기 공통 전극(600)은 상기 제1 보호막(550) 상에 형성되고, 상기 제2 보호막(650)은 상기 공통 전극(600) 상에 형성된다.
도 5는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도로서, 이는 도 2의 E-F라인의 단면에 해당한다. 즉, 도 5는 화소 영역의 단면에 해당한다.
도 5에서 알 수 있듯이, 기판(100) 상에 버퍼층(250)이 형성되고, 상기 버퍼층(250) 상에 게이트 절연막(350)이 형성되고, 상기 게이트 절연막(350) 상에 보조 게이트 배선(410)이 형성된다.
상기 보조 게이트 배선(410) 상에 층간 절연막(450)이 형성되고, 상기 층간 절연막(450) 상에 제1 보호막(550)이 형성된다.
상기 제1 보호막(550) 상에 공통 전극(600)이 형성되고, 상기 공통 전극(600) 상에 제2 보호막(650)이 형성되고, 상기 제2 보호막(650) 상에 화소 전극(700)이 형성된다.
이상은 게이트 배선(400)이 반도체층(300)의 위에 형성되는 탑 게이트(Top gate) 구조에 대해서 설명하였지만, 본 발명이 반드시 그에 한정되는 것은 아니고, 본 발명은 게이트 배선(400)이 반도체층(300)의 아래에 형성되는 바텀 게이트(Bottom gate) 구조를 포함한다.
도 6은 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 개략적인 평면도로서, 이는 보조 게이트 배선(410)과 브릿지 배선(420)의 구조가 변경된 것을 제외하고 전술한 실시예에 따른 박막 트랜지스터 기판과 동일하다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 이하에서는 상이한 구성에 대해서만 설명하기로 한다.
도 6에서 알 수 있듯이, 게이트 배선(400)은 제1 방향, 예로서 가로 방향으로 배열되어 있고, 보조 게이트 배선(410)은 상기 게이트 배선(400)과 나란하게 배열되어 있다. 상기 게이트 배선(400)과 보조 게이트 배선(410)은 브릿지 배선(420)을 통해서 서로 연결되어 있다.
상기 보조 게이트 배선(410)은 복수 개의 데이터 배선(500)들과 각각 오버랩되도록 형성된다. 즉, 상기 게이트 배선(400)과 상기 보조 게이트 배선(410)은 화상을 표시하는 표시 영역 내에서 서로 대향하면서 나란히 연장되어 있다.
상기 브릿지 배선(420)은 화상을 표시하는 표시 영역 외곽의 비표시 영역에 형성된다.
도 7은 본 발명의 일 실시예에 따른 액정표시장치의 개략적인 단면도이다.
도 7에서 알 수 있듯이, 본 발명의 일 실시예에 따른 액정표시장치는 박막 트랜지스터 기판(1), 대향 기판(2), 및 양 기판(1, 2) 사이에 형성된 액정층(6)을 포함하여 이루어진다.
상기 박막 트랜지스터 기판(1)은 전술한 다양한 실시예에 따른 박막 트랜지스터 기판을 이용한다.
상기 대향 기판(2)은 기판(3), 블랙 매트릭스(4), 및 컬러 필터(5)를 포함하여 이루어진다.
상기 블랙 매트릭스(4)는 상기 기판(3)의 하면 상에 형성되며, 전술한 박막 트랜지스터 기판의 비개구부에 대응하도록 패턴 형성된다.
상기 컬러 필터(5)는 상기 블랙 매트릭스(4) 사이 영역에 형성되며, 적색(R) 컬러 필터, 녹색(G) 컬러 필터, 및 청색(B) 컬러 필터를 포함하여 이루어진다.
도 7은 본 발명의 일 실시예에 따른 액정표시장치에 관한 것으로서, 본 발명이 반드시 도 7과 같은 구조로 한정되는 것은 아니고, 당업계에 공지된 다양한 구조로 변경될 수 있다. 예를 들어, 컬러 필터(5)가 상기 박막 트랜지스터 기판(1) 상에 형성될 수도 있다.
100: 기판 200: 차광층
250: 버퍼층 300: 반도체층
350: 게이트 절연막 400: 게이트 배선
410: 보조 게이트 배선 420: 브릿지 배선
450: 층간 절연막 500: 데이터 배선
550: 제1 보호막 600: 공통 전극
650: 제2 보호막 700: 화소 전극

Claims (10)

  1. 기판 상에 제1 방향으로 배열된 게이트 배선 및 상기 게이트 배선과 연결된 보조 게이트 배선;
    상기 기판 상에 제2 방향으로 배열되어 상기 게이트 배선과 함께 제1 화소 및 제2 화소를 포함하는 화소를 정의하는 데이터 배선;
    상기 게이트 배선, 상기 보조 게이트 배선, 및 상기 데이터 배선과 각각 오버랩되도록 형성되며 상기 데이터 배선과 연결되는 반도체층; 및
    상기 반도체층과 연결되는 화소 전극을 포함하여 이루어지고,
    상기 화소 전극과 함께 프린지 필드를 형성하기 위한 공통 전극이 상기 화소 전극 아래에 추가로 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
  2. 제1항에 있어서,
    상기 게이트 배선과 상기 보조 게이트 배선은 브릿지 배선에 의해 연결되고, 상기 브릿지 배선은 상기 화소 내에 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
  3. 제1항에 있어서,
    상기 게이트 배선과 상기 보조 게이트 배선은 브릿지 배선에 의해 연결되고, 상기 브릿지 배선은 화상을 표시하는 표시 영역 외곽의 비표시 영역에 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
  4. 제1항에 있어서,
    상기 데이터 배선은 굴곡부를 구비하고, 상기 굴곡부와 대향하는 영역에 상기 화소 전극의 일단이 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
  5. 제1항에 있어서,
    상기 반도체층은 상기 데이터 배선과는 직접 연결되고 상기 화소 전극과는 섬 구조의 드레인 전극을 통해서 연결된 것을 특징으로 하는 박막 트랜지스터 기판.
  6. 제5항에 있어서,
    상기 드레인 전극은 상기 제1 화소에는 형성되고 상기 제2 화소에는 형성되지 않은 것을 특징으로 하는 박막 트랜지스터 기판.
  7. 제1항에 있어서,
    상기 반도체층은 상기 화소의 일측에 배열된 데이터 배선과 연결되는 제1 반도체층 및 상기 화소의 타측에 배열된 데이터 배선과 연결되는 제2 반도체층을 포함하여 이루어지고,
    상기 화소 전극은 상기 제1 반도체층과 연결되는 제1 화소 전극 및 상기 제2 반도체층과 연결되는 제2 화소 전극을 포함하여 이루어지고,
    상기 제1 화소 전극은 상기 제1 화소에서부터 상기 제2 화소로 연장되고, 상기 제2 화소 전극은 상기 제1 화소 내에서 연장된 것을 특징으로 하는 박막 트랜지스터 기판.
  8. 삭제
  9. 제1항에 있어서,
    상기 제1 화소의 면적은 상기 제2 화소의 면적보다 크고, 상기 제1 화소의 개구 영역은 상기 제2 화소의 개구 영역보다 작은 것을 특징으로 하는 박막 트랜지스터 기판.
  10. 박막 트랜지스터 기판;
    대향 기판; 및
    상기 양 기판 사이에 형성된 액정층을 포함하여 이루어지고,
    상기 박막 트랜지스터 기판은 전술한 제1항 내지 제7항 및 제9항 중 어느 한 항에 따른 박막 트랜지스터 기판으로 이루어진 것을 특징으로 하는 액정표시장치.
KR1020130166568A 2013-12-30 2013-12-30 박막 트랜지스터 기판 및 그를 이용한 액정표시장치 KR102164308B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130166568A KR102164308B1 (ko) 2013-12-30 2013-12-30 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
CN201410568521.7A CN104749838B (zh) 2013-12-30 2014-10-22 薄膜晶体管基板和使用该薄膜晶体管基板的液晶显示装置
US14/548,130 US9230998B2 (en) 2013-12-30 2014-11-19 Thin film transistor substrate and liquid crystal display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130166568A KR102164308B1 (ko) 2013-12-30 2013-12-30 박막 트랜지스터 기판 및 그를 이용한 액정표시장치

Publications (2)

Publication Number Publication Date
KR20150077758A KR20150077758A (ko) 2015-07-08
KR102164308B1 true KR102164308B1 (ko) 2020-10-12

Family

ID=53482740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130166568A KR102164308B1 (ko) 2013-12-30 2013-12-30 박막 트랜지스터 기판 및 그를 이용한 액정표시장치

Country Status (3)

Country Link
US (1) US9230998B2 (ko)
KR (1) KR102164308B1 (ko)
CN (1) CN104749838B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102182428B1 (ko) * 2014-02-18 2020-11-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102523968B1 (ko) 2016-02-17 2023-04-21 삼성디스플레이 주식회사 표시 장치
CN205789971U (zh) * 2016-05-16 2016-12-07 京东方科技集团股份有限公司 薄膜晶体管阵列基板及应用其的显示装置
CN107993581B (zh) * 2017-11-30 2019-12-13 武汉天马微电子有限公司 一种显示面板及显示装置
TWI699753B (zh) * 2019-05-21 2020-07-21 友達光電股份有限公司 主動元件基板及其驅動方法
TWI719838B (zh) * 2019-08-20 2021-02-21 友達光電股份有限公司 顯示裝置
TWI750763B (zh) 2019-08-20 2021-12-21 友達光電股份有限公司 電子裝置
CN111384065A (zh) * 2020-03-16 2020-07-07 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板以及显示装置
US11552156B2 (en) 2020-03-16 2023-01-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, display panel, and display device with semiconductor layer directly below data lines
CN114721190B (zh) * 2021-01-06 2023-10-20 京东方科技集团股份有限公司 一种阵列基板、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002297058A (ja) 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
US20070122649A1 (en) 2005-11-08 2007-05-31 Je-Hun Lee Thin film transistor substrate for display
CN101127361A (zh) * 2007-09-25 2008-02-20 友达光电股份有限公司 像素结构与液晶显示面板
JP2012027046A (ja) 2008-11-21 2012-02-09 Sharp Corp 液晶表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109978B1 (ko) * 2004-12-13 2012-02-29 엘지디스플레이 주식회사 고개구율 액정표시소자
JP4844133B2 (ja) * 2006-01-25 2011-12-28 ソニー株式会社 半導体装置
JP2008096966A (ja) * 2006-09-12 2008-04-24 Seiko Epson Corp 電気光学装置、電子機器
CN101398581B (zh) * 2007-09-28 2010-09-29 群康科技(深圳)有限公司 液晶显示面板
CN101430463A (zh) * 2007-11-09 2009-05-13 上海广电Nec液晶显示器有限公司 液晶显示装置及其制作方法
US8451407B2 (en) * 2009-06-30 2013-05-28 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
US8587754B2 (en) * 2009-06-30 2013-11-19 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
KR101933718B1 (ko) * 2012-03-27 2018-12-28 리쿠아비스타 비.브이. 전기 습윤 표시장치
CN102681268A (zh) * 2012-05-04 2012-09-19 深圳市华星光电技术有限公司 像素结构及相应的液晶显示装置
KR20150086969A (ko) * 2014-01-21 2015-07-29 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002297058A (ja) 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
US20070122649A1 (en) 2005-11-08 2007-05-31 Je-Hun Lee Thin film transistor substrate for display
CN101127361A (zh) * 2007-09-25 2008-02-20 友达光电股份有限公司 像素结构与液晶显示面板
JP2012027046A (ja) 2008-11-21 2012-02-09 Sharp Corp 液晶表示装置

Also Published As

Publication number Publication date
CN104749838A (zh) 2015-07-01
KR20150077758A (ko) 2015-07-08
CN104749838B (zh) 2017-11-21
US9230998B2 (en) 2016-01-05
US20150187805A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
KR102164308B1 (ko) 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
US10591794B2 (en) Liquid crystal display device
KR102046848B1 (ko) 액정표시장치
KR101255782B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
JP5458307B2 (ja) 電気光学表示装置
US20150055038A1 (en) Liquid Crystal Display Device
TW201324008A (zh) 液晶顯示裝置及其製造方法
JP2007179054A (ja) Ｉｐｓ方式の液晶表示装置用アレイ基板の製造方法
KR20160049150A (ko) 액정 표시장치
KR20140129504A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
US20170045782A1 (en) Liquid crystal display and method of manufacturing the same
KR102051563B1 (ko) 액정 표시 장치
JP2007310351A (ja) 液晶表示装置用アレイ基板及びその製造方法
US10598993B2 (en) Liquid crystal display device
US20170219899A1 (en) Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate
JP2015090435A (ja) 液晶表示装置
KR20100066219A (ko) 액정표시장치 및 그 제조방법
JP2014098909A (ja) 電気光学表示装置
KR20090047373A (ko) 전기 광학 장치 및 전자 기기
KR102109678B1 (ko) 액정 표시 장치
KR102058981B1 (ko) 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
KR101154243B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
US11143919B2 (en) Liquid crystal display including spacers
KR20080051366A (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR101086647B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant