CN104749838B - 薄膜晶体管基板和使用该薄膜晶体管基板的液晶显示装置 - Google Patents

薄膜晶体管基板和使用该薄膜晶体管基板的液晶显示装置 Download PDF

Info

Publication number
CN104749838B
CN104749838B CN201410568521.7A CN201410568521A CN104749838B CN 104749838 B CN104749838 B CN 104749838B CN 201410568521 A CN201410568521 A CN 201410568521A CN 104749838 B CN104749838 B CN 104749838B
Authority
CN
China
Prior art keywords
pixel
gate line
semiconductor layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410568521.7A
Other languages
English (en)
Other versions
CN104749838A (zh
Inventor
张勳
李瑟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN104749838A publication Critical patent/CN104749838A/zh
Application granted granted Critical
Publication of CN104749838B publication Critical patent/CN104749838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种薄膜晶体管基板和液晶显示装置。所述薄膜晶体管基板包括在第一方向上布置于基板上的栅极线和与所述栅极线连接的子栅极线；在第二方向上布置于基板上的数据线，所述数据线与栅极线一起限定像素，所述像素包括第一像素和第二像素；形成为与栅极线、子栅极线和数据线的每一个重叠并与数据线连接的半导体层；和与半导体层连接的像素电极。可在高分辨率下提高开口率。

Description

薄膜晶体管基板和使用该薄膜晶体管基板的液晶显示装置
本申请要求享有2013年12月30日提交的韩国专利申请No.10-2013-0166568的权益，为了所有目的通过引用将该申请结合在此，如同在此完全阐述一样。
技术领域
本发明涉及一种薄膜晶体管基板，尤其涉及一种能够实现显示装置的高分辨率的薄膜晶体管基板。
背景技术
薄膜晶体管已被广泛用作诸如液晶显示装置或有机发光显示装置之类的显示装置的开关元件。
薄膜晶体管包括栅电极、半导体层、源电极和漏电极。下文中，将参照附图描述现有技术的薄膜晶体管基板。
图1是图解现有技术的薄膜晶体管基板的简单的平面图。
如图1所示，现有技术的薄膜晶体管基板包括栅极线10、栅电极12、数据线20、源电极22、漏电极24、半导体层30和像素电极40。
栅极线10布置于水平方向上，且栅电极12从栅极线10伸出。
数据线20布置于垂直方向上以与栅极线10交叉。通过栅极线10与数据线20之间的交叉限定像素区域。
源电极22从数据线20伸出，漏电极24面向源电极22并与源电极22分隔开。
半导体层30形成为与栅电极12、源电极22和漏电极24重叠。
像素电极40形成于由栅极线10和数据线20限定的像素区域中。像素电极40通过接触孔与漏电极24连接。
上述现有技术的薄膜晶体管基板用于诸如液晶显示装置之类的显示装置，但是在应用于近来的高分辨率显示装置方面受到限制。
在高分辨率显示装置中，由于像素的数量增加，薄膜晶体管的数量也增加。如果将根据现有技术的薄膜晶体管结构应用于高分辨率显示装置，则出现开口率降低的问题。
发明内容
因此，本发明涉及一种基本上消除现有技术的一个或多个问题的薄膜晶体管基板和使用该薄膜晶体管基板的液晶显示装置。
本发明的一个优点是提供一种应用于高分辨率显示装置的开口率提高的薄膜晶体管基板和使用该薄膜晶体管基板的液晶显示装置。
本发明另外的优点和特征一部分将在下面的描述中列出，这些优点和特征的另一部分在后续描述的检验基础上，对于本领域的普通技术人员来说将变得显而易见。各个实施方式的这些目的和其它优点可通过书面描述、权利要求书以及附图中特别指出的结构来实现和获得。
为了实现这些目的和其他优点，如这里具体和概括地描述的，一种薄膜晶体管基板包括：在第一方向上布置于基板上的栅极线和与栅极线连接的子栅极线；在第二方向上布置于基板上的数据线，所述数据线与栅极线一起限定像素，所述像素包括第一像素和第二像素；形成为与栅极线、子栅极线和数据线的每一个重叠并与数据线连接的半导体层；和与半导体层连接的像素电极。
在本发明的另一方面，一种液晶显示装置包括：薄膜晶体管基板；对向基板；和形成于这些基板之间的液晶层，其中所述薄膜晶体管基板包括在第一方向上布置于基板上的栅极线和与栅极线连接的子栅极线；在第二方向上布置于基板上的数据线，所述数据线与栅极线一起限定像素，所述像素包括第一像素和第二像素；形成为与栅极线、子栅极线和数据线的每一个重叠并与数据线连接的半导体层；和与半导体层连接的像素电极。
附图说明
被包括来提供对各个实施方式的进一步理解且并入本申请且构成本申请的一部分的附图图解了各个实施方式，并与说明书一起用于解释各个实施方式的原理。在附图中：
图1是图解现有技术的薄膜晶体管基板的俯视图；
图2是图解根据一个实施方式的薄膜晶体管基板的俯视图；
图3是图解根据本发明的一个实施方式的薄膜晶体管基板的截面图，且对应于图2沿线A-B的截面；
图4是图解根据本发明的一个实施方式的薄膜晶体管基板的截面图，且对应于图2沿线C-D的截面；
图5是图解根据本发明的一个实施方式的薄膜晶体管基板的截面图，且对应于图2沿线E-F的截面；
图6是图解根据另一个实施方式的薄膜晶体管基板的俯视图；以及
图7是图解根据一个实施方式的液晶显示装置的视图。
具体实施方式
现在将详细描述示例性实施方式，这些实施方式的例子在附图中示出。尽可能地，在整个附图中使用相同的参考数字表示相同或相似的部件。
本说明书中公开的术语“上”包括公开元件形成于另一元件的表面上，还包括公开第三元件插入上述元件之间。
本说明书中公开的术语诸如“第一”和“第二”并不意味着对应元件的次序，而意在区分一个元件与另一个元件。
下文中，将参照附图详细描述各个实施方式。
图2是图解根据一个实施方式的薄膜晶体管基板的俯视图。
如图2所示，根据一个实施方式的薄膜晶体管基板包括栅极线400、数据线500、漏电极510、半导体层300、公共电极600和像素电极700。
栅极线400布置于第一方向(例如，水平方向)上。多条栅极线400沿多个行彼此分隔开。
每一条栅极线400通过桥接线420与子栅极线410连接。因此，相同的栅极电压被施加至栅极线400和子栅极线410。栅极线400、子栅极线410和桥接线420可由相同的材料同时形成。换句话说，栅极线400、子栅极线410和桥接线420可一体形成。
子栅极线410从栅极线400的一侧(例如，栅极线400的上侧)伸出，子栅极线410与栅极线400平行。子栅极线410形成为与构成一个像素的一侧(例如，左侧)的数据线500和另一侧(例如，右侧)的数据线500重叠，但是子栅极线410不与邻近于所述一个像素的另一像素的数据线500重叠。
桥接线420将栅极线400与子栅极线410连接。因此，桥接线420形成于栅极线400与子栅极线410之间，且对于桥接线420的位置可进行各种修改。然而，桥接线420优选形成于一个像素内。
数据线500布置于第二方向(例如，垂直方向)上，以与栅极线400交叉。每一个像素由彼此交叉的栅极线和数据线限定。多条数据线500沿多个列彼此分隔开。
对于每一个像素，数据线500可包括弯曲部分500a。弯曲部分500a基于第一像素P1朝第一像素P1的外侧弯曲，且基于邻近于第一像素P1的第二像素P2朝第二像素P2的内侧弯曲。因此，第一像素P1的面积由于弯曲部分500a变得比第二像素P2的面积大。然而，面积相对较小的第二像素P2的开口区域变得比面积相对较大的第一像素P1的开口大。开口区域是指透射光的区域。
数据线500的弯曲部分500a可形成为使得弯曲部分500a的端部与栅极线400重叠。
数据线500可形成为没有弯曲部分500a的直线结构。
漏电极510形成于每一个像素内。漏电极510形成为岛状结构。漏电极510可与数据线500的材料相同且与数据线500同时形成。
漏电极510包括形成于一个像素内的第一漏电极D1和第二漏电极D2。第一漏电极D1与第二漏电极D2彼此分隔开。第一漏电极D1和第二漏电极D2形成于面向数据线500的弯曲部分500a的区域中。
尽管漏电极510形成于第一像素P1中，但是漏电极510不在邻近于第一像素P1的第二像素P2内形成。漏电极510成为不透射光的非开口区域。因此，如上所述，虽然第二像素P2的面积比第一像素P1的面积小，但是由于漏电极510不形成于第二像素P2中而形成于第一像素P1中，因此第二像素P2的开口区域变得比第一像素P1的开口区域大。
半导体层300形成于栅极线400与数据线500交叉的区域中。特别地，半导体层300形成为与栅极线400、子栅极线410、数据线500和漏电极510重叠。与半导体层300重叠的栅极线400和子栅极线410充当栅电极，与半导体层300重叠的数据线500充当源电极。因此，由半导体层300、栅极线400、子栅极线410、数据线500和漏电极510的组合形成薄膜晶体管。
根据一个实施方式，由于施加相同栅极电压的栅极线400和子栅极线410充当一个薄膜晶体管的栅电极，其优点在于一个薄膜晶体管设置有两个栅电极。
附图中的标记(×)表示半导体层300与数据线500连接的第一接触孔H1。换句话说，半导体层300通过第一接触孔H1与数据线500直接连接。
附图中的标记(○)表示半导体层300、漏电极510和像素电极700彼此连接的第二接触孔H2。换句话说，半导体层300通过第二接触孔H2与漏电极510和像素电极700直接连接。与漏电极510连接的半导体层300的一个端部和像素电极的一个端部以与漏电极510相同的方式形成于面向数据线500的弯曲部分500a的区域中。
半导体层300包括形成于一个像素内的第一半导体层S1和第二半导体层S2。第一半导体层S1和第二半导体层S2彼此分隔开。
第一半导体层S1形成为与栅极线400、像素P1和P2第一侧的数据线500、子栅极线410的第一端部和第一漏电极D1重叠。此外，第二半导体层S2形成为与栅极线400、像素P1和P2第二侧的数据线500、子栅极线410的第二端部和第二漏电极D2重叠。
因此，由第一半导体层S1、栅极线400、像素P1和P2第一侧的数据线500、子栅极线410的第一端部和第一漏电极D1的组合形成一个薄膜晶体管；并且由第二半导体层S2、栅极线400、像素P1和P2第二侧的数据线500、子栅极线410的第二端部和第二漏电极D2的组合形成另一个薄膜晶体管。这两个薄膜晶体管形成于彼此临近的第一像素P1和第二像素P2中。因此，即使用于高分辨率显示装置，也能提高第一像素P1和第二像素P2之间的开口率。
公共电极600可通过与像素电极700一起形成电场而调整液晶层的排列方向。特别地，根据一个实施方式，在公共电极600与像素电极700之间可形成边缘场，在所述边缘场可调整液晶层的排列方向。
为了形成边缘场，公共电极600可以板状结构形成于显示图像的整个显示区域中。
如果公共电极600形成于像素电极700下方，则在公共电极600中形成开孔以防止在第二接触孔H2中与像素电极700发生短路。
为每一个像素形成像素电极700。像素电极700包括第一像素电极PE1和第二像素电极PE2。
第一像素电极PE1通过用(○)标记的第二接触孔H2与第一漏电极D1连接，并从第一像素P1延伸至第二像素P2。
第二像素电极PE2通过用(○)标记的第二接触孔H2与第二漏电极D2连接，并在第一像素P1内延伸。
换句话说，形成于第一像素P1中的第一漏电极D1和第二漏电极D2分别与第一像素电极PE1和第二像素电极PE2连接，其中第一像素电极PE1延伸至第二像素P2，第二像素电极PE2在第一像素P1内延伸。
图3是图解根据一个实施方式的薄膜晶体管基板的截面图，且对应于图2沿线A-B的截面。图3对应于薄膜晶体管区域的截面。
如图3所示，根据本发明的一个实施方式的薄膜晶体管基板包括基板100、遮光层200、缓冲层250、第一半导体层S1和第二半导体层S2、栅极绝缘膜350、层间绝缘膜450、数据线500、第一漏电极D1和第二漏电极D2、第一钝化膜550、公共电极600、第二钝化膜650以及第一像素电极PE1和第二像素电极PE2。
基板100可由玻璃或透明塑料制成。
遮光层200形成于基板100上。遮光层200防止从基板100下部入射的光对第一半导体层S1和第二半导体层S2产生不利影响。因此，遮光层200形成为与第一半导体层S1和第二半导体层S2重叠。
缓冲层250形成于遮光层200上。在高温处理期间，缓冲层250使包括在基板100中的杂质免于渗入半导体层300中。缓冲层250可由绝缘材料制成。
第一半导体层S1和第二半导体层S2形成于缓冲层250上。第一半导体层S1和第二半导体层S2形成为与遮光层200重叠。第一半导体层S1和第二半导体层S2可由硅基半导体材料或氧化物半导体材料制成。
栅极绝缘膜350形成于第一半导体层S1和第二半导体层S2上。栅极绝缘膜350可由无机绝缘材料制成。
层间绝缘膜450形成于栅极绝缘膜350上，以使栅极线(未示出)与数据线500绝缘。层间绝缘膜450可由无机绝缘材料制成。
数据线500形成于层间绝缘膜450上。数据线500可由Mo、Al、Cr、Au、Ti、Ni、Nd、Cu或它们的合金制成，或者可由单层、或两层或更多层上述金属或合金制成。
第一钝化膜550形成于数据线500上。第一钝化膜550可由诸如光丙烯(photoacryl)之类的有机绝缘材料制成。第一钝化膜550可被平坦化。
公共电极600形成于第一钝化膜550上。公共电极600在第二接触孔H2中形成有开孔，用于第一像素电极PE1/第二像素电极PE2与半导体层300之间的连接。公共电极600由诸如铟锡氧化物(ITO)之类的透明导电材料制成。
第二钝化膜650形成于公共电极600上。第二钝化膜650可由无机绝缘材料制成。
第一漏电极D1和第二漏电极D2在第二接触孔H2区域中形成于第一半导体层S1和第二半导体层S2上。第一漏电极D1在第二接触孔H2区域中与第一半导体层S1直接连接，且第二漏电极D2在第二接触孔H2区域中与第二半导体层S2直接连接。
第一像素电极PE1和第二像素电极PE2在第二接触孔H2区域中形成于第一漏电极D1和第二漏电极D2上。第一像素电极PE1在第二接触孔H2区域中与第一漏电极D1直接连接，且第二像素电极PE2在第二接触孔H2区域中与第二漏电极D2直接连接。像素电极700由诸如ITO之类的透明导电材料制成。
为了第一半导体层S1、第二半导体层S2、第一漏电极D1、第二漏电极D2、第一像素电极PE1和第二像素电极PE2之间的连接，从第二接触孔H2区域移除栅极绝缘膜350、层间绝缘膜450、第一钝化膜550和第二钝化膜650的预定区域。
图4是图解根据一个实施方式的薄膜晶体管基板的截面图，且对应于图2沿线C-D的截面。图4对应于半导体层300与数据线500重叠区域的截面。
如图4所示，根据一个实施方式的薄膜晶体管基板包括基板100、遮光层200、缓冲层250、半导体层300、栅极绝缘膜350、栅极线400、子栅极线410、层间绝缘膜450、数据线500、第一钝化膜550、公共电极600和第二钝化膜650。将省略对以上参照图3所述的相同元件的详细描述。
遮光层200形成于基板100上。遮光层200形成为与半导体层300重叠。
缓冲层250形成于遮光层200上，且半导体层300形成于缓冲层250上。半导体层300形成为与遮光层200重叠。
栅极绝缘膜350形成于半导体层300上，以使半导体层300与栅极线400和子栅极线410绝缘。
栅极线400和子栅极线410形成于栅极绝缘膜350上。栅极线400和子栅极线410形成为与半导体层300重叠，以当施加栅极电压至栅极线400和子栅极线410时激活半导体层300。栅极线400和子栅极线410可由Mo、Al、Cr、Au、Ti、Ni、Nd、Cu或它们的合金制成，或者可由单层、或两层或更多层上述金属或合金制成。
层间绝缘膜450形成于栅极线400和子栅极线410上。
数据线500形成于层间绝缘膜450上。数据线500通过第一接触孔H1与半导体层300直接连接。通过移除栅极绝缘膜350和层间绝缘膜450的预定区域形成第一接触孔H1，由此半导体层300的预定区域被第一接触孔H1暴露。
第一钝化膜550形成于数据线500上，公共电极600形成于第一钝化膜550上，第二钝化膜650形成于公共电极600上。
图5是图解根据一个实施方式的薄膜晶体管基板的截面图，且对应于图2沿线E-F的截面。图5对应于像素区域的截面。
如图5所示，缓冲层250形成于基板100上，栅极绝缘膜350形成于缓冲层250上，子栅极线410形成于栅极绝缘膜350上。
层间绝缘膜450形成于子栅极线410上，第一钝化膜550形成于层间绝缘膜450上。
公共电极600形成于第一钝化膜550上，第二钝化膜650形成于公共电极600上，像素电极700形成于第二钝化膜650上。
尽管以上描述了栅极线400形成于半导体层300上方的顶栅结构，但是本发明并不限于顶栅结构，而是包括栅极线400形成于半导体层300下方的底栅结构。
图6是图解根据另一个实施方式的薄膜晶体管基板的俯视图。图6所示的薄膜晶体管基板类似于图2所示的薄膜晶体管基板，但具有不同的子栅极线410和桥接线420结构。因此，对于相同的元件将给出相同的参考数字，下文中将描述不同的元件。
如图6所示，栅极线400布置于第一方向(例如，水平方向)上，且子栅极线410布置成与栅极线400平行。栅极线400通过桥接线420与子栅极线410连接。
子栅极线410形成为分别与多条数据线500重叠。换句话说，栅极线400和子栅极线410在显示图像的显示区域内彼此相对地平行延伸。
桥接线420形成于在显示图像的显示区域外侧的非显示区域中。
图7是图解根据一个实施方式的液晶显示装置的截面图。
如图7所示，根据一个实施方式的液晶显示装置包括薄膜晶体管基板1、对向基板2以及形成于基板1和2之间的液晶层6。
根据上述各个实施方式的薄膜晶体管基板用作薄膜晶体管基板1。
对向基板2包括基板3、黑矩阵4和滤色器5。
黑矩阵4形成于基板3的下表面上，且被图案化以对应于上述薄膜晶体管基板的非开口区域。
滤色器5形成于各黑矩阵4之间的区域中，滤色器5包括红色(R)滤色器、绿色(G)滤色器和蓝色(B)滤色器。
图7涉及根据一个实施方式的液晶显示装置，本发明并不限于图7的结构且在本发明中可进行本领域已知的各种修改。例如，滤色器5可形成于薄膜晶体管基板1上。
在不脱离本发明的精神或范围的情况下，能够进行各种修改和变化对于本领域技术人员来说是显而易见的。因而，本发明旨在涵盖落入所附权利要求及其等同物范围内的本发明的修改和变化。

Claims (10)

1.一种薄膜晶体管基板，包括：
在第一方向上布置于基板上的栅极线和与所述栅极线连接的子栅极线；
在第二方向上布置于所述基板上的数据线，所述数据线与所述栅极线一起限定像素，所述像素包括布置在所述栅极线一侧的第一像素和布置在所述栅极线另一侧的第二像素；
与所述数据线连接的半导体层，所述半导体层包括彼此分隔开的第一半导体层和第二半导体层；和
与所述半导体层连接的像素电极，所述像素电极包括与所述第一半导体层连接的第一像素电极和与所述第二半导体层连接的第二像素电极，
其中所述第一像素电极从所述第一像素延伸至所述第二像素，所述第二像素电极在所述第一像素内延伸。
2.如权利要求1所述的薄膜晶体管基板，其中所述栅极线通过形成于所述像素内的桥接线与所述子栅极线连接。
3.如权利要求1所述的薄膜晶体管基板，其中所述栅极线通过形成于显示图像的显示区域外侧的非显示区域中的桥接线与所述子栅极线连接。
4.如权利要求1所述的薄膜晶体管基板，其中所述数据线包括弯曲部分，且所述像素电极的一个端部形成于面向所述弯曲部分的区域中。
5.如权利要求1所述的薄膜晶体管基板，其中所述半导体层与所述数据线直接连接，且所述半导体层通过岛状结构的漏电极与所述像素电极连接。
6.如权利要求5所述的薄膜晶体管基板，其中所述漏电极形成于所述第一像素中但不形成于所述第二像素中。
7.如权利要求1所述的薄膜晶体管基板，其中所述第一半导体层与布置在所述像素一侧的所述数据线连接，所述第二半导体层与布置在所述像素另一侧的所述数据线连接。
8.如权利要求1所述的薄膜晶体管基板，进一步包括额外形成于所述像素电极下方的公共电极，所述公共电极与所述像素电极一起形成边缘场。
9.如权利要求1所述的薄膜晶体管基板，其中所述第一像素的面积大于所述第二像素的面积，且所述第一像素的开口区域小于所述第二像素的开口。
10.一种液晶显示装置，包括：
薄膜晶体管基板；
对向基板；和
形成于这些基板之间的液晶层，
其中所述薄膜晶体管基板包括：
在第一方向上布置于基板上的栅极线和与所述栅极线连接的子栅极线；
在第二方向上布置于所述基板上的数据线，所述数据线与所述栅极线一起限定像素，所述像素包括布置在所述栅极线一侧的第一像素和布置在所述栅极线另一侧的第二像素；
与所述数据线连接的半导体层,所述半导体层包括彼此分隔开的第一半导体层和第二半导体层；和
与所述半导体层连接的像素电极，所述像素电极包括与所述第一半导体层连接的第一像素电极和与所述第二半导体层连接的第二像素电极，
其中所述第一像素电极从所述第一像素延伸至所述第二像素，所述第二像素电极在所述第一像素内延伸。
CN201410568521.7A 2013-12-30 2014-10-22 薄膜晶体管基板和使用该薄膜晶体管基板的液晶显示装置 Active CN104749838B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0166568 2013-12-30
KR1020130166568A KR102164308B1 (ko) 2013-12-30 2013-12-30 박막 트랜지스터 기판 및 그를 이용한 액정표시장치

Publications (2)

Publication Number Publication Date
CN104749838A CN104749838A (zh) 2015-07-01
CN104749838B true CN104749838B (zh) 2017-11-21

Family

ID=53482740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410568521.7A Active CN104749838B (zh) 2013-12-30 2014-10-22 薄膜晶体管基板和使用该薄膜晶体管基板的液晶显示装置

Country Status (3)

Country Link
US (1) US9230998B2 (zh)
KR (1) KR102164308B1 (zh)
CN (1) CN104749838B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102182428B1 (ko) * 2014-02-18 2020-11-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102523968B1 (ko) 2016-02-17 2023-04-21 삼성디스플레이 주식회사 표시 장치
CN205789971U (zh) * 2016-05-16 2016-12-07 京东方科技集团股份有限公司 薄膜晶体管阵列基板及应用其的显示装置
CN107993581B (zh) * 2017-11-30 2019-12-13 武汉天马微电子有限公司 一种显示面板及显示装置
TWI699753B (zh) * 2019-05-21 2020-07-21 友達光電股份有限公司 主動元件基板及其驅動方法
TWI719838B (zh) * 2019-08-20 2021-02-21 友達光電股份有限公司 顯示裝置
TWI750763B (zh) 2019-08-20 2021-12-21 友達光電股份有限公司 電子裝置
CN111384065A (zh) * 2020-03-16 2020-07-07 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板以及显示装置
US11552156B2 (en) 2020-03-16 2023-01-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, display panel, and display device with semiconductor layer directly below data lines
CN114721190B (zh) * 2021-01-06 2023-10-20 京东方科技集团股份有限公司 一种阵列基板、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101430463A (zh) * 2007-11-09 2009-05-13 上海广电Nec液晶显示器有限公司 液晶显示装置及其制作方法
CN102681268A (zh) * 2012-05-04 2012-09-19 深圳市华星光电技术有限公司 像素结构及相应的液晶显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002297058A (ja) 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
KR101109978B1 (ko) * 2004-12-13 2012-02-29 엘지디스플레이 주식회사 고개구율 액정표시소자
KR20070049278A (ko) 2005-11-08 2007-05-11 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
JP4844133B2 (ja) * 2006-01-25 2011-12-28 ソニー株式会社 半導体装置
JP2008096966A (ja) * 2006-09-12 2008-04-24 Seiko Epson Corp 電気光学装置、電子機器
CN101127361B (zh) * 2007-09-25 2010-07-21 友达光电股份有限公司 像素结构与液晶显示面板
CN101398581B (zh) * 2007-09-28 2010-09-29 群康科技(深圳)有限公司 液晶显示面板
JP2012027046A (ja) 2008-11-21 2012-02-09 Sharp Corp 液晶表示装置
US8451407B2 (en) * 2009-06-30 2013-05-28 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
US8587754B2 (en) * 2009-06-30 2013-11-19 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
KR101933718B1 (ko) * 2012-03-27 2018-12-28 리쿠아비스타 비.브이. 전기 습윤 표시장치
KR20150086969A (ko) * 2014-01-21 2015-07-29 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101430463A (zh) * 2007-11-09 2009-05-13 上海广电Nec液晶显示器有限公司 液晶显示装置及其制作方法
CN102681268A (zh) * 2012-05-04 2012-09-19 深圳市华星光电技术有限公司 像素结构及相应的液晶显示装置

Also Published As

Publication number Publication date
KR102164308B1 (ko) 2020-10-12
CN104749838A (zh) 2015-07-01
KR20150077758A (ko) 2015-07-08
US9230998B2 (en) 2016-01-05
US20150187805A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
CN104749838B (zh) 薄膜晶体管基板和使用该薄膜晶体管基板的液晶显示装置
US10665620B2 (en) Display device having crack-sensing line
US10937816B2 (en) Switching element, manufacturing method thereof, array substrate and display device
CN104102038B (zh) 液晶显示器
CN103941505B (zh) 一种阵列基板及其制备方法和显示装置
CN104813386B (zh) Tft基板
CN106802519A (zh) 液晶显示装置及其制造方法
CN103456258A (zh) 显示面板
CN107797350A (zh) 显示装置
CN101169565A (zh) 用于液晶显示器件的阵列基板及其制造方法
CN103760702A (zh) 显示面板
CN104656329B (zh) 显示元件
US9508748B2 (en) Thin film transistor display panel and liquid crystal display
TW201401522A (zh) 含有金氧半導體的薄膜電晶體基板及其製造方法
CN106483728A (zh) 像素结构、阵列基板和显示装置
CN107526205A (zh) 液晶显示装置
US9921436B2 (en) Thin film transistor substrate and liquid crystal display including the same
CN107290904A (zh) 显示装置
CN107402480A (zh) 液晶显示器
CN106298809B (zh) 薄膜晶体管阵列基板及其制作方法、液晶显示装置
CN110320714A (zh) 液晶显示设备
CN105911778A (zh) 具有提高的抗纹理性和侧向可视性的液晶显示器
CN104635390B (zh) 液晶显示装置
CN105785672A (zh) 液晶显示器
CN106876404A (zh) 薄膜晶体管基底和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant