CN104813386B - Tft基板 - Google Patents

Tft基板 Download PDF

Info

Publication number
CN104813386B
CN104813386B CN201380062277.0A CN201380062277A CN104813386B CN 104813386 B CN104813386 B CN 104813386B CN 201380062277 A CN201380062277 A CN 201380062277A CN 104813386 B CN104813386 B CN 104813386B
Authority
CN
China
Prior art keywords
mentioned
electrode
pixel electrode
tft substrate
transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380062277.0A
Other languages
English (en)
Other versions
CN104813386A (zh
Inventor
森胁弘幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN104813386A publication Critical patent/CN104813386A/zh
Application granted granted Critical
Publication of CN104813386B publication Critical patent/CN104813386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/1676—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/1676—Electrodes
    • G02F1/16766—Electrodes for active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

TFT基板(100)包含：栅极配线(2)和源极配线(4)；TFT(6)；与TFT电连接的透明像素电极(30)；包含与TFT的漏极电极(15)和透明像素电极连接的透明连接部分(34A)的透明导电层(34)；以及配置在透明像素电极和透明导电层之间的透明绝缘层(28)，透明连接部分(34A)具有：作为与漏极电极的连接部的第1连接部(C1)；以及作为与透明像素电极的连接部的第2连接部(C2)，第2连接部(C2)的至少一部分位于被栅极配线和源极配线包围的区域内，构成为，在第2连接部中从透明连接部分到透明像素电极的部分透射光。

Description

TFT基板
技术领域
本发明涉及TFT基板，特别是涉及适用于显示装置的TFT基板。
背景技术
有源矩阵型的液晶显示装置一般具备：按每个像素形成有薄膜晶体管(Thin FilmTransistor；以下称为“TFT”)作为开关元件的基板(以下称为“TFT基板”)；形成有彩色滤光片等的相对基板；设置在TFT基板和相对基板之间的液晶层；以及用于对液晶层施加电压的一对电极。
在有源矩阵型的液晶显示装置中，根据其用途提出、采用各种工作模式。作为工作模式，能列举TN(Twisted Nematic：扭曲向列)模式、VA(Vertical Alignment：垂直取向)模式、IPS(In-Plane-Switching：面内开关)模式、FFS(Fringe Field Switching：边缘场开关)模式等。
其中TN模式、VA模式是由夹着液晶层配置的一对电极对液晶分子施加电场的纵方向电场方式的模式。IPS模式、FFS模式是在一方基板上设置一对电极并在与基板面平行的方向(横方向)上对液晶分子施加电场的横方向电场方式的模式。在横方向电场方式中，液晶分子不从基板立起，因此与纵方向电场方式相比具有能实现广视野角的优点。
FFS模式的液晶显示装置例如公开于专利文献1等中。在其中使用的TFT基板中，在TFT的上方隔着绝缘膜设置有共用电极和像素电极。在这些电极中的典型地位于液晶层侧的电极(例如像素电极)中形成有狭缝状的开口。由此，产生由从像素电极出来穿过液晶层进而穿过狭缝状的开口而从共用电极出来的电力线表示的电场。该电场相对于液晶层具有横方向的成分，因此能使在水平方向上取向的液晶分子在面内旋转。
另外，提出了使用氧化物半导体代替硅半导体形成TFT的有源 层的方案。将这种TFT称为“氧化物半导体TFT”。例如，在专利文献2中公开了使用氧化物半导体TFT作为开关元件的有源矩阵型的液晶显示装置。
氧化物半导体具有比非晶硅的迁移率高的迁移率。因此，氧化物半导体TFT与非晶硅TFT相比能高速地工作。另外，具有与多晶硅膜相比能以简便的工艺形成氧化物半导体膜的优点。
氧化物半导体TFT的尺寸较小，因此如果将其用于显示装置中，与使用以往的TFT的情况相比，能提高像素开口率。因此，能实现更明亮的显示。或者，也可以降低背光源的明亮度，能降低功耗。
而且，氧化物半导体TFT的截止漏电流非常小，因此通过将以往采用双栅型的TFT改为采用单栅型就能实现小型化。另外，将截止期间中的保持电压适当地维持比较长的时间。因此，能采用根据使用状况降低工作频率的驱动方式，能不导致闪烁等显示不良地实现功耗的降低。
现有技术文献
专利文献
专利文献1:特开2008-32899号公报
专利文献2:特开2012-134475号公报
专利文献3:特开2011-100041号公报
专利文献4:特开2011-113081号公报
发明内容
发明要解决的问题
然而，根据液晶显示装置的用途的扩大、要求标准，在TFT基板中谋求进一步的高清晰化和高透射率化。
在智能手机等便携用设备中使用的小型、高清晰的显示装置中，根据工艺规则(或者设计规则)，再缩小配线图案的线宽是困难的状况。因此，在更小的像素中像素开口率必然降低，实现高透射率化是不容易的。显示装置的小型化、高清晰化的问题之一是如何能提高像素开口率这一点。
这样，在TFT基板中，有进一步提高像素开口率的问题。本发明是鉴于上述问题完成的，主要目的是提供能适用于小型、高清晰的显示装置的开口率提高的TFT基板。
用于解决问题的方案
本发明的实施方式的TFT基板具备：基板；栅极配线和源极配线，其设置在上述基板上；TFT，其包含与上述栅极配线连接的栅极电极、与上述源极配线连接的源极电极、漏极电极以及半导体层；透明像素电极，其与上述TFT的上述漏极电极电连接；透明导电层，其包含与上述TFT的上述漏极电极和上述透明像素电极连接的透明连接部分，上述透明连接部分具有：第1连接部，其作为与上述漏极电极的连接部；以及第2连接部，其设置在与上述第1连接部不同的位置，作为与上述透明像素电极的连接部；以及透明绝缘层，其配置在上述透明像素电极和上述透明导电层之间，在与上述第2连接部对应的位置具有开口部，上述第2连接部的至少一部分和上述开口部的至少一部分位于被上述栅极配线和上述源极配线包围的区域内，构成为，在上述第2连接部中，至少从上述透明连接部分到上述透明像素电极的部分透射光，上述TFT基板还具有覆盖上述TFT的平坦化层，上述透明连接部分的上述第1连接部位于设置于上述平坦化层的开口部内，上述透明连接部分的上述第2连接部位于上述平坦化层上。
在某实施方式中，上述透明连接部分形成为岛状，上述第1连接部形成在上述栅极配线上，上述第2连接部的至少一部分在上述第1连接部的附近形成在与上述栅极配线不重叠的位置。
在某实施方式中，上述透明像素电极和上述第1连接部在从基板法线方向看时至少有一部分不重叠。
在某实施方式中，上述透明像素电极在俯视时是矩形，上述透明像素电极的4边中的与上述TFT接近的一侧的1边位于比上述栅极配线靠像素区域侧。
在某实施方式中，上述TFT基板还具有设置在上述栅极电极上的栅极绝缘层，上述源极电极、上述漏极电极以及上述半导体层形成在上述栅极绝缘层上。
在某实施方式中，上述TFT基板还具有覆盖上述TFT的平坦化 层，上述透明连接部分的上述第1连接部位于设置于上述平坦化层的开口部内，上述透明连接部分的上述第2连接部位于上述平坦化层上。
在某实施方式中，上述平坦化层的厚度为1μm以上3μm以下，上述透明绝缘层的厚度为10nm以上500nm以下。
在某实施方式中，上述平坦化层由感光性的有机绝缘材料形成，上述透明绝缘层由无机绝缘材料形成。
在某实施方式中，设置于上述平坦化层的开口部的尺寸为3μm以上10μm以下，设置于上述绝缘层的开口部的尺寸为2μm以上9μm以下，前者大于后者。
在某实施方式中，上述透明导电层还具有与上述透明连接部分绝缘的辅助电容形成部分，上述辅助电容形成部分隔着上述透明绝缘层在与上述透明像素电极之间形成辅助电容。
在某实施方式中，上述TFT基板具有：以与上述透明像素电极相对的方式配置的共用电极；以及设置在上述共用电极和上述透明像素电极之间的绝缘层，上述共用电极与上述透明像素电极和上述漏极电极电绝缘，上述透明像素电极和上述共用电极中的至少一方具有多个狭缝或者多个细长电极部分，使得在上述共用电极和上述透明像素电极之间产生倾斜电场。
在某实施方式中，上述共用电极具有多个狭缝或者多个细长电极部分，上述透明像素电极不具有多个狭缝或者多个细长电极部分，上述共用电极、上述透明像素电极、上述透明绝缘层以及上述透明导电层从上层起按该顺序排列。
在某实施方式中，上述半导体层是氧化物半导体层。
发明效果
根据本发明的实施方式，能得到适用于显示装置的开口率提高的TFT基板。
附图说明
图1是示出比较例1的TFT基板的大致与1个像素对应的区域的俯视图。
图2(a)～(c)分别示出沿着图1的C-D线、E-F线以及G-H线的截面。
图3是示出比较例2的TFT基板的大致与1个像素对应的区域的俯视图。
图4是示出本发明的实施方式1的TFT基板的大致与1个像素对应的区域的俯视图。
图5(a)～(c)分别示出沿着图4的C-D线、E-F线以及G-H线的截面。
图6是示出实施方式1的变形例1的TFT基板的构成的截面图。
图7(a)～(c)是分别示出实施方式1的变形例2～4的TFT基板的构成的截面图。
图8(a)和(b)是示出实施方式1的变形例5和6的TFT基板的构成的截面图。
图9(a)和(b)是示出实施方式1的变形例7和8的TFT基板的构成的截面图。
图10是示出实施方式1的变形例9的TFT基板的构成的图，(a)是示出大致与1个像素对应的区域的俯视图，(b)～(d)是沿着(a)中示出的C-D线、E-F线以及G-H线的截面图。
图11是示出本发明的实施方式2的TFT基板的大致与1个像素对应的区域的图，(a)是示出大致与1个像素对应的区域的俯视图，(b)～(d)是沿着(a)中示出的C-D线、E-F线以及G-H线的截面图。
图12是示出实施方式2的变形例的TFT基板的构成的图，(a)是大致与1个像素对应的区域的俯视图，(b)是沿着(a)中示出的G-H线的截面图。
图13是示出本发明的实施方式3的TFT基板的大致与1个像素对应的区域的图，(a)是电路构成图，(b)示出俯视图。
图14是示出本发明的实施方式4的TFT基板的大致与1个像素对应的区域的图，(a)是俯视图，(b)是沿着(a)中示出的C-D线的截面图。
具体实施方式
首先，说明本发明的实施方式的TFT基板的概要。
本申请人提出在栅极配线上设置TFT的构成作为能提高像素开口率的构成(例如，国际公开第2013/073619号)。图1是示出在栅极配线2上设置有TFT6的TFT基板900(比较例1)的俯视图。另外，图2(a)～(c)分别示出沿着图1的C-D线、E-F线、G-H线的截面。
在此，首先，说明本说明书中的像素Px、像素区域和像素有效显示区域PDR以及像素开口率。
如图1所示，像素Px意味着用于进行显示的最小单位结构，是指按像素数量将显示区域均等地分割时的单位结构。典型地，在此如例示那样，1个像素Px的面积能由栅极配线2的间距和源极配线4的间距的乘积规定。另外，像素区域意味着由相邻的2条栅极配线2和相邻的2条源极配线2包围的区域(配线的内侧的区域)。在图1例示的方式中，在1个像素Px中包含有1个像素区域。
但是，像素Px能由各种方式规定，例如，有时在栅极配线延伸在各像素Px的中央部的情况等下，1个像素Px与上述定义的1个像素区域不对应。但是，即使是这种方式，1个像素Px的面积也能由栅极配线2的间距和源极配线4的间距的乘积规定。
另外，像素开口率意味着像素有效显示区域PDR(能用于显示的区域)的面积与上述1个像素Px的面积的比。在本说明书中，像素有效显示区域PDR是在TFT基板上规定的、像素区域中的不包含设置有不能用于显示的接触孔、遮光性的金属配线的区域等的区域。
以下，说明比较例1的TFT基板900。比较例1的TFT基板900是用于以FFS模式工作的液晶显示装置的TFT基板900，具有：与TFT6连接的像素电极30；以及以隔着绝缘层26与像素电极30相对的方式配置的共用电极32。
在共用电极32中形成有狭缝32S，在共用电极32和像素电极30之间能产生包含横方向成分的电场(倾斜的电场)。另外，如图2 (b)所示，在共用电极32中的狭缝以外的电极部分(多个细长电极部分)和与之相对的像素电极30之间形成有辅助电容Cs。
在比较例1的TFT基板900中，TFT6的源极电极14(源极配线4的一部分)、漏极电极15、沟道区域(半导体层16)配置在栅极配线2上。这样，通过在像素区域外(栅极配线2和源极配线4重叠的区域)形成TFT6，能提高开口率。
但是，在TFT基板900中，用于形成漏极电极15和像素电极30的连接部1A的接触孔CH设置在像素区域内。另外，位于接触孔CH内的作为来自漏极电极15的延长部的漏极连接部15’也形成在像素区域内。
接触孔CH通常以贯通形成在TFT6上的平坦化层24(典型地，有机绝缘层)、钝化层22(典型地，无机绝缘层)等的方式形成。另外，平坦化层24的厚度t1为2～3μm(例如，2.5μm)，因此接触孔CH的深度也例如为2～3μm程度，比较深。因此，在用于液晶显示装置的情况下，不能将接触孔CH内和其邻近的液晶分子控制在希望的取向状态，将该部分用于显示是困难的。另外，漏极电极15和漏极连接部15’通常由具有遮光性的金属膜形成，因此在利用来自背光源的光进行显示的透射型的液晶显示装置中，将上述连接部用于显示是困难的。
这样，在以往的TFT基板中，接触孔CH被作为不用于显示的部分来对待的情况较多。但是，在该情况下，特别是在小型、高清晰的液晶显示装置中接触孔CH的尺寸相对于像素尺寸较大，因此当将接触孔CH设置于像素区域内时，像素有效显示区域PDR减小，像素开口率会大幅地降低。
与此相对，在图3示出的TFT基板902(比较例2)中，不仅是TFT6，用于连接漏极电极15和像素电极30的接触孔CH’也设置在栅极配线2上。这样将TFT6和接触孔CH’两者设置在栅极配线2上的构成例如记载在专利文献3中。
在TFT基板902中，TFT6和接触孔CH’设置在像素区域外，因此能防止像素开口率降低。因此，与比较例1的TFT基板900相比， 认为能提高开口率。
然而，在将进行像素电极30和漏极电极15的连接的接触孔CH’形成在栅极配线2上的情况下，像素电极30的一部分(下边部)以覆盖栅极配线2的方式形成。在该情况下，为了防止与相邻的像素电极30’短路，需要将相邻像素的像素电极30’与栅极配线2间隔开距离(例如，大约4μm程度)地形成。像素电极30、30’短路时直接关系到显示不良，因此在考虑制造工序中的残膜(蚀刻不足)的产生等时，优选在像素电极30、30’间确保比较大的余量(像素电极间的间隙S1)。
本发明人通过研究发现，这样在栅极配线2上进行像素电极30和漏极电极15的连接时，需要在像素区域内设置上述像素电极间的间隙S1，该间隙S1不能用于显示，因此需要由黑矩阵等遮挡。因此，即使将接触孔CH’设置在栅极配线2上，也不能增大像素有效显示区域PDR，提高像素开口率是不容易的。
鉴于上述情况，在本发明的实施方式的TFT基板100(参照图4和图5(a)～(c))中，在像素电极30和漏极电极15之间存在追加的透明导电层34。该透明导电层34包含用于连接漏极电极15和像素电极30的典型地为岛状的透明连接部分34A。
透明连接部分34A具有：与漏极电极15接触的部分(第1连接部)C1；以及与像素电极30接触的部分(第2连接部)C2。第1连接部C1和第2连接部C2连续地相连。并且，通过将第2连接部C2的至少一部分(典型的是整体)形成在不是栅极配线2上的位置(即，像素区域内)，能以与栅极配线2不重叠的方式或者以与栅极配线2稍微重叠的方式形成像素电极30。因此，不需要将上述这样的像素电极间的间隙S1设置在像素区域内。即，能将上像素的像素电极30的下边边缘配置在栅极配线2的上边边缘附近，将下像素的像素电极30’的上边边缘配置在相同的栅极配线2的下侧边缘附近。在该构成中，能将作为由栅极配线2和源极配线4包围的区域的像素区域的大致整体用于显示。
另外，在图4示出的方式中，透明连接部分34A的第2连接部C2 和透明导电性的像素电极30在设置于绝缘层28(参照图5(a)和(c))的开口部CH2连接。该连接部分在从基板法线方向观看时具有透光性，因此能用于显示。
而且，透明连接部分34A和像素电极30的连接不是通过设置于以往那样的平坦化层24(例如，厚度2～3μm的有机绝缘层)的接触孔CH进行，而是通过设置于更薄的绝缘层28(例如，厚度200nm的无机绝缘层)的开口部CH2进行。由于开口部CH2比较浅地形成，因此位于开口部CH2附近的液晶分子难以产生取向紊乱。因此，能将设置有开口部CH2的区域与像素区域内的其它区域同样地用于显示。当然，不需要用遮光构件覆盖该区域。
另外，绝缘层28较薄，因此能以更小的平面尺寸(例如，2μm直径)形成开口部CH2。当开口部CH2的尺寸小时，即使形成在像素区域内也难以阻碍显示。
这样，通过利用追加的透明导电层34，将TFT6的漏极电极15和像素电极30的连接部分(第2连接部C2和开口部CH2)的至少一部分配置在像素区域内，将该部分用于显示，能实现高的像素开口率。
此外，在本说明书中，“透明”表示位于其前方的物体是透明可见的状态，即，从位于其前方的物体出射的光通过介质可见的状态，例如，优选地，对于该介质，至少视觉灵敏度高的波长λ＝550nm的光线透射率为70％以上。在光线透射率不到70％的情况下，由于明亮度的视觉识别性的降低的缘由，有可能无法实现充分的显示质量。
具体地说，透明导电层34优选使用包括ITO(铟-锡氧化物)、IZO(铟-锌氧化物)、CuI、SnO2、ZnO、GZO(镓-锌氧化物)、PEDOT或聚苯胺等导电性高分子、或者对其掺杂受主的导电性高分子的薄膜(例如，50～200nm)形成。
另外，当采用在栅极配线2上设置TFT6的构成时，TFT6的漏极电极15和栅极电极12的重叠面积往往变大。在该情况下，有寄生电容Cgd(在栅极-漏极间形成的电容)变大，因此馈通电压容易变大 的问题。
为了抑制由该寄生电容Cgd导致的馈通电压的产生，优选地，进一步增大液晶电容Clc、辅助电容(存储电容)Ccs。这是因为寄生电容Cgd与和像素关联的整个电容(例如，Clc+Ccs+Cgd；以下，称为像素电容)的比越大，馈通电压也越大。如果增大像素电容，能使上述比相对地小，由此，能抑制馈通电压。
但是，当为了抑制馈通电压而增大像素电容时，在非晶硅TFT中，产生以以往的帧频率不能写入的问题。因此，在使用以往的非晶硅TFT的TFT基板中，采用以与栅极配线重叠的方式配置接触部的构成是有困难的。
针对该问题，优选地，如本发明的实施方式那样，由例如In-Ga-Zn-O系的氧化物半导体层(IGZO层)等的氧化物半导体层16形成用作TFT6的有源层的半导体层。
氧化物半导体具有比非晶硅半导体的迁移率高的迁移率，因此能降低TFT6的尺寸。另外，如果使用氧化物半导体，由于氧化物半导体的迁移率高，因此即使采用增大像素电容的构成，也能以与以往相同的帧频率写入。因此，使用氧化物半导体TFT对抑制由上述寄生电容Cgd引起的馈通电压也是有效的。
另外，如本发明的实施方式所示，透明导电层34可以包含与上述透明连接部分34A分离的辅助电容形成部分34B。通过以隔着绝缘层28与像素电极30相对的方式设置辅助电容形成部分34B，能比较容易地增大辅助电容Ccs。由此，能增大像素电容，因此能抑制馈通电压。
此外，在专利文献4中记载有将与TFT的漏极连接的透明导电层配置在像素区域的构成。但是，用于连接漏极电极和像素电极的接触孔较深地形成，另外，在接触孔的底部存在不透明的金属层。因此，将该部分用于显示是困难的。另外，在专利文献4的TFT基板中，接触孔设置在像素的中央部，被用作限制液晶分子的取向的结构体。因此，该连接部不能用于显示。
以下，参照附图说明本发明的实施方式的有源矩阵基板(TFT 基板)，但是本发明不限于此。
(实施方式1)
图4和图5(a)～(c)是示出本发明的实施方式1的TFT基板100的大致与1个像素对应的区域的示意性的俯视图。图5(a)～(c)分别示出沿着图4的C-D线、E-F线、G-H线的示意性的截面。此外，虽然未图示，但是在TFT基板100上矩阵状地设置有多个像素，各像素具有图4和图5(a)～(c)中示出的构成。另外，实施方式1的TFT基板100用于以FFS模式工作的液晶显示装置。
如图4和图5(a)～(c)所示，TFT基板100使用包括玻璃等的透明基板10而构成，在该透明基板10上设置有作为栅极配线2和栅极配线2的一部分的栅极电极12、形成在栅极电极12上的栅极绝缘层20、以隔着栅极绝缘层20与栅极电极12重叠的方式配置的氧化物半导体层16。
另外，氧化物半导体层16连接着作为源极配线4的一部分的源极电极14和漏极电极15。源极电极14和漏极电极15在设置为岛状的氧化物半导体层16上以空开间隔地相互相对的方式配置。这样，使用栅极电极12、氧化物半导体层16、源极/漏极电极14、15构成作为开关元件的TFT6。该TFT6(在本实施方式中是氧化物半导体TFT6)是在氧化物半导体层16的下层具备栅极电极12的所谓的底栅型的TFT。
在本实施方式中，氧化物半导体TFT6形成在栅极配线2上。在该构成中，栅极电极12是栅极配线2中的从基板法线方向观看时与氧化物半导体层16重叠的部分。另外，源极电极14是源极配线4中的与氧化物半导体层16连接的部分。在本说明书中，在这种情况下，表现为“栅极电极12与栅极配线2连接”或者“源极电极14与源极配线4连接”。此外，栅极配线2的线宽例如设定约4.5μm，源极配线4的线宽例如设定约2.5μm。
在氧化物半导体TFT6上设置有钝化层(保护层)22和平坦化层24。在本说明书中，将它们总称为第1绝缘层23。在该第1绝缘层23中，形成有用于连接漏极电极15和透明连接部分34A的接触孔CH1。
在TFT基板100中，在第1绝缘层23的上层设置有透明导电层34。透明导电层34用于TFT6和像素电极30的连接，包含透明连接部分34A。另外，透明导电层34包含设置为与透明连接部分34A电分离，在与像素电极30之间形成辅助电容的辅助电容形成部分34B。
其中，透明连接部分34A典型地形成为岛状，在上述接触孔CH1内具有与漏极电极15接触的部分(第1连接部分)C1。第1连接部分C1和接触孔CH1与漏极电极15一起配置在栅极配线2上。即，第1连接部分C1配置在像素区域外。此外，在图5(c)中，接触孔CH1的底面部以被透明连接部分34A的第1连接部分C1掩埋的方式示出，但是实际上，第1连接部分C1也可以具有沿着接触孔CH1的形状的形状。
另外，透明连接部分34A具有与第1连接部分C1一体地形成，从第1连接部分C1向像素区域内延伸的部分。该部分形成与像素电极30连接的部分(第2连接部分)C2。即，第2连接部分C2设置在与栅极配线2不重叠的位置，配置在像素区域内。
另外，第2连接部分C2是存在于形成于上述第1绝缘层23的接触孔CH1的外侧的部分，是通过接触孔CH1升高到第1绝缘层23上的存在于第1绝缘层23上的部分。
这样，在本实施方式中，透明连接部分34A以包含位于栅极配线2上的第1连接部分C1(像素区域外)和不位于栅极配线2上的第2连接部分C2(像素区域内)的方式构成。第1连接部分C1和第2连接部分C2接近地配置，以沿着接触孔CH1的侧壁延伸的方式连接。
在透明导电层34上设置有透明绝缘层28。另外，在透明绝缘层28上设置有透明像素电极30。在透明绝缘层28中，在与透明连接部分34A的第2连接部分C2对应的位置，形成有开口部CH2，在开口部CH2内，第2连接部分C2(透明连接部分34A)和像素电极30接触。在本说明书中，将这样配置在透明连接部分34A和像素电极30之间的透明绝缘层28称为第2绝缘层28。此外，在图5(c)中，开口部CH2的底面部以被像素电极30掩埋的方式示出，但是实际上，像素电极30具有沿着开口部CH2的形状的形状，在其表面也可以具有凹 坑。
像素电极30按每个像素Px设置，典型地，以在由栅极配线2和源极配线4包围的区域(像素区域)的大致整个区域扩展的方式形成。像素电极30例如通过将厚度约100nm的ITO膜或IZO膜图案化而获得。另外，像素电极30优选地从基板法线方向观看时不覆盖透明连接部分34A的第1连接部C1的整体，即，优选以至少有一部分不与透明连接部分34A的第1连接部C1重叠的方式设置。
从以上的说明可理解为，在本实施方式中，设置有第2连接部分C2的区域以在从基板法线方向观看时能透射光的方式构成。在本说明书中，将进行第2连接部分C2和像素电极30的连接的部分称为透明接触部。
此外，在设置有第2连接部分C2的区域中，在后述的实施方式中，有时金属膜配置在第2连接部分C2的下层。但是，在该情况下，在形成有第2连接部分C2的区域中，至少从第2连接部分C2到像素电极30的构成要素以能透射光的方式构成。
在此，第1绝缘层23包含平坦化层24，因此其厚度比较大。平坦化层24例如由感光性有机绝缘膜形成，具有约1μm以上约3μm以下的厚度。另一方面，第2绝缘层28典型地由SINx膜、SiO2膜等无机绝缘膜形成，其厚度例如为约10nm以上约500nm以下。
因此，以与栅极配线2重叠的方式形成的接触孔CH1的深度为1μm以上3μm以下程度，比较深。与此相对，以与栅极配线2不重叠的方式形成的开口部CH2的深度为10nm以上约500nm程度，比较浅。在本实施方式中，接触孔CH1的深度以深于开口部CH2的深度的方式设定。开口部CH2的深度相对于接触孔CH1的深度的比典型地设定为1/100以上不到1/1。
另外，如上所述，透明导电层34具有辅助电容形成部分34B。辅助电容形成部分34B以隔着第2绝缘层28与像素电极30相对的方式设置，用于在与像素电极30之间形成辅助电容Cs。为了获得适当的辅助电容，也可以对辅助电容形成部分34B赋予例如与对后述的共用电极32赋予的施加电压相同的施加电压。
辅助电容形成部分34B与透明连接部分34A分离，因此是与TFT6、像素电极30电分离的部分。辅助电容形成部分34B可以具有任意的形态，可以按每个像素分开而形成，也可以相对于多个像素共用地设置。在共用地设置的情况下，辅助电容形成部分34B除了在与各像素的透明连接部分34A对应的位置分别设置有开口部以外，还可以为在TFT基板100的整个面内扩展的形态。此外，通过将辅助电容形成部分34B设置在源极配线4和像素电极30之间，能使辅助电容形成部分34B作为它们之间的屏蔽电极发挥功能。
在以上那样设置的透明导电层34中，优选地，透明连接部分34A具有以下这样的构成。透明连接部分34A当在绝缘层28形成开口部CH2时能作为蚀刻阻挡物发挥功能，并且，优选地，由低电阻的材料形成。其理由是，如果不作为蚀刻阻挡物发挥功能，则开口部CH2的底脱落，因此不能获得像素电极30和透明接触部C2的足够的接触面积，接触电阻增加。而且，蚀刻有可能进到下层的膜而造成破坏。另外，当透明连接部分34A的电阻高时，能产生像素的充电率降低的问题。作为透明连接部分34A所使用的具体材料，ITO、IZO是适合的。
另外，优选地，配置在透明连接部分34A和像素电极30之间的透明绝缘膜28较薄地形成。而且，优选地，介电常数高，是无机绝缘膜。其理由如下。
以往的接触孔CH设置于平坦化层24，因此产生约2～3μm程度的台阶。另外，在典型地由有机层间绝缘膜形成的平坦化层24中设置有接触孔CH的情况下，提高图像分辨率是困难的。因此，有口径变大为约5μm的问题。与此相对，形成于透明绝缘层28的开口部较浅，因此能使接触部的台阶变小。另外，能使口径也形成3μm程度。因此，能限定液晶层的单元厚度的变化。而且，能降低对取向膜的涂布、摩擦、光取向处理等对TFT基板的表面处理的影响。
另外，在设置辅助电容形成部分34B的情况下，当透明绝缘层28使用高介电常数的材料而较薄地形成时，具有能以小面积确保大的电容的优点。另外，在由无机材料形成的情况下，能进行干蚀刻， 容易较小地形成接触部。
作为用作透明绝缘层28的具体材料，能列举SiO2、SiNX，当膜厚过薄时，产生上下电极间的漏电故障等合格率降低的问题，因此10～500nm程度是合适的。形成于透明绝缘层28的开口部CH2的尺寸通过采用干蚀刻能设为约2μm。
如上述那样，像素电极30和TFT6的连接使用透明连接部分34A在配置在像素区域内的透明接触部进行。因此，像素电极30可以以不覆盖栅极配线2的方式(或者，以稍微覆盖的方式)形成。另外，与相邻像素电极30’的间隙S1设置在栅极配线2上的区域，因此能使相邻像素电极30’的上侧边缘位于该栅极配线2的附近。由此，能在1个像素Px内确保宽广的像素有效显示区域PDR。
在像素电极30上设置有第3绝缘层26，另外，进一步在其上设置有以隔着第3绝缘层26与像素电极30相对的方式配置的共用电极32。此外，第3绝缘层26是配置在像素电极30和共用电极32之间的绝缘层，是也设置在以往的FFS模式的液晶显示装置中的绝缘层。
在FFS模式的液晶显示装置所使用的TFT基板100中，在共用电极32中形成有沿着规定的方向延伸的狭缝32S(在图4中，由双点划线示出的细长开口部)。该狭缝32S的延伸的方向能任意地选择，但是在图示的形态下，设定为与源极配线4大致平行的方向。
共用电极32可以具有与1个像素对应的形状，另外，也可以相对于多个像素共用地设置。在具有与1个像素对应的形状的情况下，相对于多个像素的共用电极32可以由共用配线(未图示)连接。
此外，如图5(c)所示，优选地，共用电极32以不覆盖TFT6的方式在TFT6的上部具有开口部。这是为了在底栅型的TFT6中，降低TFT6受共用电极32的电位影响而进行误动作的可能性。但是，在TFT6和共用电极32之间设置有屏蔽电极的情况等下，共用电极32可以不具有TFT6上的开口部。另外，在共用电极32中设置多个开口部时，成为包括细长的电极部分的形状，而共用电极32呈网眼状，因此采用在其一部分断线的情况下也不会产生不良的冗余设计。
使用这样构成的TFT基板100，能得到液晶显示装置。得到的液晶显示装置具备：TFT基板100；以与TFT基板100相对的方式配置的相对基板(例如，设置有彩色滤光片、黑矩阵的透明基板)；以及保持在这些基板间的液晶层。
另外，典型地，构成在TFT基板100的背面侧设置有背光源，利用来自背光源的光进行显示的透射型的液晶显示装置。如果使用TFT基板100，能提高来自背光源的光的利用效率。
例如，在500ppi的高清晰显示装置中，如果使用本发明的实施方式的TFT基板100，能将由相对于像素Px的整个面积的像素有效显示面积PDR规定的透射率设为67％。这表示相对于以往的500ppi的显示装置的透射率为例如50％程度而大幅地改善了。
此外，在横电场模式下，使用在TFT基板100上以与液晶层接触的方式设置的水平取向膜(未图示)，以预倾角(不施加电压时的液晶分子的长轴方向和基板面形成的角度：立起角)为例如1°以下的方式使液晶分子进行初始取向。另外，水平取向膜规定不施加电压时的液晶分子的初始取向方位(液晶分子的长轴在基板面内朝向的方向)。这样的水平取向膜例如能通过对聚酰亚胺等取向膜材料施行摩擦处理或者施行光取向处理得到。
另外，在以常黑模式工作的情况下，典型地，在TFT基板100的外侧和相对基板的外侧设置有以正交尼科尔的方式配置的一对偏振元件。上述液晶分子的初始取向方位典型地以与偏振元件的偏振轴大致平行或者大致垂直的方式设定。
在FFS模式的液晶显示装置中，形成液晶层的材料优选是具有负介电各向异性的负型的液晶材料。在该情况下，液晶分子的长轴在与电场垂直的方向上排列，因此能使相对于倾斜电场取向的紊乱比较小。
另外，在FFS模式的显示装置中使用的TFT基板100具有如下优点。由于伴随着高清晰化的配线的线宽/线间、接触直径的加工精度的限制，在设置开口图案(例如共用电极32的狭缝32S)的情况下，需要降低电极部分的面积。在此，在FFS模式下，在共用电极 32和像素电极30的重叠部分形成像素辅助电容，但是在高清晰化时，该重叠面积变小(像素辅助电容面积/像素电极面积变小)，确保充分的电容是困难的。因此，有可能产生闪烁，对显示质量造成不良影响。另外，线宽/线间(狭缝)变小时，线宽/线间的加工精度的偏差变大，像素辅助电容值的偏差变大，有可能产生闪烁，对显示质量造成不良影响。与此相对，如TFT基板100那样，在设置追加的透明导电层34的情况下，能与TFT6和像素电极30的连接部分34A一起在同层以比较大的面积形成辅助电容形成部分34B，因此能确保充分的辅助电容。因此，在用于高清晰的FFS模式的TFT基板中的情况下，设置上述透明导电层34的构成是特别有利的。
以上，说明了实施方式1的TFT基板100，但是当然能作各种改变。以下，说明实施方式1的变形例1～9。此外，在变形例1～9的说明中，对与实施方式1的TFT基板100相同的构成要素附上相同的附图标记并省略说明。
图6示出实施方式1的变形例1的TFT基板102的截面。在TFT基板102中，在氧化物半导体层16上形成有蚀刻阻挡层21，源极电极14和漏极电极16通过设置于蚀刻阻挡层21的开口部21a与氧化物半导体层16连接。
在这样设置蚀刻阻挡层21的方式中，在通过将包括铝等的金属膜图案化形成源极电极14、漏极电极15等的工序中，存在作为基底的蚀刻阻挡层21，由此能防止对氧化物半导体层16的沟道区域造成蚀刻破坏。因此，能提高氧化物半导体TFT6的元件特性。
图7(a)示出变形例2的TFT基板104的截面。在TFT基板104中，不存在图6中示出的TFT基板102的钝化层22和平坦化层24，透明连接部分34A的第1连接部分C1和第2连接部分C2按相同水平面形成。但是，第1连接部分C1形成在栅极配线2上并且第2连接部分C2(或者透明接触部)形成在像素区域内这一点与变形例1的TFT基板102相同。
另外，覆盖透明连接部分34A的第2绝缘层28由无机绝缘膜形成，像素电极30和透明连接部分34A通过设置于第2绝缘层28的开口 部连接。此外，该第2绝缘层28兼有作为覆盖TFT6的钝化层的功能。
在TFT基板104中，能使配置在漏极电极15和像素电极30之间的层间绝缘层(第1绝缘层和第2绝缘层)单层化，因此能削减制造成本。
图7(b)示出变形例3的TFT基板106的截面。在TFT基板106中，与变形例2的TFT基板104不同，在第1连接部分C1，透明连接部分34A的上面与漏极电极15接触。
漏极电极15使用Ti/Al/Ti等在中间包含Al的层叠膜形成。另外，透明连接部分34A由ITO形成。在该情况下，在图7(a)示出的结构中，在形成漏极电极15后形成透明连接部分34A，因此在漏极电极15的侧面露出Al的状态下进行ITO膜的沉积。此时，通过使Al和ITO接触，在它们之间产生由电池效应引起的腐蚀(电腐蚀)。
与此相对，在TFT基板106中，在形成透明连接部分34A的工序之后进行漏极电极15的形成工序，因此构成漏极电极15的下层的Ti与ITO接触，但是能防止Al与ITO的接触。因此，能防止电腐蚀的产生，能期待合格率的提高。
图7(c)示出变形例4的TFT基板108的截面。在TFT基板108中，与氧化物半导体层16同层(即，栅极绝缘层20上)地形成透明导电层34(透明连接部分34A)，在其上形成源极配线4、源极电极14、漏极电极15等。漏极电极15在其下面与氧化物半导体层16和透明连接部分34A接触。这样形成的TFT6具有所谓的顶接触结构(氧化物半导体层16的上面与源极、漏极接触的结构)。
另外，在TFT基板108中，配置在透明导电层34和像素电极30之间的透明绝缘层28具有作为覆盖TFT6的钝化层的功能。在这种构成中，能减少形成绝缘层的工序等，因此能降低制造成本。另外，由于不存在如图7(b)中示出的蚀刻阻挡层21、连接氧化物半导体层16和源极、漏极的开口部，因此能进一步减小TFT6的尺寸，能实现进一步的高开口率化。
图8(a)示出实施方式1的变形例5的TFT基板110的截面。在TFT基板110中，像素电极30配置在透明导电层34的下层。在像素 电极30和透明连接部分34A之间设置有绝缘层27，像素电极30和透明连接部分34A在形成于绝缘层27的开口部内接触。
如果这样配置像素电极30，不仅在与形成于透明导电层34的辅助电容形成部分34B之间形成辅助电容，还能使用与栅极配线2同层地设置的透明导电层36得到更大的辅助电容。此外，在这种方式中，在本说明书中，有时表现为透明导电层34设置(存在)于漏极电极15和像素电极30之间。
此外，如TFT基板110所示，在像素电极30和漏极电极15同层地设置的情况下，为了有效地防止漏极电极15和相邻的像素电极30’的短路，可以在它们之间设置绝缘层。
图8(b)示出变形例6的TFT基板112的截面。TFT基板112与图8(a)中示出的TFT基板110同样，是将使像素电极30配置在透明导电层34的下层的方式应用于实施方式1的TFT基板100的构成的例子。
图9(a)示出变形例7的TFT基板114的截面。TFT基板114是在图7(a)示出的变形例2的TFT基板104中省略覆盖TFT6的钝化层22后的形态。在该构成中，平坦化膜24’覆盖TFT6。如果这样，能省略设置钝化层22的工序、在其中设置接触孔的工序，因此能削减制造成本。
图9(b)示出变形例8的TFT基板116的截面。TFT基板116示出在图5(a)～(c)示出的TFT基板100中以1个工艺形成贯通钝化层22和平坦化层24的接触孔CH1的情况。在该情况下，能将在钝化层22中设置接触孔，以与其重叠的方式在平坦化层24中设置接触孔这2个工序合并，因此能简化制造工艺。
另外，能防止在接触孔CH1的侧壁CHS，在钝化层22和平坦化层24的边界部分产生台阶。因此，能防止沿着侧壁形成的透明连接部分34A的断开，维持良好的导电性。
以上，作为适合FFS模式的方式，说明了在像素电极30上隔着绝缘层配置具有狭缝32S的共用电极32的方式，但是本发明的TFT基板不限于此。也可以在透明导电层34上隔着绝缘层设置共用电极 32，然后在其上隔着绝缘层配置像素电极30。以下，详细说明。
图10(a)～(d)示出具有在上层具有形成有狭缝30S的像素电极30，在其下层隔着第3绝缘层26配置有共用电极32的形态的TFT基板120(变形例9)。此外，图10(a)是俯视图，图10(b)～(d)分别示出沿着图10(a)的C-D线、E-F线以及G-H线的示意性的截面。
在TFT基板120中，透明连接部分34A和像素电极30在贯通2层绝缘层(第2绝缘层28和第3绝缘层26)的开口部CH2连接。另外，介于这2层绝缘层的中间的共用电极32以在该开口部CH2的外侧不与透明连接部分34A、像素电极30接触地具有开口的方式形成。
在这样进行像素电极30和透明连接部分34A的连接的透明接触部中，形成有贯通2层绝缘层的开口部，而任一绝缘层都能使用无机绝缘膜等比较薄地形成，因此能将该透明接触部用于显示。此外，在TFT基板120中，与TFT基板100同样，透明连接部分34A的第1连接部分C1形成在栅极配线2上，第2连接部分C2形成在像素区域内。
以上说明的本实施方式的TFT基板能使用以往的制造方法制作。但是，设置追加的透明导电层34，因此进行形成第1绝缘层23(例如，钝化层22和有机层间绝缘层24)和接触孔CH1后形成透明导电层34的工序。
透明导电层34能通过使用光刻工序将例如ITO等透明导电膜(例如，厚度100nm)适当地图案化而获得。
而且，进行设置覆盖透明导电层34的第2绝缘层28的工序。第2绝缘层28通过形成包括SiNx、SiO2等的无机导电膜(例如，厚度100nm)而获得。而且，通过干蚀刻等形成使第2连接部分C2露出的开口部，之后，只要与以往同样地设置像素电极30等即可。
在其它变形例的TFT基板中，形成透明导电层34、第2绝缘层28的工序能使用与以往的像素电极形成工序、无机绝缘膜形成工序相同的工序容易地实现。
(实施方式2)
图11(a)～(d)是示出实施方式2的TFT基板200的构成的俯视图和截面图。TFT基板200适合用于以VA模式工作的液晶显示装置。
TFT基板200具有与实施方式1的TFT基板100相同的构成，但是在像素电极30的上层或下层不设置用于产生横电场的共用电极32。在以VA模式工作的液晶显示装置中，在以夹着垂直取向型的液晶层与TFT基板200相对的方式配置的相对基板中，设置有相对电极(共用电极)。在该构成中，使用像素电极30和相对电极对液晶层施加垂直方向的电场。
在TFT基板200中，TFT6的漏极电极15和像素电极30使用介于其间的透明导电层34的透明连接部分34A连接。在透明连接部分34A，与漏极电极15连接的第1连接部分C1配置在栅极配线2上，与像素电极30连接的第2连接部分C2配置在像素区域内。由此，能增大1个像素Px中的像素有效显示区域PDR。
在本实施方式中，透明导电层34包含在与像素电极30之间形成辅助电容的部分34B。在该情况下，不需要设置与栅极配线2同层地设置的遮光性的金属配线(辅助电容配线)，因此能实现高的像素开口率。
TFT基板200典型地具有覆盖像素电极30地设置的垂直取向膜(未图示)。使用这样构成的TFT基板200，能得到以常黑方式工作的VA模式的液晶显示装置。
此外，可以以在施加电压时形成多个液晶畴的方式在相对基板或像素电极30上设置肋等取向限制结构体，也可以在像素电极30中形成狭缝等。由此，获得MVA(Muliti-domain Vertical Alignment:多畴垂直取向)模式的液晶显示装置。另外，通过在相对基板等设置用于在施加电压时使液晶的取向方向连续不同地取向的柱状突起，能得到CPA(Continuous Pinwheel Alignment：连续焰火状排列)模式的液晶显示装置。
图12(a)和(b)示出实施方式2的变形例的TFT基板202。在TFT基板202中，辅助电容配线8与栅极配线2同层地设置。另外，通过在透明连接部分34A设置沿着辅助电容配线8延伸的部分，能在与辅助电容配线8之间形成辅助电容Cs。
此外，在由Al等金属膜形成辅助电容配线8的情况下，形成有透明连接部分34A的第2连接部分C2的区域在从基板法线方向看时不透明。但是，在该构成中，通过将从透明连接部分34A到像素电极30的构成要素设为透明，形成透明接触部，位于辅助电容配线8的外侧的部分能用于显示。因此，能提高开口率。
(实施方式3)
图13(a)和(b)分别示出有机EL显示装置中使用的TFT基板300的1个像素的电路构成和示意性的俯视图。
本实施方式的TFT基板300具有：作为发光元件的有机EL元件56；与有机EL元件56连接的驱动TFT55；以及与驱动TFT55的栅极连接的开关TFT54。
开关TFT54的栅极连接着扫描线51，源极连接着数据线52。当使用扫描线51将开关TFT54设定为导通状态时，从数据线52对开关TFT54的漏极赋予信号电压(Vsig)。
开关TFT54的漏极与驱动TFT55的栅极连接。另外，驱动TFT55的源极连接着供给线53。当使用开关TFT54对驱动TFT55的栅极施加信号电压(Vsig)时，电流从供给线53经由驱动TFT55向有机EL元件56流动。此外，有机EL元件56的阴极57接地。在这种构成中，能使有机EL元件56以希望的强度发光。
另外，在开关TFT54的漏极和驱动TFT55的源极之间，形成有以隔着介电体层重叠的方式配置的保持电容58。
在开关TFT54处于导通状态时，在保持电容58中存储电荷。另一方面，在开关TFT54处于截止状态时，由于如上述那样连接有保持电容58，因此驱动器TFT55的栅极电压保持为信号电压Vsig。因此，即使开关TFT54处于截止状态，有机EL元件也能继续发光。
在此，如图13(a)和(b)所示，如果与实施方式1同样使用透明导电层中包含的透明连接部分34A进行驱动TFT55的漏极和有机EL元件56的连接，则能将透明接触部配置在显示区域内。由此，能进一步增大有机EL元件56的发光区域。
(实施方式4)
图14(a)和(b)示出用于采用电泳方式的电子纸的TFT基板400等。
电子纸典型地包括：TFT基板400；与TFT基板400相对地配置的相对基板410；以及保持在它们之间的微胶囊层。
微胶囊层包含多个微胶囊60，各微胶囊60由数十～数百μm直径的透明树脂形成。另外，在微胶囊的内部包含：分散在透明的分散剂中的带正电的白色颗粒60W和带负电的黑色颗粒60B。能通过对微胶囊层施加正或负的电压，使微胶囊内的白色颗粒60W和黑色颗粒60B电泳进行显示。
电子纸例如能通过涂层处理将微胶囊层配设在相对基板410上，使其与TFT基板400贴合而制作。通过在TFT基板400或相对基板410上设置彩色滤光片CF，能进行彩色显示。此外，在不形成彩色滤光片CF的情况下，能为单色显示，但是与进行彩色显示的情况相比光利用效率变高。
另外，可以使用塑料基板制作TFT基板400和相对基板410。这样，能制作具有厚度为0.5mm程度的可挠性的电子纸。
在本实施方式中，TFT基板400的背面侧是观察者的观察方向(在图14(b)用箭头O示出的方向)。在该构成中，设置于TFT基板400的像素电极30是透明电极，另外，设置于相对基板410的电极是典型地由Al等形成的反射电极、包括ITO、IZO等的透明电极。另外，为了不会在外光、反射光入射时由于光泄漏引起误动作，TFT的沟道部优选由遮光膜等覆盖。
在此，在TFT基板400中，将TFT6形成在栅极配线2上，并且利用透明导电层34中包含的透明连接部分34A将透明接触部设置在像素区域内。由此，能增大像素的光(外光等)的透射区域，因此能进行更明亮的显示。
另外，通过以与像素电极相对的方式设置透明导电层34中包含的辅助电容形成部分34B，能抑制闪烁的产生。
以上，说明了本发明的实施方式，但是当然能作各种改变。例 如，形成TFT的沟道区域的半导体层也可以不是由氧化物半导体层，而是由a-Si层、低温多晶硅层或者CG-Si(Continuous Grain silicon：连续晶粒硅)层形成。
但是，氧化物半导体层的迁移率高，截止漏电流小，因此能减小尺寸，不需要形成双栅型的TFT，因此如果使用它，对开口率提高是有利的。
此外，对于TFT6来说，底栅型是适合的。在底栅型的情况下，能在栅极配线2上配置半导体层的源极部、沟道部、漏极部，进一步设置上层的源极配线4、漏极电极15。由此，能在栅极配线2上进行漏极电极15和透明连接部分34A的接触，其结果是，对TFT6小型化，提高开口率是有利的。
另外，如上述说明的那样，本发明的实施方式的TFT基板不仅能应用于液晶显示装置，还能应用于OLED、电泳(电润湿)、片显示等的显示装置。
工业上的可利用性
本发明的实施方式的TFT基板适用于液晶显示装置等显示装置，能实现高开口率化。
附图标记说明
2 栅极配线
4 源极配线
6 氧化物半导体TFT
10 透明基板
12 栅极电极
14 源极电极
15 漏极电极
15’ 漏极连接部
16 氧化物半导体层
20 栅极绝缘层
21 蚀刻阻挡层
22 钝化层
23 第1绝缘层
24 平坦化层
26 第3绝缘层
28 第2绝缘层(透明绝缘层)
30 像素电极
32 共用电极
34 透明导电层
34A 透明连接部分
34B 辅助电容形成部分
C1 第1连接部分
C2 第2连接部分
CH 接触孔

Claims (12)

1.一种TFT基板，其特征在于，具备：
基板；
栅极配线和源极配线，其设置在上述基板上；
TFT，其包含与上述栅极配线连接的栅极电极、与上述源极配线连接的源极电极、漏极电极以及半导体层；
透明像素电极，其与上述TFT的上述漏极电极电连接；
透明导电层，其包含与上述TFT的上述漏极电极和上述透明像素电极连接的透明连接部分，上述透明连接部分具有：第1连接部，其作为与上述漏极电极的连接部；以及第2连接部，其设置在与上述第1连接部不同的位置，作为与上述透明像素电极的连接部；以及
透明绝缘层，其配置在上述透明像素电极和上述透明导电层之间，在与上述第2连接部对应的位置具有开口部，
上述第2连接部的至少一部分和上述开口部的至少一部分位于被上述栅极配线和上述源极配线包围的区域内，
构成为，在上述第2连接部中，至少从上述透明连接部分到上述透明像素电极的部分透射光，
上述TFT基板还具有覆盖上述TFT的平坦化层，
上述透明连接部分的上述第1连接部位于设置于上述平坦化层的开口部内，
上述透明连接部分的上述第2连接部位于上述平坦化层上。
2.根据权利要求1所述的TFT基板，
上述透明连接部分形成为岛状，上述第1连接部形成在上述栅极配线上，上述第2连接部的至少一部分在上述第1连接部的附近形成在与上述栅极配线不重叠的位置。
3.根据权利要求1或2所述的TFT基板，
上述透明像素电极和上述第1连接部在从基板法线方向看时至少有一部分不重叠。
4.根据权利要求3所述的TFT基板，
上述透明像素电极在俯视时是矩形，上述透明像素电极的4边中的与上述TFT接近的一侧的1边位于比上述栅极配线靠像素区域侧。
5.根据权利要求1或2所述的TFT基板，
还具有设置在上述栅极电极上的栅极绝缘层，
上述源极电极、上述漏极电极以及上述半导体层形成在上述栅极绝缘层上。
6.根据权利要求1或2所述的TFT基板，
上述平坦化层的厚度为1μm以上3μm以下，
上述透明绝缘层的厚度为10nm以上500nm以下。
7.根据权利要求1或2所述的TFT基板，
上述平坦化层由感光性的有机绝缘材料形成，
上述透明绝缘层由无机绝缘材料形成。
8.根据权利要求1或2所述的TFT基板，
设置于上述平坦化层的开口部的尺寸为3μm以上10μm以下，设置于上述绝缘层的开口部的尺寸为2μm以上9μm以下，前者大于后者。
9.根据权利要求1或2所述的TFT基板，
上述透明导电层还具有与上述透明连接部分绝缘的辅助电容形成部分，
上述辅助电容形成部分隔着上述透明绝缘层在与上述透明像素电极之间形成辅助电容。
10.根据权利要求1或2所述的TFT基板，
具有：以与上述透明像素电极相对的方式配置的共用电极；以及设置在上述共用电极和上述透明像素电极之间的绝缘层，
上述共用电极与上述透明像素电极和上述漏极电极电绝缘，
上述透明像素电极和上述共用电极中的至少一方具有多个狭缝或者多个细长电极部分，
使得在上述共用电极和上述透明像素电极之间产生倾斜电场。
11.根据权利要求10所述的TFT基板，
上述共用电极具有多个狭缝或者多个细长电极部分，
上述透明像素电极不具有多个狭缝或者多个细长电极部分，
上述共用电极、上述透明像素电极、上述透明绝缘层以及上述透明导电层从上层起按该顺序排列。
12.根据权利要求1或2所述的TFT基板，
上述半导体层是氧化物半导体层。
CN201380062277.0A 2012-11-30 2013-11-22 Tft基板 Active CN104813386B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-262254 2012-11-30
JP2012262254 2012-11-30
PCT/JP2013/081475 WO2014084130A1 (ja) 2012-11-30 2013-11-22 Ｔｆｔ基板

Publications (2)

Publication Number Publication Date
CN104813386A CN104813386A (zh) 2015-07-29
CN104813386B true CN104813386B (zh) 2017-05-31

Family

ID=50827768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380062277.0A Active CN104813386B (zh) 2012-11-30 2013-11-22 Tft基板

Country Status (3)

Country Link
US (1) US9368521B2 (zh)
CN (1) CN104813386B (zh)
WO (1) WO2014084130A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10642116B2 (en) * 2013-05-01 2020-05-05 Apple Inc. Display pixels with improved storage capacitance
CN104216186B (zh) * 2014-08-15 2018-01-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104716164A (zh) 2015-03-27 2015-06-17 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光显示装置
CN104991385A (zh) * 2015-07-22 2015-10-21 合肥鑫晟光电科技有限公司 Tft阵列基板、显示面板、制造方法及维修方法
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
EP3534208A4 (en) * 2016-11-17 2020-02-12 Huawei Technologies Co., Ltd. ARRAY SUBSTRATE AND MANUFACTURING METHOD AND LIQUID CRYSTAL DISPLAY PANEL
CN108628046B (zh) * 2017-03-23 2021-04-27 京东方科技集团股份有限公司 像素单元及其制造方法、阵列基板和显示装置
US11239370B2 (en) * 2017-05-31 2022-02-01 Sharp Kabushiki Kaisha TFT substrate and scanning antenna provided with TFT substrate
CN107515498B (zh) * 2017-09-18 2020-06-05 上海天马微电子有限公司 阵列基板和显示面板
KR20210128543A (ko) * 2020-04-16 2021-10-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN114721194A (zh) * 2022-04-25 2022-07-08 广州华星光电半导体显示技术有限公司 阵列基板及显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03132626A (ja) * 1989-10-18 1991-06-06 Matsushita Electric Ind Co Ltd 半導体装置と半導体装置の製造方法
JPH09105952A (ja) * 1995-10-11 1997-04-22 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
CN1172962A (zh) * 1995-08-11 1998-02-11 夏普株式会社 透射型液晶显示器件及其制造方法
KR20030011984A (ko) * 2001-07-30 2003-02-12 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
CN1530701A (zh) * 2003-03-13 2004-09-22 ������������ʽ���� 基板及其制造方法、电光装置用基板、电光装置和电子设备
CN101114086A (zh) * 2006-07-27 2008-01-30 爱普生映像元器件有限公司 液晶显示装置
WO2012073844A1 (en) * 2010-12-03 2012-06-07 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100269017B1 (ko) * 1995-08-11 2000-10-16 마찌다 가쯔히꼬 액정표시장치및액티브매트릭스기판
TW466373B (en) * 1996-08-09 2001-12-01 Sharp Kk Transmission type liquid crystal display device and method for fabricating the same
JP3992797B2 (ja) * 1996-09-25 2007-10-17 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP3826618B2 (ja) * 1999-05-18 2006-09-27 ソニー株式会社 液晶表示装置
JP4693253B2 (ja) * 2001-01-30 2011-06-01 株式会社半導体エネルギー研究所 発光装置、電子機器
KR100820647B1 (ko) * 2001-10-29 2008-04-08 엘지.필립스 엘시디 주식회사 반투과 액정 표시 장치용 어레이기판 및 이의 제조방법
KR100801153B1 (ko) * 2001-12-31 2008-02-05 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
US7420324B2 (en) * 2004-06-03 2008-09-02 Lg Display Co., Ltd. Organic EL display and fabricating method thereof
KR101064189B1 (ko) * 2004-08-03 2011-09-14 삼성전자주식회사 컬러필터 기판, 표시패널 및 이의 제조방법
KR101358827B1 (ko) * 2006-07-24 2014-02-06 삼성디스플레이 주식회사 액정 표시 장치
JP5305190B2 (ja) * 2007-06-21 2013-10-02 株式会社ジャパンディスプレイ 液晶表示装置
JP5280988B2 (ja) 2009-11-09 2013-09-04 株式会社ジャパンディスプレイ 液晶表示装置の製造方法
JP5771365B2 (ja) 2009-11-23 2015-08-26 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 中小型液晶表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03132626A (ja) * 1989-10-18 1991-06-06 Matsushita Electric Ind Co Ltd 半導体装置と半導体装置の製造方法
CN1172962A (zh) * 1995-08-11 1998-02-11 夏普株式会社 透射型液晶显示器件及其制造方法
JPH09105952A (ja) * 1995-10-11 1997-04-22 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
KR20030011984A (ko) * 2001-07-30 2003-02-12 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
CN1530701A (zh) * 2003-03-13 2004-09-22 ������������ʽ���� 基板及其制造方法、电光装置用基板、电光装置和电子设备
CN101114086A (zh) * 2006-07-27 2008-01-30 爱普生映像元器件有限公司 液晶显示装置
WO2012073844A1 (en) * 2010-12-03 2012-06-07 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device

Also Published As

Publication number Publication date
US9368521B2 (en) 2016-06-14
CN104813386A (zh) 2015-07-29
US20150311227A1 (en) 2015-10-29
WO2014084130A1 (ja) 2014-06-05

Similar Documents

Publication Publication Date Title
CN104813386B (zh) Tft基板
KR101030545B1 (ko) 액정표시소자
CN105518770B (zh) 有源矩阵基板和显示装置
CN100465745C (zh) 具有宽视角的液晶显示器
CN107272292B (zh) 一种显示基板、显示面板及显示装置
KR102007833B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
CN100362414C (zh) 共平面开关模式液晶显示器件及其制造方法
CN101271237A (zh) 显示基板及具有该显示基板的显示设备
US20200117036A1 (en) Liquid crystal display device and method of manufacturing the same
US9551905B2 (en) Display device
CN106483728A (zh) 像素结构、阵列基板和显示装置
KR20070005965A (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
CN105404062A (zh) 阵列基板和显示装置
CN104749838A (zh) 薄膜晶体管基板和使用该薄膜晶体管基板的液晶显示装置
CN103869567A (zh) 阵列基板以及显示装置
KR20130104429A (ko) 액정 표시 장치 및 이의 제조 방법
CN101149549B (zh) 液晶显示器
CN102929056B (zh) 一种阵列基板及其制造方法、显示装置
KR20080061128A (ko) 표시 기판 및 이를 갖는 표시 장치
KR101296621B1 (ko) 액정표시소자 및 그 제조방법
KR102100263B1 (ko) 횡전계형 액정표시장치용 어레이 기판
CN108780619A (zh) 薄膜晶体管基板和显示面板
KR20110105893A (ko) 더블 레이트 드라이브 타입 액정표시장치용 어레이 기판
KR20140031143A (ko) 금속 산화물 반도체 층을 차광하는 광 흡수층을 구비한 박막 트랜지스터 기판 및 그 제조 방법
KR20200127073A (ko) 표시 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant