JP5280988B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP5280988B2 JP5280988B2 JP2009255699A JP2009255699A JP5280988B2 JP 5280988 B2 JP5280988 B2 JP 5280988B2 JP 2009255699 A JP2009255699 A JP 2009255699A JP 2009255699 A JP2009255699 A JP 2009255699A JP 5280988 B2 JP5280988 B2 JP 5280988B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- liquid crystal
- crystal display
- display device
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 92
- 238000004519 manufacturing process Methods 0.000 title claims description 44
- 239000010408 film Substances 0.000 claims description 132
- 238000005530 etching Methods 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 20
- 238000000206 photolithography Methods 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 15
- 229910010272 inorganic material Inorganic materials 0.000 claims description 8
- 239000011147 inorganic material Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 6
- 239000011368 organic material Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 31
- 239000004065 semiconductor Substances 0.000 description 14
- 239000010949 copper Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 230000005684 electric field Effects 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000003566 sealing material Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、液晶表示装置の製造方法に関する。
液晶表示装置は、液晶を駆動するための薄膜トランジスタ（ＴＦＴ）が形成されたＴＦＴ基板と、カラーフィルタが形成されたカラーフィルタ基板と、を有し、両者間に液晶が挟まれている。この液晶表示装置において、液晶への横電界を印加して表示する装置はインプレーンスイッチング（ＩＰＳ）と呼ばれている。この表示装置は広視野角性能を有することが知られている。また、液晶表示装置の開口率を上げて、消費電力を減らすためにはＴＦＴ成膜工程で低誘電率の有機絶縁膜を用いることが知られている。
液晶表示装置のＴＦＴ（Thin Film Transistor）基板は、複数の導電層及び複数の絶縁層が重なって構成されている（特許文献１）。各層は、成膜及びエッチングによって形成されることが多い。
膜のエッチングは、エッチングレジストを介して行われる。エッチングレジストは、フォトリソグラフィによってパターニングされるが、フォトリソグラフィの工程は、手間と時間がかかるためできるだけ減らしたいという要望がある。
本発明は、エッチングレジストを形成するためのフォトリソグラフィの工程を減らすことを目的とする。
（１）本発明に係る液晶表示装置の製造方法は、ゲート電極、ドレイン電極及びソース電極を含む薄膜トランジスタを形成する工程と、前記薄膜トランジスタを覆う第１絶縁膜を形成する工程と、前記第１絶縁膜上に第２絶縁膜を形成する工程と、前記第２絶縁膜上に、透明導電膜を形成する工程と、前記透明導電膜上にフォトリソグラフィによってパターニングされたエッチングレジストを形成する工程と、前記エッチングレジストを介して、前記透明導電膜を第１エッチングによってパターニングして第１透明電極を形成する工程と、前記エッチングレジストを介して、前記第２絶縁膜の前記第１透明電極から露出する表面に対して行う第２エッチングによって、前記第２絶縁膜に、前記ドレイン電極及び前記ソース電極の一方の上方に位置する貫通穴を形成する工程と、前記エッチングレジストを除去する工程と、を含むことを特徴とする。本発明によれば、同じエッチングレジストによって、透明導電膜のパターニングと、第２絶縁膜の貫通穴の形成との両方を行うので、フォトリソグラフィの工程を減らすことができる。
（２）（１）に記載された液晶表示装置の製造方法において、前記第１絶縁膜は、無機材料を主原料とし、前記第２絶縁膜は、有機材料を主原料とすることを特徴としてもよい。
（３）（１）又は（２）に記載された液晶表示装置の製造方法において、前記第２エッチングは、前記第２絶縁膜に対するエッチング量が前記第１絶縁膜に対するエッチング量よりも大きくなる選択的エッチングであり、前記第１絶縁膜を貫通する前に前記第２エッチングを止めることを特徴としてもよい。
（４）（３）に記載された液晶表示装置の製造方法において、前記エッチングレジストを除去する工程の後に、前記第１透明電極上及び前記貫通穴の内側並びに前記第１絶縁膜の前記貫通穴内に露出する表面上に第３絶縁膜を形成する工程と、前記貫通穴の内側で、前記第３絶縁膜及び前記第１絶縁膜をエッチングして前記ドレイン電極及び前記ソース電極の前記一方を露出させる工程と、前記ドレイン電極及び前記ソース電極の前記一方の前記貫通穴からの露出部上並びに前記第３絶縁膜上に第２透明電極を形成する工程と、をさらに含むことを特徴としてもよい。
以下、本発明の実施の形態について、図面を参照して説明する。
［液晶表示装置］
図１は、本発明の実施形態に係る液晶表示装置を示す分解斜視図である。液晶表示装置は、液晶表示パネル１０を有する。液晶表示パネル１０は、上フレーム１２及び下フレーム１４によって支持されている。
図１は、本発明の実施形態に係る液晶表示装置を示す分解斜視図である。液晶表示装置は、液晶表示パネル１０を有する。液晶表示パネル１０は、上フレーム１２及び下フレーム１４によって支持されている。
図２は、図１に示す液晶表示装置の液晶表示パネル１０の一部を示す概略平面図である。図３は、図２に示す液晶表示パネル１０のIII−III線断面図である。図４は図２に示す液晶表示パネル１０のIV−IV線断面図である。
液晶表示パネル１０の構成を図３の断面図を用いて示す。液晶表示パネル１０は、第１基板１６及び第２基板１８を有する（図３参照）。第１基板１６及び第２基板１８は、いずれも透明基板（例えばガラス基板）である。第１基板１６及び第２基板１８の間には、液晶２０が配置されている。第１基板１６及び第２基板１８には、それぞれ、液晶２０とは反対側の面に偏光板２２がクロスニコル状態で貼り付けられている。
第１基板１６の液晶２０を向く面には、薄膜トランジスタ（ＴＦＴ）が形成されている。薄膜トランジスタは、液晶２０の駆動を制御するためのスイッチである。薄膜トランジスタは、制御用の走査電圧が印加されるゲート電極３０が下に配置されるボトムゲート型である。第１基板１６上にゲート電極３０が形成されている。ゲート電極３０を覆うように、無機材料（ＳｉＯ２などの半導体酸化物又はＳｉＮなどの半導体窒化物）からなるゲート絶縁膜４２が、プラズマＣＶＤなどによって形成されている。ゲート絶縁膜４２の上には、例えばアモルファスシリコン又は微結晶シリコンからなる半導体層６０が形成されている。半導体層６０上には、画素電位が出力されるソース電極５４及び映像信号が印加されるドレイン電極５２が形成されている。ソース電極５４及びドレイン電極５２並びに半導体層６０を覆うように、無機材料（ＳｉＯ２などの半導体酸化物又はＳｉＮなどの半導体窒化物）からなる第１絶縁膜４４が形成されている。第１絶縁膜４４によって半導体層６０の湿度汚染が防止される。
ゲート電圧がゲート電極３０に印加されると映像信号電圧が印加されたドレイン電極５２とソース電極５４の間の半導体層６０の抵抗が低下し、これによりソース電極５４に接続された第２透明電極８０と共通電圧の印加された第１透明電極７０の間の電界が発生し、これが液晶２０に加わり液晶２０の透過率が変化し表示を行う。
薄膜トランジスタの上方（第１絶縁膜４４上）には第２絶縁膜４６が配置されている。この第２絶縁膜４６は比誘電率が４以下の低誘電率膜である。
第２絶縁膜４６上には第１透明電極７０が形成されている。第１透明電極７０は液晶動作上において共通電極の役割を果たす。第１透明電極７０上には第３絶縁膜４８が形成されている。第３絶縁膜４８はＳｉＮのような無機材料の絶縁膜で構成される。さらにその上部には第２透明電極８０が形成されている。第２の透明電極は表示領域においては画素電極の役割を果たす。第１透明電極７０又は第２透明電極８０は、スパッタリング法などで、ＩＴＯ（酸化インジウムスズ）又は酸化インジウム亜鉛から形成してもよい。
画素領域における第２透明電極８０は第３絶縁膜４８、第１透明電極７０、第２絶縁膜４６、第１絶縁膜４４の開口部と通じて、ソース電極５４に接続され、この接続により液晶に画素電位を供給する。この第２透明電極８０と第３絶縁膜４８を挟んで下部に存在する第１透明電極７０の共通電位の間の電界が液晶２０に加わることにより表示を行う。
図３に示すように、液晶２０に対して第１基板１６の対向する位置にある第２基板１８には、液晶２０の方向の面に、ブラックマトリクス１３０が配置されている。ブラックマトリクス１３０は、黒顔料やカーボンを含む樹脂からなる。ブラックマトリクス１３０は、半導体層６０のチャネル領域への光進行を防止する。そのため、ブラックマトリクス１３０の平面形状は島状あるいはストライプ状である。
液晶２０に向かってブラックマトリクス１３０上にはカラーフィルタ層１００が形成されている。カラーフィルタ層１００は、複数（例えば、赤、緑、青の三色）の着色層からなる。
なお、第２基板１８の液晶２０を向く面には、その表面の傷を被覆する有機材料から構成されたオーバーコート膜１２０が形成されている。オーバーコート膜１２０は、顔料などのイオン化して液晶２０に溶け込むような汚染源を含まず、透明な材料で構成されている。
図４は、２つの映像信号が印加され、隣り合う２本のドレイン電極５２にはさまれた画素領域の断面図である。第１透明電極７０は、低誘電率の第２絶縁膜４６下に隣り合うドレイン電極５２上も含めて全面を覆うように形成され、共通電位に保たれている。従って、この第１透明電極７０はドレイン電極５２のノイズ電界をすべてシールドすることができる。第２透明電極８０はスリット状に第３絶縁膜４８上に配置され画素電位が印加されている。第２透明電極８０からの電界は液晶２０を通過し、第３絶縁膜４８を経て下部の共通電位を有する第１透明電極７０に至る。
第１透明電極７０がドレイン電極５２のノイズ電界を遮断しているのでドレイン電極５２を挟んで隣り合う第２透明電極８０で構成される画素電極を最小ピッチの間隔で配置でき高開口率が実現できる。すなわち、ブラックマトリクス１３０の幅を最小に構成することができる。
図５は、本実施形態におけるゲート電極３０の端子部及びその周辺の平面パターンを示す図である。図６は、図５に示す１本のゲート電極３０のVI−VI線断面図である。
図５において、ゲート電極３０の端子部の平面パターンは３本の連続する画素のゲート電極３０を示している。外部回路との接続は端子領域Ｔにおいて、ＣＯＦ（チップオンフィルム）の実装方式によって、図示しないフレキシブル配線基板と接続される。ゲート電圧はフレキシブル配線基板からゲート電極３０に印加され、これが薄膜トランジスタを駆動制御する。
図６に示すように、端子領域Ｔでは、ゲート電極３０の上に、ゲート絶縁膜４２、第１絶縁膜４４及び第３絶縁膜４８からなる無機材料で形成された絶縁膜に開口が形成されており、この開口を第２透明電極１８０がふさぐように広がって、ゲート電極３０を被覆している。第２透明電極１８０が、図示しないフレキシブル配線基板と接続される。表示領域Ｄでは、ゲート電極３０は、第２基板１８と対向する第１基板１６上に配置され、その上部には第２絶縁膜４６、さらにその上部には第１透明電極７０が形成されている。端子領域Ｔでは、第１透明電極７０をマスクとして第２絶縁膜４６は除去されている。第１基板１６と第２基板１８は、有機接着材料の封止材１４０で液晶２０が漏れないようになっている。
図７は、本実施形態におけるドレイン電極５２の端子部及びその周辺の平面パターンを示す図である。図８は、図７に示す１本のドレイン電極５２のVIII−VIII線断面図である。
図７において、ドレイン電極５２の端子部の平面パターンは３本の連続する画素のドレイン電極５２を示している。外部回路との接続は端子領域Ｔにおいて、ＣＯＦ（チップオンフィルム）の実装方式によって、図示しないフレキシブル配線基板と接続される。映像信号電圧はフレキシブル配線基板からドレイン電極５２に印加され、薄膜トランジスタがオンになるとソース電極５４に伝わり、さらに第２透明電極８０に印加されて表示領域に伝播される。
図８に示すように、端子領域Ｔでは、ドレイン電極５２の上に、第１絶縁膜４４及び第３絶縁膜４８からなる無機材料で形成された絶縁膜に開口が形成されており、この開口を第２透明電極１８０がふさぐように広がって、ドレイン電極５２を被覆している。第２透明電極８０が、図示しないフレキシブル配線基板と接続される。表示領域Ｄでは、ドレイン電極５２は、第２基板１８と対向する第１基板１６上に配置され、その上部には第２絶縁膜４６、さらにその上部には第１透明電極７０が形成されている。端子領域Ｔでは、第１透明電極７０をマスクとして第２絶縁膜４６は除去されている。第１基板１６と第２基板１８は、有機接着材料の封止材１４０で液晶２０が漏れないようになっている。
［液晶表示装置の製造方法］
図９Ａ〜図１７Ｃは、本発明の実施形態に係る液晶表示装置の製造方法を説明する図である。なお、図番号の末尾のアルファベットがＡである図は、画素領域の断面を示す。図番号の末尾のアルファベットがＢである図は、ゲート電極３０の端子部を形成するための領域の断面を示す。図番号の末尾のアルファベットがＣである図は、ドレイン電極５２の端子部を形成するための領域の断面を示す。
図９Ａ〜図１７Ｃは、本発明の実施形態に係る液晶表示装置の製造方法を説明する図である。なお、図番号の末尾のアルファベットがＡである図は、画素領域の断面を示す。図番号の末尾のアルファベットがＢである図は、ゲート電極３０の端子部を形成するための領域の断面を示す。図番号の末尾のアルファベットがＣである図は、ドレイン電極５２の端子部を形成するための領域の断面を示す。
本実施形態において、フォトレジスト塗布、フォトマスクを介する露光を含むパターニングによるフォトレジストからのエッチングレジストの形成、反応ガスを用いたドライエッチングあるいはエッチング液を用いた湿式エッチング、エッチングレジスト（フォトレジスト）の剥離を含む一連の工程をフォトリソグラフィ工程と称する。
図９Ａ〜図９Ｃは、第１基板１６にＴＦＴを形成するときに行われる第１のフォトリソグラフィ工程で、エッチングレジストを剥離した後の構造の断面を示す。この工程では、スパッタリング法により、Ｃｕ（銅）を成膜するか、あるいはＣｕ及びその下のＭｏ（モリブデン）からなる導電膜を成膜する。導電膜の上にフォトレジストを塗布し、これを第１のフォトマスクを用いて露光、現像して、エッチングレジストを形成する。このエッチングレジストをマスクとして湿式エッチングにより導電膜をエッチングし、エッチングレジストを剥離する。導電膜はゲート電極３０となる。
図１０Ａ〜図１０Ｃは、第２のフォトリソグラフィ工程でのエッチングレジスト剥離を終了した後の構造の断面を示す。この工程では、ゲート電極３０上に、プラズマＣＶＤ法により、ＳｉＮ（シリコンナイトライド）、水素化アモルファスシリコン、リンをドープした水素化アモルファスシリコンを、同一装置内で連続成膜する。ＳｉＮはゲート絶縁膜４２を構成し、水素化アモルファスシリコンは半導体層６０を構成するためのものである。その上にＣｕあるいはＣｕ及びその下にＭｏを積層した導電材料をスパッタリング法で成膜する。
次に、図示しないフォトレジストを塗布し、これを第２のフォトマスクを用いて露光する。フォトマスクとしては透過率が２段階となるハーフ露光マスクを用いる。すなわち、フォトマスクには、完全遮光の領域と半分光を透過する薄い金属の領域（ハーフ露光領域）がある。ハーフ露光領域は、ＴＦＴのドレイン電極５２とソース電極５４のチャネル領域を形成するのに使用する。ハーフ露光領域では、フォトレジストの露光及び現像後に、フォトレジストのその部分の厚さが本来の厚さの約半分になるように設定される。こうして、薄い部分と厚い部分を有するエッチングレジストを形成する。
エッチングレジストをマスクとして、湿式エッチングにてＣｕ（あるいはＣｕ及びその下にＭｏを積層した導電材料）をエッチングする。さらに、半導体層６０をドライエッチングによりゲート絶縁膜４２上で選択的にエッチングする。
続けて、エッチングレジスト（フォトレジスト）のアッシングを行い、ハーフ露光された部分（薄い部分）を除去して厚い部分のみを残す。これをマスクとして、再度湿式エッチングにてＣｕ（あるいはＣｕ及びその下にＭｏを積層した導電材料）を除去し、さらにドライエッチングによりリンを含む水素化アモルファスシリコンのみを除去し、ソース電極５４とドレイン電極５２が分離される。こうして、ゲート電極３０、ドレイン電極５２及びソース電極５４を含む薄膜トランジスタを形成する。なお、図１０Ａに示すように、ゲート電極３０の端子部では、ドレイン電極５２の材料（Ｃｕ等）及び半導体層６０はすべて除去される。
次に、第３のフォトリソグラフィ工程を行う。図１１Ａに示すように、ドレイン電極５２上にプラズマＣＶＤ法によりＳｉＮを成膜する。つまり、薄膜トランジスタを覆う第１絶縁膜４４を形成する。第１絶縁膜４４は、無機材料を主原料とする。第１絶縁膜４４は保護絶縁膜として働きＴＦＴへの湿度などの進入を防止する。次に、比誘電率が４以下の低誘電率の第２絶縁膜４６を塗布する。つまり、第１絶縁膜４４上に第２絶縁膜４６を形成する。第２絶縁膜４６は、有機材料を主原料とする。さらに、スパッタリング法などにより、第２絶縁膜４６上に透明導電膜１７０を形成する。透明導電膜１７０は通常ＩＴＯで構成される。透明導電膜１７０上に図示しないフォトレジストを塗布し、これを第３のフォトマスクを用いて露光、現像して、エッチングレジスト５０を形成する。つまり、透明導電膜１７０上にフォトリソグラフィによってパターニングされたエッチングレジスト５０を形成する。
図１２Ａ〜図１２Ｃに示すように、透明導電膜１７０を湿式エッチングで開口することで第１透明電極７０を形成する。つまり、エッチングレジスト５０を介して、透明導電膜１７０を第１エッチングによってパターニングして第１透明電極７０を形成する。
図１３Ａ〜図１３Ｃに示すように、アッシングにより第２絶縁膜４６の一部をエッチングレジスト５０の形状に従い除去する。ただし、アッシングにより第１絶縁膜４４はエッチングされない。詳しくは、エッチングレジスト５０を介して、第２絶縁膜４６の第１透明電極７０から露出する表面に対して行う第２エッチングによって、第２絶縁膜４６に、ドレイン電極５２及びソース電極５４の一方の上方に位置する貫通穴４０を形成する。第２エッチングは、第２絶縁膜４６に対するエッチング量が第１絶縁膜４４に対するエッチング量よりも大きくなる選択的エッチングである。第１絶縁膜４４を貫通する前に第２エッチングを止める。
そして、図１４Ａ〜図１４Ｃに示すように、エッチングレジスト５０を除去する。
本実施形態によれば、同じエッチングレジスト５０によって、透明導電膜１７０のパターニングと、第２絶縁膜４６の貫通穴４０の形成との両方を行うので、フォトリソグラフィの工程を減らすことができる。
本実施形態の液晶表示装置の製造方法によれば、第１透明電極７０を形成するためのエッチングレジスト５０を用いて、第１透明電極７０と第２絶縁膜４６の２つの膜を加工するため、工程簡略化が実現できる。これにより高開口率で明るい液晶表示装置の製造コストが削減できる。
次に、第４のフォトリソグラフィ工程を行う。図１５Ａ〜図１５Ｃに示すように、第１透明電極７０上にプラズマＣＶＤ法によりＳｉＮの第３絶縁膜４８を成膜する。つまり、第１透明電極７０上及び貫通穴４０の内側並びに第１絶縁膜４４の貫通穴４０内に露出する表面上に第３絶縁膜４８を形成する。そして、第３絶縁膜４８上に図示しないフォトレジストを塗布し、第４のフォトマスクを用いて露光、現像する。
図１６Ａに示すように、貫通穴４０の内側で、第３絶縁膜４８及び第１絶縁膜４４をエッチングしてドレイン電極５２及びソース電極５４の一方を露出させる。図１６Ｂに示すように、ゲート電極３０の端子部では第３絶縁膜４８、第１絶縁膜４４およびゲート絶縁膜４２がドライエッチングにより開口される。図１６Ｃに示すように、ドレイン電極５２の端子部では第３絶縁膜４８、第１絶縁膜４４がドライエッチングにより開口される。
図１７Ａ〜図１７Ｃは、第５のフォトリソグラフィ工程でのレジスト剥離後の断面図である。第３絶縁膜４８上に透明導電膜をスパッタリング法により成膜する。フォトレジストを塗布し、これを第５のフォトマスクを用いて露光及び現像してエッチングレジストを形成する。このエッチングレジストをマスクとして用いて第２透明電極８０，１８０がエッチング加工される。詳しくは、ドレイン電極５２及びソース電極５４の一方の貫通穴４０からの露出部上並びに第３絶縁膜４８上に第２透明電極８０を形成する。図１７Ａに示すように、画素領域では、第２透明電極８０は画素電極として機能する。図１７Ｂ及び図１７Ｃに示すように、端子部では第２透明電極１８０は外部のドライバ回路からの電圧を受け取る端子電極の働きをする。
本実施形態においては、第１基板１６上に５回のフォトリソグラフィ工程を用いて高開口率を実現する液晶表示装置用の薄膜パターンが形成される。また、本実施形態の液晶表示装置は所謂横電界により液晶を回転させて動作する広視野角の性能を有する。
本実施の形態では、周知の液晶表示装置の構成（例えば配向膜）をさらに有しているがその詳細説明は省略する。
本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
１０ 液晶表示パネル、１２ 上フレーム、１４ 下フレーム、１６ 第１基板、１８ 第２基板、２０ 液晶、２２ 偏光板、３０ ゲート電極、３８ ブラックマトリクス、４０ 貫通穴、４２ ゲート絶縁膜、４４ 第１絶縁膜、４６ 第２絶縁膜、４８ 第３絶縁膜、５０ エッチングレジスト、５２ ドレイン電極、５４ ソース電極、６０ 半導体層、７０ 第１透明電極、８０ 第２透明電極、１００ カラーフィルタ層、１２０ オーバーコート膜、１３０ ブラックマトリクス、１４０ 封止材、１７０ 透明導電膜、１８０ 第２透明電極。
Claims (4)
- ゲート電極、ドレイン電極及びソース電極を含む薄膜トランジスタを形成する工程と、
前記薄膜トランジスタを覆う第１絶縁膜を形成する工程と、
前記第１絶縁膜上に第２絶縁膜を形成する工程と、
前記第２絶縁膜上に、透明導電膜を形成する工程と、
前記透明導電膜上にフォトリソグラフィによってパターニングされたエッチングレジストを形成する工程と、
前記エッチングレジストを介して、前記透明導電膜を第１エッチングによってパターニングして第１透明電極を形成する工程と、
前記エッチングレジストを介して、前記第２絶縁膜の前記第１透明電極から露出する表面に対して行う第２エッチングによって、前記第２絶縁膜に、前記ドレイン電極及び前記ソース電極の一方の上方に位置する貫通穴を形成する工程と、
前記エッチングレジストを除去する工程と、
を含むことを特徴とする液晶表示装置の製造方法。 - 請求項１に記載された液晶表示装置の製造方法において、
前記第１絶縁膜は、無機材料を主原料とし、
前記第２絶縁膜は、有機材料を主原料とすることを特徴とする液晶表示装置の製造方法。 - 請求項１又は２に記載された液晶表示装置の製造方法において、
前記第２エッチングは、前記第２絶縁膜に対するエッチング量が前記第１絶縁膜に対するエッチング量よりも大きくなる選択的エッチングであり、
前記第１絶縁膜を貫通する前に前記第２エッチングを止めることを特徴とする液晶表示装置の製造方法。 - 請求項３に記載された液晶表示装置の製造方法において、
前記エッチングレジストを除去する工程の後に、
前記第１透明電極上及び前記貫通穴の内側並びに前記第１絶縁膜の前記貫通穴内に露出する表面上に第３絶縁膜を形成する工程と、
前記貫通穴の内側で、前記第３絶縁膜及び前記第１絶縁膜をエッチングして前記ドレイン電極及び前記ソース電極の前記一方を露出させる工程と、
前記ドレイン電極及び前記ソース電極の前記一方の前記貫通穴からの露出部上並びに前記第３絶縁膜上に第２透明電極を形成する工程と、
をさらに含むことを特徴とする液晶表示装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009255699A JP5280988B2 (ja) | 2009-11-09 | 2009-11-09 | 液晶表示装置の製造方法 |
| US12/942,176 US20110111543A1 (en) | 2009-11-09 | 2010-11-09 | Method for manufacturing liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009255699A JP5280988B2 (ja) | 2009-11-09 | 2009-11-09 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011100041A JP2011100041A (ja) | 2011-05-19 |
| JP5280988B2 true JP5280988B2 (ja) | 2013-09-04 |
Family
ID=43974460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009255699A Active JP5280988B2 (ja) | 2009-11-09 | 2009-11-09 | 液晶表示装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20110111543A1 (ja) |
| JP (1) | JP5280988B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI418903B (zh) * | 2009-09-30 | 2013-12-11 | Au Optronics Corp | 陣列基板及其製造方法 |
| JP2012255840A (ja) * | 2011-06-07 | 2012-12-27 | Japan Display West Co Ltd | 表示装置および電子機器 |
| JP2013045522A (ja) * | 2011-08-22 | 2013-03-04 | Sony Corp | 表示装置およびその製造方法 |
| CN103946742B (zh) * | 2011-11-18 | 2016-08-31 | 夏普株式会社 | 半导体装置、显示装置和半导体装置的制造方法 |
| CN104160327A (zh) | 2012-03-12 | 2014-11-19 | 夏普株式会社 | 显示面板 |
| KR102017204B1 (ko) * | 2012-11-01 | 2019-09-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN104813386B (zh) | 2012-11-30 | 2017-05-31 | 夏普株式会社 | Tft基板 |
| US9690156B2 (en) * | 2013-03-29 | 2017-06-27 | Sharp Kabushiki Kaisha | Active matrix substrate and display device |
| JP6300589B2 (ja) | 2013-04-04 | 2018-03-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP6173049B2 (ja) * | 2013-06-04 | 2017-08-02 | 三菱電機株式会社 | 表示パネル及びその製造方法、並びに、液晶表示パネル |
| JP5714676B2 (ja) * | 2013-09-18 | 2015-05-07 | 株式会社ジャパンディスプレイ | 液晶表示装置およびその製造方法 |
| KR20150036940A (ko) | 2013-09-30 | 2015-04-08 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
| KR102132445B1 (ko) * | 2013-12-31 | 2020-07-09 | 엘지디스플레이 주식회사 | 액정 디스플레이 패널 및 이의 제조 방법 |
| JP6186077B2 (ja) * | 2014-04-16 | 2017-08-23 | シャープ株式会社 | 液晶表示パネルおよびその製造方法 |
| TWI777164B (zh) * | 2015-03-30 | 2022-09-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置的製造方法 |
| CN105093729B (zh) * | 2015-09-17 | 2018-02-27 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09185044A (ja) * | 1995-12-28 | 1997-07-15 | Hitachi Ltd | 液晶表示パネルおよびその製造方法 |
| JP2001119029A (ja) * | 1999-10-18 | 2001-04-27 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置 |
| KR100579192B1 (ko) * | 2004-03-11 | 2006-05-11 | 삼성에스디아이 주식회사 | 전면 발광 구조를 갖는 유기 전계 발광 표시 장치 및 이의제조방법 |
| KR100616708B1 (ko) * | 2004-04-12 | 2006-08-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 어레이 기판 및 그 제조방법 |
| US8279388B2 (en) * | 2005-08-26 | 2012-10-02 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
| KR101250789B1 (ko) * | 2006-06-30 | 2013-04-08 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
| KR100922802B1 (ko) * | 2006-12-29 | 2009-10-21 | 엘지디스플레이 주식회사 | Ｔｆｔ 어레이 기판 및 그 제조방법 |
| JP5090745B2 (ja) * | 2007-01-17 | 2012-12-05 | 株式会社ジャパンディスプレイイースト | 表示装置および表示装置の製造方法 |
| JP4356750B2 (ja) * | 2007-01-25 | 2009-11-04 | エプソンイメージングデバイス株式会社 | 液晶表示装置及びその製造方法 |
| JP2008275889A (ja) * | 2007-04-27 | 2008-11-13 | Seiko Epson Corp | 電気光学装置、電子機器 |
| JP2009103797A (ja) * | 2007-10-22 | 2009-05-14 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2009103769A (ja) * | 2007-10-22 | 2009-05-14 | Hitachi Displays Ltd | 表示装置 |
| JP5079463B2 (ja) * | 2007-11-20 | 2012-11-21 | 株式会社ジャパンディスプレイウェスト | 液晶表示装置及びその製造方法 |
-
2009
- 2009-11-09 JP JP2009255699A patent/JP5280988B2/ja active Active
-
2010
- 2010-11-09 US US12/942,176 patent/US20110111543A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011100041A (ja) | 2011-05-19 |
| US20110111543A1 (en) | 2011-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5280988B2 (ja) | 液晶表示装置の製造方法 | |
| US9612493B2 (en) | Liquid crystal panel, liquid crystal display device, and manufacturing method thereof | |
| US7733453B2 (en) | Method of fabricating a liquid crystal display device using a three mask process and double layer electrodes | |
| KR101905757B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| JP4477557B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR101392276B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR101253497B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| US20060285050A1 (en) | Thin film transistor of fringe field switching type and fabricating method thereof | |
| KR20110061773A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101955992B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR20090043798A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100595416B1 (ko) | 회절노광을 이용한 액정 표시 장치 제조 방법 | |
| KR20130067824A (ko) | 프린지 필드형 액정표시장치의 제조방법 | |
| KR101228538B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20070082090A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR20080047085A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100413512B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| US20130009160A1 (en) | Active matrix substrate | |
| US10497725B2 (en) | Method of producing display panel board | |
| KR101227408B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101215943B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20070072204A (ko) | 액정표시소자 및 제조방법 | |
| KR20070118430A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20070064118A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20090054648A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121018 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130424 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130523 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5280988 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |