CN1530701A - 基板及其制造方法、电光装置用基板、电光装置和电子设备 - Google Patents

Abstract

本发明的特征在于：具有分别形成成膜图案的多个成膜层、分别在上述多个成膜层之间形成的层间膜、在上述层间膜中平坦化的层间膜之下的成膜层上形成的多个层间膜下侧布线图案、为了将上述多个层间膜下侧布线图案与上述平坦化的层间膜的上层的成膜图案之间连接而在上述平坦化的层间膜上形成的多个接触孔、以及在上述多个接触孔的下方的多个位置分别在上述多个层间膜下侧布线图案的下层的1个或1个以上的成膜层上形成的控制上述多个层间膜下侧布线图案的表面的位置的1个或1个以上的虚设图案。

Description

基板及其制造方法、电光装置用基板、 电光装置和电子设备

技术领域

本发明涉及多层结构的基板，特别涉及适合用于TFT基板及使用TFT基板的液晶装置等的具有平坦化层的基板及其制造方法、电光装置用基板和电光装置。

背景技术

液晶装置通过将液晶封入玻璃基板、石英基板等的2块基板间而构成。在液晶装置中，在一方的基板上将例如薄膜晶体管(Thin Film Transistor，以下，称为TFT)等有源元件和像素电极配置成矩阵状，将对置电极(透明电极，ITO(氧化铟锡))配置到另一方的基板上，通过使封入两基板间的液晶层的光学特性随图像信号而变化，可以进行图像显示。

在使用有源元件的有源矩阵驱动方式的液晶装置等的电光装置中，与分别纵横排列的大量的扫描线(栅极线)和数据线(源极线)的各交叉点对应地将像素电极和开关元件设置在基板(有源矩阵基板)上。

TFT元件等开关元件随供给栅极线的导通信号而导通，将通过源极线供给的图像信号写入像素电极(透明电极(ITO))。这样，就将基于图像信号的电压加到像素电极与对置电极之间的液晶层上而使液晶分子的排列变化。于是，使像素的透过率发生变化，从而使通过像素电极和液晶层的光随图像信号而变化，进行图像显示。

然而，将构成TFT基板等元件基板的各元件形成在基板上的1个平面上时，元件的占有面积增大，像素电极部分的面积减小，于是像素开口率降低。因此，以往是采用将各元件分为多个层而形成并在各层(成膜层)间配置层间绝缘膜从而将成膜层之间电分离的叠层结构。

即，元件基板是通过在玻璃或石英基板上叠层具有指定的图案的半导体薄膜、绝缘性薄膜或导电性薄膜等各成膜层而构成的。通过对各成膜层反复进行各种膜的成膜工序和光刻工序，形成TFT基板。例如，对于TFT基板，叠层构成TFT元件的沟道的半导体层、数据线等的布线层和由ITO膜构成的像素电极层等成膜层。

然而，与各层的成膜图案对应地在成膜层的叠层结构的表面具有凹凸。这样的凹凸发生在与液晶层接触的层时，容易发生液晶的取向不良。因此，在与液晶层靠近的层的下层，有时要进行使层间绝缘膜平坦化的平坦化处理。例如，对像素电极层的下层的层间绝缘膜利用CMP(化学机械抛光)等进行研磨而实现平坦化。

然而，在未进行CMP时，各层的膜厚的偏差约在5％以内，实施了CMP时，层间绝缘膜的膜厚各部分将随成膜图案引起的凹凸而显著地变化。这时的膜厚的偏差竟达20～30％。在将层间绝缘膜上下的2个成膜图案之间连接时，形成将层间绝缘膜开孔的接触孔，通过该接触孔将上下的成膜图案电连接。在相同的成膜层中，有时形成2种或2种以上的成膜图案，在1个层间绝缘膜上有时形成2个或2个以上的接触孔。

利用CMP对层间绝缘膜进行了平坦化处理时，在厚的层间绝缘膜部分形成的接触孔与在薄的层间绝缘膜部分形成的接触孔之间，接触孔的长度不同。这样，在对层间绝缘膜进行开孔操作的刻蚀时，通过1次刻蚀工序，仅短的接触孔可以完全开孔，而长的接触孔则不能完全开孔。另外，相反，若想实现长的接触孔完全开孔，与短的接触孔连接的基底布线发生过刻蚀(オ一バ一エツチング)时有时将被完全刻蚀而除去。即，利用CMP对层间绝缘膜进行平坦化处理时，有时不能通过1次的刻蚀工序而将在层间绝缘膜上形成的多个接触孔完成开孔。

另外，利用CMP对层间绝缘膜进行了平坦化处理时，与不将层间绝缘膜进行平坦化处理的情况相比，将发生层间绝缘膜的膜厚比较厚的部分。在该厚的层间绝缘膜部分形成接触孔时，有时接触孔的长度与接触孔底边的长度之比，即纵横比，比较大。这样，接触孔中的金属膜附着状况恶化，从而接触特性恶化。

关于具有平坦化层的基板，有专利文献1所述的基板。但是，在该提案中，也有与上述相同的问题。

实施方式

本发明就是鉴于上述问题而提案的，目的旨在提供对进行了平坦化处理的层间绝缘膜的不论哪个位置的接触孔都控制为相同的长度同时控制为比较小的纵横比从而可以提高接触特性的具有平坦化层的基板及其制造方法和电光装置用基板及电光装置。

本发明的具有平坦化层的电光装置用基板的特征在于：具有由配置在基板上的成膜层形成的多个层间膜下侧布线图案、在上述多个层间膜下侧布线图案之上形成的表面平坦化的层间膜、与上述多个层间膜下侧布线图案的一部分对应地在上述平坦化的层间膜上形成的多个接触孔、以及设置在上述基板与上述多个层间膜下侧布线图案之间的与上述多个接触孔的各个区域对应的厚度相同或大致相同的叠层膜。

根据这样的结构，在形成接触孔的层间膜的下侧布线图案中，可以使基板表面相对任意基准面的高度在基板面全区域成为相同的高度，在利用CMP对层间膜进行平坦化处理之后，在层间膜上形成的多个接触孔的长度也相同或大致相同。这样，通过1次的层间膜除去工序，就可以将所有的接触孔均匀地开孔。

另外，本发明的具有平坦化层的电光装置用基板的特征在于：在基板表面的一部分有凹陷的基板上具有由配置在上述凹陷的区域和其他区域中的至少一方的成膜层形成的多个层间膜下侧布线图案、在上述多个层间膜下侧布线图案之上形成的表面平坦化的层间膜、与上述多个层间膜下侧布线图案的一部分对应地在上述平坦化的层间膜上形成的多个接触孔、以及设置在上述基板与上述多个层间膜下侧布线图案之间的从与上述多个接触孔的各个区域对应的厚度中减去基板表面的法线方向的上述凹陷量后的值相同或大致相同的叠层膜。

这里，所谓基板表面的法线方向的凹陷量，就是指以基板的原来的表面即最大高度的面作为基准面的基板表面通过例如刻蚀等处理形成的沟坑区域的沟的深度。

按照这样的结构，在基板表面的一部分被削去的有凹陷的基板上，在形成接触孔的层间膜的下侧布线图案中，也可以使基板表面相对任意基准面的高度在基板面全区域成为相同的高度，从而在对层间膜利用CMP进行平坦化处理之后，在层间膜上形成的多个接触孔的长度也相同或大致相同。这样，通过1次的层间膜除去工序就可以将所有的接触孔均匀地开孔。

另外，本发明的具有平坦化层的基板的特征在于：具有分别形成成膜图案的多个成膜层、分别在上述多个成膜层之间形成的层间膜、在上述层间膜中平坦化的层间膜之下的成膜层上形成的多个层间膜下侧布线图案、为了将上述多个层间膜下侧布线图案与上述平坦化的层间膜的上层的成膜图案之间连接而在上述平坦化的层间膜上形成的多个接触孔、以及在上述多个接触孔的下方的多个位置分别在上述多个层间膜下侧布线图案的下层的1个或1个以上的成膜层上形成的控制上述多个层间膜下侧布线图案的表面的位置的1个或1个以上的虚设图案。

按照这样的结构，分别形成成膜图案的多个成膜层具有多层结构，在各成膜层之间形成层间膜。在层间膜中进行了平坦化处理的层间膜之下的成膜层上形成的多个层间膜下侧布线图案通过在进行了平坦化处理的层间膜上形成的多个接触孔分别与上层的成膜图案连接。在这些多个接触孔的下方的多个位置，在多个层间膜下侧布线图案的下层的1个或1个以上的成膜层上形成1个或1个以上的虚设图案。通过适当配置各虚设图案，控制多个接触孔的下方的各层间膜下侧布线图案的表面的垂直位置。这样，就可以使例如所有的层间膜下侧布线图案的表面的垂直位置一致。即，这时，由于层间膜下侧布线图案上的层间膜已平坦化了，所以，所有的接触孔的长度相同，从而可以通过1个工序而完成所有的接触孔的开孔。另外，可以利用1个或1个以上虚设图案提高多个层间膜下侧布线图案的垂直位置，从而可以使接触孔的纵横比比较小，提高接触特性。

另外，本发明的具有平坦化层的电光装置用基板的特征在于：上述1个或1个以上的虚设图案以通过1次的层间膜除去工序而开设从上述平坦化的层间膜的表面到上述多个层间膜下侧布线图案的上述多个接触孔的方式，独立地控制上述多个层间膜下侧布线图案的表面的位置。

按照这样的结构通过适当地形成1个或1个以上的虚设图案，可以独立地控制层间膜下侧布线图案的表面的垂直位置。这样，通过1次的层间膜除去工序就可以完成所有的接触孔的开孔。

另外，本发明的具有平坦化层的电光装置用基板的特征在于：上述1个或1个以上的虚设图案以使上述多个层间膜下侧布线图案的表面的垂直位置一致的方式在上述多个层间膜下侧布线图案的下方相互独立地形成。

按照这样的结构，1个或1个以上的虚设图案分别在层间膜下侧布线图案的下方独立地形成。这样，就可以可靠地控制层间膜下侧布线图案的表面的垂直位置。

另外，本发明的具有平坦化层的电光装置用基板的特征在于：上述1个或以上的虚设图案在上述多个层间膜下侧布线图案的下方由相互相同的成膜层的成膜图案形成。

按照这样的结构，在层间膜布线图案的下方形成相同的成膜层的成膜图案，所以，可以使层间膜下侧布线图案的表面的垂直位置一致。

另外，本发明的具有平坦化层的电光装置用基板的特征在于：上述虚设图案从与上述虚设图案同层的其他区域的成膜层的成膜图案延伸地形成。

按照这样的结构，通过1次的层间膜除去工序可以均匀地完成所有的接触孔的开孔，同时，虚设图案通过从其他区域的成膜层的成膜图案延伸，而与其他区域的成膜层的成膜图案的电位相同。

例如，其他区域的成膜层的成膜图案是与地电位连接的像素区域的遮光膜时，上述虚设图案也成为地电位，其上的层间膜下侧布线图案的电位通过与地电位的电容耦合而稳定。

另外，本发明的具有平坦化层的电光装置用基板的特征在于：上述1个或1个以上的虚设图案以使在和上述多个层间膜下侧布线图案的下方的上述各接触孔对应的位置形成的成膜图案的膜厚之和一致的方式形成。

按照这样的结构，可以使多个层间膜下侧布线图案的垂直位置一致，从而可以使在进行了平坦化处理的层间膜上形成的所有的接触孔的长度相等。

另外，本发明的具有平坦化层的电光装置用基板的特征在于：上述多个接触孔通过对上述平坦化的层间膜的刻蚀而除去，上述1个或1个以上的虚设图案具有允许对上述多个层间膜下侧布线图案的任何一个进行过刻蚀的余量，相互独立地控制上述多个层间膜下侧布线图案的表面的垂直位置。

按照这样的结构，即使多个层间膜下侧布线图案的表面的垂直位置相互多少有些不同，也只是某个层间膜下侧布线图案在许可的范围内被过刻蚀，因而可以通过1次的刻蚀工序而完成所有的接触孔的开孔。

另外，本发明的具有平坦化层的基板的制造方法的特征在于：包括通过分别与叠层的多个成膜层的各成膜图案的形成工序相同的工序在1个或1个以上的成膜层的1个或1个以上的位置形成1个或1个以上的虚设图案的工序、在形成的成膜层上形成层间膜的工序、在上述多个成膜层中的布线层上形成多个层间膜下侧布线图案的工序、对在上述布线层上形成的层间膜进行平坦化处理的工序、以及在平坦化的上述层间膜的上述虚设图案的上方的多个位置形成将上述多个层间膜下侧布线图案与上层的多个成膜图案连接的多个接触孔的工序，上述虚设图案控制上述多个层间膜下侧布线图案的表面的垂直位置。

按照这样的结构，1个或1个以上的虚设图案在1个或1个以上的成膜层的1个或1个以上的位置形成。在布线层上形成多个层间膜下侧布线图案，在该层间膜下侧布线图案上形成层间膜并进行平坦化处理。在进行了平坦化处理的层间膜上，形成将多个层间膜下侧布线图案与上层的多个成膜图案连接的多个接触孔。通过适当地配置各虚设图案，控制多个接触孔的下方的各层间膜下侧布线图案的表面的垂直位置。这样，就可以使所有的接触孔的长度相同，并且可以通过1个工序完成所有的接触孔的开孔。另外，可以提高各层间膜下侧布线图案的表面的垂直位置、减小接触孔的纵横比，提高接触特性。

另外，本发明的电光装置用基板的特征在于具有：与平面配置成格子状的多个数据线和多个扫描线的各交叉点对应地形成像素电极的成膜图案的像素电极层，形成上述多个数据线的成膜图案的第1成膜层，形成用于将信号供给上述多个扫描线的成膜图案和上述像素电极的开关元件的成膜图案的第2成膜层，分别在上述像素电极、上述第1成膜层和上述第2成膜层之间形成的层间膜，在上述层间膜中平坦化的层间膜之下的成膜层即在上述像素电极层、上述第1成膜层、上述第2成膜层或其他成膜层的某一成膜层上形成的多个层间膜下侧布线图案，为了将上述多个层间膜下侧布线图案与上述平坦化的层间膜的上层的成膜图案之间连接而在上述平坦化的层间膜上形成的多个接触孔，以及在上述多个接触孔的下方的多个位置分别在上述多个层间膜下侧布线图案的下层的1个或1个以上的成膜层上形成的控制上述多个层间膜下侧布线图案的表面的位置的1个或1个以上的虚设图案。

按照这样的结构，形成像素电极层、数据线的成膜图案的第1成膜层和扫描线的成膜图案的第2成膜层。在这些成膜层或其他成膜层上形成层间膜下侧布线图案成膜图案。层间膜下侧布线图案由1个或1个以上的虚设图案规定垂直位置。通过适当地配置1个或1个以上的虚设图案，可以使层间膜下侧布线图案的表面的垂直位置一致，并且可以用1个工序完成接触孔的开孔。另外，可以减小接触孔的纵横比，提高接触特性。

本发明的电光装置的特征在于：使用上述电光装置用基板而构成。另外，本发明的电子设备的特征在于：使用上述电光装置而构成。

按照这样的结构，可以通过1个工序完成接触孔的开孔，同时可以得到接触特性优异的装置。

附图说明

图1是本发明第一实施方式的具有平坦化层的基板的元件形成区域和布线层区域的剖面图。

图2是从对置基板侧看使用作为本实施方式的电光装置用基板的液晶装置用基板构成的作为电光装置的液晶装置和在其上形成的各结构要素时的平面图。

图3是在图2的H-H’线的位置将把元件基板与对置基板相互粘贴并封入液晶的组装工序结束后的液晶装置切断展示的剖面图。

图4是构成液晶装置的像素区域的多个像素的各种元件、布线等的等效电路图。

图5是详细表示液晶装置的像素结构的剖面图。

图6是表示在本实施方式的TFT基板上形成的相邻的多个像素的各层的成膜图案的平面图。

图7是表示图6中的主要部分的成膜图案的平面图。

图8是利用剖面图按工序顺序表示液晶装置用基板的制造方法的工序图。

图9是利用剖面图按工序顺序表示液晶装置用基板的制造方法的工序图。

图10是表示制造方法的流程图。

图11是投射型彩色显示装置的示意性的剖面图。

符号说明

10TFT基板，11a扫描线，12基底绝缘膜，6a2第二中继层，

41～43第一至第三层间绝缘膜，105布线，113、804接触孔，

121端子，122、123虚设图案，719中继电极

具体实施方式

下面，参照附图详细说明本发明的实施方式。图1是本发明第1实施方式的具有平坦化层的基板的元件形成区域和布线层区域的剖面图。本实施方式是将具有平坦化层的基板应用于作为电光装置用基板的TFT基板等的液晶装置用基板的例子。图2是从对置基板侧看使用作为本实施方式的电光装置用基板的液晶装置用基板构成的作为电光装置的液晶装置和在其上形成的各结构要素时的平面图。图3是在图2的H-H’线的位置将把元件基板与对置基板相互粘贴并封入液晶的组装工序结束后的液晶装置切断所示的剖面图。图4是构成液晶装置的像素区域(元件区域)的多个像素的各种元件、布线等的等效电路图。图5是详细表示液晶装置的像素结构的剖面图。图6是表示在本实施方式的TFT基板上形成的相邻的多个像素表示各层的成膜图案的平面图。图7是表示图6中的主要部分的成膜图案的平面图。图8和图9是利用剖面图按工序顺序表示液晶装置用基板的制造方法的工序图。在上述各图中，为了使各层或各部件在图面上可以识别，所以，各层或各部件的大小比例不同。

在本实施方式中，在进行了平坦化处理的层间绝缘膜上形成的接触孔的水平位置，通过在层间膜下侧布线图案的下层的成膜层上形成用于使该层间绝缘膜之下的成膜图案(以下，称为层间膜下侧布线图案)表面的垂直位置在所有的层间膜下侧布线图案中大致一致的虚设图案(ダミ一パタ一ン)，使在进行了平坦化处理的层间绝缘膜上形成的接触孔的长度一定。这样，通过1次的刻蚀工序就可以形成所有的接触孔，同时，可以使纵横比比较小，从而可以提高接触特性。

下面，先参照图2～图4说明使用本实施方式的具有平坦化层的基板即液晶装置用基板构成的液晶装置的全体结构。

如图2和图3所示，液晶装置通过将液晶50封入作为元件基板的TFT基板10与对置基板20之间而构成。在TFT基板10上，构成像素的像素电极(ITO)9a等配置成矩阵状。另外，在对置基板20上，全面设置了对置电极(ITO)21。图4表示构成像素的TFT基板10上的元件的等效电路。

如图4所示，在像素区域，多条扫描线11a和多条数据线6a交叉地配置，在由扫描线11a和数据线6a所划分的区域中，像素电极9a配置成矩阵状。并且，与扫描线11a和数据线6a的各交叉部分对应地设置TFT30，像素电极9a与该TFT30连接。

TFT30随扫描线11a的导通信号而导通，这样，供给数据线6a的图像信号就供给像素电极9a。像素电极9a与设置在对置基板20上的对置电极21之间的电压加到液晶50上。另外，与像素电极9a并联地设置了存储电容70，由于存储电容70的作用，像素电极9a的电压可以保持比源极电压所加的时间长例如3个数量级。由于存储电容70的作用，可以改善电压保持特性，从而可以进行对比度高的图像显示。

图5是着眼于1个像素的液晶装置的模式的剖面图，图6和图7是表示各层的成膜图案的平面图。

在图6中，像素电极9a在TFT基板10上设置成矩阵状(虚线表示轮廓)、分别沿像素电极9a的纵横的边界设置数据线6a和扫描线11a。如后面所述，数据线6a由包含铝膜等的叠层结构构成，扫描线11a由例如导电性的多晶硅膜等构成。另外，扫描线11a与和半导体层1a中在图中右上斜线区域表示的沟道区域1a’相对的栅电极3a电连接。即，在扫描线11a与数据线6a交叉的地方，与扫描线11a连接的栅电极3a和沟道区域1a’相对配置，构成像素开关用的TFT30。

如作为图6的A-A’线剖面图的图5所示，电光装置具有例如由石英基板、玻璃基板、硅基板构成的TFT基板10和与其相对配置的由例如玻璃基板或石英基板构成的对置基板20。

如图5所示，在TFT基板10侧设置了像素电极9a，在其上侧，设置了进行了摩擦处理等指定的取向处理的取向膜16。像素电极9a由例如ITO膜等透明导电性膜构成。另一方面，在对置基板20侧，遍及其全面设置了对置电极21，并在其全面上设置了进行了摩擦处理等指定的取向处理的取向膜22。对置电极21与上述像素电极9a一样，由例如ITO膜等透明导电性膜构成，取向膜16和22由例如聚酰亚胺膜等透明的有机膜构成。

在这样相对配置的TFT基板10和对置基板20之间，液晶等电光物质封入由密封部件52(参见图2和图3)包围的空间，形成液晶层50。液晶层50在未加像素电极9a的电场的状态下，由于取向膜16和22的作用而处于指定的取向状态。液晶层50由例如一种或将多种向列液晶混合的电光物质构成。密封部件52是用于将TFT基板10和对置基板20在它们的周边相互粘贴的由例如光硬化性树脂或热硬化性树脂构成的粘接剂，混入了用于使两基板间的距离为指定值的玻璃纤维或玻璃小珠等隔离物(隔离垫)。

另一方面，在TFT基板10上，除了像素电极9a和取向膜16外，包含它们的各种结构形成叠层结构。如图5所示，该叠层结构从下开始顺序由包含扫描线11a的第1层(成膜层)、包含具有栅电极3a的TFT30等的第2层、包含存储电容70的第3层、包含数据线6a等的第4层、包含屏蔽层400等的第5层、以及包含上述像素电极9a和取向膜16等的第6层(最上层)构成。另外，分别在第1层和第2层之间设置了基底绝缘膜12、在第2层和第3层之间设置了第1层间绝缘膜41、在第3层和第4层之间设置了第2层间绝缘膜42、在第4层和第5层之间设置了第3层间绝缘膜43、在第5层和第6层之间设置了第4层间绝缘膜44，防止上述各要素间发生短路。另外，在这些各种绝缘膜12、41、42、43和44上，还设置了将例如TFT30的半导体层1a中的高浓度源极区域1d与数据线6a电连接的接触孔等。下面，从下开始顺序说明这些各结构要素。

在第1层上，设置了由包含例如Ti(钛)、Cr(铬)、W(钨)、Ta(钽)、Mo(钼)等高熔点金属中的至少一种的单质金属、合金、金属硅化物、多晶硅化物、将它们叠层的结构或由导电性多晶硅等构成的扫描线11a。

扫描线11a从平面看沿图6的X方向形成条状。更详细地看，条状的扫描线11a具有沿图6的X方向延伸的主线部和在数据线6a或屏蔽层400在图6的Y方向延伸的突出部。从相邻的扫描线11a延伸的突出部不相互连接，因此，该扫描线11a成为1条1条分离的形式。

这样，扫描线11a就具有一起控制位于同一行的TFT30的通/断的功能。另外，该扫描线11a大致将未形成像素电极9a的区域覆盖，所以，也具有将从下侧向TFT30入射的光遮断的功能。这样，就可以抑制TFT30的半导体层1a发生光漏电流，从而可以进行没有闪烁等的高品质的图像显示。

在第2层上，设置了包含栅电极3a的TFT30。如图5所示，TFT30具有LDD(轻掺杂漏)结构，作为其结构要素，具有上述栅电极3a、由例如多晶硅膜构成的由栅电极3a的电场形成沟道的半导体层1a的沟道区域1a’、包含将栅电极3a与半导体层1a绝缘的栅极绝缘膜的绝缘膜2、半导体层1a的低浓度源极区域1b和低浓度漏极区域1c以及高浓度源极区域1d和高浓度漏极区域1e。

并且，在第2层上，作为与上述栅电极3a相同的膜，形成中继电极719。该中继电极719从平面看，如图6所示，在位于各像素电极9a的一边的大致中央位置形成岛状。由于中继电极719和栅电极3a以相同的膜形成，所以，在后者由例如导电性多晶硅膜等构成时，前者也由导电性多晶硅膜构成。

上述TFT30最好如图5所示那样具有LDD结构，但是，可以具有不将杂质注入低浓度源极区域1b和低浓度漏极区域1c的补偿结构，也可以是将栅电极3a作为掩模以高浓度注入杂质自对准地形成高浓度源极区域和高浓度漏极区域的自对准型的TFT。另外，在本实施方式中，采用了将像素开关用TFT30的栅极在高浓度源极区域1d和高浓度漏极区域1e之间仅配置1个的单栅极结构，但是，也可以在它们之间配置2个或2个以上的栅极。这样，如果用两个栅极或3个栅极以上构成TFT，就可以防止沟道与源极和漏极区域的接合部的漏电流，从而可以降低截止时的电流。

此外，构成TFT30的半导体层1a可以是非单晶层也可以是单晶层。在单晶层的形成中，可以使用相互粘贴法等众所周知的方法。通过将半导体层1a采用单晶层，可以实现周边电路的高性能化。

在以上说明的扫描线11a之上、TFT30之下，设置了由例如氧化硅膜等构成的基底绝缘膜12。基底绝缘膜12除了将TFT30与扫描线11a进行层间绝缘的功能外，通过在TFT基板10的全面上形成，还具有防止TFT基板10的表面研磨时的粗糙或清洗后残留的污垢等引起像素开关用的TFT30的特性变化的功能。

在基底绝缘膜12上，在从平面看半导体层1a的两侧形成宽度与沿后面所述的数据线6a延伸的半导体层1a的沟道长度相同的沟槽(接触孔)12cv，与该沟槽12cv对应地，在其上方叠层的栅电极3a包含下侧形成凹状的部分。另外，通过形成将该沟槽12cv的全体覆盖的栅电极3a，在该栅电极3a上，延伸地设置与其一体形成的侧壁部3b。这样，TFT30的半导体层1a就如图6所示的那样平面看从侧面被覆盖，从而至少可以抑制从该部分的光的入射。

另外，该侧壁部3b以将上述沟槽12cv覆盖的形式形成，同时，其下端与上述扫描线11a连接。这里，如上所述，扫描线11a形成条状，所以，位于某一行的栅电极3a及扫描线11a就总是处于同电位。

另外，也可以采用与扫描线11a平行地形成包含栅电极3a的别的扫描线的结构。这时，该扫描线11a和该别的扫描线就成为冗长的布线结构。这样，在例如该扫描线11a的一部分有某种缺陷从而不能进行正常的通电时，只要位于与该扫描线11a同一行的别的扫描线是完好的，就依然可以通过它正常地进行TFT30的动作控制。

在第3层上，设置了存储电容70。存储电容70由与TFT30的高浓度漏极区域1e和像素电极9a连接的作为像素电位侧电容电极的下部电极71和作为固定电位侧电容电极的电容电极300隔着电介质膜75相对配置而形成。利用该存储电容70，可以显著地提高像素电极9a的电位保持特性。

另外，如图6的平面图所示，存储电容70未形成到达与像素电极9a的形成区域大致上对应的光透过区域(换言之，仅在遮光区域内形成)，所以，维持电光装置全体的像素开口率比较大，这样，就可以显示更明亮的图像。

更详细而言，下部电极71由例如导电性的多晶硅膜构成，起像素电位侧电容电极的功能。但是，下部电极71也可以由包含金属或合金的单一层膜或多层膜构成。另外，下部电极71除了起像素电位侧电容电极的功能外，还具有将像素电极9a与TFT30的高浓度漏极区域1e中继连接的功能。如后面所述，中继连接通过上述中继电极719进行。

电容电极300起存储电容70的固定电位侧电容电极的功能。为了使电容电极300成为固定电位，通过与成为固定电位的屏蔽层400电连接而实现。

并且，电容电极300在TFT基板10上与各像素对应地形成岛状，下部电极71形成与该电容电极300大致上相同的形状。这样，存储电容70不具有平面无谓的宽大面积即不降低像素开口率并且在该状况下可以实现最大限度的电容值。即，存储电容70以更小的面积具有更大的电容值。

如图5所示，电介质膜75由例如膜厚约5～200nm的比较薄的HTO(高温氧化)膜、LTO(低温氧化)膜等氧化硅膜或氮化硅膜等构成。从增大存储电容70的观点看，只要可以充分得到膜的可靠性，电介质膜75越薄越好。并且，如图5所示，电介质膜75具有由下层氧化硅膜75a、上层氮化硅膜75b构成的2层结构。由于存在介电常数比较大的氮化硅膜75b，可以增大存储电容70的电容值，同时，由于存在氧化硅膜75a，不会降低存储电容70的耐压性。这样，通过将电介质膜75采用2层结构，可以获得相反的2个作用效果。

另外，由于存在氮化硅膜75b，可以防止水对TFT30的侵入。这样，就不会招致TFT30的阈值电压的上升，从而装置可以长时间运行。在本实施方式中，电介质膜75具有2层结构，但是，也可以是具有例如氧化硅膜、氮化硅膜和氧化硅膜等这样的3层结构或3层结构以上的叠层结构的结构。

在以上说明的TFT30乃至栅电极3a和中继电极719之上、存储电容70之下形成例如由NSG(非掺杂硅酸盐玻璃)、PSG(磷硅酸盐玻璃)、BSG(硼硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)等硅酸盐玻璃膜、氮化硅膜或氧化硅膜等构成的第1层间绝缘膜41，该第1层间绝缘膜41优选地由NSG构成。在该第1层间绝缘膜41上，贯通后面所述的第2层间绝缘膜42形成将TFT30的高浓度源极区域1d与后面所述的数据线6a电连接的接触孔81。另外，在第1层间绝缘膜41上，形成将TFT30的高浓度漏极区域1e与构成存储电容70的下部电极71电连接的接触孔83。

此外，在第1层间绝缘膜41上，形成将作为构成存储电容70的像素电位侧电容电极的下部电极71与中继电极719电连接的接触孔881。进而在第1层间绝缘膜41上，贯通后面所述的第2层间绝缘膜形成将中继电极719与后面所述的第2中继电极6a2电连接的接触孔882。

如图5所示，接触孔882在存储电容70以外的区域形成，使下部电极71迂回到下层的中继电极719通过接触孔882引出到上层，所以，将下部电极71与上层的像素电极9a连接时，也不必将下部电极71形成比电介质膜75和电容电极300宽阔的形状。因此，可以通过1个刻蚀工序同时形成下部电极71、电介质膜75和电容电极300。这样，下部电极71、电介质膜75和电容电极300的各刻蚀速率的控制就很容易，从而可以增大膜厚等的设计的自由度。

另外，由于电介质膜75与下部电极71和电容电极300形成相同的形状，没有扩展，所以，在对TFT30的半导体层1a进行氢化处理时，可以获得可使该处理所使用的氢通过存储电容70的周边的开口部很容易到达半导体层1a的作用效果。

对于第1层间绝缘膜41，通过进行约1000°的烧结处理，也可以实现注入构成半导体层1a和栅电极3a的多晶硅膜的离子的活性化。

在第4层上，设置了数据线6a。该数据线6a与TFT30的半导体层1a的延伸方向一致地即与图6中Y方向重叠地形成条状。如图5所示，数据线6a形成从下层开始顺序具有由铝构成的层(图5中的符号41A)、由氮化钛构成的层(图5中的符号41TN)、由氮化硅膜构成的层(图5中的符号401)的三层结构的膜。

氮化硅膜被图案形成为将其下层的铝层和氮化钛层覆盖的稍大的尺寸。其中，数据线6a通过包含电阻比较低的铝，可以无时滞地实现对TFT30、像素电极9a的图像信号的供给。另一方面，通过在数据线6a上形成防止水分侵入的作用比较优异的氮化硅膜，可以提高TFT30的耐湿性，从而可以实现其长寿命化。氮化硅膜最好是等离子体氮化硅膜。

另外，在第4层上，作为与数据线6a相同的膜，形成屏蔽层用中继层6a1和第2中继电极6a2。如图6所示，从平面看，它们不是形成具有与数据线6a连续的平面形状，它们之间是分离地形成的。即，考虑位于图6中最左方的数据线6a时，在紧靠其右方形成具有大致呈四边形的屏蔽层用中继层6a1，进而再在其右方形成具有比屏蔽层用中继层6a1大若干的面积的大致呈四边形的第2中继电极6a2。屏蔽层用中继层6a1和第2中电极6a2与数据线6a通过同一工序形成从下层开始顺序具有由铝构成的层、由氮化钛构成的层、由等离子体氮化膜构成的层的三层结构的膜。

并且，等离子体氮化膜形成将其下层的铝层和氮化钛层覆盖的稍大的尺寸。氮化钛层起防止对屏蔽层用中继层6a1、第2中继电极6a2形成的接触孔803、804的刻蚀的穿通的阻挡金属的功能。

另外，在屏蔽层用中继层6a1和第2中继电极6a2上，通过形成防止水分的侵入的作用比较优异的等离子体氮化膜，可以提高TFT30的耐湿性，从而可以实现其长寿命化。作为等离子体氮化膜，最好是等离子体氮化硅膜。

在存储电容70之上、数据线6a之下，形成例如NSG、PSG、BSG、BPSG等硅酸盐玻璃膜、氮化硅膜或氧化硅膜等或者最好由使用TEOS气体的等离子体CVD法形成的第2层间绝缘膜42。在该第2层间绝缘膜42上，形成将TFT30的高浓度源极区域1d与数据线6a电连接的接触孔81，同时，形成将上述屏蔽层用中继层6a1与作为存储电容70的上部电极的电容电极300电连接的接触孔801。此外，在第2层间绝缘膜42上，形成将第2中继电极6a2与中继电极719电连接的接触孔882。

在第5层上，形成屏蔽层400。如图6和图7所示，从平面看时，该屏蔽层400形成分别在图中X方向和Y方向延伸的格子状。对于该屏蔽层400中在图中Y方向延伸的部分，特别形成用以将数据线6a覆盖的宽度比该数据线6a宽的形状。另外，对于在图中X方向延伸的部分，为了确保形成后面所述的第3中继电极402的区域，在各像素电极9a的一边的中央附近具有切口部。

此外，在图6或图7中分别在XY方向延伸的屏蔽层400的交叉部分的角部，设置了将该角部覆盖的大致呈三角形的部分。在屏蔽层400上，通过设置该大致呈三角形的部分，可以有效地进行对TFT30的半导体层1a的光的遮蔽。即，对半导体层1a从斜上方进入的光通过由该三角形的部分进行反射或吸收而不会到达半导体层1a。因此，可以抑制光漏电流的发生，从而可以显示没有闪烁等的高品质的图像。

该屏蔽层400从配置了像素电极9a的像素显示区域10a向其周围延伸，通过与恒定电位源电连接而成为固定电位。作为恒定电位源，可以是供给后面所述的数据线驱动电路101的正电源或负电源的恒定电位源，也可以是供给对置基板20的对置电极21的恒定电位源。

这样，就形成了将数据线6a的全体覆盖的形状(参见图7)，同时，由于存在成为固定电位的屏蔽层400，所以，可以排除在该数据线6a和像素电极9a间发生的电容耦合的影响。即，可以避免像素电极9a的电位随着向数据线6a的通电而发生变化，从而可以降低图像上发生沿该数据线6a的显示不均等现象的可能性。由于屏蔽层400形成格子状，所以，对于扫描线11a延伸的部分也可以抑制使其不发生无用的电容耦合。

另外，在第4层上，作为与这样的屏蔽层400相同的膜，形成作为中继层的第3中继电极402。该第3中继电极402具有通过后面所述的接触孔89中继第2中继电极6a2和像素电极9a间的电连接的功能。这些屏蔽层400和第3中继电极402间不是以平面形状连续地形成，而是两者间在图案上分离地形成。

另一方面，上述屏蔽层400和第3中继电极402具有下层由铝构成的层、上层由氮化钛构成的层的2层结构。另外，在第3中继电极402中，下层的由铝构成的层与第2中继电极6a2连接，上层的由氮化钛构成的层与由ITO等构成的像素电极9a连接。将铝和ITO直接连接时，两者间将发生电蚀，由于造成铝的断线或因形成氧化铝而引起绝缘等，不能实现理想的电连接。与此相反，在本实施方式中，由于将氮化钛与ITO连接，所以，可以得到接触电阻低的良好的连接性。

这样，就可以良好地实现第3中继电极402与像素电极9a的电连接，从而可以良好地维持加到该像素电极9a上的电压或该像素电极9a的电位保持特性。

此外，屏蔽层400和第3中继电极402包含光反射性能比较优异的铝并且包含光吸收性能比较优异的氮化钛，所以，可以起遮光层的功能。即，利用它们，即使在起上侧也可以切断对TFT30的半导体层1a的入射光(参见图5)的传播。这样的遮光功能，对于上述电容电极300和数据线6a可以说也是一样的。这些屏蔽层400、第3中继电极402、电容电极300和数据线6a构成在TFT基板10上构筑的叠层结构的一部分，并且起遮断从上侧向TFT30入射的光的上侧遮光膜的功能。

在数据线6a之上、屏蔽层400之下，形成NSG、PSG、BSG、BPSG等的硅酸盐玻璃膜、氮化硅膜或氧化硅膜等或者最好由使用TEOS气体的等离子体CVD法形成的第3层间绝缘膜43。在该第3层间绝缘膜43上，分别形成将屏蔽层400与屏蔽层用中继层6a1电连接的接触孔803和将第3中继电极402与第2中继电极6a2电连接的接触孔804。

对于第2层间绝缘膜42，不进行对第1层间绝缘膜41进行的上述烧结，从而可以缓和电容电极300的界面附近发生的应力。

在第6层上，如上所述，像素电极9a形成矩阵状，在该像素电极9a上形成取向膜16。并且，在像素电极9a下形成由NSG、PSG、BSG、BPSG等硅酸盐玻璃膜、氮化硅膜或氧化硅膜等或者最好由BPSG构成的第4层间绝缘膜44。在该第4层间绝缘膜44上，形成将像素电极9a与第3中继电极402电连接的接触孔89。在本实施方式中，第3和第4层间绝缘膜43、44的表面通过CMP(化学机械抛光)处理等实现了平坦化，降低了位于其下方的各种布线或元件等的台阶差引起的液晶层50的取向不良。但是，用可以通过在TFT基板10、基底绝缘膜12、第1层间绝缘膜41、第2层间绝缘膜42和第3层间绝缘膜43中的至少其中之一形成沟槽并将数据线6a等布线和TFT30等埋入而进行平坦化处理，取代对第3、第4层间绝缘膜43、44进行平坦化处理，或两种方法并用。

另外，存储电容70构成从下顺序为像素电位侧电容电极、电介质膜和固定电位侧电容电极这样的3层结构，但是，也可以构成与此相反的结构。

另外，如图2和图3所示，在对置基板20上设置了作为划分显示区域的边框的遮光膜53。在对置基板20的整个面上，作为对置电极21形成ITO等透明导电性膜，进而在对置电极21的整个面上形成聚酰亚胺系的取向膜22。取向膜22沿指定方向进行摩擦处理，用以赋予液晶分子以指定的预倾角。

封存液晶的密封部件52形成在遮光膜53的外侧的区域，并且形成在TFT基板10与对置基板20之间。密封部件52配置成与对置基板20的轮廓形状大致一致，将TFT基板10与对置基板20相互固定粘接在一起。

密封部件52在TFT基板10的1边的一部分处留着缺口，在相互粘贴的TFT基板10和对置基板20之间的间隙形成用于注入液晶50的液晶注入口108。在从液晶注入口108注入液晶之后，利用封装材料109将液晶注入口108封闭。

在密封部件52的外侧的区域，沿TFT基板10的一边设置了注入液晶50的通过在指定的定时将图像信号供给数据线6a而驱动该数据线6a的数据线驱动电路101、和用于连接外部电路的外部连接端子102。沿与该一边相邻的两边设置了通过在指定的定时将扫描信号供给扫描线11a和栅电极3a而驱动栅电极3a的扫描线驱动电路104。扫描线驱动电路104在与密封部件52的内侧的遮光膜53相对的位置，在TFT基板10上形成。另外，在TFT基板10上，与遮光膜53的3边相对地设置了将数据线驱动电路101、扫描线驱动电路104、外部连接端子102和上下导通端子107连接的布线105。

上下导通端子107在密封部件52的角部的4个地方的TFT基板10上形成。并且，在TFT基板10与对置基板20之间，设置了下端与上下导通端子107接触、上端与对置电极21接触的上下导通部件106，TFT基板10与对置基板20之间通过上下导通部件106导通。

对于各结构要素的立体的-平面的布局，本发明不限定于上述实施方式，可以考虑其他各种各样的形式。

图1左侧表示像素区域(元件形成区域)的多个成膜层的成膜图案的一部分，右侧表示元件形成区域以外的布线层区域例如布线105部分。在图1中，元件形成区域的结构与图5相同。在布线层区域中，本来不形成晶体管等有源元件和电容等无源元件，仅形成布线105。

在图1的例中，布线105在包含像素区域的第2中继层6a2的第4层的形成工序中，在布线层区域利用与第2中继层6a2相同的材料形成。在布线105上形成第3层间绝缘膜43，在第3层间绝缘膜43上，通过与像素区域的第5层相同的工序形成端子121。即，端子121利用与屏蔽线400相同的材料形成。如上所述，第3层间绝缘膜43通过CMP进行平坦化处理。

布线105和端子121通过在第3层间绝缘膜43上形成的接触孔113电连接。在图1的布线层区域中，在端子121的上层不形成成膜层。

在本实施方式中，在TFT基板10上，在像素区域的第1层的扫描线11a的形成工序中，在布线层区域使用与扫描线11a相同的材料在接触孔113的下层形成指定的虚设图案122。

另外，在基底绝缘膜12上，在像素区域的第2层的中继电极719等的形成工序中，在布线层区域使用与中继电极719相同的材料在接触孔113的下层形成指定的虚设图案123。即，在接触孔113的下方，在TFT基板10上形成虚设图案122、基底绝缘膜12、虚设图案123、第1层间绝缘膜41和第2层间绝缘膜42，虚设图案122和虚设图案123分别在与扫描线11a和中继电极719相同的工序中形成，具有相同的膜厚。

因此，像素区域的接触孔804之下的第2中继层6a2的表面的垂直位置与接触孔113之下的布线105表面的垂直位置为相同的位置。并且，因为形成布线层区域的接触孔113的第3层间绝缘膜进行了平坦化处理，所以，在接触孔804、113的形成区域中，第3层间绝缘膜的膜厚相等，接触孔804、113的长度一致。

(制造过程)

下面，参照图1和图8～图10说明本实施方式的液晶装置的制造方法。图1表示像素区域和布线层区域的剖面结构，图8和图9按工序顺序表示像素区域的制造工序，图10是表示制造方法的流程图。

首先，如图8的工序(1)所示，准备石英基板、玻璃、硅基板等TFT基板10(图10的步骤S1)。这里，最好在N(氮)等惰性气体的氛围中在约900～1300℃的高温下进行退火处理，用以减少在后面进行的高温工序中TFT基板10发生的畸变。

其次，在这样处理后的TFT基板10的整个面上，通过溅射淀积上膜厚约100～500nm最好膜厚为200nm的Ti、Cr、W、Ta、Mo等金属或金属硅化物等金属合金膜。下面，将这样的形成图案之前的膜称为前驱膜。并且，通过光刻和刻蚀将金属合金膜的前驱膜形成图案，形成平面形状为条状的扫描线11a(步骤S2)。

在本实施方式中，在第1层的扫描线11a的形成时，利用扫描线11a的成膜材料在布线层区域的基底绝缘膜12上形成虚设图案122。扫描线11a和虚设图案122是相同的膜厚。

然后，在扫描线11a上，利用例如常压或减压CVD法等使用TEOS(四乙基原硅酸盐)气体、TEB(四乙基硼酸盐)气体、TMOP(四甲基氧磷酸盐)气体等形成由NSG(非掺杂硅酸盐玻璃)、PSG(磷硅酸盐玻璃)、BSG(硼硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)等硅酸盐玻璃膜、氮化硅膜或氧化硅膜等构成的基底绝缘膜12(步骤S3)。该基底绝缘膜12的膜厚约为例如500～2000nm。

在其后的步骤S4，形成第2层的半导体层1a。半导体层1a的前驱膜是在基底绝缘膜12上在约450～550℃最好约为500℃的比较低温的环境中通过使用流量约400～600cc/min的甲硅烷气体、乙硅烷气体等的减压CVD(例如压力约20～40Pa的CVD)形成的非晶硅膜。其次，通过在氮气氛围中在约600～700℃进行约1～10小时最好4～6小时的热处理，使p-Si(多晶硅)膜固相成长到约50～200nm的厚度最好约100nm的厚度。作为固相成长的方法，可以是使用RTA的退火处理，也可以是使用受激准分子激光器等的激光退火。这时，可以根据像素开关用的TFT30采用n沟道型还是p沟道型来将少量的V族元素或III族元素的杂质通过离子注入等而掺杂其中。并且，通过光刻和刻蚀形成具有指定的图案的半导体层1a。

其次，在步骤S5，如图8的工序(2)所示，对构成TFT30的半导体层1a利用约900～1300℃的温度最好约为1000℃的温度进行热氧化处理，形成下层栅极绝缘膜，根据情况，此后通过利用减压CVD法等形成上层栅极绝缘膜而形成由1层或多层的高温氧化硅膜(HTO膜)或氮化硅膜构成的(包含栅极绝缘膜)绝缘膜2。结果，半导体层1a成为约30～150nm的厚度最好约为35～100nm的厚度，绝缘膜2的厚度成为约20～150nm的厚度最好约为30～100nm的厚度。

然后，为了控制像素开关用的TFT30的阈值电压Vth，在半导体层1a中的n沟道区域或p沟道区域利用离子注入等将硼等的杂质掺杂预先设定的指定量。

其次，对基底绝缘膜12形成通到扫描线11a的沟槽12cv。该沟槽12cv通过反应性离子刻蚀、反应性离子束刻蚀等的干刻蚀而形成。

其次，如图8的工序(3)所示，利用减压CVD法等淀积多晶硅膜，进而将磷(P)进行热扩散，使多晶硅膜导电化。也可以使用在多晶硅膜的成膜同时导入P离子的掺杂硅膜，取代热扩散。该多晶硅膜的膜厚约为100～500nm的厚度，最好约为350nm。并且，通过光刻和刻蚀，形成TFT30的栅极部和指定的图案的栅电极3a(步骤S6)。在栅电极3a形成时，同时形成在其上延伸的侧壁部3b。该侧壁部3b通过对沟槽12cv的内部进行上述多晶硅膜的淀积而形成。这时，因为该沟槽12cv的底部与扫描线11a接触，所以侧壁部3b和扫描线11a电连接。此外，在栅电极3a的图案化形成时，同时也形成中继电极719。通过图案形成处理，使中继电极719具有图6所示的平面形状。

其次，对于上述半导体层1a，形成低浓度源极区域1b及低浓度漏极区域1c和高浓度源极区域1d及高浓度漏极区域1e。

这里，说明将TFT30采用具有LDD结构的n沟道型的TFT时，具体而言，首先，为了形成低浓度源极区域1b和低浓度漏极区域1c，将栅电极3a作为掩模，以低浓度(例如以P离子为1～3×10¹³/cm²的剂量)掺杂P等V族元素的杂质。这样，栅电极3a下的半导体层1a就成为沟道区域1a’。这时，通过使栅电极3a起掩模的作用，可以自对准地形成低浓度源极区域1b和低浓度漏极区域1c。其次，为了形成高浓度源极区域1d和高浓度漏极区域1e，在栅电极3a上形成具有宽度比栅电极3a宽的平面图案的抗蚀剂层。然后，以高浓度(例如以P离子为1～3×10¹⁵/cm²的剂量)掺杂P等V族元素的杂质。

也可以不这样分为低浓度和高浓度的2个阶段进行掺杂。例如，可以采用不进行低浓度的掺杂的补偿结构的TFT，也可以采用将栅电极3a(栅电极)作为掩模而利用使用了P离子、B离子等的离子注入技术形成的自对准型的TFT。通过该杂质的掺杂，可以使栅电极3a的电阻更低。

在本实施方式中，在第2层的形成工序中，使用与第2层的中继电极719相同的材料在布线层区域形成指定的虚设图案123。该虚设图案123的膜厚与主机电极719相同。

其次，如图8的工序(4)所示，在栅电极3a上，利用例如使用TEOS气体、TEB气体、TMOP气体等的常压或减压CVD法等形成由NSG、PSG、BSG、BPSG等的硅酸盐玻璃膜、氮化硅膜或氧化硅膜构成的第1层间绝缘膜41(步骤S7)。该第1层间绝缘膜41的膜厚采用例如约500～2000nm。这里，最好在约800℃的高温下进行退火处理，提高第1层间绝缘膜41的膜质。

其次，在步骤S8，通过对第1层间绝缘膜41的反应性离子刻蚀、反应性离子束刻蚀等的干刻蚀，分别形成接触孔83和接触孔881。这时，前者通到半导体层1a的高浓度漏极区域1e，后者通到中继电极719。

其次，在步骤S9，如图8的工序(5)所示，在第1层间绝缘膜41上，利用减压CVD或溅射法等将Pt等的金属膜或多晶硅膜成膜到约100～500nm的膜厚，形成具有指定图案的下部电极71的前驱膜。这时的金属膜的成膜将接触孔83和接触孔881埋没，这样，高浓度漏极区域1e和中继电极719就实现了与下部电极71的电连接。

其次，在下部电极71上，形成电介质膜75的前驱膜。该电介质膜75与绝缘膜2的情况一样，通常可以利用形成TFT栅极绝缘膜所使用的各种众所周知的技术形成。氧化硅膜75a通过上述热氧化或利用CVD法等形成，然后，利用减压CVD法等形成氮化硅膜75b。电介质膜75越薄存储电容70越大，所以，以不发生膜破等缺陷为条件形成膜厚50nm以下的极薄的绝缘膜是有利的。其次，在电介质膜75上，利用减压CVD或溅射法将多晶硅膜或铝等金属膜成膜到约100～500nm的膜厚，形成电容电极300的前驱膜。

其次，在图9的工序(6)中，一举对下部电极71、电介质膜75和电容电极300的前驱膜进行形成图案处理，形成下部电极71、电介质膜75和电容电极300，完成存储电容70。

其次，如图9的工序(7)所示，利用例如使用TEOS气体等的常压或减压CVD法最好利用等离子体CVD法形成由NSG、PSG、BSG、BPSG等硅酸盐玻璃膜、氮化硅膜或氧化硅膜等构成的第2层间绝缘膜42(步骤S10)。对电容电极300使用铝时，在等离子体CVD法中需要进行低温成膜。第2层间绝缘膜42的膜厚采用例如约500～1500nm。

其次，在步骤S11，通过对第2层间绝缘膜42的反应性离子刻蚀、反应性离子束刻蚀等的干刻蚀，分别形成接触孔81、801和882。这时，形成的接触孔81通到半导体层1a的高浓度源极区域1d、接触孔801通到电容电极300，而接触孔882通到中继电极719。

其次，在步骤S12，如图9的工序(8)所示，在第2层间绝缘膜42上的整个面上，利用溅射法等以构成第4层的遮光性的铝等低电阻的金属或金属硅化物等作为金属膜淀积约100～500nm的厚度最好约300nm的厚度。并且，通过光刻和刻蚀形成具有指定图案的数据线6a。这时，在进行形成图案处理时，同时形成屏蔽层用中继层6a1和第2中继层6a2。屏蔽层用中继层6a1将接触孔801覆盖，第2中继层6a2将接触孔882覆盖。

其次，在它们的上层的整个面上利用等离子体CVD法等形成由氮化钛构成的膜之后，进行形成图案处理使之仅保留在数据线6a上(参见图9的工序(8)中的符号41TN)。但是，也可以使该由氮化钛构成的层还保留在屏蔽层用中继层6a1和第2中继层6a2上，或者根据需要而保留在TFT基板10的整个面上。另外，也可以在进行铝的成膜时同时成膜，一并进行刻蚀。

在第4层的第2中继层6a2的形成工序中，通过对布线层区域也进行与第2中继层6a2相同材料的形成图案处理，形成布线105。该布线105由与第2中继层6a2相同的材料的最下层的铝、中层的氮化钛和最上层的氮化硅构成，具有与第2中继层6a2相同的膜厚。

其次，如图9的工序(9)所示，利用例如使用TEOS气体等的常压或减压CVD法最好利用可以进行低温成膜的等离子体CVD法覆盖在数据线6a等上形成由NSG、PSG、BSG、BPSG等的硅酸盐玻璃膜、氮哗硅膜或氧化硅膜等构成的第3层间绝缘膜43(步骤S13)。该第3层间绝缘膜43的膜厚采用例如约500～3500nm。

其次，在步骤S14，如图5所示，使用例如CMP对第3层间绝缘膜43进行平坦化处理。这样，第3层间绝缘膜43的膜厚就随各层的成膜图案在各位置有比较大的变化。

其次，在步骤S15，通过对第3层间绝缘膜43的反应性离子刻蚀、反应性离子束刻蚀等的干刻蚀，分别形成接触孔803和804。这时，接触孔803通到上述屏蔽层用中继层6a1，接触孔804通到第2中继层6a2。

另外，在本实施方式中，在形成这些接触孔803、804的同时，在布线层区域形成接触孔113。在接触孔804的下方，在TFT基板10上形成扫描线11a、基底绝缘膜12、中继电极719、第1层间绝缘膜41和第2层间绝缘膜42，在接触孔113的下方，在TFT基板10上形成虚设图案122、基底绝缘膜12、虚设图案123、第1层间绝缘膜41和第2层间绝缘膜42。虚设图案122和虚设图案123的膜厚分别与扫描线11a和中继电极719相同，第2中继层6a2的膜厚与布线105相同。因此，接触孔804之下的第2中继层6a2表面的垂直位置与布线105表面的垂直位置一致。

即，第3层间绝缘膜43在接触孔803、804、113的形成部分形成大致相同的厚度，接触孔803、804、113的长度大致相同，接触孔803、804、113通过大致相同的刻蚀处理同时形成。即，在1次的刻蚀工序中可靠地形成接触孔803、804、113。

其次，在步骤S16，在第3层间绝缘膜43上，利用溅射法或等离子体CVD法等形成第5层的屏蔽层400。

这里，首先在第3层间绝缘膜43之上形成由例如铝等低电阻的材料构成的下层膜，然后，在该下层膜上，形成由例如氮化钛等构成其它后面所述的像素淀积9a的ITO和不发生电蚀的材料构成的上层膜，最后，通过对下层膜和上层膜一起进行形成图案处理，形成具有2层结构的屏蔽层400。这时，与屏蔽层400一起形成第3中继电极402。

在本实施方式中，在布线层区域使用与第5层的屏蔽层400相同的材料形成端子121。屏蔽层400的下层由铝形成、上方由氮化钛形成，端子121也由这些布线材料形成。

其次，在像素区域，利用例如使用TEOS气体等的常压或减压CVD法形成由NSG、PSG、BSG、BPSG等的硅酸盐玻璃膜、氮化硅膜或氧化硅膜等构成的第4层间绝缘膜44(步骤S17)。该第4层间绝缘膜44的膜厚采用约500～1500nm。

其次，在步骤S18，如图5所示，使用例如CMP对第4层间绝缘膜44进行平坦化处理。然后，利用对第4层间绝缘膜44的反应性离子刻蚀、反应性离子束刻蚀等干刻蚀形成接触孔89(步骤S19)。这时，接触孔89通到上述第3中继电极402。

其次，在第4层间绝缘膜44上，通过溅射处理等淀积约50～200nm厚度的ITO膜等透明导电性膜。并且，通过光刻和刻蚀形成像素电极9a(步骤S20)。

将该电光装置作为反射型使用时，可以利用铝等反射率高的不透明的材料形成像素电极9a。其次，在像素电极9a上，涂布聚酰亚胺系的取向膜的涂布液之后，使之具有指定的预倾角，并且在指定方向进行摩擦处理，形成取向膜16。

另一方面，对于对置基板20，首先准备玻璃基板等，在溅射了例如金属铬之后，通过光刻和刻蚀形成作为边框的遮光膜53。这些遮光膜53不必是导电性的，除了Cr、Ni、Al等金属材料外，也可以由将碳或Ti分散到感光胶中的树脂黑等材料形成。

其次，在对置基板20的整个面上通过溅射处理等形成约50～200nm的厚度的ITO等透明导电性膜而形成对置电极21。此外，在对置电极21的整个面上涂布聚酰亚胺系的取向膜的涂布液之后，使之具有指定的预倾角，并且在指定方向进行摩擦处理等，形成取向膜22。

最后，如图2和图3所示，形成各层的TFT基板10和对置基板20沿例如对向基板20的4个边形成密封部件52，同时，在密封部件52的4个角形成上下导通部件106，通过密封部件52使取向膜16和22面对面地相互粘贴。上下导通部件106在下端与TFT基板10的端子121接触，在上端与对向基板20的公共电极21接触，实现TFT基板10与对向基板20的导通。并且，利用真空吸引等方法，将例如由多种向列液晶混合而成的液晶吸引到两基板间的空间内，形成指定层厚的液晶层50。

密封部件52用于将两基板相互粘贴，所以，由例如紫外线硬化树脂、热硬化树脂等构成，通过紫外线照射、加热等而硬化。另外，如果将本实施方式的液晶装置应用于如投影机那样小型的进行放大显示的液晶装置，就将用于使两基板间的距离(基板间的间隙)为指定值的玻璃纤维或玻璃小珠等间隙材料(隔离物)散布到该密封部件52中。或者，如果将该液晶装置应用于如液晶显示器或液晶电视那样大型的进行等倍显示的液晶装置，这样的间隙材料就可以包含在液晶层50中。

如果供给扫描线11a和栅电极3a的扫描信号的延迟不成其为问题，则可仅单侧设置扫描线驱动电路104。另外，也可以沿图像显示区域10a的边将数据线驱动电路101设置在两侧。

另外，在TFT基板10上，除了这些数据线驱动电路101、扫描线驱动电路104等外，也可以形成在指定的定时将图像信号加到多个数据线6a上的采样电路、将指定电压电平的预充电信号先于图像信号分别供给多个数据线6a的预充电电路和用于检查制造中或出厂时的该电光装置的品质、缺陷等的检查电路等。

另外，在上述各实施方式中，也可以通过设置在TFT基板10的周边部的各向异性导电薄膜与安装在例如TAB(带式自动键合)基板上的驱动用LSI进行电和机械的连接，取代在TFT基板10上设置数据线驱动电路101和扫描线驱动电路104。另外，在对向基板20的投射光入射的一侧和TFT基板10的出射光出射的一侧，分别根据例如TN(扭曲向列)模式、VA(垂直取向)模式、PDLC(聚合物分散液晶)模式等的动作模式或正常白模式和正常黑模式的不同，在指定的方向配置偏振膜、相位差膜、偏振片等。

这样，在本实施方式中，在利用CMP实现平坦化的层间绝缘膜的多个接触孔形成区域中，在都被平坦化的层间绝缘膜之下的层间膜下侧布线图案的下方利用相同的成膜材料形成图案。这样，所有的层间膜下侧布线图案的表面的垂直位置就一致，因此，已平坦化的层间绝缘膜的膜厚在接触孔形成区域也一致。

这样，通过1次的刻蚀工序就可以可靠地同时形成这些接触孔并使这些接触孔的长度一致。另外，形成虚设图案以比较高的精度控制层间膜下侧布线图案的垂直位置，所以，接触孔的长度比较短，纵横比小，从而可以提高接触特性。

只要能够通过1次的刻蚀工序同时开设在已平坦化的层间绝缘膜上形成的多个接触孔就可以，对于某几个接触孔，即使因过刻蚀而被削去了一些也可以。即，若考虑层间绝缘膜与层间膜下侧布线图案的选择比和层间膜下侧布线图案的厚度等，则层间膜下侧布线图案的表面的垂直位置可以多少有些偏差。因此，在各接触孔的下方，不必设置虚设图案用以形成相同的成膜层，在这些接触孔的下方可以形成相互不同的成膜层的图案。即，只要在各接触孔形成区域的下方叠层的成膜层的膜厚之和相等就可以。而且，只要是过刻蚀的允许范围，各接触孔形成区域之下的层间膜下侧布线图案的垂直位置可以多少有不同。

另外，在上述各实施方式中，未特别说明虚设图案的电特性，但是，虚设图案可以是例如浮点电位、也可以是连接布线成为某种电位，例如，可以与接触孔连接从而与接触孔同电位。

另外，在上述实施方式中，说明了通过在下方形成虚设图案而规定层间膜下侧布线图案表面的垂直位置的例子，但是，通过将在已平坦化的层间绝缘膜上形成的接触孔形成区域以外的部分削低，也可以得到同样的作用效果。例如，可以削减基板表面，也可以削减层间绝缘膜。这样，就可以控制各接触孔的长度，从而可以使各接触孔的长度比较短，并且成为相同的长度。

另外，在上述实施方式中，说明了通过形成虚设图案而使布线层区域内的布线的高度与像素区域内的层间膜下侧布线图案的高度一致的例子，但是，也可以应用于控制像素区域内的相同成膜层的多个层间膜下侧布线图案之间的垂直位置。此外，不新形成虚设图案而将已有的图案延伸到接触孔的下方或不延伸，也可以得到与虚设图案相同的效果。

这里，本发明的本质的作用，是在利用CMP对层间膜进行平坦化处理之后在层间膜上形成的多个接触孔的长度也相同或大致相同。为了达到该作用，在形成接触孔的层间膜的下侧布线图案中，使从任意基准面到TFT基板表面的高度在TFT基板面的全区域为相同的高度是重要的。在上述实施方式中，主要说明了为了达到该作用，通过在布线层区域内的层间膜下侧布线图案下形成虚设图案，使高度相互一致，从而使布线层区域内的层间膜下侧布线图案的高度与像素区域内的层间膜下侧布线图案一致的例子。另外，还有通过削减像素区域内的基板表面或像素区域的层间绝缘膜表面使高度相互一致从而使像素区域内的层间膜下侧布线图案的高度与布线层区域内的层间膜下侧布线图案一致的方法。这里，用于达到本发明的上述作用的共同的本质的结构要件，是在形成接触孔的层间膜的下侧布线图案中使从任意的基准面到TFT基板表面的法线方向的距离在TFT基板面的全区域为相同距离。这样，在对上述层间膜进行CMP平坦化处理之后，在上述层间膜上在TFT基板全区域形成的多个接触孔的长度就相同或大致相同，通过1次的层间膜除去工序就可以均匀地形成所有的接触孔。因此，本发明中必须的结构要件就是在TFT基板面全区域的接触孔中，使位于形成接触孔的层间膜的下侧布线图案下的叠层膜的厚度的总和在多个接触孔间的比较中相同。此外，作为一般的解释，是使将从基准面到TFT基板表面的法线方向的凹陷量从位于形成接触孔的层间膜的下侧布线图案下的叠层膜的厚度的总和中减去后的值相同。这里，TFT基板表面的法线方向的凹陷量，是指将基板的原来的表面上最大高度的面作为基准面的基板表面通过刻蚀形成的沟槽区域的沟槽的深度。

另外，在上述实施方式中，说明了液晶装置用基板的例子，但是，也可以应用于具有平坦化的层间膜的半导体基板等，例如场致发光装置或电泳装置等的基板。

(电子设备)

下面，说明将以上详细说明的电光装置作为光阀使用的作为电子设备的一例的投影式彩色显示装置的实施方式的全体结构特别是光学的结构。这里，图11是投影式彩色显示装置的示意性的剖面图。

在图11中，作为本实施方式的投影式彩色显示装置的一例的液晶投影机1100准备了包含将驱动电路装配在TFT阵列基板上的液晶装置的3个液晶模块，分别构成作为RGB用的光阀100R、100G和100B。在液晶投影机1100中，从卤化金属灯等白色光源的灯单元1102发生投射光时，由3个反射镜1106和2个分色镜1108分为与RGB的三原色对应的光分量R、G和B，分别导向与各色对应的光阀100R、100G和100B。这时，特别是B光为了防止由长的光路引起的光损失，通过由入射透镜1122、中继透镜1123和出射透镜1124构成的中继透镜组1121进行导向。并且，由光阀100R、100G和100B分别调制的与三原色对应的光分量由分色棱镜1112再次合成之后，通过投射透镜1114作为彩色图像投射到屏幕1120上。

本发明不限于上述实施方式，在不违反权利要求范围和整个说明书中说明的发明的主旨或思想的范围内可以进行适当的变更，伴有这样的变更的电光装置及其制造方法和电子设备也包含在本发明的技术范围内。作为电光装置，可以应用于电泳装置或EL(场致发光)装置等。

Claims (13)

1.一种电光装置用基板，是具有平坦化层的电光装置用基板，其特征在于，具备：

由配置在基板上的成膜层形成的多个层间膜下侧配线图案；

在上述多个层间膜下侧配线图案之上形成的、表面被平坦化的层间膜；

与上述多个层间膜下侧配线图案的一部分对应地在上述平坦化的层间膜上形成的多个接触孔；以及

设置在上述基板与上述多个层间膜下侧配线图案之间的与上述多个接触孔的各个区域对应的厚度相同或大致相同的叠层膜。

2.一种电光装置用基板，是具有平坦化层的电光装置用基板，其特征在于，在基板表面的一部分有凹陷的基板上具备：

由配置在上述凹陷的区域和其他区域中的至少一方的成膜层形成的多个层间膜下侧配线图案；

在上述多个层间膜下侧配线图案之上形成的、表面被平坦化的层间膜；

与上述多个层间膜下侧配线图案的一部分对应地在上述平坦化的层间膜上形成的多个接触孔；以及

设置在上述基板与上述多个层间膜下侧配线图案之间的、从与上述多个接触孔的各个区域对应的厚度中减去基板表面的法线方向的上述凹陷量后的值相同或大致相同的叠层膜。

3.一种具有平坦化层的基板，其特征在于，具备：

分别形成成膜图案的多个成膜层；

分别在上述多个成膜层之间形成的层间膜；

在上述层间膜中平坦化的层间膜之下的成膜层上形成的多个层间膜下侧配线图案；

为了将上述多个层间膜下侧配线图案与上述平坦化的层间膜的上层的成膜图案之间连接而在上述平坦化的层间膜上形成的多个接触孔；以及

在上述多个接触孔的下方的多个位置分别在上述多个层间膜下侧配线图案的下层的1个或1个以上的成膜层上形成的、控制上述多个层间膜下侧配线图案的表面的位置的1个或1个以上的虚设图案。

4.按权利要求3所述的具有平坦化层的基板，其特征在于：

上述1个或1个以上的虚设图案，以通过1次的层间膜除去工序而开设从上述平坦化的层间膜的表面到上述多个层间膜下侧配线图案的上述多个接触孔的方式，独立地控制上述多个层间膜下侧配线图案的表面的位置。

5.按权利要求3所述的具有平坦化层的基板，其特征在于：

上述1个或1个以上的虚设图案，以使上述多个层间膜下侧配线图案的表面的垂直位置一致的方式，在上述多个层间膜下侧配线图案的下方相互独立地形成。

6.按权利要求3所述的具有平坦化层的基板，其特征在于：

上述1个或1个以上的虚设图案，在上述多个层间膜下侧配线图案的下方由相互相同的成膜层的成膜图案形成。

7.按权利要求3所述的具有平坦化层的基板，其特征在于：

上述虚设图案，从与上述虚设图案同层的其他区域的成膜层的成膜图案延伸地形成。

8.按权利要求3所述的具有平坦化层的基板，其特征在于：

上述1个或1个以上的虚设图案以使得与在和上述多个层间膜下侧配线图案的下方的上述各接触孔对应的位置形成的成膜图案的膜厚之和一致的方式形成。

9.按权利要求3所述的具有平坦化层的基板，其特征在于：

上述多个接触孔通过对上述平坦化的层间膜的腐蚀而被除去；

上述1个或1个以上的虚设图案具有允许对上述多个层间膜下侧配线图案的任何一个进行过腐蚀的余量，相互独立地控制上述多个层间膜下侧配线图案的表面的垂直位置。

10.一种具有平坦化层的基板的制造方法，其特征在于，包括：

通过分别与叠层的多个成膜层的各成膜图案的形成工序相同的工序，在1个或1个以上的成膜层的1个或1个以上的位置上形成1个或1个以上的虚设图案的工序；

在形成的成膜层上形成层间膜的工序；

在上述多个成膜层中的配线层上形成多个层间膜下侧配线图案的工序；

对在上述配线层上形成的层间膜进行平坦化的工序；以及

在平坦化的上述层间膜的上述虚设图案的上方的多个位置形成将上述多个层间膜下侧配线图案与上层的多个成膜图案连接的多个接触孔的工序；

其中上述虚设图案控制上述多个层间膜下侧配线图案的表面的垂直位置。

11.一种电光装置用基板，其特征在于，具备：

与平面配置成格子状的多个数据线和多个扫描线的各交叉点对应地形成像素电极的成膜图案的像素电极层；

形成上述多个数据线的成膜图案的第1成膜层；

形成用于将信号供给上述多个扫描线的成膜图案和上述像素电极的开关元件的成膜图案的第2成膜层；

分别在上述像素电极层、上述第1成膜层和上述第2成膜层之间形成的层间膜；

在上述层间膜中平坦化的层间膜之下的成膜层即上述像素电极层、上述第1成膜层、上述第2成膜层或其他成膜层的任何一个成膜层上形成的多个层间膜下侧配线图案；

为了将上述多个层间膜下侧配线图案与上述平坦化的层间膜的上层的成膜图案之间连接而在上述平坦化的层间膜上形成的多个接触孔；以及

在上述多个接触孔下方的多个位置分别在上述多个层间膜下侧配线图案的下层的1个或1个以上的成膜层上形成的控制上述多个层间膜下侧配线图案的表面的位置的1个或1个以上的虚设图案。

12.一种电光装置，其特征在于：使用了权利要求11所述的电光装置用基板。

13.一种电子设备，其特征在于：使用了权利要求12所述的电光装置。

Images