JP3800927B2 - 液晶基板の製造方法並びに液晶基板、液晶装置用基板及び液晶装置 - Google Patents
液晶基板の製造方法並びに液晶基板、液晶装置用基板及び液晶装置 Download PDFInfo
- Publication number
- JP3800927B2 JP3800927B2 JP2000156654A JP2000156654A JP3800927B2 JP 3800927 B2 JP3800927 B2 JP 3800927B2 JP 2000156654 A JP2000156654 A JP 2000156654A JP 2000156654 A JP2000156654 A JP 2000156654A JP 3800927 B2 JP3800927 B2 JP 3800927B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- substrate
- crystal device
- area
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶装置の技術分野に属し、特にアクティブマトリクスの基板形成の技術分野に属する。
【０００２】
【従来の技術】
液晶装置は、対向基板とＴＦＴアレイ基板との間に液晶層を挟持して構成され、液晶層に電圧を印加し液晶分子の光学特性を変化させることにより表示を行う。対向基板及びＴＦＴアレイ基板それぞれの液晶層とを接する面上には配向膜が配置されており、これら配向膜により電圧無印加時の液晶分子の配列が決定される。配向膜は、ポリイミドなどの有機膜からなる配向膜材料の表面に、ラビング布などで所定の方向に擦するラビング処理を施すことにより形成される。ラビング処理に用いられるラビング布はローラーに巻きつけられた状態となっており、ラビング布と配向膜とを接触させた状態で、配向膜上をローラーが回転することによってラビング処理が行われる。
【０００３】
この配向膜の形成時におけるラビング処理の段階では、ラビング処理が施される基板、例えば多面取りが採用されたマザーＴＦＴアレイ基板は次のような構成となっている。
【０００４】
例えば、マザーＴＦＴアレイ基板は円形状を有しており、1枚のマザーＴＦＴアレイ基板から複数個の矩形状の液晶装置用基板が多数個取れるように構成される。マザーＴＦＴアレイ基板は、後に液晶装置用基板として使用される複数の液晶装置用基板が配置された有効領域と、液晶装置用基板として使用されない非有効領域とから構成される。有効領域には、表示に関与するスイッチング素子及び画素電極などが配置されている。一方、非有効領域には、有効領域中に配置されるスイッチング素子などの電気特性を測定するためのＴＥＧ（Test Element Group）と呼ばれるテストパターンが配置されている。このＴＥＧは、有効領域中に配置されるスイッチング素子の製造工程と同じ製造工程で形成される。例えば有効領域中に配置されるスイッチング素子と同じ構造のスイッチング素子や、有効領域中に配置されるスイッチング素子の設計を異ならせた構造のスイッチング素子がいくつかＴＥＧとして形成される。そして、このＴＥＧの電気特性を測定することにより、間接的に有効領域中のスイッチング素子の電気特性を測定することができる。このような設計パラメータを異ならせたスイッチング素子パターンからなるＴＥＧでは、ある程度の形成面積が必要となり、例えば数インチの大きさの液晶装置基板毎にこのようなＴＥＧを配置することは困難となる。このため、広い形成面積が必要となるＴＥＧは、マザーＴＦＴアレイ基板の非有効領域に配置されることが望ましく、１つのＴＥＧで複数個の液晶装置基板のスイッチング素子の電気特性の測定を兼ねることが望ましい。
【０００５】
また、マザーＴＦＴアレイ基板として円形状の基板を用いる場合においては、液晶装置用基板の取り数を増やすため、非有効領域を極力少なくするように液晶装置用基板の配置が考えられた後、ＴＥＧの配置箇所が検討される。このような構造においては、マザーＴＦＴアレイ基板を一端部から他端部に向かってラビング処理する際、ラビング方向に沿って、ＴＥＧを他端部に向かって延長した延長領域に有効領域が配置される場合がある。すると、ＴＥＧパターンは、有効領域中に形成されるスイッチング素子パターンよりも十分大きく形成されるため、ＴＥＧパターンのパターン形状に影響を受けて、延長領域の配向が不良となってしまう。このため、このような配向処理不良を有する液晶装置用基板を液晶装置に組み込んだ場合、該表示領域がムラとなり表示品位の悪い液晶装置が製造されてしまうという問題があった。
【０００６】
また、基板上の有効領域に形成される膜の膜厚は、ＴＥＧ形成領域以外の非有効領域に形成される膜の膜厚よりと異なる。このため有効領域と非有効領域との境界付近において段差が生じてしまい、この段差部付近においては、所望のラビング強度とは異なる強度でラビング処理が施されてしまう。この結果、同じ１枚のマザーＴＦＴアレイ基板からラビング強度の異なる液晶装置用基板が製造されたり、液晶装置用基板の面内でのラビング強度むらが生じたりしていた。このため、このような配向処理不良を有する液晶装置用基板を液晶装置に組み込んだ場合、表示品位の悪い液晶装置が製造されてしまうという問題があった。
【０００７】
【発明が解決しようとする課題】
本発明は、このような問題を解決するためになされたものであり、配向不良のない表示品質の高い液晶装置を得ることができる液晶基板及び液晶基板の製造方法並びに液晶装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
このような課題を解決するため、本発明は以下のような構成を採用している。
【０００９】
本発明の液晶基板の製造方法は、（ａ）液晶装置用基板となりうる有効領域と該有効領域以外の非有効領域とを有する基板上の該有効領域内の所定の位置にスイッチング素子を形成する工程と、（ｂ）前記非有効領域内の所定の位置に、前記スイッチング素子の電気的特性を測定する第１テストパターンを形成する工程と、（ｃ）前記スイッチング素子を覆って前記基板上に配向膜材料を形成する工程と、（ｄ）前記配向膜材料を前記基板の一端部から他端部に向かった一方向にラビング処理して配向膜を形成する工程とを具備し、前記一方向に沿って、前記第１テストパターンの長手方向が配置され、前記一方向に沿って前記第１テストパターンを前記他端部に向かって延長した延長領域に前記有効領域は存在しないことを特徴とする。
【００１０】
本発明のこのような構成によれば、ラビング処理方向に沿って、第１テストパターンを他端部に向かって延長した延長領域に有効領域が存在しない、すなわち非有効領域に位置するように、第１テストパターンが配置されているので、第１テストパターンの存在による配向不良が、有効領域に影響することがない。従って、このような液晶基板を用いて製造された液晶装置は、表示不良がない表示品位の高い液晶装置となる。
【００１１】
ここで、液晶基板とは、液晶装置に用いられる配向膜が形成された基板のことを指す。液晶基板は、液晶装置に用いられる液晶装置用基板が複数個一括して製造できる多面取りが採用された液晶基板でも、単個取りの液晶基板でもどちらでも良い。多面取りが採用された液晶基板においては、後に液晶装置用基板として用いられる領域が有効領域となり、液晶装置用基板として用いられない領域が非有効領域となる。単個取りが採用された液晶基板においては、液晶装置としたときに表示に関与する領域が有効領域となり、表示に関与しない領域が無効領域となる。
【００１２】
また、本発明の他の液晶基板の製造方法は、（ａ）液晶装置用基板となりうる有効領域と該有効領域以外の非有効領域とを有する基板上の該有効領域の所定の位置にスイッチング素子を形成する工程と、（ｂ）前記非有効領域の所定の位置にダミーパターンを形成する工程と、（ｃ）前記スイッチング素子を覆って前記基板上に配向膜材料を形成する工程と、（ｄ）前記配向膜材料を前記基板の一端部から他端部に向かった一方向にラビング処理して配向膜を形成する工程とを具備し、前記ダミーパターンは、前記有効領域を挟むように前記非有効領域に配置され、前記ダミーパターンの長手方向は、前記一方向に沿って配置されてなることを特徴とする。
【００１３】
本発明のこのような構成によれば、有効領域を挟むように、非有効領域にダミーパターンが配置されるので、有効領域とダミーパターンが形成された非有効領域とでは、ほぼ同じ厚みに膜が形成された状態となっている。そして、このような膜厚状態でラビング処理が行われることにより、有効領域内全面に対して均一なラビング圧にてラビング処理が施されることになり、有効領域内での配向むらがないという効果が得られる。従って、このような液晶基板を用いて製造された液晶装置は、表示むらがなく、表示品位の高いものとなる。
【００１４】
ここで、液晶基板とは、液晶装置に用いられる配向膜が形成された基板のことを指す。液晶基板は、液晶装置に用いられる液晶装置用基板が複数個一括して製造できる多面取りが採用された液晶基板でも、単個取りの液晶基板でもどちらでも良い。多面取りが採用された液晶基板においては、後に液晶装置用基板として用いられる領域が有効領域となり、液晶装置用基板として用いられない領域が非有効領域となる。単個取りが採用された液晶基板においては、液晶装置としたときに表示に関与する領域が有効領域となり、表示に関与しない領域が無効領域となる。
【００１５】
また、前記ダミーパターンは、前記スイッチング素子と同じ構造のパターンを有することを特徴とする。このような構成とすることにより、有効領域とダミーパターンが形成された非有効領域とは同じ厚みに膜が形成された状態となる。従って、より確実に有効領域と非有効領域との境界付近におけるラビング圧の変化を防止することができ、有効領域内全面に対してより確実に均一なラビング圧にてラビング処理が施されることになる。
【００１６】
また、前記ダミーパターンは前記スイッチング素子の電気的特性を測定する第１テストパターンを有することを特徴とする。このように、ダミーパターンと第１テストパターンとを兼ねることができる。ダミーパターンは有効領域を挟むように配置されるため、ラビング処理方向に沿って、ダミーパターンを他端部に向かって延長した延長領域は非有効領域に位置する。従って、第１テストパターンを兼ねるダミーパターンのターンの存在による配向不良が、有効領域に影響することはない。
【００１７】
また、前記有効領域には複数の液晶装置用基板が配置されてなることを特徴とする。このように１枚の液晶基板から複数の液晶装置用基板を製造する多面取りを採用することもできる。
【００１８】
また、前記液晶装置用基板には、該液晶装置用基板に配置されたスイッチング素子の電気的特性を測定する第２テストパターンが更に配置されてなることを特徴とする。また、前記第２テストパターンの長手方向は、前記一方向に沿って配置されることを特徴とする。このような構成によれば、形成面積が小さくてすむ第２テストパターンを有効領域の液晶装置用基板に配置し、大きい形成面積が必要な第１テストパターンを液晶基板の非有効領域に配置することもできる。
【００１９】
また、前記（ｄ）工程後、（ｅ）前記基板を切断することにより、前記複数の液晶装置用基板をそれぞれ分離する工程とを更に具備することを特徴とする。このように、液晶基板として多面取りを採用することができ、一括して複数の液晶装置用基板を製造できるため、生産効率が良いという効果がある。また、非有効領域に第１テストパターンが配置される構造をとる場合においては、同一液晶基板上に配置される液晶装置用基板それぞれのスイッチング素子の電気特性を第１テストパターンにより一括して測定できる。このため、１つの液晶装置用基板毎に第１テストパターンを形成する必要がないので、テストパターンの形成面積を小さくすることができ、基板の利用効率が高まる。
【００２０】
本発明の液晶基板は、上述に記載の液晶基板の製造方法により製造されることを特徴とする。このような構成によれば、配向不良のない液晶基板が得られる。
【００２１】
本発明の他の液晶基板は、液晶装置用基板となりうる有効領域と該有功領域以外の非有効領域とを有する基板と、
前記有効領域の所定の位置に配置されたスイッチング素子と、
前記スイッチング素子を覆って前記基板上に配置され、前記基板の一端部から他端部に向かった一方向にラビング処理された配向膜と、
前記非有効領域の所定の位置に配置された前記スイッチング素子の電気的特性を測定する第１テストパターンと
を具備し、
前記一方向に沿って、前記第１テストパターンの長手方向が配置され、
前記一方向に沿って前記第１テストパターンを前記他端部に向かって延長した延長領域に前記有効領域が存在しないことを特徴とする。
【００２２】
本発明のこのような構成によれば、ラビング処理方向に沿って、第１テストパターンを他端部に向かって延長した延長領域が有効領域に存在しない、すなわち非有効領域に位置するように、第１テストパターンが配置されているので、第１テストパターンの存在による配向不良が、有効領域に影響することがない。従って、このような液晶基板を用いて製造された液晶装置は、表示不良がない表示品位の高い液晶装置となる。
【００２３】
ここで、液晶基板とは、液晶装置に用いられる配向膜が形成された基板のことを指す。液晶基板は、液晶装置に用いられる液晶装置用基板が複数個一括して製造できる多面取りが採用された液晶基板でも、単個取複数個一括して製造できる多面取りが採用された液晶基板でも、単個取りの液晶基板でもどちらでも良い。多面取りが採用された液晶基板においては、後に液晶装置用基板として用いられる領域が有効領域となり、液晶装置用基板として用いられない領域が非有効領域となる。単個取りが採用された液晶基板においては、液晶装置としたときに表示に関与する領域が有効領域となり、表示に関与しない領域が無効領域となる。
【００２４】
本発明のさらに他の液晶基板は、液晶装置用基板となりうる有効領域と該有功領域以外の非有効領域とを有する基板と、
前記有効領域に配置されたパターンと、
前記パターンを覆って前記基板上に配置され、前記基板の一端部から他端部に向かった一方向にラビング処理された配向膜と、
前記有効領域を挟むように前記非有効領域内に配置され、長手方向が前記一方向に沿って配置されてなるダミーパターンと、
を具備することを特徴とする。
【００２５】
本発明のこのような構成によれば、有効領域を挟むように、非有効領域にダミーパターンが配置されるので、有効領域とダミーパターンが形成された非有効領域とでは、ほぼ同じ厚みに膜が形成された状態となっている。そして、このような膜厚状態でラビング処理が行われることにより、有効領域内全面に対して均一なラビング圧にてラビング処理が施されることになり、有効領域内での配向むらがないという効果が得られる。従って、このような液晶基板を用いて製造された液晶装置は、表示むらがなく、表示品位の高いものとなる。
【００２６】
ここで、液晶基板とは、液晶装置に用いられる配向膜が形成された基板のことを指す。液晶基板は、液晶装置に用いられる液晶装置用基板が複数個一括して製造できる多面取りが採用された液晶基板でも、単個取りの液晶基板でもどちらでも良い。多面取りが採用された液晶基板においては、後に液晶装置用基板として用いられる領域が有効領域となり、液晶装置用基板として用いられない領域が非有効領域となる。単個取りが採用された液晶基板においては、液晶装置としたときに表示に関与する領域が有効領域となり、表示に関与しない領域が無効領域となる。
【００２７】
また、前記ダミーパターンは、前記パターンと同じパターンを有することを特徴とする。このような構成とすることにより、有効領域とダミーパターンが形成された非有効領域とは同じ厚みに膜が形成された状態となる。従って、より確実に有効領域と非有効領域との境界付近におけるラビング圧の変化を防止することができ、有効領域内全面に対してより確実に均一なラビング圧にてラビング処理が施されることになる。
【００２８】
また、前記パターンはスイッチング素子を有し、前記ダミーパターンは前記スイッチング素子の電気的特性を測定する第１テストパターンを有することを特徴とする。このように、ダミーパターンと第１テストパターンとを兼ねることができる。ダミーパターンは有効領域を挟むように配置されるため、ラビング処理方向に沿って、ダミーパターンを他端部に向かって延長した延長領域は非有効領域に位置する。従って、第１テストパターンを兼ねるダミーパターンのターンの存在による配向不良が、有効領域に影響することはない。
【００２９】
また、前記有効領域には複数の液晶装置用基板が配置さてなることを特徴とする。このように１枚の液晶基板から複数の液晶装置用基板を製造する多面取りを採用することもできる。
【００３０】
また、前記液晶装置用基板には、該液晶装置用基板に配置されたスイッチング素子の電気的特性を測定する第２テストパターンが更に配置されてなることを特徴とする。また、前記第２テストパターンの長手方向は、前記一方向に沿って配置されることを特徴とする。このような構成によれば、形成面積が小さくてすむ第２テストパターンを有効領域の液晶装置用基板に配置し、大きい形成面積が必要な第１テストパターンを液晶基板の非有効領域に配置することもできる。
【００３１】
本発明の液晶装置用基板は、上述に記載の液晶基板が、各前記複数の液晶装置用基板毎に切断分離されて製造されたことを特徴とする。
【００３２】
また、本発明の他の液晶装置用基板は、上述の液晶基板の製造方法に記載の（ｅ）工程により各前記液晶装置用基板毎に切断分離されて製造されたことを特徴とする。
【００３３】
本発明の液晶装置は、上述に記載の液晶基板を具備することを特徴とする。このような構成によれば表示不良のない表示品位の高い液晶装置を得ることができる。
【００３４】
また、本発明の他の液晶装置は、上述に記載の液晶装置用基板を具備することを特徴とする。このような構成によれば表示不良のない表示品位の高い液晶装置を得ることができる。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００３６】
まず、本発明における液晶装置用基板としてのＴＦＴアレイ基板が組み込まれた液晶装置の構造について、図１〜図４、図６を用いて説明する。
【００３７】
（液晶装置の構造）
図１は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図２は、対向基板２０を含めて示す図１のＨ−Ｈ’断面図である。図３は、液晶装置用基板としてのＴＦＴアレイ基板の表示領域を説明する平面図である。図４は、図３のＡ−Ａ’断面図であり、ＴＦＴアレイ基板の表示領域の縦断面図である。図６は、ＴＦＴアレイ基板の全体構造を示す概略平面図である。尚、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を適宜設定している。
【００３８】
図２に示すように、液晶装置２００は、ＴＦＴアレイ基板１０と対向基板２０とが対向配置され、両基板間に液晶層５０が挟持されて構成される。ＴＦＴアレイ基板１０は、石英基板上に複数のスイッチング素子としての薄膜トランジスタ（以下、ＴＦＴ）３０及び各ＴＦＴ３０毎に接続された複数の画素電極（図示せず）が配置されて構成され、対向基板２０は、石英基板上に対向電極が配置されて構成される。ＴＦＴアレイ基板１０及び対向基板２０には、それぞれ、液晶層５０と接する側に液晶層の初期配向状態を決定するポリイミドからなる配向膜（後述する）が形成されている。尚、表示領域における液晶装置の詳細な断面構造については図４を用いて後に説明する。
【００３９】
図１において、ＴＦＴアレイ基板１０の上には、基板の外周部に沿って液晶注入口５２ａを除く矩形状に形成されたシール材５２が設けられており、ＴＦＴアレイ基板１０と対向基板２０とは、シール材５２により接着固定されている。対向基板上にはシール材５２の内側に並行して額縁状の額縁遮光層５３が設けられている。液晶が注入される液晶注入口５２ａは封止材５４により封止されている。前述した液晶は、ＴＦＴアレイ基板１０、対向基板２０、シール材５２及び封止材５４により形成された領域内に保持される。
【００４０】
シール材５２の内側の領域は表示領域２０１が含まれる。ＴＦＴアレイ基板１０の表示領域には、互いに交差する複数の走査線及び複数のデータ線が配置され、これら交差部毎に配置されたＴＦＴ及び各ＴＦＴ毎に接続された画素電極とが配置されている。一方、対向基板２０の表示領域には、ＴＦＴアレイ基板上に形成される走査線及びデータ線に対応したマトリクス状の遮光層２３が配置されている。尚、表示領域に配置される配線や電極、遮光層などの構成については、図３及び図４を用いて後に説明する。
【００４１】
シール材５２の外側の領域には、データ線駆動回路１０１及び複数の外部回路接続端子１０２ａからなる接続端子群１０２が、複数ＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。本実施形態においては、これらの各駆動回路は表示領域２０１中のスイッチング素子と同時形成され、駆動回路は例えばｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとからなる相補型トランジスタを有する。更に、図６にも示すように、接続端子群１０２を挟むように、第２テストパターンとしてのｐ型チャネル用ＴＥＧ２１０及びｎ型チャネル用ＴＥＧ２１１とが配置されている。これらＴＥＧ２１０及び２１１は、この相補型トランジスタの電気的特性を測定するためのテストパターンである。具体的には、ＴＥＧ２１０及び２１１は、駆動回路中のｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴのそれぞれを構成する絶縁膜や導電膜自体の電気特性やコンタクト抵抗を測定するためのパターンなどを有する。
【００４２】
走査線と走査線駆動回路１０４とは電気的に接続し、走査線駆動回路１０４から走査線に対して走査信号が供給される。またデータ線とデータ線駆動回路１０１とは電気的に接続し、データ線駆動回路１０４からデータ線に対して画像信号が供給される。走査線駆動回路１０４及びデータ線駆動回路１０１はそれぞれ外部回路接続端子１０２と電気的に接続し、外部回路接続端子１０２からはクロック信号や電源などが供給される。更に、ＴＦＴアレイ基板１０の残る一辺には、表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。
【００４３】
図３に示すように、ＴＦＴアレイ基板１０の表示領域には、互いに交差する複数の走査線３と複数のデータ線６とが配置され、各交差部ごとにはＴＦＴ３０が配置されている。ＴＦＴ３０は、半導体層１と、後述するゲート絶縁膜と、半導体層１の後述するチャネル領域に対応したゲート絶縁膜上に配置されたゲート電極３ａとから構成される。走査線３は、半導体層１のチャネル領域と平面的に重なり合う分岐部を有し、この分岐部がＴＦＴ３０のゲート電極３ａとして機能する。
【００４４】
図４に示すように、ＴＦＴアレイ基板１０は、例えば石英からなる基板６０上に、半導体層１が配置され、この半導体層１を覆うようにゲート絶縁膜２が配置され、ゲート絶縁膜２上に走査線３及びゲート電極３ａが配置されている。半導体層１は、チャネル領域１ａと、このチャネル領域１ａを挟むように配置されたソース領域１ｂとドレイン領域１ｃとからなる。更に、走査線３及びゲート電極３ａを覆ってゲート絶縁膜２上に第１層間絶縁膜４が配置され、第１層間絶縁膜４上にデータ線６が配置される。データ線６は、ゲート絶縁膜２及び第１層間絶縁膜４に形成されたコンタクトホール５により、半導体１のソース領域１ｂと電気的に接続される。データ線６を覆うように第１層間絶縁膜４上には第２層間絶縁膜７が配置され、第２層間絶縁膜７上には画素電極９が配置される。画素電極９は、ゲート絶縁膜２、第１層間絶縁膜４及び第２層間絶縁膜７に形成されたコンタクトホール８により、半導体層１のドレイン領域１ｃと電気的に接続される。更に、画素電極９を覆って第２層間絶縁膜７上には、配向膜材料としてのポリイミド膜を配向処理してなる配向膜１６が配置されている。
【００４５】
一方、対向基板２０は、ガラスなどの基板７０上に、ＴＦＴアレイ基板１０上に形成された走査線３及びデータ線６に対応してマトリクス状に遮光層２３が配置され、表示領域の周縁部には額縁状の額縁遮光層が配置される。更に遮光層２３及び額縁遮光層を覆って基板７０上に、対向電極２１、配向膜材料としてのポリイミド膜を配向処理してなる配向膜２２が順次積層されている。
【００４６】
（第１実施形態における液晶装置の製造方法）
以上のような構成を持つ液晶装置の製造方法について以下に説明する。
【００４７】
まず、はじめにＴＦＴアレイ基板の製造方法について図５及び図６を用いて説明する。本実施形態のＴＦＴアレイ基板の製造においては、多面取りを採用している。
【００４８】
まず、図５に示すような石英からなる円形状の液晶基板としてのマザーＴＦＴアレイ基板３００を用意する。本実施形態においては、１枚のマザーＴＦＴアレイ基板３００から複数個の矩形状の液晶装置用基板１０を製造することができる。図５中、マザーＴＦＴアレイ基板３００は、後に液晶装置用基板として用いられる有効領域と、液晶装置用基板として用いられない非有効領域とから構成される。
【００４９】
次に、公知の技術にて、図３及び図４に示すＴＦＴアレイ基板１０の構造の配向膜１６が形成される前までの構造を有するように、マザーＴＦＴアレイ基板３００の有効領域中に、走査線３、データ線６、スイッチング素子３０、画素電極９ａを形成する。更に、マザーＴＦＴアレイ基板３００の有効領域中に、走査線駆動回路１０４及びデータ線駆動回路１０１などの周辺回路領域を形成する。
【００５０】
また、表示領域の素子の形成と同時に、非有効領域に第１テストパターンとしてのＴＥＧ３０１を形成する。このＴＥＧ３０１は、有効領域中に配置される表示領域及び周辺回路領域のスイッチング素子と同じ構造のスイッチング素子と、有効領域中に配置されるスイッチング素子の設計パラメータを異ならせた構造のスイッチング素子とから構成される。そして、このＴＥＧの電気特性を測定することにより、間接的に有効領域中に形成されるスイッチング素子の電気特性を測定することができる。尚、スイッチング素子としてＬＤＤ構造を有するスイッチング素子を用いる場合、ＴＥＧ３０１は、有効領域中に配置されるスイッチング素子の半導体層のＬＤＤ領域の幅を異ならせた構造のスイッチング素子がいくつか形成されることになる。後に行われるラビング処理方向に沿って、ＴＥＧ３０１をラビング終端部に向かって延長した延長領域３０２が非有効領域となるように、ＴＥＧ３０１は配置される。
【００５１】
次に、マザーＴＦＴアレイ基板３００上に、ポリイミドからなる配向膜材料を塗布する。その後、図示しないラビング布が巻きつけられたラビングロールを、ラビング布と配向膜を接触させた状態で、図５に示す矢印の一方向に沿って、基板の一端部から他端部に向かって移動させ、ポリイミド膜に対しラビング処理を施して配向膜を形成する。ここで、基板の一端部はラビングの開始部に相当し、他端部はラビング終端部に相当する。このラビング工程においては、上述の通り、ラビング処理方向に沿って、ＴＥＧ３０１をラビング終端部に向かって延長した延長領域３０２が、非有効領域となるように、ＴＥＧ３０１は配置されているので、ＴＥＧ３０１の存在による配向不良は延長領域３０２のみに現れ、有効領域に影響することがない。
【００５２】
以上の工程により、図５に示すような複数の液晶装置用基板１０とＴＥＧ３０２が配置されたマザーＴＦＴアレイ基板３００が形成される。
【００５３】
次に、公知の技術により、図４に示すごとく対向基板２０を形成する。
ここで、対向基板２０の製造工程において、対向基板２０上に形成される対向電極２１の電気特性を測定するためのテストパターンを、対向電極２１の形成と同時に、表示領域外に形成しても良い。この場合には、上述のマザーＴＦＴアレイ基板３００のラビング処理と同様に、ラビング処理方向に沿って、テストパターンをラビング終端部に向かって延長した延長領域が非表示領域となるように、テストパターンを配置すれば良い。これにより、テストパターンの存在による配向不良が表示領域中に発生することを防止することができる。
【００５４】
次に、上述のマザーＴＦＴアレイ基板３００に配置される液晶装置用基板１０それぞれに液晶注入口を除く矩形状にシール材を塗布した後、対向基板２０を配置し、液晶装置用基板１０と対向基板２０とを接着する。その後、注入口から液晶を注入し、封止材により注入口を封止する。次に、マザーＴＦＴアレイ基板を各液晶装置用基板毎に切断分離し、複数の液晶装置が得られる。このように製造された液晶装置は、表示不良がなく、表示品位の高い液晶装置となる。
【００５５】
また、本実施形態において、ＴＥＧは、マザーＴＦＴアレイ基板の周縁部付近に配置されているが、図７に示すように、マザーＴＦＴアレイ基板３１０に配置される異なる液晶装置用基板１０間に位置するように配置することもできる。この場合、ラビング処理方向に沿って、ＴＥＧ３１１をラビング終端部に向かって延長した延長領域３１２が非有効領域となるように、ＴＥＧ３１１が配置されさえすれば良い。これにより、ＴＥＧによる配向不良が有効領域に発生することを防止することができる。更に、延長領域３１２が非有効領域となるようにＴＥＧ３１２を配置するという条件さえ満たせば、マザーＴＦＴアレイ基板の大きさや液晶装置用基板の大きさ及び配置の仕方を適宜設定することにより、液晶装置用基板の取り数を増やすことも可能となり、マザーＴＦＴアレイ基板を有効利用することができる。
【００５６】
また、本実施形態においては、マザーＴＦＴアレイ基板として円形状の基板を用いたが、図８に示すような矩形状の基板を用いることもできる。この場合、ラビング処理方向に沿って、ＴＥＧ３２１をラビング終端部に向かって延長した延長領域３２２が非有効領域となるように、ＴＥＧ３２１が配置されさえすれば良い。これにより、ＴＥＧによる配向不良が有効領域に発生することを防止することができる。
【００５７】
また、本実施形態においては、多面取りの場合を例に挙げたが、単個の液晶基板にも適用できることは言うまでもない。この場合、液晶基板の表示に関与する表示領域及び駆動回路領域が有効領域となり、これらの領域のほぼ外周部付近に相当する表示に関与しない領域が非有効領域となる。
【００５８】
（第２実施形態における液晶装置の製造方法）
本実施形態は、マザーＴＦＴアレイ基板の構造が異なる点のみが第1実施形態と異なり、異なる点についてのみ図９を用いて説明する。
【００５９】
本実施形態では、マザーＴＦＴアレイ基板３３０の非有効領域にダミーパターン３３１が配置されている点で、第１実施形態と異なる。
【００６０】
図９に示すように、マザーＴＦＴアレイ基板３３０は、複数の液晶装置基板１０が配置される有効領域と、液晶装置基板とならない非有効領域とを有する。非有効領域には、ラビング方向とほぼ平行に、有効領域を挟みこむようにダミーパターン３３１が配置されている。図において、図示されている矢印がラビング方向を表しており、図の通り、ラビング方向は、基板３３０の一端部から他端部に向かった一方向となる。ダミーパターンは、有効領域中に形成されるパターンと同じパターン、すなわち図４に示すごとくスイッチング素子及び画素電極と同じ構造のパターンが形成されている。従って、有効領域とダミーパターンが形成された非有効領域とでは、ほぼ同じ厚みに膜が形成された状態となっている。本実施形態においては、このような膜厚状態でラビング処理が行われるため、有効領域内全面に対して均一なラビング圧にてラビング処理が施されることになる。従って、有効領域内ではラビング処理の配向処理むらがなくなる。このようなマザーＴＦＴアレイ基板が切断分離されて製造された液晶装置用基板が組み込まれた液晶装置は、表示むらがなく、表示品位の高い液晶装置となる。
【００６１】
ここで、図１０を用いて、ダミーパターン３３１が配置される場合とされない場合におけるラビング処理時の違いを説明する。図１０は、ラビング処理時を示す図であり、ラビング布が表面に巻きつけられたラビングロール４００が、ラビング布と配向膜（図示せず）とが接するように配置された状態である。図１０（ａ）はダミーパターン３３１が配置されている本実施形態を示し、図１０（ｂ）はダミーパターンが配置されていない状態を示すものであり、図９のＢ−Ｂ’断面に相当する。
【００６２】
図１０（ｂ）に示すように、ダミーパターンが配置されない場合、液晶基板５００に配置される複数の液晶装置基板５１０ａ、５１０ｂ、５１０ｃ（二重斜線部分）は、それぞれの基板に施されるラビング強度が異なってしまう。すなわち、液晶装置基板５１０ａの端面領域Ｃ及び液晶装置基板５１０ｃの端面領域Ｃ’に施されるラビング強度と、液晶装置基板５１０ｂの中央部領域Ｄに施されるラビング強度とが、異なってしまう。これは、図に示すように、非有効領域と有効領域とは基板５００上に形成される膜の膜厚が異なるため、非有効領域と有効領域との間で段差が生じてしまい、この段差部分でラビングロール４００の基板５００に対するラビング圧が所望のラビング圧と異なってしまうために、発生する。このような状態でラビング処理されて形成された液晶装置基板５１０ａ及び５１０ｃは、基板面内で配向が不均一となり、液晶装置としたときに表示むらとなってしまう。
【００６３】
これに対し、本実施形態においては、図１０（ａ）に示すように、有効領域のパターンの厚みとほぼ同じ厚みを有するダミーパターン３３１が非有効領域に配置されているため、有効領域内のラビング圧を均一にすることができる。従って、各液晶装置基板１０（二重斜線部分）は面内で均一な配向処理が施されたことになり、このような液晶装置基板を組み込んだ液晶装置は基板面内での表示むらがない。
【００６４】
また、本実施形態においては、マザーＴＦＴアレイ基板として円形状の基板を用いたが、図１１に示すような矩形状のマザーＴＦＴアレイ基板３４０を用いることもできる。この場合、ダミーパターン３４１は、ラビング方向とほぼ平行に、マザーＴＦＴアレイ基板３３０の有効領域を挟みこむように配置される。
【００６５】
また、本実施形態においては、多面取りの場合を例に挙げたが、単個の液晶基板にも適用できることは言うまでもない。この場合、液晶基板の表示に関与する表示領域及び駆動回路領域が有効領域となり、これらの領域のほぼ外周部付近に相当する表示に関与しない領域が非有効領域となる。
【００６６】
（第３実施形態における液晶装置の製造方法）
第１実施形態では非有効領域にＴＥＧを配置し、第２実施形態では非有効領域にダミーパターンを配置している。しかし、非有効領域に配置されるパターンが、ＴＥＧとダミーパターンとを兼ねることもできる。例えば、第２実施形態に記載したダミーパターン３３１として、第１実施形態に記載したＴＥＧの構造を用いても良い。第２実施形態を説明するために用いた図９に示すように、ラビング処理方向に沿って、ダミーパターン３３１をラビング終端部に向かって延長した延長領域が非有効領域となるように、ダミーパターン３３１が配置されている。従って、ダミーパターン３３１として第１実施形態に示すＴＥＧパターンを用いたとしても、ＴＥＧとしてのダミーパターン３３１の存在による配向不良が有効領域に影響することがない。
【００６７】
また、図１２に示すように、第１実施形態におけるＴＥＧと第２実施形態におけるダミーパターンとを混在させた構造とすることもできる。すなわち、マザーＴＦＴアレイ基板３５０上に、第２実施形態におけるダミーパターンの機能を有するダミーパターン３５２を有効領域の一部を挟むように配置し、第１実施形態におけるＴＥＧの機能を有するＴＥＧ３５１を配置することもできる。この場合、ＴＥＧ３５１は、ダミーパターン３５２だけでは補償しきれない液晶装置基板を補償し、ダミーパターンとしての機能をも有する。また、ダミーパターン３５２にＴＥＧパターンを用いることもできる。ＴＥＧパターンとして用いる場合には、ラビング処理方向に沿って、パターン３５１及び３５２をラビング終端部に向かって延長した延長領域３５３及び３５４が非有効領域となるように、パターン３５１及び３５２が配置されれば良い。
【図面の簡単な説明】
【図１】ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図２】対向基板を含めて示す図１のＨ−Ｈ’断面図である。
【図３】液晶装置用基板としてのＴＦＴアレイ基板の表示領域の平面図である。
【図４】図３のＡ−Ａ’断面図に相当し、液晶装置とした時の表示領域の縦断面図である。
【図５】第１実施形態におけるマザーＴＦＴアレイ基板の平面図である。
【図６】ＴＦＴアレイ基板の全体構造を示す概略平面図である。
【図７】第１実施形態における他のマザーＴＦＴアレイ基板の平面図である。
【図８】第１実施形態における更に他のマザーＴＦＴアレイ基板の平面図である。
【図９】第２実施形態におけるＴＦＴアレイ基板の平面図である。
【図１０】ラビング処理時におけるＴＦＴアレイ基板とラビングロールとの位置関係を示す図であり、図９のＢ−Ｂ’に相当する断面図である。ＴＦＴアレイ基板として、図１０（ａ）はダミーパターンが配置されたＴＦＴアレイ基板を、図１０（ｂ）はダミーパターンが配置されないＴＦＴアレイ基板を用いた場合の図である。
【図１１】第２実施形態における他のマザーＴＦＴアレイ基板の平面図である。
【図１２】第３実施形態におけるマザーＴＦＴアレイ基板の平面図である。
【符号の説明】
１６、２２…配向膜
１０…ＴＦＴアレイ基板
２０…対向基板
３０…ＴＦＴ
２００…液晶装置
２０１…表示領域
２１０…ｐ型チャネル用ＴＥＧ
２１１…ｎ型チャネル用ＴＥＧ
３００、３１０、３２０、３３０、３４０、３５０、５００…マザーＴＦＴアレイ基板
３０１、３１１、３２１、３５１、３５２…ＴＥＧ
３０２、３１２、３２２、３５３、３５４…延長領域
３３１、３４１…ダミーパターン
【発明の属する技術分野】
本発明は液晶装置の技術分野に属し、特にアクティブマトリクスの基板形成の技術分野に属する。
【０００２】
【従来の技術】
液晶装置は、対向基板とＴＦＴアレイ基板との間に液晶層を挟持して構成され、液晶層に電圧を印加し液晶分子の光学特性を変化させることにより表示を行う。対向基板及びＴＦＴアレイ基板それぞれの液晶層とを接する面上には配向膜が配置されており、これら配向膜により電圧無印加時の液晶分子の配列が決定される。配向膜は、ポリイミドなどの有機膜からなる配向膜材料の表面に、ラビング布などで所定の方向に擦するラビング処理を施すことにより形成される。ラビング処理に用いられるラビング布はローラーに巻きつけられた状態となっており、ラビング布と配向膜とを接触させた状態で、配向膜上をローラーが回転することによってラビング処理が行われる。
【０００３】
この配向膜の形成時におけるラビング処理の段階では、ラビング処理が施される基板、例えば多面取りが採用されたマザーＴＦＴアレイ基板は次のような構成となっている。
【０００４】
例えば、マザーＴＦＴアレイ基板は円形状を有しており、1枚のマザーＴＦＴアレイ基板から複数個の矩形状の液晶装置用基板が多数個取れるように構成される。マザーＴＦＴアレイ基板は、後に液晶装置用基板として使用される複数の液晶装置用基板が配置された有効領域と、液晶装置用基板として使用されない非有効領域とから構成される。有効領域には、表示に関与するスイッチング素子及び画素電極などが配置されている。一方、非有効領域には、有効領域中に配置されるスイッチング素子などの電気特性を測定するためのＴＥＧ（Test Element Group）と呼ばれるテストパターンが配置されている。このＴＥＧは、有効領域中に配置されるスイッチング素子の製造工程と同じ製造工程で形成される。例えば有効領域中に配置されるスイッチング素子と同じ構造のスイッチング素子や、有効領域中に配置されるスイッチング素子の設計を異ならせた構造のスイッチング素子がいくつかＴＥＧとして形成される。そして、このＴＥＧの電気特性を測定することにより、間接的に有効領域中のスイッチング素子の電気特性を測定することができる。このような設計パラメータを異ならせたスイッチング素子パターンからなるＴＥＧでは、ある程度の形成面積が必要となり、例えば数インチの大きさの液晶装置基板毎にこのようなＴＥＧを配置することは困難となる。このため、広い形成面積が必要となるＴＥＧは、マザーＴＦＴアレイ基板の非有効領域に配置されることが望ましく、１つのＴＥＧで複数個の液晶装置基板のスイッチング素子の電気特性の測定を兼ねることが望ましい。
【０００５】
また、マザーＴＦＴアレイ基板として円形状の基板を用いる場合においては、液晶装置用基板の取り数を増やすため、非有効領域を極力少なくするように液晶装置用基板の配置が考えられた後、ＴＥＧの配置箇所が検討される。このような構造においては、マザーＴＦＴアレイ基板を一端部から他端部に向かってラビング処理する際、ラビング方向に沿って、ＴＥＧを他端部に向かって延長した延長領域に有効領域が配置される場合がある。すると、ＴＥＧパターンは、有効領域中に形成されるスイッチング素子パターンよりも十分大きく形成されるため、ＴＥＧパターンのパターン形状に影響を受けて、延長領域の配向が不良となってしまう。このため、このような配向処理不良を有する液晶装置用基板を液晶装置に組み込んだ場合、該表示領域がムラとなり表示品位の悪い液晶装置が製造されてしまうという問題があった。
【０００６】
また、基板上の有効領域に形成される膜の膜厚は、ＴＥＧ形成領域以外の非有効領域に形成される膜の膜厚よりと異なる。このため有効領域と非有効領域との境界付近において段差が生じてしまい、この段差部付近においては、所望のラビング強度とは異なる強度でラビング処理が施されてしまう。この結果、同じ１枚のマザーＴＦＴアレイ基板からラビング強度の異なる液晶装置用基板が製造されたり、液晶装置用基板の面内でのラビング強度むらが生じたりしていた。このため、このような配向処理不良を有する液晶装置用基板を液晶装置に組み込んだ場合、表示品位の悪い液晶装置が製造されてしまうという問題があった。
【０００７】
【発明が解決しようとする課題】
本発明は、このような問題を解決するためになされたものであり、配向不良のない表示品質の高い液晶装置を得ることができる液晶基板及び液晶基板の製造方法並びに液晶装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
このような課題を解決するため、本発明は以下のような構成を採用している。
【０００９】
本発明の液晶基板の製造方法は、（ａ）液晶装置用基板となりうる有効領域と該有効領域以外の非有効領域とを有する基板上の該有効領域内の所定の位置にスイッチング素子を形成する工程と、（ｂ）前記非有効領域内の所定の位置に、前記スイッチング素子の電気的特性を測定する第１テストパターンを形成する工程と、（ｃ）前記スイッチング素子を覆って前記基板上に配向膜材料を形成する工程と、（ｄ）前記配向膜材料を前記基板の一端部から他端部に向かった一方向にラビング処理して配向膜を形成する工程とを具備し、前記一方向に沿って、前記第１テストパターンの長手方向が配置され、前記一方向に沿って前記第１テストパターンを前記他端部に向かって延長した延長領域に前記有効領域は存在しないことを特徴とする。
【００１０】
本発明のこのような構成によれば、ラビング処理方向に沿って、第１テストパターンを他端部に向かって延長した延長領域に有効領域が存在しない、すなわち非有効領域に位置するように、第１テストパターンが配置されているので、第１テストパターンの存在による配向不良が、有効領域に影響することがない。従って、このような液晶基板を用いて製造された液晶装置は、表示不良がない表示品位の高い液晶装置となる。
【００１１】
ここで、液晶基板とは、液晶装置に用いられる配向膜が形成された基板のことを指す。液晶基板は、液晶装置に用いられる液晶装置用基板が複数個一括して製造できる多面取りが採用された液晶基板でも、単個取りの液晶基板でもどちらでも良い。多面取りが採用された液晶基板においては、後に液晶装置用基板として用いられる領域が有効領域となり、液晶装置用基板として用いられない領域が非有効領域となる。単個取りが採用された液晶基板においては、液晶装置としたときに表示に関与する領域が有効領域となり、表示に関与しない領域が無効領域となる。
【００１２】
また、本発明の他の液晶基板の製造方法は、（ａ）液晶装置用基板となりうる有効領域と該有効領域以外の非有効領域とを有する基板上の該有効領域の所定の位置にスイッチング素子を形成する工程と、（ｂ）前記非有効領域の所定の位置にダミーパターンを形成する工程と、（ｃ）前記スイッチング素子を覆って前記基板上に配向膜材料を形成する工程と、（ｄ）前記配向膜材料を前記基板の一端部から他端部に向かった一方向にラビング処理して配向膜を形成する工程とを具備し、前記ダミーパターンは、前記有効領域を挟むように前記非有効領域に配置され、前記ダミーパターンの長手方向は、前記一方向に沿って配置されてなることを特徴とする。
【００１３】
本発明のこのような構成によれば、有効領域を挟むように、非有効領域にダミーパターンが配置されるので、有効領域とダミーパターンが形成された非有効領域とでは、ほぼ同じ厚みに膜が形成された状態となっている。そして、このような膜厚状態でラビング処理が行われることにより、有効領域内全面に対して均一なラビング圧にてラビング処理が施されることになり、有効領域内での配向むらがないという効果が得られる。従って、このような液晶基板を用いて製造された液晶装置は、表示むらがなく、表示品位の高いものとなる。
【００１４】
ここで、液晶基板とは、液晶装置に用いられる配向膜が形成された基板のことを指す。液晶基板は、液晶装置に用いられる液晶装置用基板が複数個一括して製造できる多面取りが採用された液晶基板でも、単個取りの液晶基板でもどちらでも良い。多面取りが採用された液晶基板においては、後に液晶装置用基板として用いられる領域が有効領域となり、液晶装置用基板として用いられない領域が非有効領域となる。単個取りが採用された液晶基板においては、液晶装置としたときに表示に関与する領域が有効領域となり、表示に関与しない領域が無効領域となる。
【００１５】
また、前記ダミーパターンは、前記スイッチング素子と同じ構造のパターンを有することを特徴とする。このような構成とすることにより、有効領域とダミーパターンが形成された非有効領域とは同じ厚みに膜が形成された状態となる。従って、より確実に有効領域と非有効領域との境界付近におけるラビング圧の変化を防止することができ、有効領域内全面に対してより確実に均一なラビング圧にてラビング処理が施されることになる。
【００１６】
また、前記ダミーパターンは前記スイッチング素子の電気的特性を測定する第１テストパターンを有することを特徴とする。このように、ダミーパターンと第１テストパターンとを兼ねることができる。ダミーパターンは有効領域を挟むように配置されるため、ラビング処理方向に沿って、ダミーパターンを他端部に向かって延長した延長領域は非有効領域に位置する。従って、第１テストパターンを兼ねるダミーパターンのターンの存在による配向不良が、有効領域に影響することはない。
【００１７】
また、前記有効領域には複数の液晶装置用基板が配置されてなることを特徴とする。このように１枚の液晶基板から複数の液晶装置用基板を製造する多面取りを採用することもできる。
【００１８】
また、前記液晶装置用基板には、該液晶装置用基板に配置されたスイッチング素子の電気的特性を測定する第２テストパターンが更に配置されてなることを特徴とする。また、前記第２テストパターンの長手方向は、前記一方向に沿って配置されることを特徴とする。このような構成によれば、形成面積が小さくてすむ第２テストパターンを有効領域の液晶装置用基板に配置し、大きい形成面積が必要な第１テストパターンを液晶基板の非有効領域に配置することもできる。
【００１９】
また、前記（ｄ）工程後、（ｅ）前記基板を切断することにより、前記複数の液晶装置用基板をそれぞれ分離する工程とを更に具備することを特徴とする。このように、液晶基板として多面取りを採用することができ、一括して複数の液晶装置用基板を製造できるため、生産効率が良いという効果がある。また、非有効領域に第１テストパターンが配置される構造をとる場合においては、同一液晶基板上に配置される液晶装置用基板それぞれのスイッチング素子の電気特性を第１テストパターンにより一括して測定できる。このため、１つの液晶装置用基板毎に第１テストパターンを形成する必要がないので、テストパターンの形成面積を小さくすることができ、基板の利用効率が高まる。
【００２０】
本発明の液晶基板は、上述に記載の液晶基板の製造方法により製造されることを特徴とする。このような構成によれば、配向不良のない液晶基板が得られる。
【００２１】
本発明の他の液晶基板は、液晶装置用基板となりうる有効領域と該有功領域以外の非有効領域とを有する基板と、
前記有効領域の所定の位置に配置されたスイッチング素子と、
前記スイッチング素子を覆って前記基板上に配置され、前記基板の一端部から他端部に向かった一方向にラビング処理された配向膜と、
前記非有効領域の所定の位置に配置された前記スイッチング素子の電気的特性を測定する第１テストパターンと
を具備し、
前記一方向に沿って、前記第１テストパターンの長手方向が配置され、
前記一方向に沿って前記第１テストパターンを前記他端部に向かって延長した延長領域に前記有効領域が存在しないことを特徴とする。
【００２２】
本発明のこのような構成によれば、ラビング処理方向に沿って、第１テストパターンを他端部に向かって延長した延長領域が有効領域に存在しない、すなわち非有効領域に位置するように、第１テストパターンが配置されているので、第１テストパターンの存在による配向不良が、有効領域に影響することがない。従って、このような液晶基板を用いて製造された液晶装置は、表示不良がない表示品位の高い液晶装置となる。
【００２３】
ここで、液晶基板とは、液晶装置に用いられる配向膜が形成された基板のことを指す。液晶基板は、液晶装置に用いられる液晶装置用基板が複数個一括して製造できる多面取りが採用された液晶基板でも、単個取複数個一括して製造できる多面取りが採用された液晶基板でも、単個取りの液晶基板でもどちらでも良い。多面取りが採用された液晶基板においては、後に液晶装置用基板として用いられる領域が有効領域となり、液晶装置用基板として用いられない領域が非有効領域となる。単個取りが採用された液晶基板においては、液晶装置としたときに表示に関与する領域が有効領域となり、表示に関与しない領域が無効領域となる。
【００２４】
本発明のさらに他の液晶基板は、液晶装置用基板となりうる有効領域と該有功領域以外の非有効領域とを有する基板と、
前記有効領域に配置されたパターンと、
前記パターンを覆って前記基板上に配置され、前記基板の一端部から他端部に向かった一方向にラビング処理された配向膜と、
前記有効領域を挟むように前記非有効領域内に配置され、長手方向が前記一方向に沿って配置されてなるダミーパターンと、
を具備することを特徴とする。
【００２５】
本発明のこのような構成によれば、有効領域を挟むように、非有効領域にダミーパターンが配置されるので、有効領域とダミーパターンが形成された非有効領域とでは、ほぼ同じ厚みに膜が形成された状態となっている。そして、このような膜厚状態でラビング処理が行われることにより、有効領域内全面に対して均一なラビング圧にてラビング処理が施されることになり、有効領域内での配向むらがないという効果が得られる。従って、このような液晶基板を用いて製造された液晶装置は、表示むらがなく、表示品位の高いものとなる。
【００２６】
ここで、液晶基板とは、液晶装置に用いられる配向膜が形成された基板のことを指す。液晶基板は、液晶装置に用いられる液晶装置用基板が複数個一括して製造できる多面取りが採用された液晶基板でも、単個取りの液晶基板でもどちらでも良い。多面取りが採用された液晶基板においては、後に液晶装置用基板として用いられる領域が有効領域となり、液晶装置用基板として用いられない領域が非有効領域となる。単個取りが採用された液晶基板においては、液晶装置としたときに表示に関与する領域が有効領域となり、表示に関与しない領域が無効領域となる。
【００２７】
また、前記ダミーパターンは、前記パターンと同じパターンを有することを特徴とする。このような構成とすることにより、有効領域とダミーパターンが形成された非有効領域とは同じ厚みに膜が形成された状態となる。従って、より確実に有効領域と非有効領域との境界付近におけるラビング圧の変化を防止することができ、有効領域内全面に対してより確実に均一なラビング圧にてラビング処理が施されることになる。
【００２８】
また、前記パターンはスイッチング素子を有し、前記ダミーパターンは前記スイッチング素子の電気的特性を測定する第１テストパターンを有することを特徴とする。このように、ダミーパターンと第１テストパターンとを兼ねることができる。ダミーパターンは有効領域を挟むように配置されるため、ラビング処理方向に沿って、ダミーパターンを他端部に向かって延長した延長領域は非有効領域に位置する。従って、第１テストパターンを兼ねるダミーパターンのターンの存在による配向不良が、有効領域に影響することはない。
【００２９】
また、前記有効領域には複数の液晶装置用基板が配置さてなることを特徴とする。このように１枚の液晶基板から複数の液晶装置用基板を製造する多面取りを採用することもできる。
【００３０】
また、前記液晶装置用基板には、該液晶装置用基板に配置されたスイッチング素子の電気的特性を測定する第２テストパターンが更に配置されてなることを特徴とする。また、前記第２テストパターンの長手方向は、前記一方向に沿って配置されることを特徴とする。このような構成によれば、形成面積が小さくてすむ第２テストパターンを有効領域の液晶装置用基板に配置し、大きい形成面積が必要な第１テストパターンを液晶基板の非有効領域に配置することもできる。
【００３１】
本発明の液晶装置用基板は、上述に記載の液晶基板が、各前記複数の液晶装置用基板毎に切断分離されて製造されたことを特徴とする。
【００３２】
また、本発明の他の液晶装置用基板は、上述の液晶基板の製造方法に記載の（ｅ）工程により各前記液晶装置用基板毎に切断分離されて製造されたことを特徴とする。
【００３３】
本発明の液晶装置は、上述に記載の液晶基板を具備することを特徴とする。このような構成によれば表示不良のない表示品位の高い液晶装置を得ることができる。
【００３４】
また、本発明の他の液晶装置は、上述に記載の液晶装置用基板を具備することを特徴とする。このような構成によれば表示不良のない表示品位の高い液晶装置を得ることができる。
【００３５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００３６】
まず、本発明における液晶装置用基板としてのＴＦＴアレイ基板が組み込まれた液晶装置の構造について、図１〜図４、図６を用いて説明する。
【００３７】
（液晶装置の構造）
図１は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図２は、対向基板２０を含めて示す図１のＨ−Ｈ’断面図である。図３は、液晶装置用基板としてのＴＦＴアレイ基板の表示領域を説明する平面図である。図４は、図３のＡ−Ａ’断面図であり、ＴＦＴアレイ基板の表示領域の縦断面図である。図６は、ＴＦＴアレイ基板の全体構造を示す概略平面図である。尚、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を適宜設定している。
【００３８】
図２に示すように、液晶装置２００は、ＴＦＴアレイ基板１０と対向基板２０とが対向配置され、両基板間に液晶層５０が挟持されて構成される。ＴＦＴアレイ基板１０は、石英基板上に複数のスイッチング素子としての薄膜トランジスタ（以下、ＴＦＴ）３０及び各ＴＦＴ３０毎に接続された複数の画素電極（図示せず）が配置されて構成され、対向基板２０は、石英基板上に対向電極が配置されて構成される。ＴＦＴアレイ基板１０及び対向基板２０には、それぞれ、液晶層５０と接する側に液晶層の初期配向状態を決定するポリイミドからなる配向膜（後述する）が形成されている。尚、表示領域における液晶装置の詳細な断面構造については図４を用いて後に説明する。
【００３９】
図１において、ＴＦＴアレイ基板１０の上には、基板の外周部に沿って液晶注入口５２ａを除く矩形状に形成されたシール材５２が設けられており、ＴＦＴアレイ基板１０と対向基板２０とは、シール材５２により接着固定されている。対向基板上にはシール材５２の内側に並行して額縁状の額縁遮光層５３が設けられている。液晶が注入される液晶注入口５２ａは封止材５４により封止されている。前述した液晶は、ＴＦＴアレイ基板１０、対向基板２０、シール材５２及び封止材５４により形成された領域内に保持される。
【００４０】
シール材５２の内側の領域は表示領域２０１が含まれる。ＴＦＴアレイ基板１０の表示領域には、互いに交差する複数の走査線及び複数のデータ線が配置され、これら交差部毎に配置されたＴＦＴ及び各ＴＦＴ毎に接続された画素電極とが配置されている。一方、対向基板２０の表示領域には、ＴＦＴアレイ基板上に形成される走査線及びデータ線に対応したマトリクス状の遮光層２３が配置されている。尚、表示領域に配置される配線や電極、遮光層などの構成については、図３及び図４を用いて後に説明する。
【００４１】
シール材５２の外側の領域には、データ線駆動回路１０１及び複数の外部回路接続端子１０２ａからなる接続端子群１０２が、複数ＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。本実施形態においては、これらの各駆動回路は表示領域２０１中のスイッチング素子と同時形成され、駆動回路は例えばｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとからなる相補型トランジスタを有する。更に、図６にも示すように、接続端子群１０２を挟むように、第２テストパターンとしてのｐ型チャネル用ＴＥＧ２１０及びｎ型チャネル用ＴＥＧ２１１とが配置されている。これらＴＥＧ２１０及び２１１は、この相補型トランジスタの電気的特性を測定するためのテストパターンである。具体的には、ＴＥＧ２１０及び２１１は、駆動回路中のｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴのそれぞれを構成する絶縁膜や導電膜自体の電気特性やコンタクト抵抗を測定するためのパターンなどを有する。
【００４２】
走査線と走査線駆動回路１０４とは電気的に接続し、走査線駆動回路１０４から走査線に対して走査信号が供給される。またデータ線とデータ線駆動回路１０１とは電気的に接続し、データ線駆動回路１０４からデータ線に対して画像信号が供給される。走査線駆動回路１０４及びデータ線駆動回路１０１はそれぞれ外部回路接続端子１０２と電気的に接続し、外部回路接続端子１０２からはクロック信号や電源などが供給される。更に、ＴＦＴアレイ基板１０の残る一辺には、表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。
【００４３】
図３に示すように、ＴＦＴアレイ基板１０の表示領域には、互いに交差する複数の走査線３と複数のデータ線６とが配置され、各交差部ごとにはＴＦＴ３０が配置されている。ＴＦＴ３０は、半導体層１と、後述するゲート絶縁膜と、半導体層１の後述するチャネル領域に対応したゲート絶縁膜上に配置されたゲート電極３ａとから構成される。走査線３は、半導体層１のチャネル領域と平面的に重なり合う分岐部を有し、この分岐部がＴＦＴ３０のゲート電極３ａとして機能する。
【００４４】
図４に示すように、ＴＦＴアレイ基板１０は、例えば石英からなる基板６０上に、半導体層１が配置され、この半導体層１を覆うようにゲート絶縁膜２が配置され、ゲート絶縁膜２上に走査線３及びゲート電極３ａが配置されている。半導体層１は、チャネル領域１ａと、このチャネル領域１ａを挟むように配置されたソース領域１ｂとドレイン領域１ｃとからなる。更に、走査線３及びゲート電極３ａを覆ってゲート絶縁膜２上に第１層間絶縁膜４が配置され、第１層間絶縁膜４上にデータ線６が配置される。データ線６は、ゲート絶縁膜２及び第１層間絶縁膜４に形成されたコンタクトホール５により、半導体１のソース領域１ｂと電気的に接続される。データ線６を覆うように第１層間絶縁膜４上には第２層間絶縁膜７が配置され、第２層間絶縁膜７上には画素電極９が配置される。画素電極９は、ゲート絶縁膜２、第１層間絶縁膜４及び第２層間絶縁膜７に形成されたコンタクトホール８により、半導体層１のドレイン領域１ｃと電気的に接続される。更に、画素電極９を覆って第２層間絶縁膜７上には、配向膜材料としてのポリイミド膜を配向処理してなる配向膜１６が配置されている。
【００４５】
一方、対向基板２０は、ガラスなどの基板７０上に、ＴＦＴアレイ基板１０上に形成された走査線３及びデータ線６に対応してマトリクス状に遮光層２３が配置され、表示領域の周縁部には額縁状の額縁遮光層が配置される。更に遮光層２３及び額縁遮光層を覆って基板７０上に、対向電極２１、配向膜材料としてのポリイミド膜を配向処理してなる配向膜２２が順次積層されている。
【００４６】
（第１実施形態における液晶装置の製造方法）
以上のような構成を持つ液晶装置の製造方法について以下に説明する。
【００４７】
まず、はじめにＴＦＴアレイ基板の製造方法について図５及び図６を用いて説明する。本実施形態のＴＦＴアレイ基板の製造においては、多面取りを採用している。
【００４８】
まず、図５に示すような石英からなる円形状の液晶基板としてのマザーＴＦＴアレイ基板３００を用意する。本実施形態においては、１枚のマザーＴＦＴアレイ基板３００から複数個の矩形状の液晶装置用基板１０を製造することができる。図５中、マザーＴＦＴアレイ基板３００は、後に液晶装置用基板として用いられる有効領域と、液晶装置用基板として用いられない非有効領域とから構成される。
【００４９】
次に、公知の技術にて、図３及び図４に示すＴＦＴアレイ基板１０の構造の配向膜１６が形成される前までの構造を有するように、マザーＴＦＴアレイ基板３００の有効領域中に、走査線３、データ線６、スイッチング素子３０、画素電極９ａを形成する。更に、マザーＴＦＴアレイ基板３００の有効領域中に、走査線駆動回路１０４及びデータ線駆動回路１０１などの周辺回路領域を形成する。
【００５０】
また、表示領域の素子の形成と同時に、非有効領域に第１テストパターンとしてのＴＥＧ３０１を形成する。このＴＥＧ３０１は、有効領域中に配置される表示領域及び周辺回路領域のスイッチング素子と同じ構造のスイッチング素子と、有効領域中に配置されるスイッチング素子の設計パラメータを異ならせた構造のスイッチング素子とから構成される。そして、このＴＥＧの電気特性を測定することにより、間接的に有効領域中に形成されるスイッチング素子の電気特性を測定することができる。尚、スイッチング素子としてＬＤＤ構造を有するスイッチング素子を用いる場合、ＴＥＧ３０１は、有効領域中に配置されるスイッチング素子の半導体層のＬＤＤ領域の幅を異ならせた構造のスイッチング素子がいくつか形成されることになる。後に行われるラビング処理方向に沿って、ＴＥＧ３０１をラビング終端部に向かって延長した延長領域３０２が非有効領域となるように、ＴＥＧ３０１は配置される。
【００５１】
次に、マザーＴＦＴアレイ基板３００上に、ポリイミドからなる配向膜材料を塗布する。その後、図示しないラビング布が巻きつけられたラビングロールを、ラビング布と配向膜を接触させた状態で、図５に示す矢印の一方向に沿って、基板の一端部から他端部に向かって移動させ、ポリイミド膜に対しラビング処理を施して配向膜を形成する。ここで、基板の一端部はラビングの開始部に相当し、他端部はラビング終端部に相当する。このラビング工程においては、上述の通り、ラビング処理方向に沿って、ＴＥＧ３０１をラビング終端部に向かって延長した延長領域３０２が、非有効領域となるように、ＴＥＧ３０１は配置されているので、ＴＥＧ３０１の存在による配向不良は延長領域３０２のみに現れ、有効領域に影響することがない。
【００５２】
以上の工程により、図５に示すような複数の液晶装置用基板１０とＴＥＧ３０２が配置されたマザーＴＦＴアレイ基板３００が形成される。
【００５３】
次に、公知の技術により、図４に示すごとく対向基板２０を形成する。
ここで、対向基板２０の製造工程において、対向基板２０上に形成される対向電極２１の電気特性を測定するためのテストパターンを、対向電極２１の形成と同時に、表示領域外に形成しても良い。この場合には、上述のマザーＴＦＴアレイ基板３００のラビング処理と同様に、ラビング処理方向に沿って、テストパターンをラビング終端部に向かって延長した延長領域が非表示領域となるように、テストパターンを配置すれば良い。これにより、テストパターンの存在による配向不良が表示領域中に発生することを防止することができる。
【００５４】
次に、上述のマザーＴＦＴアレイ基板３００に配置される液晶装置用基板１０それぞれに液晶注入口を除く矩形状にシール材を塗布した後、対向基板２０を配置し、液晶装置用基板１０と対向基板２０とを接着する。その後、注入口から液晶を注入し、封止材により注入口を封止する。次に、マザーＴＦＴアレイ基板を各液晶装置用基板毎に切断分離し、複数の液晶装置が得られる。このように製造された液晶装置は、表示不良がなく、表示品位の高い液晶装置となる。
【００５５】
また、本実施形態において、ＴＥＧは、マザーＴＦＴアレイ基板の周縁部付近に配置されているが、図７に示すように、マザーＴＦＴアレイ基板３１０に配置される異なる液晶装置用基板１０間に位置するように配置することもできる。この場合、ラビング処理方向に沿って、ＴＥＧ３１１をラビング終端部に向かって延長した延長領域３１２が非有効領域となるように、ＴＥＧ３１１が配置されさえすれば良い。これにより、ＴＥＧによる配向不良が有効領域に発生することを防止することができる。更に、延長領域３１２が非有効領域となるようにＴＥＧ３１２を配置するという条件さえ満たせば、マザーＴＦＴアレイ基板の大きさや液晶装置用基板の大きさ及び配置の仕方を適宜設定することにより、液晶装置用基板の取り数を増やすことも可能となり、マザーＴＦＴアレイ基板を有効利用することができる。
【００５６】
また、本実施形態においては、マザーＴＦＴアレイ基板として円形状の基板を用いたが、図８に示すような矩形状の基板を用いることもできる。この場合、ラビング処理方向に沿って、ＴＥＧ３２１をラビング終端部に向かって延長した延長領域３２２が非有効領域となるように、ＴＥＧ３２１が配置されさえすれば良い。これにより、ＴＥＧによる配向不良が有効領域に発生することを防止することができる。
【００５７】
また、本実施形態においては、多面取りの場合を例に挙げたが、単個の液晶基板にも適用できることは言うまでもない。この場合、液晶基板の表示に関与する表示領域及び駆動回路領域が有効領域となり、これらの領域のほぼ外周部付近に相当する表示に関与しない領域が非有効領域となる。
【００５８】
（第２実施形態における液晶装置の製造方法）
本実施形態は、マザーＴＦＴアレイ基板の構造が異なる点のみが第1実施形態と異なり、異なる点についてのみ図９を用いて説明する。
【００５９】
本実施形態では、マザーＴＦＴアレイ基板３３０の非有効領域にダミーパターン３３１が配置されている点で、第１実施形態と異なる。
【００６０】
図９に示すように、マザーＴＦＴアレイ基板３３０は、複数の液晶装置基板１０が配置される有効領域と、液晶装置基板とならない非有効領域とを有する。非有効領域には、ラビング方向とほぼ平行に、有効領域を挟みこむようにダミーパターン３３１が配置されている。図において、図示されている矢印がラビング方向を表しており、図の通り、ラビング方向は、基板３３０の一端部から他端部に向かった一方向となる。ダミーパターンは、有効領域中に形成されるパターンと同じパターン、すなわち図４に示すごとくスイッチング素子及び画素電極と同じ構造のパターンが形成されている。従って、有効領域とダミーパターンが形成された非有効領域とでは、ほぼ同じ厚みに膜が形成された状態となっている。本実施形態においては、このような膜厚状態でラビング処理が行われるため、有効領域内全面に対して均一なラビング圧にてラビング処理が施されることになる。従って、有効領域内ではラビング処理の配向処理むらがなくなる。このようなマザーＴＦＴアレイ基板が切断分離されて製造された液晶装置用基板が組み込まれた液晶装置は、表示むらがなく、表示品位の高い液晶装置となる。
【００６１】
ここで、図１０を用いて、ダミーパターン３３１が配置される場合とされない場合におけるラビング処理時の違いを説明する。図１０は、ラビング処理時を示す図であり、ラビング布が表面に巻きつけられたラビングロール４００が、ラビング布と配向膜（図示せず）とが接するように配置された状態である。図１０（ａ）はダミーパターン３３１が配置されている本実施形態を示し、図１０（ｂ）はダミーパターンが配置されていない状態を示すものであり、図９のＢ−Ｂ’断面に相当する。
【００６２】
図１０（ｂ）に示すように、ダミーパターンが配置されない場合、液晶基板５００に配置される複数の液晶装置基板５１０ａ、５１０ｂ、５１０ｃ（二重斜線部分）は、それぞれの基板に施されるラビング強度が異なってしまう。すなわち、液晶装置基板５１０ａの端面領域Ｃ及び液晶装置基板５１０ｃの端面領域Ｃ’に施されるラビング強度と、液晶装置基板５１０ｂの中央部領域Ｄに施されるラビング強度とが、異なってしまう。これは、図に示すように、非有効領域と有効領域とは基板５００上に形成される膜の膜厚が異なるため、非有効領域と有効領域との間で段差が生じてしまい、この段差部分でラビングロール４００の基板５００に対するラビング圧が所望のラビング圧と異なってしまうために、発生する。このような状態でラビング処理されて形成された液晶装置基板５１０ａ及び５１０ｃは、基板面内で配向が不均一となり、液晶装置としたときに表示むらとなってしまう。
【００６３】
これに対し、本実施形態においては、図１０（ａ）に示すように、有効領域のパターンの厚みとほぼ同じ厚みを有するダミーパターン３３１が非有効領域に配置されているため、有効領域内のラビング圧を均一にすることができる。従って、各液晶装置基板１０（二重斜線部分）は面内で均一な配向処理が施されたことになり、このような液晶装置基板を組み込んだ液晶装置は基板面内での表示むらがない。
【００６４】
また、本実施形態においては、マザーＴＦＴアレイ基板として円形状の基板を用いたが、図１１に示すような矩形状のマザーＴＦＴアレイ基板３４０を用いることもできる。この場合、ダミーパターン３４１は、ラビング方向とほぼ平行に、マザーＴＦＴアレイ基板３３０の有効領域を挟みこむように配置される。
【００６５】
また、本実施形態においては、多面取りの場合を例に挙げたが、単個の液晶基板にも適用できることは言うまでもない。この場合、液晶基板の表示に関与する表示領域及び駆動回路領域が有効領域となり、これらの領域のほぼ外周部付近に相当する表示に関与しない領域が非有効領域となる。
【００６６】
（第３実施形態における液晶装置の製造方法）
第１実施形態では非有効領域にＴＥＧを配置し、第２実施形態では非有効領域にダミーパターンを配置している。しかし、非有効領域に配置されるパターンが、ＴＥＧとダミーパターンとを兼ねることもできる。例えば、第２実施形態に記載したダミーパターン３３１として、第１実施形態に記載したＴＥＧの構造を用いても良い。第２実施形態を説明するために用いた図９に示すように、ラビング処理方向に沿って、ダミーパターン３３１をラビング終端部に向かって延長した延長領域が非有効領域となるように、ダミーパターン３３１が配置されている。従って、ダミーパターン３３１として第１実施形態に示すＴＥＧパターンを用いたとしても、ＴＥＧとしてのダミーパターン３３１の存在による配向不良が有効領域に影響することがない。
【００６７】
また、図１２に示すように、第１実施形態におけるＴＥＧと第２実施形態におけるダミーパターンとを混在させた構造とすることもできる。すなわち、マザーＴＦＴアレイ基板３５０上に、第２実施形態におけるダミーパターンの機能を有するダミーパターン３５２を有効領域の一部を挟むように配置し、第１実施形態におけるＴＥＧの機能を有するＴＥＧ３５１を配置することもできる。この場合、ＴＥＧ３５１は、ダミーパターン３５２だけでは補償しきれない液晶装置基板を補償し、ダミーパターンとしての機能をも有する。また、ダミーパターン３５２にＴＥＧパターンを用いることもできる。ＴＥＧパターンとして用いる場合には、ラビング処理方向に沿って、パターン３５１及び３５２をラビング終端部に向かって延長した延長領域３５３及び３５４が非有効領域となるように、パターン３５１及び３５２が配置されれば良い。
【図面の簡単な説明】
【図１】ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図２】対向基板を含めて示す図１のＨ−Ｈ’断面図である。
【図３】液晶装置用基板としてのＴＦＴアレイ基板の表示領域の平面図である。
【図４】図３のＡ−Ａ’断面図に相当し、液晶装置とした時の表示領域の縦断面図である。
【図５】第１実施形態におけるマザーＴＦＴアレイ基板の平面図である。
【図６】ＴＦＴアレイ基板の全体構造を示す概略平面図である。
【図７】第１実施形態における他のマザーＴＦＴアレイ基板の平面図である。
【図８】第１実施形態における更に他のマザーＴＦＴアレイ基板の平面図である。
【図９】第２実施形態におけるＴＦＴアレイ基板の平面図である。
【図１０】ラビング処理時におけるＴＦＴアレイ基板とラビングロールとの位置関係を示す図であり、図９のＢ−Ｂ’に相当する断面図である。ＴＦＴアレイ基板として、図１０（ａ）はダミーパターンが配置されたＴＦＴアレイ基板を、図１０（ｂ）はダミーパターンが配置されないＴＦＴアレイ基板を用いた場合の図である。
【図１１】第２実施形態における他のマザーＴＦＴアレイ基板の平面図である。
【図１２】第３実施形態におけるマザーＴＦＴアレイ基板の平面図である。
【符号の説明】
１６、２２…配向膜
１０…ＴＦＴアレイ基板
２０…対向基板
３０…ＴＦＴ
２００…液晶装置
２０１…表示領域
２１０…ｐ型チャネル用ＴＥＧ
２１１…ｎ型チャネル用ＴＥＧ
３００、３１０、３２０、３３０、３４０、３５０、５００…マザーＴＦＴアレイ基板
３０１、３１１、３２１、３５１、３５２…ＴＥＧ
３０２、３１２、３２２、３５３、３５４…延長領域
３３１、３４１…ダミーパターン
Claims (20)
- （ａ）液晶装置用基板となりうる有効領域と該有効領域以外の非有効領域とを有する基板上の該有効領域内の所定の位置にスイッチング素子を形成する工程と、
（ｂ）前記非有効領域内の所定の位置に、前記スイッチング素子の電気的特性を測定する第１テストパターンを形成する工程と、
（ｃ）前記スイッチング素子を覆って前記基板上に配向膜材料を形成する工程と、
（ｄ）前記配向膜材料を前記基板の一端部から他端部に向かった一方向にラビング処理して配向膜を形成する工程と
を具備し、
前記一方向に沿って、前記第１テストパターンの長手方向が配置され、
前記一方向に沿って、前記第１テストパターンを前記他端部に向かって延長した延長領域に前記有効領域は存在しないことを特徴とする液晶基板の製造方法。 - （ａ）液晶装置用基板となりうる有効領域と該有効領域以外の非有効領域とを有する基板上の該有効領域の所定の位置にスイッチング素子を形成する工程と、
（ｂ）前記非有効領域の所定の位置にダミーパターンを形成する工程と、
（ｃ）前記スイッチング素子を覆って前記基板上に配向膜材料を形成する工程と、
（ｄ）前記配向膜材料を前記基板の一端部から他端部に向かった一方向にラビング処理して配向膜を形成する工程と
を具備し、
前記ダミーパターンは、前記有効領域を挟むように前記非有効領域に配置され、
前記ダミーパターンの長手方向は、前記一方向に沿って配置されてなることを特徴とする液晶基板の製造方法。 - 前記ダミーパターンは、前記スイッチング素子と同じ構造のパターンを有することを特徴とする請求項２に記載の液晶基板の製造方法。
- 前記ダミーパターンは前記スイッチング素子の電気的特性を測定する第１テストパターンを有することを特徴とする請求項３に記載の液晶基板の製造方法。
- 前記有効領域には、複数の液晶装置用基板が配置されてなることを特徴とする請求項１から請求項４のいずれか一項に記載の液晶基板の製造方法。
- 前記液晶装置用基板には、該液晶装置用基板に配置されたスイッチング素子の電気的特性を測定する第２テストパターンが更に配置されてなることを特徴とする請求項５に記載の液晶基板の製造方法。
- 前記第２テストパターンの長手方向は、前記一方向に沿って配置されることを特徴とする請求項６に記載の液晶基板の製造方法。
- 前記（ｄ）工程後、
（ｅ）前記基板を切断することにより、前記複数の液晶装置用基板をそれぞれ分離する工程と
を更に具備することを特徴とする請求項５または請求項６に記載の液晶基板の製造方法。 - 請求項１から請求項４のいずれか一項に記載の液晶基板の製造方法により製造されることを特徴とする液晶基板。
- 液晶装置用基板となりうる有効領域と該有功領域以外の非有効領域とを有する基板と、
前記有効領域の所定の位置に配置されたスイッチング素子と、
前記スイッチング素子を覆って前記基板上に配置され、前記基板の一端部から他端部に向かった一方向にラビング処理された配向膜と、
前記非有効領域の所定の位置に配置された前記スイッチング素子の電気的特性を測定する第１テストパターンと
を具備し、
前記一方向に沿って、前記第１テストパターンの長手方向が配置され、
前記一方向に沿って前記第１テストパターンを前記他端部に向かって延長した延長領域に前記有効領域が存在しないことを特徴とする液晶基板。 - 液晶装置用基板となりうる有効領域と該有功領域以外の非有効領域とを有する基板と、
前記有効領域に配置されたパターンと、
前記パターンを覆って前記基板上に配置され、前記基板の一端部から他端部に向かった一方向にラビング処理された配向膜と、
前記有効領域を挟むように前記非有効領域内に配置され、長手方向が前記一方向に沿って配置されてなるダミーパターンと、
を具備することを特徴とする液晶基板。 - 前記ダミーパターンは、前記パターンと同じパターンを有することを特徴とする請求項１１に記載の液晶基板。
- 前記パターンはスイッチング素子を有し、
前記ダミーパターンは前記スイッチング素子の電気的特性を測定する第１テストパターンを有することを特徴とする請求項１１または請求項１２に記載の液晶基板。 - 前記有効領域には複数の液晶装置用基板が配置されてなることを特徴とする請求項１０から請求項１３のいずれか一項に記載の液晶基板。
- 前記液晶装置用基板には、該液晶装置用基板に配置されたスイッチング素子の電気的特性を測定する第２テストパターンが更に配置されてなることを特徴とする請求項１４に記載の液晶基板。
- 前記第２テストパターンの長手方向は、前記一方向に沿って配置されることを特徴とする請求項１５に記載の液晶基板。
- 請求項１４または請求項１５に記載の液晶基板が、各前記複数の液晶装置用基板毎に切断分離されて製造されたことを特徴とする液晶装置用基板。
- 請求項８に記載の（ｅ）工程により各前記液晶装置用基板毎に切断分離されて製造されたことを特徴とする液晶装置用基板。
- 請求項９から請求項１３のいずれか一項に記載の液晶基板を具備することを特徴とする液晶装置。
- 請求項１７または請求項１８に記載の液晶装置用基板を具備することを特徴とする液晶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000156654A JP3800927B2 (ja) | 2000-05-26 | 2000-05-26 | 液晶基板の製造方法並びに液晶基板、液晶装置用基板及び液晶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000156654A JP3800927B2 (ja) | 2000-05-26 | 2000-05-26 | 液晶基板の製造方法並びに液晶基板、液晶装置用基板及び液晶装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001337344A JP2001337344A (ja) | 2001-12-07 |
| JP2001337344A5 JP2001337344A5 (ja) | 2004-11-18 |
| JP3800927B2 true JP3800927B2 (ja) | 2006-07-26 |
Family
ID=18661415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000156654A Expired - Fee Related JP3800927B2 (ja) | 2000-05-26 | 2000-05-26 | 液晶基板の製造方法並びに液晶基板、液晶装置用基板及び液晶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3800927B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3778195B2 (ja) | 2003-03-13 | 2006-05-24 | セイコーエプソン株式会社 | 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器 |
| JP3783707B2 (ja) | 2003-03-19 | 2006-06-07 | セイコーエプソン株式会社 | 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器 |
| JP2004341216A (ja) * | 2003-05-15 | 2004-12-02 | Seiko Epson Corp | 電気光学装置用基板及びその製造方法、並びに該電気光学装置用基板を備えた電気光学装置及び電子機器 |
| CN113641034B (zh) * | 2021-03-11 | 2024-09-20 | 达亮电子(滁州)有限公司 | 光学模块及背光模组 |
-
2000
- 2000-05-26 JP JP2000156654A patent/JP3800927B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001337344A (ja) | 2001-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100374435B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR100671211B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| US8592238B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| US7525618B2 (en) | Liquid crystal display panel and liquid crystal display device | |
| JP6278633B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法、並びに、液晶表示装置およびその製造方法 | |
| JP2008003337A (ja) | パネル基板、表示装置、及びその製造方法 | |
| US20130334534A1 (en) | Liquid crystal display and method of manufacturing the same | |
| US20030202132A1 (en) | Liquid crystal display device and method for fabricating the same | |
| JP3800927B2 (ja) | 液晶基板の製造方法並びに液晶基板、液晶装置用基板及び液晶装置 | |
| KR100649915B1 (ko) | 작은 레벨차를 가지는 ｌｃｄ 장치 | |
| KR101366862B1 (ko) | 액정표시소자 및 그 제조방법 | |
| JP2002333628A (ja) | 液晶表示装置、カラーフィルタ基板およびアレイ基板 | |
| KR101102020B1 (ko) | 액정표시패널 및 그 제조방법 | |
| JPWO2008102730A1 (ja) | 液晶セル用短冊状母材、液晶セル用多面取り母材、アレイ基板用基板、及び液晶セルの製造方法 | |
| JP2002182242A (ja) | 液晶表示装置の製造方法 | |
| KR100566818B1 (ko) | 모 기판 및 이를 이용한 액정표시패널의 제조방법 | |
| JP3806629B2 (ja) | 液晶表示装置 | |
| JP2015210414A (ja) | 液晶表示装置 | |
| KR101035177B1 (ko) | 액정표시장치의 어레이 기판 및 그 제조방법 | |
| KR20040057785A (ko) | 액정표시장치 | |
| JP4592977B2 (ja) | 液晶表示装置及び液晶表示装置の製造方法 | |
| KR101028996B1 (ko) | 분할구동 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| JP3788256B2 (ja) | 液晶装置の製造方法 | |
| KR101277748B1 (ko) | 액정표시장치 제조용 모 어레이 기판 및 그의 제조 방법 | |
| KR20100048798A (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060424 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |