JP3806629B2

JP3806629B2 - 液晶表示装置

Info

Publication number: JP3806629B2
Application number: JP2001300778A
Authority: JP
Inventors: 卓生木下; 慎一郎田中
Original assignee: Tottori Sanyo Electric Co Ltd; Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2001-09-28
Filing date: 2001-09-28
Publication date: 2006-08-09
Anticipated expiration: 2021-09-28
Also published as: JP2003107502A

Description

【０００１】
【発明の属する技術分野】
本発明は表示領域内の配線の短絡を防止して歩留まりを向上させた液晶表示装置に関する。
【０００２】
【従来の技術】
一般に液晶表示装置には薄型軽量、低消費電力という特徴があり、小型携帯端末から大型テレビに至るまで幅広く利用されている。この液晶表示装置としては、各画素電極にスイッチング素子としてＴＦＴを設けたＴＦＴ型液晶表示装置が主流になっている。この構成は、ガラス基板上に複数の走査線と複数の信号線を直交するように配線し、走査線と信号線の交差部分にＴＦＴを設けている。このときガラス基板上には走査線、ゲート絶縁膜、信号線、保護膜が順に積層される。画素電極はゲート絶縁膜又は保護膜の上に形成され、ＴＦＴのゲート電極は走査線に、ソース電極は信号線に、ドレイン電極は画素電極にそれぞれ電気的に接続する。走査線や信号線、画素電極はガラス基板の全面に材料となる金属が積層され、フォトリゾグラフィー法などによってパターニングし、不要部分をエッチングで除去して形成される。このとき不要部分の一部分がエッチングされずに残ってしまうと、その残った部分と他の配線との間で短絡が生じ、表示不良の原因になっていた。
【０００３】
このような問題の対策として特許第２７３８２８９号公報、再公表特許ＷＯ９６／２６４６３号公報がある。この構成を図８、図９に基づいて説明する。図８は画素部分の概略平面図、図９は図８の二点鎖線に沿った断面図である。
【０００４】
ガラス電極１００上には走査線１０１がパターニングされ、走査線１０１上にゲート絶縁膜１０２が積層される。走査線１０１からはＴＦＴのゲート電極１０１ａと補助容量用の電極１０１ｂが張り出している。１０３はゲート電極１０１ａに対向してゲート絶縁膜１０２上に形成された半導体層であり、半導体層１０３上にはソース領域１０４とドレイン領域１０５が設けられる。ゲート絶縁膜１０２上には走査線１０１と直交するように信号線１０６がパターニングされ、信号線１０６からはソース領域１０４に接続するソース電極１０６ａが張り出している。１０７はドレイン領域１０５と画素電極１０８に接続するドレイン電極であり、ソース電極１０６ａと同じ材料で同時形成される。この例では画素電極１０８が信号線１０６と同様にゲート絶縁膜１０２上に形成される。１０９は信号線１０６や画素電極１０８を覆う保護膜であり、保護膜１０９には画素電極１０８と信号線１０６の間に該当する部分にスリット１１０が設けられる。そして例えば信号線１０６の形成時のエッチング処理が不十分なとき、残留部１１１によって信号線１０６と画素電極１０８が短絡状態になるが、保護膜１０９にスリット１１０を形成しその後にエッチング処理を施すことでスリット１１０内の残留部１１１を除去でき、画素電極１０８上に位置する残留部１１１を信号線１０６から切断する。
【０００５】
【発明が解決しようとする課題】
一般に走査線や信号線はＡｌやＣｒで、画素電極はＩＴＯで、保護膜はＳｉを含む無機絶縁膜で形成されることが多いため、保護膜用のエッチング液では金属であるＡｌやＣｒ、ＩＴＯを同時にエッチングすることが出来ない。したがって従来の構成では残留部を各配線から切断するために、保護膜にスリットを形成した後にそのスリット内に存在する残留部を取除くエッチング処理を行う必要があり、製造工程が増えてしまう。特にＡｌ、Ｃｒ、ＩＴＯの全て材料を除去するエッチング液がないため、走査線、信号線、画素電極にそれぞれ異なる材料を用いた場合は、スリット内の残留部のエッチング処理を複数行う必要があった。
【０００６】
また配線などの残留部が他の配線と直に接続しなくても絶縁膜を介して近接した場合には、配線と残留部との間で電圧が飛び移って短絡状態になることがある。そのため残留部はできるだけ配線から切断することが望ましく、走査線も例外ではない。走査線の残留部に対処するためには、保護膜に形成した溝をゲート絶縁膜にまで延長することになる。しかし平面的に見て画素電極と信号線の間であって走査線と同一面上に遮光膜を形成する場合があり、この形態では遮光膜と溝の位置が重なるため、最適な位置に溝が形成できない。
【０００７】
そこで本発明は、簡単な製造工程で確実に残留部を各配線から切断でき、最適な表示状態を得ることができる液晶表示装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために本発明は、液晶を封入した一対の基板と、一方の基板上にマトリクス状に配置された画素電極と、画素電極に接続するスイッチング素子と、スイッチング素子に接続すると共に互いにほぼ平行に配置された複数の信号線と、スイッチング素子と接続すると共に信号線と交差して配置された複数の走査線と、信号線と画素電極の間に介在する保護膜とを備えた液晶表示装置において、画素電極内にはそのエッジ付近に信号線とほぼ平行な第一溝が形成され、保護膜には第一溝と対応する位置に第二溝を形成したことを特徴とする。
【０００９】
また本発明は、一方の基板上に、信号線と画素電極の間に位置すると共に走査線と同一平面に形成される遮光膜を有し、第一及び第二溝は遮光膜よりも画素の中央側に位置することを特徴とする。また、信号線と走査線の間にゲート絶縁膜が介在し、ゲート絶縁膜には保護膜の溝に相当する部分に溝が形成されたことを特徴とする。また、信号線と画素電極を同一のエッチング液により除去可能な材質で形成したことを特徴とする。また、走査線及び信号線をＡｌで形成し、画素電極をＩＺＯで形成したことを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の第１の実施形態を図に基づいて説明する。図１は画素電極を有する第一基板の平面図、図２は図１のＡ−Ａ’線に沿った断面図、図３は突起と画素電極のスリットとの関係を示す模式図である。なおこの実施例はＭＶＡ型の場合を示す。
【００１１】
１はガラス基板などの透明な第一基板、２はＡｌなどで形成された走査線、３は走査線２と同時形成される補助容量用電極線であり、走査線２と補助容量用電極線３は第一基板１上に略等間隔で平行に配置される。４は走査線２や補助容量用電極線３上に積層されるゲート絶縁膜であり、ゲート絶縁膜４上にはＡｌなどにより信号線５が形成される。この信号線５は走査線２と直交するように配置され、走査線２と信号線５で囲まれる領域が１画素に相当し、この１画素に対応してＩＺＯなどからなる画素電極６を、走査線２と信号線５の交差部にスイッチング素子であるＴＦＴ７を配置する。この実施例では１画素に対して２つの信号線５が設けられ、１つの画素電極６に２つのＴＦＴ７が接続されている。従って製造中に一方のＴＦＴ７が不良になっても他方のＴＦＴ７により画素電極６を動作させることができ、歩留まりが向上する。
【００１２】
８は信号線５やＴＦＴ７を覆う第一保護膜、９は第一保護膜８上に積層された第二保護膜であり、画素電極６は第二保護膜９上に形成される。例えばこの第二保護膜９はその表面を平坦にして平坦化膜として作用させてもよく、また第一保護膜８を無機絶縁膜で、第二保護膜９を有機絶縁膜で形成しても良い。両保護膜８、９にはＴＦＴ７のドレイン電極に対応する部分にコンタクトホール２１が設けられ、コンタクトホール２１を介して画素電極６とドレイン電極を電気的に接続している。ゲート絶縁膜４上には補助容量用電極線３に対向する部分に島状電極（図示せず）が設けられ、この島状電極は信号線５と同一の材料で且つ同時形成される。島状電極は両保護層８、９に形成されたコンタクトホールを介して画素電極６と電気的に接続され、島状電極と補助容量用電極線３によって各画素の補助容量を成している。
【００１３】
画素電極６のエッジ部は第一基板１の法線方向から観察したときに走査線２や信号線５と一部分で重複し、画素電極６内にはスリット１０が複数設けられている。スリット１０は画素電極６の一部分をフォトリソグラフィー法などによって取除いて形成され、隣接するスリット１０とほぼ平行に配置されている。なお、この実施例では、スリット１０が信号線５に対して約４５°方向に延在し、補助容量電極線３を境にして延在方向が９０°ずれている。画素電極６の輪郭のうち、スリット１０との位置関係により液晶分子の配列状態が乱れやすい部分がジグザク状に形成されている。それに伴い対向する信号線５の輪郭もジグザグ状に形成されている。１１は画素電極４を覆う配向膜であり、垂直配向処理が施されている。
【００１４】
２２は隣り合う信号線５の間に形成された溝である。図１では溝２２に斜線を施している。この溝２２はゲート絶縁膜４と保護膜８、９に連続的につながって設けられている。この溝２２は信号線５に沿って形成され、両端部分は走査線２又は補助容量用電極３付近に位置する。そして走査線２や信号線５などの残留部が溝２２に残っている場合、画素電極６を形成するときのエッチング液によって溝２２内の残留物が同時にエッチングされ、残留物を走査線２や信号線５から切断できる。一般にＡｌとＣｒとＩＴＯは同じエッジング液によってエッチングできないが、ＡｌとＩＺＯは同じエッチング液によりエッチングできるため、走査線２や信号線５をＡｌで、画素電極６をＩＺＯにより形成することにより、余分な工程が設けなくても残留物がエッチングできる。
【００１５】
１２はガラス基板などの透明な第二基板であり、第二基板１２上には各画素を区切るようにブラックマトリックス１３が形成され、各画素に対応してカラーフィルタ１４が積層されている。カラーフィルタ１４は各画素に対応して赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のうち何れか一色のカラーフィルタ１４が配置されている。カラーフィルタ１４上には例えばＩＴＯやＩＺＯ等からなる透明電極１５が積層され、透明電極１５上には所定パターンの帯状の突起１６が形成されている。突起１６は例えばアクリル樹脂等からなるレジストをフォトリソグラフィー法によって所定パターンにして形成される。第二基板１２の法線方向から観察したときに、各画素内で突起１６はスリット１０のほぼ中間に位置し、隣接するスリット１０と平行になっている。突起１６の延在方向もスリット１０と同様に補助容量用電極３を境にして９０°ずれており、また画素電極６のエッジでは突起１６ａがそのエッジに沿って延在している。透明電極１５及び突起１６を垂直配向処理が施された配向膜１７で覆っている。
【００１６】
両基板１、１２間には誘電率異方性が負の液晶層１８が介在する。そして画素電極６と透明電極１５の間に電界が生じないときは液晶分子１８が配向膜１１、１７に規制されて垂直配列し、画素電極６と透明電極１５の間に電界が発生したときは液晶分子１６が水平方向に傾斜する。このとき液晶分子１８はスリット１０や突起１６に規制されて所定の方向に傾斜し、１画素内に複数のドメインを形成することができる。なお図２は画素電極６と透明電極１５の間に電界が発生した状態を模式的に示している。
【００１７】
第一基板１の外側には第一偏光板１９が、第二基板１２の外側には第二偏光板２０がそれぞれ配置され、第一偏光板１９と第二偏光板２０は互いの透過軸が直交するように設定されている。第二基板１２の法線方向から観察したときに、偏光板１９、２０の透過軸と液晶分子１８の傾斜方向が約４５°を成すとき、最も効率良く透過光が第二偏光板２０を通過することができる。そして液晶分子１８は突起１６やスリット１０に対して約９０°方向に傾斜するため、画素内のスリット１０や突起１６の延在方向と第二偏光板２０の透過軸とが約４５°を成すように両偏光板１９、２０は配置する。この実施例では第一偏光板１９の透過軸が走査線２の延在方向と一致し、第二偏光板２０の透過軸が信号線５の延在方向と一致するように設定する。
【００１８】
そして画素電極６と透明電極１５の間に電界が生じないときは液晶分子１８が垂直配列するため、第一偏光板１９を通過した直線偏光の透過光が液晶層１８を直線偏光のまま通過して第二偏光板２０で遮断され、黒表示になる。また画素電極６に所定の電圧が印加されて画素電極６と透明電極１５の間に電界が発生したとき、液晶分子１８が水平方向に傾斜するため、第一偏光板１９を通過した直線偏光の透過光が液晶層１８で楕円偏光になり第二偏光板２０を通過して、白表示になる。
【００１９】
次に第一基板１に各膜を形成する工程を図４に基づいて説明する。図４（ａ）では、ガラス基板１上にＡｌを成膜し、露光処理、エッチングをして走査線２及び補助容量用電極３を形成する。なお図４（ａ）は走査線２や補助容量用電極３が存在しない部分の断面を示し、２３はＡｌのエッチング不良による残留部を示す。図４（ｂ）では、走査線２などの上にゲート絶縁膜４を積層し、ゲート電極に対向する部分に島状の半導体層（図示せず）を形成する。図４（ｃ）では、ゲート絶縁膜４上にＡｌを成膜し、露光処理、エッチングにより信号線５、ソース電極、ドレイン電極などを形成する。なお２４はエッチング不良による残留部を示し、隣接する信号線５が残留部２４によって短絡している。図４（ｄ）ではゲート絶縁膜４や信号線５の上に第一保護膜８と第二保護膜９を積層する。図４（ｅ）では保護膜８、９やゲート絶縁膜４の所定箇所にコンタクトホール２１や溝２２をエッチングして形成する。このとき保護膜用のエッチング液ではＡｌである残留物２３、２４はエッチングできないため、残留物２３、２４はそのまま溝内に露出した状態で残る。図４（ｆ）では第二保護膜９上にＩＺＯを成膜し、露光処理、エッチングにより所定形状の画素電極６を形成する。このときＩＺＯを除去するエッチング液によりＡｌも除去できるため、溝２２内に存在する残留部２３、２４は除去される。その後、画素電極６や第二保護膜９の上に配向膜１１を積層する。
【００２０】
このように本発明では、画素電極６を形成する際に溝２２内の残留部も除去できるため、特別に溝２２内の残留部を取り除く工程を設ける必要がない。なお、走査線２や信号線５をＡｌで形成する場合を説明したが、ＩＺＯとの電気的なコンタクトの相性を考慮してＡｌとＭｏなどの積層構造にしてもよい。
【００２１】
次に第２の実施形態を図面に基づいて説明する。図５は画素電極を有する第一基板の平面図、図６は図１のＢ−Ｂ’線に沿った断面図である。なおこの実施例はＴＮ型の場合を示す。
【００２２】
３１は透明なガラス基板などからなる第一基板であり、３２は第一基板３１上に形成された走査線である。この走査線３２はＡｌより形成され、複数の走査線３２を平行に配置している。３４はゲート絶縁膜であり、第一基板３１や走査線３２に積層される。３５はゲート絶縁膜３４上に形成された信号線であり、信号線３５はＡｌなどにより形成され、走査線３２と直交するように配線されている。走査線３２と信号線３５の交差部分にはスイッチング素子であるＴＦＴ３６が配置され、このＴＦＴ３６は次のように構成されている。走査線３２から張出したゲート電極をゲート絶縁膜３４で覆い、ゲート絶縁膜３４上にはゲート電極と対向して半導体層を積層する。半導体層上にソース領域とドレイン領域を形成し、ソース領域はソース電極と、ドレイン領域はドレイン電極とそれぞれ接続される。このソース電極とドレイン電極は信号線３５を形成する際に同時に形成され、ソース電極は信号線３５から突出した形状になっている。３７は信号線３５やゲート絶縁膜３４を覆う保護膜であり、保護膜３７上には走査線３２と信号線３５で囲まれる領域に画素電極３８が形成される。３３は第一基板３１上に形成された帯状の遮光膜であり、第一基板３１の法線方向から見たときに信号線３５と画素電極３８の間であって画素電極３８のエッジに沿って位置し、信号線３５と画素電極３８の間からの光漏れを防いでいる。図５では遮光膜３３に斜線を施している。この遮光膜３３は走査線３２と同様にＡｌで形成され、走査線３２と同一工程により同時形成される。画素電極３８には後述する第一溝３９ａが、ゲート絶縁膜３４と保護膜３７には後述する第二溝３９ｂが形成されている。４０は画素電極３８や保護膜３７に積層された配向膜であり、例えば走査線３２に平行な方向へ配向処理が施されている。
【００２３】
４１はガラス基板などよりなる第二基板であり、第一基板とほぼ等間隔をおいて対向配置される。４２はガラス基板上に形成され、走査線や信号線に対向して形成されたブラックマトリックスである。このブラックマトリックスはＣｒなどから形成され、各画素間を仕切っている。４３は各画素に対応して形成されたカラーフィルタであり、画素毎に赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のうち何れか一色が配置されている。カラーフィルタ４３上には例えばＩＴＯやＩＺＯ等からなる透明電極４４が積層され、透明電極４４は配向膜４５で覆われている。この配向膜には第一基板の配向膜の配向方向と直交する方向（この実施例では信号線と平行方向）に水平配向処理が施されている。
【００２４】
両基板３１、４１間には誘電率異方性が正の液晶層４６が封入されている。そして画素電極３８と透明電極４４の間に電界が生じないときは液晶分子４６が配向膜４０、４５に規制されて９０度ねじれながら水平配列し、画素電極３８と透明電極４４の間に電界が発生したときは液晶分子４６が電界に沿って起き上がって垂直配列する。なお図５は画素電極３８と透明電極４４の間に電界が発生していない状態を模式的に示している。
【００２５】
第一基板３１の外側には第一偏光板４７が、第二基板４１の外側には第二偏光板４８がそれぞれ配置され、第一偏光板４７と第二偏光板４８は互いの透過軸が直交するように設定されている。また第一偏光板４７の透過軸と配向膜４０の配向方向が一致し、第二偏光板４８の透過軸と配向膜４５の配向方向が一致するように設定する。そして電界無印加時は、第一偏光板４７の透過光が液晶分子４６によって振幅方向が９０度ずれた状態で通過して第二偏光板４８を透過する。また電界印加時は、第一偏光板４７の透過光が液晶層４６をそのままの状態で通過し、第二偏光板４８で遮断される。
【００２６】
次に第一溝３９ａ及び第二溝３９ｂの形態について説明する。走査線３２や信号線３５のエッチング不足により画素電極３８の下方にまで残った残留部は、画素電極３８のエッチング時に溝３９ａ、３９ｂの部分で同時にエッチングされて取除かれる。従って溝３９ａ、３９ｂはできるだけ走査線３２や信号線３５に近接して位置する方が効果的である。しかし信号線３５と画素電極３８の間には遮光膜３３が存在し、また補助容量を形成するために画素電極３８の一部と隣接する画素の走査線３２が重複しており、溝３９ａ、３９ｂの配置が困難である。そこで溝３９ａ、３９ｂを画素電極３８内であって、できるだけ遮光膜３３若しくは走査線３２に近い位置に形成している。
【００２７】
画素電極３８の第一溝３９ａは遮光膜３３や走査線３２に沿って細長状に形成され、複数に分けて設けられている。第一溝３９ａを複数に分けることで、画素電極３８の中央部分と第一溝３９ａよりも外側に位置するエッジ部分との電気的なコンタクトが数カ所で取ることができ、画素電極３８全体を同電位に保つことが可能になる。また第一溝３９ａの幅をあまり広くすると液晶分子４６に対する規制力が弱くなるが、第一溝３９ａの幅が狭い場合には第一溝３９ａを設けない場合と同等の規制力を保つことができる。第二溝３９ｂは第一溝３９ａに対応した位置に形成される。両溝３９ａ、３９ｂを形成する際、第二溝３９ｂの外側（走査線３２又は信号線３５側）のエッジは第一溝３９ａの外側（走査線３２又は信号線３５側）のエッジよりも内側（画素の中央側）に位置している。この位置関係によって溝３９ａ、３９ｂに存在する残留部は少なくもと第二溝３９ｂの外側のエッジ部分で確実に除去されるため、溝内の残留部を確実に取除くことができながらも画素電極３８の第一溝３９ａの幅を狭くすることができる。
【００２８】
次に第一基板３１上の成膜工程を図７に基づいて説明する。図７（ａ）では、第一基板３１上にＡｌを成膜し、走査線３２や遮光膜３３をパターニング、エッチングにより形成する。４９はエッチング不足による残留部を示し、遮光膜３３からその周囲に広がっている。遮光膜３３には電圧が印加されないが、その残留部４９が信号線３５と画素電極３８の下方に位置する場合は、残留部４９を介して信号線３５と画素電極３８が短絡状態になる可能性がある。図７（ｂ）では、第一基板３１、走査線３２、遮光膜３３上にゲート絶縁膜３４を積層する。そしてゲート絶縁膜３４上に半導体層を積層し、エッチングによりゲート電極に対向する部分に島状の半導体を残す。図７（ｂ）では、ＴＦＴ３６や走査線３２が存在しない部分の断面を示しているため、走査線３２や半導体層などは図示していない。図７（ｃ）では、ゲート絶縁膜３４上にＡｌを成膜し、信号線３５などを形成する。５０は信号線３５を形成する際にエッチング不足により残った残留部を示し、信号線３５から画素領域３８内にまで伸びている。図７（ｄ）では、信号線３５上に例えば無機絶縁膜からなる保護膜３７を積層する。図７（ｅ）では、ゲート絶縁膜３４と保護膜３７の所定の箇所にコンタクトホールや第二溝３９ｂなどを形成する。図７（ｆ）では、保護膜３７上にＩＺＯを積層し、画素電極３８を形成する。このとき画素電極３８の第一溝３９ａもエッチングにより形成するが、ＩＺＯのエッチング液によってＡｌもエッチングできるため、溝３９内に存在する残留部４９、５０も同時にエッチングされて除去される。従って画素電極３８下の残留部４９は遮光膜３３と切断され、画素電極３８下の残留部５０は信号線３５と切断される。
【００２９】
このように溝３９を遮光膜３３の内側に形成したため、画素電極３８の下方にまで広がる残留部を各配線などから確実に切断でき、高い表示品位を保つことができる。また、遮光膜３３よりも内側に溝３９を配置したので、遮光膜３３などの形成が可能になる。
【００３０】
なお、本発明の要旨を逸脱しない範囲であれば上記実施形態以外の形態も可能である。例えば走査線や信号線をＡｌで形成し、画素電極をＩＺＯで形成したが、この組合せ以外で画素電極と走査線、信号線を同時にエッチングできる材料を用いてもよい。また実施例ではＭＶＡ方式とＴＮ方式について説明したが、それ以外の方式でもよい。
【００３１】
【発明の効果】
本発明によれば、保護膜などに形成される溝を画素電極と信号線の間ではなく、隣り合う信号線の間や画素電極内であってエッジ付近に設け、その溝を介して信号線などのエッチング不足による残留物を除去するため、画素電極を信号線に重なる程度大きくした場合や画素電極と信号線の間に遮光膜を形成した場合でも、溝内に存在する信号線などの残留部を取除いて他の配線との短絡を防止できる。
【００３２】
また、走査線や信号線をＡｌで形成し、画素電極をＩＺＯで形成することによって、同一のエッチング液によって各金属のエッチングが可能になり、製造工程が簡略化できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例である液晶表示装置の画素電極を有する第一基板の平面図である。
【図２】図１におけるＡ−Ａ’に沿った断面概略図である。
【図３】本発明の画素電極と突起との位置関係を示した模式図である。
【図４】本発明の第一基板上への成膜工程を説明する図である。
【図５】本発明の第２の実施例である液晶表示装置の画素電極を有する第一基板の平面図である。
【図６】図５におけるＢ−Ｂ’に沿った断面概略図である。
【図７】本発明の第一基板上への成膜工程を説明する図である。
【図８】従来の液晶表示装置の画素電極を有する基板の平面図である。
【図９】図８の二点鎖線に沿った断面概略図である。
【符号の説明】
１、３１第一基板
５、３５信号線
６、３８画素電極
２２、３９ａ、３９ｂ溝
１２、４１第二基板

Claims

液晶を封入した一対の基板と、一方の基板上にマトリクス状に配置された画素電極と、前記画素電極に接続するスイッチング素子と、前記スイッチング素子に接続すると共に互いにほぼ平行に配置された複数の信号線と、前記スイッチング素子と接続すると共に前記信号線と交差して配置された複数の走査線と、前記信号線と前記画素電極の間に介在する保護膜とを備えた液晶表示装置において、前記画素電極内にはそのエッジ付近に信号線とほぼ平行な第一溝が形成され、前記保護膜には前記第一溝と対応する位置に第二溝を形成したことを特徴とする液晶表示装置。
一方の基板上には、信号線と画素電極の間に位置すると共に走査線と同一平面に形成される遮光膜を有し、前記第一及び第二溝は遮光膜よりも画素の中央側に位置することを特徴とする請求項１記載の液晶表示装置。
前記信号線と前記走査線の間にゲート絶縁膜が介在し、前記ゲート絶縁膜には保護膜の溝に相当する部分に溝が形成されたことを特徴とする請求項１乃至請求項２記載の液晶表示装置。
前記信号線と前記画素電極を同一のエッチング液により除去可能な材質で形成したことを特徴とする請求項１乃至請求項３記載の液晶表示装置。
前記走査線及び前記信号線をＡｌで形成し、前記画素電極をＩＺＯで形成したことを特徴とする請求項４記載の液晶表示装置。