JP2003107502A

JP2003107502A - 液晶表示装置

Info

Publication number: JP2003107502A
Application number: JP2001300778A
Authority: JP
Inventors: Takuo Kinoshita; 卓生木下; Shinichiro Tanaka; 慎一郎田中
Original assignee: Tokyo Sanyo Electric Co Ltd; Tottori Sanyo Electric Co Ltd; Sanyo Electric Co Ltd
Current assignee: Tokyo Sanyo Electric Co Ltd; Sanyo Electric Co Ltd
Priority date: 2001-09-28
Filing date: 2001-09-28
Publication date: 2003-04-09
Anticipated expiration: 2021-09-28
Also published as: JP3806629B2

Abstract

(57)【要約】【目的】簡単な製造工程で確実に残留部を各配線から
切断でき、配線間の短絡を防止して、最適な表示状態が
得られる液晶表示装置を提供することを目的とする。【構成】基板１上にマトリクス状に画素電極６を配置
し、画素電極６に接続するＴＦＴ７と、ＴＦＴ７と接続
する信号線５及び走査線２を設ける。信号線５と画素電
極６の間には保護膜８、９が介在する。そして画素電極
６の間に２本の信号線５を並設し、隣り合う信号線５の
間では保護膜８、９に溝を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示領域内の配線の
短絡を防止して歩留まりを向上させた液晶表示装置に関
する。

【０００２】

【従来の技術】一般に液晶表示装置には薄型軽量、低消
費電力という特徴があり、小型携帯端末から大型テレビ
に至るまで幅広く利用されている。この液晶表示装置と
しては、各画素電極にスイッチング素子としてＴＦＴを
設けたＴＦＴ型液晶表示装置が主流になっている。この
構成は、ガラス基板上に複数の走査線と複数の信号線を
直交するように配線し、走査線と信号線の交差部分にＴ
ＦＴを設けている。このときガラス基板上には走査線、
ゲート絶縁膜、信号線、保護膜が順に積層される。画素
電極はゲート絶縁膜又は保護膜の上に形成され、ＴＦＴ
のゲート電極は走査線に、ソース電極は信号線に、ドレ
イン電極は画素電極にそれぞれ電気的に接続する。走査
線や信号線、画素電極はガラス基板の全面に材料となる
金属が積層され、フォトリゾグラフィー法などによって
パターニングし、不要部分をエッチングで除去して形成
される。このとき不要部分の一部分がエッチングされず
に残ってしまうと、その残った部分と他の配線との間で
短絡が生じ、表示不良の原因になっていた。

【０００３】このような問題の対策として特許第２７３
８２８９号公報、再公表特許ＷＯ９６／２６４６３号公
報がある。この構成を図８、図９に基づいて説明する。
図８は画素部分の概略平面図、図９は図８の二点鎖線に
沿った断面図である。

【０００４】ガラス電極１００上には走査線１０１がパ
ターニングされ、走査線１０１上にゲート絶縁膜１０２
が積層される。走査線１０１からはＴＦＴのゲート電極
１０１ａと補助容量用の電極１０１ｂが張り出してい
る。１０３はゲート電極１０１ａに対向してゲート絶縁
膜１０２上に形成された半導体層であり、半導体層１０
３上にはソース領域１０４とドレイン領域１０５が設け
られる。ゲート絶縁膜１０２上には走査線１０１と直交
するように信号線１０６がパターニングされ、信号線１
０６からはソース領域１０４に接続するソース電極１０
６ａが張り出している。１０７はドレイン領域１０５と
画素電極１０８に接続するドレイン電極であり、ソース
電極１０６ａと同じ材料で同時形成される。この例では
画素電極１０８が信号線１０６と同様にゲート絶縁膜１
０２上に形成される。１０９は信号線１０６や画素電極
１０８を覆う保護膜であり、保護膜１０９には画素電極
１０８と信号線１０６の間に該当する部分にスリット１
１０が設けられる。そして例えば信号線１０６の形成時
のエッチング処理が不十分なとき、残留部１１１によっ
て信号線１０６と画素電極１０８が短絡状態になるが、
保護膜１０９にスリット１１０を形成しその後にエッチ
ング処理を施すことでスリット１１０内の残留部１１１
を除去でき、画素電極１０８上に位置する残留部１１１
を信号線１０６から切断する。

【０００５】

【発明が解決しようとする課題】一般に走査線や信号線
はＡｌやＣｒで、画素電極はＩＴＯで、保護膜はＳｉを
含む無機絶縁膜で形成されることが多いため、保護膜用
のエッチング液では金属であるＡｌやＣｒ、ＩＴＯを同
時にエッチングすることが出来ない。したがって従来の
構成では残留部を各配線から切断するために、保護膜に
スリットを形成した後にそのスリット内に存在する残留
部を取除くエッチング処理を行う必要があり、製造工程
が増えてしまう。特にＡｌ、Ｃｒ、ＩＴＯの全て材料を
除去するエッチング液がないため、走査線、信号線、画
素電極にそれぞれ異なる材料を用いた場合は、スリット
内の残留部のエッチング処理を複数行う必要があった。

【０００６】また配線などの残留部が他の配線と直に接
続しなくても絶縁膜を介して近接した場合には、配線と
残留部との間で電圧が飛び移って短絡状態になることが
ある。そのため残留部はできるだけ配線から切断するこ
とが望ましく、走査線も例外ではない。走査線の残留部
に対処するためには、保護膜に形成した溝をゲート絶縁
膜にまで延長することになる。しかし平面的に見て画素
電極と信号線の間であって走査線と同一面上に遮光膜を
形成する場合があり、この形態では遮光膜と溝の位置が
重なるため、最適な位置に溝が形成できない。

【０００７】そこで本発明は、簡単な製造工程で確実に
残留部を各配線から切断でき、最適な表示状態を得るこ
とができる液晶表示装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に本発明は、液晶を基板間に封入した一対の基板と、一
方の基板上にマトリクス状に配置された画素電極と、画
素電極に接続するスイッチング素子と、スイッチング素
子に接続すると共に互いにほぼ平行に配置された複数の
信号線と、スイッチング素子と接続すると共に信号線と
直交して配置された複数の走査線と、信号線と画素電極
の間に介在する保護膜とを備えた液晶表示装置におい
て、画素電極の間に２本の信号線を並設し、隣り合う信
号線の間では保護膜に溝を形成したことを特徴とする。

【０００９】また本発明は、液晶を基板間に封入した一
対の基板と、一方の基板上にマトリクス状に配置された
画素電極と、画素電極に接続するスイッチング素子と、
スイッチング素子に接続すると共に互いにほぼ平行に配
置された複数の信号線と、スイッチング素子と接続する
と共に信号線と直交して配置された複数の走査線と、信
号線と画素電極の間に介在する保護膜とを備えた液晶表
示装置において、画素電極内にはそのエッジ付近に信号
線とほぼ平行な第一溝が形成され、保護膜には第一溝と
対応する位置に第二溝を形成したことを特徴とする。

【００１０】

【発明の実施の形態】以下、本発明の第１の実施形態を
図に基づいて説明する。図１は画素電極を有する第一基
板の平面図、図２は図１のＡ−Ａ’線に沿った断面図、
図３は突起と画素電極のスリットとの関係を示す模式図
である。なおこの実施例はＭＶＡ型の場合を示す。

【００１１】１はガラス基板などの透明な第一基板、２
はＡｌなどで形成された走査線、３は走査線２と同時形
成される補助容量用電極線であり、走査線２と補助容量
用電極線３は第一基板１上に略等間隔で平行に配置され
る。４は走査線２や補助容量用電極線３上に積層される
ゲート絶縁膜であり、ゲート絶縁膜４上にはＡｌなどに
より信号線５が形成される。この信号線５は走査線２と
直交するように配置され、走査線２と信号線５で囲まれ
る領域が１画素に相当し、この１画素に対応してＩＺＯ
などからなる画素電極６を、走査線２と信号線５の交差
部にスイッチング素子であるＴＦＴ７を配置する。この
実施例では１画素に対して２つの信号線５が設けられ、
１つの画素電極６に２つのＴＦＴ７が接続されている。
従って製造中に一方のＴＦＴ７が不良になっても他方の
ＴＦＴ７により画素電極６を動作させることができ、歩
留まりが向上する。

【００１２】８は信号線５やＴＦＴ７を覆う第一保護
膜、９は第一保護膜８上に積層された第二保護膜であ
り、画素電極６は第二保護膜９上に形成される。例えば
この第二保護膜９はその表面を平坦にして平坦化膜とし
て作用させてもよく、また第一保護膜８を無機絶縁膜
で、第二保護膜９を有機絶縁膜で形成しても良い。両保
護膜８、９にはＴＦＴ７のドレイン電極に対応する部分
にコンタクトホール２１が設けられ、コンタクトホール
２１を介して画素電極６とドレイン電極を電気的に接続
している。ゲート絶縁膜４上には補助容量用電極線３に
対向する部分に島状電極（図示せず）が設けられ、この
島状電極は信号線５と同一の材料で且つ同時形成され
る。島状電極は両保護層８、９に形成されたコンタクト
ホールを介して画素電極６と電気的に接続され、島状電
極と補助容量用電極線３によって各画素の補助容量を成
している。

【００１３】画素電極６のエッジ部は第一基板１の法線
方向から観察したときに走査線２や信号線５と一部分で
重複し、画素電極６内にはスリット１０が複数設けられ
ている。スリット１０は画素電極６の一部分をフォトリ
ソグラフィー法などによって取除いて形成され、隣接す
るスリット１０とほぼ平行に配置されている。なお、こ
の実施例では、スリット１０が信号線５に対して約４５
°方向に延在し、補助容量電極線３を境にして延在方向
が９０°ずれている。画素電極６の輪郭のうち、スリッ
ト１０との位置関係により液晶分子の配列状態が乱れや
すい部分がジグザク状に形成されている。それに伴い対
向する信号線５の輪郭もジグザグ状に形成されている。
１１は画素電極４を覆う配向膜であり、垂直配向処理が
施されている。

【００１４】２２は隣り合う信号線５の間に形成された
溝である。図１では溝２２に斜線を施している。この溝
２２はゲート絶縁膜４と保護膜８、９に連続的につなが
って設けられている。この溝２２は信号線５に沿って形
成され、両端部分は走査線２又は補助容量用電極３付近
に位置する。そして走査線２や信号線５などの残留部が
溝２２に残っている場合、画素電極６を形成するときの
エッチング液によって溝２２内の残留物が同時にエッチ
ングされ、残留物を走査線２や信号線５から切断でき
る。一般にＡｌとＣｒとＩＴＯは同じエッジング液によ
ってエッチングできないが、ＡｌとＩＺＯは同じエッチ
ング液によりエッチングできるため、走査線２や信号線
５をＡｌで、画素電極６をＩＺＯにより形成することに
より、余分な工程が設けなくても残留物がエッチングで
きる。

【００１５】１２はガラス基板などの透明な第二基板で
あり、第二基板１２上には各画素を区切るようにブラッ
クマトリックス１３が形成され、各画素に対応してカラ
ーフィルタ１４が積層されている。カラーフィルタ１４
は各画素に対応して赤色（Ｒ）、緑色（Ｇ）、青色
（Ｂ）のうち何れか一色のカラーフィルタ１４が配置さ
れている。カラーフィルタ１４上には例えばＩＴＯやＩ
ＺＯ等からなる透明電極１５が積層され、透明電極１５
上には所定パターンの帯状の突起１６が形成されてい
る。突起１６は例えばアクリル樹脂等からなるレジスト
をフォトリソグラフィー法によって所定パターンにして
形成される。第二基板１２の法線方向から観察したとき
に、各画素内で突起１６はスリット１０のほぼ中間に位
置し、隣接するスリット１０と平行になっている。突起
１６の延在方向もスリット１０と同様に補助容量用電極
３を境にして９０°ずれており、また画素電極６のエッ
ジでは突起１６ａがそのエッジに沿って延在している。
透明電極１５及び突起１６を垂直配向処理が施された配
向膜１７で覆っている。

【００１６】両基板１、１２間には誘電率異方性が負の
液晶層１８が介在する。そして画素電極６と透明電極１
５の間に電界が生じないときは液晶分子１８が配向膜１
１、１７に規制されて垂直配列し、画素電極６と透明電
極１５の間に電界が発生したときは液晶分子１６が水平
方向に傾斜する。このとき液晶分子１８はスリット１０
や突起１６に規制されて所定の方向に傾斜し、１画素内
に複数のドメインを形成することができる。なお図２は
画素電極６と透明電極１５の間に電界が発生した状態を
模式的に示している。

【００１７】第一基板１の外側には第一偏光板１９が、
第二基板１２の外側には第二偏光板２０がそれぞれ配置
され、第一偏光板１９と第二偏光板２０は互いの透過軸
が直交するように設定されている。第二基板１２の法線
方向から観察したときに、偏光板１９、２０の透過軸と
液晶分子１８の傾斜方向が約４５°を成すとき、最も効
率良く透過光が第二偏光板２０を通過することができ
る。そして液晶分子１８は突起１６やスリット１０に対
して約９０°方向に傾斜するため、画素内のスリット１
０や突起１６の延在方向と第二偏光板２０の透過軸とが
約４５°を成すように両偏光板１９、２０は配置する。
この実施例では第一偏光板１９の透過軸が走査線２の延
在方向と一致し、第二偏光板２０の透過軸が信号線５の
延在方向と一致するように設定する。

【００１８】そして画素電極６と透明電極１５の間に電
界が生じないときは液晶分子１８が垂直配列するため、
第一偏光板１９を通過した直線偏光の透過光が液晶層１
８を直線偏光のまま通過して第二偏光板２０で遮断さ
れ、黒表示になる。また画素電極６に所定の電圧が印加
されて画素電極６と透明電極１５の間に電界が発生した
とき、液晶分子１８が水平方向に傾斜するため、第一偏
光板１９を通過した直線偏光の透過光が液晶層１８で楕
円偏光になり第二偏光板２０を通過して、白表示にな
る。

【００１９】次に第一基板１に各膜を形成する工程を図
４に基づいて説明する。図４（ａ）では、ガラス基板１
上にＡｌを成膜し、露光処理、エッチングをして走査線
２及び補助容量用電極３を形成する。なお図４（ａ）は
走査線２や補助容量用電極３が存在しない部分の断面を
示し、２３はＡｌのエッチング不良による残留部を示
す。図４（ｂ）では、走査線２などの上にゲート絶縁膜
４を積層し、ゲート電極に対向する部分に島状の半導体
層（図示せず）を形成する。図４（ｃ）では、ゲート絶
縁膜４上にＡｌを成膜し、露光処理、エッチングにより
信号線５、ソース電極、ドレイン電極などを形成する。
なお２４はエッチング不良による残留部を示し、隣接す
る信号線５が残留部２４によって短絡している。図４
（ｄ）ではゲート絶縁膜４や信号線５の上に第一保護膜
８と第二保護膜９を積層する。図４（ｅ）では保護膜
８、９やゲート絶縁膜４の所定箇所にコンタクトホール
２１や溝２２をエッチングして形成する。このとき保護
膜用のエッチング液ではＡｌである残留物２３、２４は
エッチングできないため、残留物２３、２４はそのまま
溝内に露出した状態で残る。図４（ｆ）では第二保護膜
９上にＩＺＯを成膜し、露光処理、エッチングにより所
定形状の画素電極６を形成する。このときＩＺＯを除去
するエッチング液によりＡｌも除去できるため、溝２２
内に存在する残留部２３、２４は除去される。その後、
画素電極６や第二保護膜９の上に配向膜１１を積層す
る。

【００２０】このように本発明では、画素電極６を形成
する際に溝２２内の残留部も除去できるため、特別に溝
２２内の残留部を取り除く工程を設ける必要がない。な
お、走査線２や信号線５をＡｌで形成する場合を説明し
たが、ＩＺＯとの電気的なコンタクトの相性を考慮して
ＡｌとＭｏなどの積層構造にしてもよい。

【００２１】次に第２の実施形態を図面に基づいて説明
する。図５は画素電極を有する第一基板の平面図、図６
は図１のＢ−Ｂ’線に沿った断面図である。なおこの実
施例はＴＮ型の場合を示す。

【００２２】３１は透明なガラス基板などからなる第一
基板であり、３２は第一基板３１上に形成された走査線
である。この走査線３２はＡｌより形成され、複数の走
査線３２を平行に配置している。３４はゲート絶縁膜で
あり、第一基板３１や走査線３２に積層される。３５は
ゲート絶縁膜３４上に形成された信号線であり、信号線
３５はＡｌなどにより形成され、走査線３２と直交する
ように配線されている。走査線３２と信号線３５の交差
部分にはスイッチング素子であるＴＦＴ３６が配置さ
れ、このＴＦＴ３６は次のように構成されている。走査
線３２から張出したゲート電極をゲート絶縁膜３４で覆
い、ゲート絶縁膜３４上にはゲート電極と対向して半導
体層を積層する。半導体層上にソース領域とドレイン領
域を形成し、ソース領域はソース電極と、ドレイン領域
はドレイン電極とそれぞれ接続される。このソース電極
とドレイン電極は信号線３５を形成する際に同時に形成
され、ソース電極は信号線３５から突出した形状になっ
ている。３７は信号線３５やゲート絶縁膜３４を覆う保
護膜であり、保護膜３７上には走査線３２と信号線３５
で囲まれる領域に画素電極３８が形成される。３３は第
一基板３１上に形成された帯状の遮光膜であり、第一基
板３１の法線方向から見たときに信号線３５と画素電極
３８の間であって画素電極３８のエッジに沿って位置
し、信号線３５と画素電極３８の間からの光漏れを防い
でいる。図５では遮光膜３３に斜線を施している。この
遮光膜３３は走査線３２と同様にＡｌで形成され、走査
線３２と同一工程により同時形成される。画素電極３８
には後述する第一溝３９ａが、ゲート絶縁膜３４と保護
膜３７には後述する第二溝３９ｂが形成されている。４
０は画素電極３８や保護膜３７に積層された配向膜であ
り、例えば走査線３２に平行な方向へ配向処理が施され
ている。

【００２３】４１はガラス基板などよりなる第二基板で
あり、第一基板とほぼ等間隔をおいて対向配置される。
４２はガラス基板上に形成され、走査線や信号線に対向
して形成されたブラックマトリックスである。このブラ
ックマトリックスはＣｒなどから形成され、各画素間を
仕切っている。４３は各画素に対応して形成されたカラ
ーフィルタであり、画素毎に赤色（Ｒ）、緑色（Ｇ）、
青色（Ｂ）のうち何れか一色が配置されている。カラー
フィルタ４３上には例えばＩＴＯやＩＺＯ等からなる透
明電極４４が積層され、透明電極４４は配向膜４５で覆
われている。この配向膜には第一基板の配向膜の配向方
向と直交する方向（この実施例では信号線と平行方向）
に水平配向処理が施されている。

【００２４】両基板３１、４１間には誘電率異方性が正
の液晶層４６が封入されている。そして画素電極３８と
透明電極４４の間に電界が生じないときは液晶分子４６
が配向膜４０、４５に規制されて９０度ねじれながら水
平配列し、画素電極３８と透明電極４４の間に電界が発
生したときは液晶分子４６が電界に沿って起き上がって
垂直配列する。なお図５は画素電極３８と透明電極４４
の間に電界が発生していない状態を模式的に示してい
る。

【００２５】第一基板３１の外側には第一偏光板４７
が、第二基板４１の外側には第二偏光板４８がそれぞれ
配置され、第一偏光板４７と第二偏光板４８は互いの透
過軸が直交するように設定されている。また第一偏光板
４７の透過軸と配向膜４０の配向方向が一致し、第二偏
光板４８の透過軸と配向膜４５の配向方向が一致するよ
うに設定する。そして電界無印加時は、第一偏光板４７
の透過光が液晶分子４６によって振幅方向が９０度ずれ
た状態で通過して第二偏光板４８を透過する。また電界
印加時は、第一偏光板４７の透過光が液晶層４６をその
ままの状態で通過し、第二偏光板４８で遮断される。

【００２６】次に第一溝３９ａ及び第二溝３９ｂの形態
について説明する。走査線３２や信号線３５のエッチン
グ不足により画素電極３８の下方にまで残った残留部
は、画素電極３８のエッチング時に溝３９ａ、３９ｂの
部分で同時にエッチングされて取除かれる。従って溝３
９ａ、３９ｂはできるだけ走査線３２や信号線３５に近
接して位置する方が効果的である。しかし信号線３５と
画素電極３８の間には遮光膜３３が存在し、また補助容
量を形成するために画素電極３８の一部と隣接する画素
の走査線３２が重複しており、溝３９ａ、３９ｂの配置
が困難である。そこで溝３９ａ、３９ｂを画素電極３８
内であって、できるだけ遮光膜３３若しくは走査線３２
に近い位置に形成している。

【００２７】画素電極３８の第一溝３９ａは遮光膜３３
や走査線３２に沿って細長状に形成され、複数に分けて
設けられている。第一溝３９ａを複数に分けることで、
画素電極３８の中央部分と第一溝３９ａよりも外側に位
置するエッジ部分との電気的なコンタクトが数カ所で取
ることができ、画素電極３８全体を同電位に保つことが
可能になる。また第一溝３９ａの幅をあまり広くすると
液晶分子４６に対する規制力が弱くなるが、第一溝３９
ａの幅が狭い場合には第一溝３９ａを設けない場合と同
等の規制力を保つことができる。第二溝３９ｂは第一溝
３９ａに対応した位置に形成される。両溝３９ａ、３９
ｂを形成する際、第二溝３９ｂの外側（走査線３２又は
信号線３５側）のエッジは第一溝３９ａの外側（走査線
３２又は信号線３５側）のエッジよりも内側（画素の中
央側）に位置している。この位置関係によって溝３９
ａ、３９ｂに存在する残留部は少なくもと第二溝３９ｂ
の外側のエッジ部分で確実に除去されるため、溝内の残
留部を確実に取除くことができながらも画素電極３８の
第一溝３９ａの幅を狭くすることができる。

【００２８】次に第一基板３１上の成膜工程を図７に基
づいて説明する。図７（ａ）では、第一基板３１上にＡ
ｌを成膜し、走査線３２や遮光膜３３をパターニング、
エッチングにより形成する。４９はエッチング不足によ
る残留部を示し、遮光膜３３からその周囲に広がってい
る。遮光膜３３には電圧が印加されないが、その残留部
４９が信号線３５と画素電極３８の下方に位置する場合
は、残留部４９を介して信号線３５と画素電極３８が短
絡状態になる可能性がある。図７（ｂ）では、第一基板
３１、走査線３２、遮光膜３３上にゲート絶縁膜３４を
積層する。そしてゲート絶縁膜３４上に半導体層を積層
し、エッチングによりゲート電極に対向する部分に島状
の半導体を残す。図７（ｂ）では、ＴＦＴ３６や走査線
３２が存在しない部分の断面を示しているため、走査線
３２や半導体層などは図示していない。図７（ｃ）で
は、ゲート絶縁膜３４上にＡｌを成膜し、信号線３５な
どを形成する。５０は信号線３５を形成する際にエッチ
ング不足により残った残留部を示し、信号線３５から画
素領域３８内にまで伸びている。図７（ｄ）では、信号
線３５上に例えば無機絶縁膜からなる保護膜３７を積層
する。図７（ｅ）では、ゲート絶縁膜３４と保護膜３７
の所定の箇所にコンタクトホールや第二溝３９ｂなどを
形成する。図７（ｆ）では、保護膜３７上にＩＺＯを積
層し、画素電極３８を形成する。このとき画素電極３８
の第一溝３９ａもエッチングにより形成するが、ＩＺＯ
のエッチング液によってＡｌもエッチングできるため、
溝３９内に存在する残留部４９、５０も同時にエッチン
グされて除去される。従って画素電極３８下の残留部４
９は遮光膜３３と切断され、画素電極３８下の残留部５
０は信号線３５と切断される。

【００２９】このように溝３９を遮光膜３３の内側に形
成したため、画素電極３８の下方にまで広がる残留部を
各配線などから確実に切断でき、高い表示品位を保つこ
とができる。また、遮光膜３３よりも内側に溝３９を配
置したので、遮光膜３３などの形成が可能になる。

【００３０】なお、本発明の要旨を逸脱しない範囲であ
れば上記実施形態以外の形態も可能である。例えば走査
線や信号線をＡｌで形成し、画素電極をＩＺＯで形成し
たが、この組合せ以外で画素電極と走査線、信号線を同
時にエッチングできる材料を用いてもよい。また実施例
ではＭＶＡ方式とＴＮ方式について説明したが、それ以
外の方式でもよい。

【００３１】

【発明の効果】本発明によれば、保護膜などに形成され
る溝を画素電極と信号線の間ではなく、隣り合う信号線
の間や画素電極内であってエッジ付近に設け、その溝を
介して信号線などのエッチング不足による残留物を除去
するため、画素電極を信号線に重なる程度大きくした場
合や画素電極と信号線の間に遮光膜を形成した場合で
も、溝内に存在する信号線などの残留部を取除いて他の
配線との短絡を防止できる。

【００３２】また、走査線や信号線をＡｌで形成し、画
素電極をＩＺＯで形成することによって、同一のエッチ
ング液によって各金属のエッチングが可能になり、製造
工程が簡略化できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例である液晶表示装置の画
素電極を有する第一基板の平面図である。

【図２】図１におけるＡ−Ａ’に沿った断面概略図であ
る。

【図３】本発明の画素電極と突起との位置関係を示した
模式図である。

【図４】本発明の第一基板上への成膜工程を説明する図
である。

【図５】本発明の第２の実施例である液晶表示装置の画
素電極を有する第一基板の平面図である。

【図６】図５におけるＢ−Ｂ’に沿った断面概略図であ
る。

【図７】本発明の第一基板上への成膜工程を説明する図
である。

【図８】従来の液晶表示装置の画素電極を有する基板の
平面図である。

【図９】図８の二点鎖線に沿った断面概略図である。

【符号の説明】

１、３１第一基板５、３５信号線６、３８画素電極２２、３９ａ、３９ｂ溝１２、４１第二基板

フロントページの続き (72)発明者田中慎一郎鳥取県鳥取市南吉方３丁目201番地鳥取三洋電機株式会社内Ｆターム(参考） 2H090 HA02 HA03 HA16 MA14 2H092 JA24 JA46 JB05 JB32 JB33 JB42 JB56 MA12 MA17 NA16 NA17 NA27 NA29 PA09 PA11

Claims

【特許請求の範囲】

【請求項１】液晶を基板間に封入した一対の基板と、
一方の基板上にマトリクス状に配置された画素電極と、
前記画素電極に接続するスイッチング素子と、前記スイ
ッチング素子に接続すると共に互いにほぼ平行に配置さ
れた複数の信号線と、前記スイッチング素子と接続する
と共に前記信号線と直交して配置された複数の走査線
と、前記信号線と前記画素電極の間に介在する保護膜と
を備えた液晶表示装置において、前記画素電極の間に２
本の信号線を並設し、隣り合う前記信号線の間では前記
保護膜に溝を形成したことを特徴とする液晶表示装置。
【請求項２】各画素電極には２つのスイッチング素子
が接続されていることを特徴とする請求項１記載の液晶
表示装置。
【請求項３】前記基板の法線方向から見たときに、前
記溝は走査線が存在する部分を除いて信号線に沿って形
成されていることを特徴とする請求項１乃至請求項２記
載の液晶表示装置。
【請求項４】液晶を封入した一対の基板と、一方の基
板上にマトリクス状に配置された画素電極と、前記画素
電極に接続するスイッチング素子と、前記スイッチング
素子に接続すると共に互いにほぼ平行に配置された複数
の信号線と、前記スイッチング素子と接続すると共に前
記信号線と直交して配置された複数の走査線と、前記信
号線と前記画素電極の間に介在する保護膜とを備えた液
晶表示装置において、前記画素電極内にはそのエッジ付
近に信号線とほぼ平行な第一溝が形成され、前記保護膜
には前記第一溝と対応する位置に第二溝を形成したこと
を特徴とする液晶表示装置。
【請求項５】一方の基板上には、信号線と画素電極の
間に位置すると共に走査線と同一平面に形成される遮光
膜を有し、前記第一及び第二溝は遮光膜よりも画素の中
央側に位置することを特徴とする請求項４記載の液晶表
示装置。
【請求項６】前記信号線と前記走査線の間にゲート絶
縁膜が介在し、前記ゲート絶縁膜には保護膜の溝に相当
する部分に溝が形成されたことを特徴とする請求項１乃
至請求項５記載の液晶表示装置。
【請求項７】前記信号線と前記画素電極を同一のエッ
チング液により除去可能な材質で形成したことを特徴と
する請求項１乃至請求項６記載の液晶表示装置。
【請求項８】前記走査線及び前記信号線をＡｌで形成
し、前記画素電極をＩＺＯで形成したことを特徴とする
請求項１乃至請求項７記載の液晶表示装置。