JP4112672B2 - 表示装置用アレイ基板及びその製造方法 - Google Patents
表示装置用アレイ基板及びその製造方法 Download PDFInfo
- Publication number
- JP4112672B2 JP4112672B2 JP09584298A JP9584298A JP4112672B2 JP 4112672 B2 JP4112672 B2 JP 4112672B2 JP 09584298 A JP09584298 A JP 09584298A JP 9584298 A JP9584298 A JP 9584298A JP 4112672 B2 JP4112672 B2 JP 4112672B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- conductive layer
- layer
- scanning
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000034 method Methods 0.000 claims description 19
- 239000004020 conductor Substances 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 66
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 239000011521 glass Substances 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表示装置用アレイ基板及びその製造方法に関する。より詳細には、本発明は、多層配線の交差部における断線不良を抑制することができる表示装置用アレイ基板及びその製造方法に関する。
【０００２】
【従来の技術】
近年、液晶表示装置やプラズマディスプレイ装置などの各種の平面表示装置が急速に実用化されつつある。これらの平面表示装置の多くは、複数の信号線と複数の走査線とがマトリクス状に配線されたアレイ基板を有する。
【０００３】
以下、このような表示装置の一例として、アクティブマトリクス型液晶表示装置を例に挙げて説明する。アクティブマトリクス型液晶表示装置においては、一般に、アレイ基板と対向基板とが対向して配置され、その間隙に光変調層としての液晶層が挟持されている。アレイ基板は、ガラス基板とその上にマトリクス状に配線された複数の信号線と複数の走査線とを有する。信号線は、例えば、アルミニウムなどの低抵抗材料からなる。走査線は、例えば、モリブデン・タングステンなどの低抵抗材料からなる。これらの配線の各交差部の近傍には薄膜トランジスタ（以下、ＴＦＴと称す）などのスイッチング素子を介して画素電極が配置され、画素電極の表面に配向膜が設けられている。画素電極は、例えば、ｌＴＯ（Indium Tin Oxide：インジウム錫酸化物）などの透光性導電材料からなる。一方、反射型液晶表示装置の場合には、画素電極は、アルミニウムなどの金属材料により構成される。
【０００４】
それぞれの画素電極は、その画素電極がＴＦＴを介して接続されている走査線の直前に走査される隣接の走査線との間で絶縁膜を介した補助容量を形成している。一方、対向基板にはＩＴＯからなる対向電極が設けられ、その表面にも配向膜が形成されている。
【０００５】
【発明が解決しようとする課題】
ところで、アレイ基板上に設けられた信号線は、画素電極と同層で形成されるＩＴＯ層と、その上に積層されたアルミニウム（Ａｌ）などからなる低抵抗導電層（以下、Ａｌ層と称す）等の積層構造で構成することが知られている。下層のＩＴＯ層は上層のＡｌ層が断線した場合に電気的導通を確保して信号線断線に対する冗長性を持たせるために設けられている。このようにＩＴＯ層とＡｌ層とを形成するために、それぞれ独立した露光工程が必要となる。その結果として、ＩＴＯ層とＡｌ層との露光時の位置合わせ精度から位置ずれが生ずると、表示領域において信号線と画素電極との間隔が変化するために、信号線と画素電極間の寄生容量が変化する。このようなパターンずれによる寄生容量の変化を解消する方法として、信号線のｌＴＯ層をＡｌ層よりも幅広に形成し、信号線と画素電極との間隔を露光時のマスクの相対的位置ずれに対し常に一定に保つことが考えられる。
【０００６】
しかし、本発明者の試作の結果、このような構成を有する表示装置において、信号線の断線不良に起因する製造歩留まりの低下が生ずることが分かった。本発明者は、さらに詳細に検討した結果、この断線不良は、信号線と走査線との交差部において多発していることを知得するに至った。
【０００７】
本発明は、上記課題の認識に基づくものである。すなわち、その目的は、信号線と走査線の交差部において、信号線の断線を防止することができ高歩留まりを実現することができる表示装置用アレイ基板及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の一態様によれば、基板と、前記基板上に互いに略平行に設けられた複数の走査線と、前記複数の走査線と略直交するように設けられた複数の信号線と、前記複数の走査線と信号線との交差部に介層された絶縁層と、前記複数の走査線のいずれかと前記複数の信号線のいずれかとにそれぞれ接続された複数のスイッチング素子と、前記複数のスイッチング素子にそれぞれ接続された複数の画素電極と、を備え、
前記複数の信号線のそれぞれは、前記画素電極と同一の材料により構成される第１の導電層と前記第１の導電層の上に積層された第２の導電層とを少なくとも有し、
前記第１の導電層の線幅は、前記信号線が前記走査線と交差していない部分よりも、前記信号線が前記走査線と交差する段差部において小さく形成され、
前記第２の導電層は、前記信号線が前記走査線と交差していない部分においては、前記第１の導電層の線幅よりも小なる線幅を有し、且つ、前記第２の導電層は、前記信号線が前記走査線と交差する段差部においては、前記第１の導電層の線幅よりも大なる線幅を有し前記第１の導電層を覆うことを特徴とする表示装置用アレイ基板。が提供される。
【００１０】
ここで、前記基板は、透光性を有し、前記画素電極は、透光性を有する導電性材料により構成されたことを特徴とする。
【００１４】
また、本発明の一態様によれば、基板と、前記基板上に互いに略平行に設けられた複数の走査線と、前記複数の走査線の上に設けられた絶縁層と、前記絶縁層の上において前記複数の走査線と略直交するように設けられた複数の信号線と、前記複数の走査線のいずれかと前記複数の信号線のいずれかとにそれぞれ接続された複数のスイッチング素子と、前記複数のスイッチング素子にそれぞれ接続された複数の画素電極と、を有する表示装置用アレイ基板の製造方法であって、
基板上に前記複数の走査線を互いに略平行に形成する工程と、
前記複数の走査線の上に前記絶縁層を形成する工程と、
前記絶縁層の上に第１の導電性材料を堆積し同一のマスクに基づいてパターニングして前記画素電極を形成し、且つ、前記信号線が前記走査線と交差していない部分よりも、前記信号線が前記走査線と交差する段差部において線幅が小さく形成されるように前記複数の信号線のそれぞれを構成する複数の第１の導電層を形成する工程と、
前記第１の導電層の上に第２の導電性材料を堆積しパターニングして前記第１の導電層の上に堆積された第２の導電層を形成する工程と、を備え、
前記信号線が前記走査線と交差していない部分においては前記第２の導電層が前記第１の導電層の線幅よりも小なる線幅を有し、且つ、前記信号線が前記走査線と交差する段差部においては前記第２の導電層が前記第１の導電層の線幅よりも大なる線幅を有し前記第１の導電層を覆うように形成することを特徴とする表示装置用アレイ基板の製造方法が提供される。
【００１５】
ここで、前記第１の導電性材料を前記パターニングする際に生ずる位置のずれ幅の最大値をＷ１とし、前記第２の導電性材料を前記パターニングする際に生ずる位置のずれ幅の最大値をＷ２とした時に、前記信号線が前記走査線と交差する段差部において、前記第２の導電層が前記第１の導電層の線幅よりも（Ｗ１＋Ｗ２）×２以上大なる線幅を有するように形成することを特徴とする。
【００１６】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００１７】
図１は、本発明の一実施例に係るアレイ基板の構成を例示する概略平面透視図である。
また、図２は、このアレイ基板を用いたノーマリホワイトモードの光透過型のアクティブマトリクス型液晶表示装置のＡ−Ａ’線概略断面図である。
【００１８】
この液晶表示装置は、図２に示したように、アレイ基板１００と対向基板２００とこれらの間に挟持された光変調層としてのツイステッドネマティック（ＴＮ）型の液晶組成物３００とを備えている。液晶層としては、ＴＮ型以外にも強誘電性、反強誘電性、ポリマー分散型等、種々のものが利用可能である。
【００１９】
対向基板２００は、透明な絶縁性基板、例えばガラス基板２０１上に、遮光膜２０２、カラーフィルタ２０３、対向電極２０４、配向膜２０５が積層された構成を有する。遮光膜２０２は、後に詳述するアレイ基板１００のＴＦＴ１２１の部分、画素電極１５１と信号線１０３との隙間、画素電極１５１と走査線１１１との隙間にそれぞれ対応する箇所を遮光するために設けられている。この遮光膜２０２は、例えばクロム膜等の金属膜あるいは黒色有機樹脂等によって形成することができる。
【００２０】
カラーフィルタ２０３は、アレイ基板１００の画素電極１５１に対向する箇所に設けられ、カラー表示を実現するための赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色で構成される。対向電極２０４は、アレイ基板１００の画素電極１５１との間で電圧を印加することにより液晶組成物３００に所定の電界を与えるために設けられている。また、配向膜２０５は、液晶組成物３００の分子を配向させるために設けられている。
【００２１】
図２に示したアクティブマトリクス型液晶表示装置の表面と裏面、すなわちガラス基板１０１の下面とガラス基板２０１の上面には、互いに偏光方向が直交する偏光板（図示しない）が設けられる。
【００２２】
ここで、本実施例のアレイ基板１００においては、図１に示したように、複数の信号線１０３と複数の走査線１１１とが互いに直交するように配線されている。走査線１１１は、ガラスなどの絶縁性基板１０１の上に直接または下地層を介して配線され、例えば、アルミニウム、アルミニウム合金、或いはモリブデン・タングステン（ＭｏＷ）などの低抵抗材料によって形成されている。一方、信号線１０３は、絶縁膜１１３の上に形成され、後に詳述するように、ＩＴＯからなる第１層１０３ａとアルミニウムからなる第２層１０３ｂとによって形成されている。
【００２３】
信号線１０３と走査線１１１との交差部の近傍には、薄膜トランジスタ（ＴＦＴ）１２１と、このＴＦＴ１２１を介して接続された画素電極１５１とが設けられている。画素電極１５１は、光透過性の導電性材料、たとえばｌＴＯ（indium tin oxide：インジウム錫酸化物）によって形成されている。ＴＦＴ１２１は、図２に示したように、ガラス基板１０１の上に、ゲート電極１１２、酸化シリコン膜からなる第１ゲート絶縁膜１１３、窒化シリコン膜からなる第２ゲート絶縁膜１１４、半導体膜１１５、チャネル保護膜１１７、低抵抗半導体膜１１９、ソース電極１３１、ドレイン電極１３２、保護膜１７１が積層された構成を有する。
【００２４】
半導体膜１１５は、例えば、ａ−Ｓｉ：Ｈ（水素化非晶質シリコン）膜１１５によって構成されている。半導体膜１１５の下層には、走査線１１１から突出したゲート電極１１２が設けられ、両者の間には、第１ゲート絶縁膜１１３と第２ゲート絶縁膜１１４が積層されてゲート絶縁膜を構成している。また、半導体膜１１５の上には、窒化シリコンのチャネル保護膜１１７が積層されている。さらに、半導体膜１１５の一端には、ｎ+型ａ−Ｓｉ：Ｈ膜によって形成された低抵抗半導体膜１１９が形成され、ソース電極１３１を介して画素電極１５１に電気的に接続されている。一方、半導体膜１１５の他端には、低抵抗半導体膜１１９が形成され、信号線１０３から延在したドレイン電極１３２を介して信号線１０３に電気的に接続されている。
【００２５】
ここで、フルカラー表示をさせる場合を例に挙げると、表示画素は、図１の横方向にＲ（赤）Ｇ（緑）Ｂ（青）の３種類の画素を繰り返して配列する場合が多い。画素の数としては、例えば、図１の横方向に（１０２４×３）個、縦方向に７６８個とすることができる。この場合の信号線１０３の本数は（１０２４×３）本であり、走査線１１１の本数は７６８本である。
【００２６】
ＴＦＴ１２１のチャネル領域にはチャネル保護膜１１７が形成され、さらにこのＴＦＴ１２１は、窒化シリコンなどの絶縁膜からなる保護膜１７１によって覆われている。
【００２７】
画素電極１５１の一部は、図１に示したように、隣接する走査線１１１と絶縁膜１１３を介して重ねられ、補助容量（Ｃｓ）を形成している。ここで、隣接する走査線１１１は、その画素電極１５１の直前に走査される走査線である。
【００２８】
図３は、図１のＢ−Ｂ’線における概略断面図である。
【００２９】
また、図４は、図１の符合Ｃの部分の拡大透視図である。
さらに、図５は、図４のＤ−Ｄ’線における概略断面図である。
【００３０】
この実施例のアレイ基板においては、これらの図面に表したように、信号線１０３が、複数層、例えば２層からなる積層構造体によって形成されている。更には、この積層構造体の各層は、異なるマスクに基づいて露光パターニングされる。すなわち信号線１０３は、絶縁膜１１３の上に設けられた第１層１０３ａと、この第１層１０３ａ上に積層された第２層１０３ｂによって形成されている。第１層１０３ａは、画素電極１５１と同層に形成されたＩＴＯにより形成されている。第２層１０３ｂは、アルミニウムによって形成されている。このようにそれぞれが独立して形成された複数層の積層構造とすることにより、いずれかの層に「断線」が生じた場合にも他の層によって電気的導通を確保して信号線断線に対する冗長性を確保することができる。
【００３１】
また、この実施例によれば、図１及び図３に示したように、信号線１０３が走査線１１１と交差していない部分においては、第１層１０３ａの線幅が第２層１０３ｂの線幅よりも広くなるように形成されている。このようにすることにより、第１層１０３ａと第２層１０３ｂとの間に位置ずれが生じても、表示領域において信号線１０３と画素電極１５１との間隔を一定に維持することができ、これらの間の寄生容量の変化を解消することができる。
【００３２】
さらに、この実施例によれば、図１及び図４に示したように、信号線１０３は、走査線１１１との交差部、より厳密には走査線１１１の端の段差部においては、第１層１０３ａの線幅が第２層１０３ｂの線幅よりも狭く、且つ完全に被覆されて形成されている。このようにすることにより、走査線１１１との交差部における信号線１０３の断線を極めて効果的に抑制することができる。以下、この理由について、アレイ基板１００の製造工程を例示して詳細に説明する。
【００３３】
まず、アレイ基板１００を形成するためには、ガラス基板１０１の主面上に走査線１１１を形成する。具体的には、アルミニウム（Ａｌ）、アルミニウム合金あるいはモリブデン・タングステン（ＭｏＷ）合金などの金属膜をスパッタ法によって堆積し、これを複数のストライプ状にパターニングして、ゲート電極１１２及び走査線１１１を形成する。
【００３４】
次に、ゲート絶縁膜１１３を形成する。具体的には、このゲート電極１１２及び走査線１１１の上に、酸化シリコンあるいは窒化シリコンなどの絶縁膜を例えば３００ｎｍ程度の厚さに堆積してゲート絶縁膜１１３を形成する。
【００３５】
次に、ＴＦＴの要部を形成する。具体的には、ゲート絶縁膜１１３の上にａ−Ｓｉ：Ｈ膜を例えば５０ｎｍ程度の膜厚で堆積する。さらに、その上に窒化シリコン膜を例えば３００ｎｍ程度の膜厚で堆積し、ａ−Ｓｉ：Ｈ膜と窒化シリコンを所定の形状にパターニングすることにより、半導体膜１１５とチャネル保護膜１１７を形成する。続いて、半導体膜１１５およびチャネル保護膜１１７の上にｎ+型ａ−Ｓｉ：Ｈ膜を堆積し、パターニングすることにより低抵抗半導体膜１１９を形成する。続いて、ｌＴＯ膜を４０ｎｍ程度成膜し、パターニングすることにより、画素電極１５１および信号線１０３の第１層１０３ａを形成する。続いて、アルミニウムあるいはアルミニウム合金などを堆積し、パターニングすることにより、ＴＦＴ１２１と画素電極１５１とを電気的に接続するソース電極１３１、信号線１０３の第２層１０３ｂ、およびＴＦＴ１２１と信号線１０３（第２層１０３ｂ）とを電気的に接続するドレイン電極１３２を形成する。さらに、このようにして形成されたＴＦＴ１２１の表面を覆う保護膜１７１を形成した後、基板の表面に配向膜１４１を形成し、液晶表示素子用のアレイ基板１００が完成する。
【００３６】
ところで、上述したような製造工程における信号線１０３のパターニングは、以下に説明するような手順で実行される。すなわち、第１層１０３ａを構成するＩＴＯを基板の全面に堆積する。次に、その表面にフォトレジストを塗布し、所定の遮光パターンを有するフォトマスクを介してフォトレジストを露光する。続いて、このフォトレジストを現像することによりフォトレジストを選択的に除去し、フォトレジストにフォトマスクのパターンを転写する。続いて、残存したフォトレジストをマスクとして、フォトレジストの層の下層に堆積されているＩＴＯ膜をウェットエッチングやドライエッチングによりエッチングして、膜にフォトマスクのパターンを形成する。そして、マスクとして利用したフォトレジストを除去することにより、パターニング工程を終了する。次に、第２層１０３ｂについて、同様の工程を繰り返す。
【００３７】
しかし、このようにして形成した信号線１０３は、従来は、走査線１１１との交差部において断線する傾向があった。
【００３８】
図６は、従来の表示装置における信号線と走査線との交差部の構成を例示した概略平面透視図である。同図に示したように、従来は、走査線１１１との交差部においても、信号線の第１層１０３ａ’の線幅は、第２層１０３ｂ’の線幅よりも広いものとされていた。しかし、このようにすると走査線１１１との交差部において、信号線の断線が多発する傾向が認められる。本発明者は、詳細に検討した結果、この原因を知得するに至った。
【００３９】
図７及び図８は、従来の信号線の断線のメカニズムを説明する概略断面図である。すなわち、これらの図は、図６におけるＥ−Ｅ’線断面の工程図である。
【００４０】
図７に示したように、信号線１０３の第１層１０３ａを形成するＩＴＯ層の膜厚は、比較的薄いために、信号線１０３が走査線１１１を乗り越える段差部のところで第１層１０３ａが「段切れ」を生ずる場合がある。このような「段切れ」が生ずると、第１層１０３ａは、図中に符合Ｓで示したように走査線１１１の端部で隙間を有することになる。この上に積層する第２層１０３ｂ’の線幅は第１層１０３ａ’の線幅よりも狭いために、第１層１０３ａ’の「段切れ」による隙間Ｓは端部において露出する。そして、第２層１０３ｂ’を形成するために、アルミニウムなどを堆積し、ウェットエッチング法によりパターンニングすると、この第１層１０３ａ’の段切れによる隙間にアルミニウムのエッチング液が侵入する。隙間に侵入したエッチング液は、第２層のアルミニウム膜を裏面側から浸食し、その結果として、図８に示したように、第２層１０３ｂ’も走査線１１１の段差部において断線してしまう。
【００４１】
これに対して、本実施例によれば、図４に示したように、走査線１１１の段差部において第２層１０３ｂの線幅が第１層１０３ａの線幅よりも広くなるように構成されている。その結果として、第１層１０３ａに「段切れ」が生じても、その上面と端部とが第２層１０３ｂにより完全に覆われ、第２層１０３ｂのパターニングのためのエッチング液が侵入することが防止される。
【００４２】
すなわち、本実施例によれば、信号線１０３の第２層１０３ｂより第１層１０３ａの線幅を小さくしておき、第１層１０３ａの端が第２層１０３ｂの端よりも外側に露出しないようにしておくことにより、第２層１０３ｂのパターンニングを行う時に、第１層１０３ａの段切れによる隙間にエッチング液がしみ込むようなことは起こらないため、信号線１０３の断線不良は発生しない。このため、歩留まりの高いアレイ基板を提供することができる。
【００４３】
ここで、第１層１０３ａの線幅と第２層１０３ｂの線幅との差は、これらの各層を形成するプロセスの位置決め精度を考慮して決定することが望ましい。すなわち、各層をパターニングする際に「位置ずれ」が生じても、第２層が第１層を十分に覆うように、それぞれの線幅を決定することが望ましい。例えば、第１層をパターニングするプロセスの位置決め精度が基準に対してＷ１であり、第２層をパターニングするプロセスの位置決め精度が基準に対してＷ２である場合には、第１層と第２層とは、設計値よりも最大で（Ｗ１＋Ｗ２）だけ相対的にずれる可能性がある。従って、このような場合においても、第２層が第１層を完全に覆うようにするためには、第２層が第１層よりも（Ｗ１＋Ｗ２）×２以上広い線幅を有するように設計することが望ましい。
【００４４】
逆に、本実施例においては、図３に関して前述したように、走査線１１１と交差していない部分においては、信号線の第１層を第２層よりも幅広に形成することが望ましい。この場合にも、第１層と第２層の位置決め精度をそれぞれＷ１、Ｗ２とした場合には、第１層が第２層よりも（Ｗ１＋Ｗ２）×２以上広い線幅を有するように設計することにより、位置ずれが生じても、寄生容量の変化を防止することができる。
【００４５】
以上、具体例を例示しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００４６】
例えば、図４に示した具体例では、走査線１１１との交差部において、下層１０３ａの線幅を狭くし、上層１０３ｂの線幅を広くすることにより、これらの相対的な線幅関係を調節している。しかし、本発明は、これに限定されるものではない。すなわち、本発明においては、走査線１１１と交差した段差部において上層の線幅が下層の線幅よりも広く、下層を覆うようにすれば良い。従って、図４に表した具体例の他にも、下層の線幅は一定とし、上層の線幅を走査線との交差部において幅広にしても良い。または、上層の線幅は一定とし、下層の線幅を走査線との交差部において狭くしても良い。
【００４７】
ここで、信号線と走査線とのカップリング容量を低減させるためには、交差部におけるこれらの重なり面積を抑制するように構成することが望ましい。
【００４８】
一方、前述した具体例においては、信号線をＩＴＯ層とＡｌ層とにより構成する場合を例示したが、本発明はこれに限定されるものではない。この他にも、第１層と第２層との材料は、適宜選択して、本発明の効果を同様に得ることができる。さらに、信号線の層数も２層に限定されず、３層以上の積層構造としても良い。３層以上の場合には、特に「段切れ」を生じやすい層よりも上に積層するいずれかの層の線幅を相対的に広くして、「段切れ」を覆うように構成すれば良い。
【００４９】
また、前述した具体例においては、走査線と信号線との交差部を例に挙げて説明したが、本発明は、これに限定されるものではない。すなわち、本発明は、絶縁層を介して２本の配線が交差する場合に同様に適用することができ、同様の効果を得ることができる。すなわち、第１の配線が形成され、その上に絶縁層が設けられ、さらにその上に第２の配線が交差するように形成される場合において、この第２の配線を積層構造にするとともに、交差部においてその第２の配線の上層の線幅を第２の配線の下層の線幅よりも広くすることにより、第２の配線の断線を防止することができる。
【００５０】
さらに、本発明は、具体例として挙げた液晶表示装置のアレイ基板に限定されるものではない。本発明は、この他にも、絶縁膜を介して２本の配線が交差する構成を有するすべての表示装置用アレイ基板に同様に適用して同様の効果を得ることができる。
【００５１】
上述した実施例では、画素電極、信号線の一部を透明導電膜としてＩＴＯで構成したが、Ｉｎ、Ｚｎ、ＯからなるいわゆるＩＺＯなども使用可能である。
また、この実施例のような光透過型ではなく、例えば反射型であれば、画素電極等は不透明な金属材料で構成できる。また、この発明は、横方向電界を用いたＩＰＳ（In Plane Switching）モードでも使用可能である。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、まず、信号線が複数層、例えば２層からなる積層構造体とすることにより、いずれかの層に「断線」が生じた場合にも他の層によって電気的導通を確保し、信号線断線に対する冗長性を確保することができる。
【００５３】
次に、本発明によれば、信号線が走査線と交差していない部分において、画素電極と同層として形成された信号線の層の線幅を他の層の線幅よりも相対的に広くなるように形成することにより、第１層と第２層との間に位置ずれが生じても、表示領域において信号線と画素電極との間隔を一定に維持することができ、これらの間の寄生容量の変化を解消することができる。
【００５４】
さらに、本発明によれば、信号線について、走査線との交差部、より厳密には走査線の端の段差部においては、第１層の線幅が第２層の線幅よりも狭くなるように形成することにより、走査線との交差部における信号線の断線を極めて効果的に抑制することができる。すなわち、第１層が走査線の端の段差部において「段切れ」した場合においても、この「段切れ」部分が第２層により覆われるので、第２層のパターニング工程においてこの「段切れ」部分にエッチング液がしみ込んで信号線が完全に断線するという不良を解消することができる。その結果として、微細なパターンを有する高精細表示が可能な液晶表示装置などの各種の表示装置の製造歩留まりを顕著に改善し、低コストで各種の応用分野に提供することができるようになる。
【００５５】
以上説明したように、本発明によれば、高精細な表示装置用のアレイ基板を高い歩留まりで製造することができるようになり産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明のアレイ基板の構成を例示する概略平面透視図である。
【図２】本発明のアレイ基板を用いた表示装置のＡ−Ａ’線概略断面図である。
【図３】図１のＢ−Ｂ’線における概略断面図である。
【図４】図１の符合Ｃの部分の拡大透視図である。
【図５】図４のＤ−Ｄ’線における概略断面図である。
【図６】従来の表示装置における信号線と走査線との交差部の構成を例示した概略平面透視図である。
【図７】図６におけるＥ−Ｅ’線断面の工程図であり、従来の信号線の断線のメカニズムを説明する概略断面図である。
【図８】図６におけるＥ−Ｅ’線断面の工程図であり、従来の信号線の断線のメカニズムを説明する概略断面図である。
【符号の説明】
１００ アレイ基板
１０１ ガラス基板
１０３ 信号線
１０４ 走査線
１１３ 第１ゲート絶縁膜
１１４ 第２ゲート絶縁膜
１１５ 半導体膜
１１７ チャネル保護膜
１１９ 低抵抗半導体膜
１２１ ＴＦＴ
１３１ ソース電極
１３２ ドレイン電極
１４１ 配向膜
１５１ 画素電極
２００ 対向基板
２０４ 対向電極
３００ 液晶組成物
【発明の属する技術分野】
本発明は、表示装置用アレイ基板及びその製造方法に関する。より詳細には、本発明は、多層配線の交差部における断線不良を抑制することができる表示装置用アレイ基板及びその製造方法に関する。
【０００２】
【従来の技術】
近年、液晶表示装置やプラズマディスプレイ装置などの各種の平面表示装置が急速に実用化されつつある。これらの平面表示装置の多くは、複数の信号線と複数の走査線とがマトリクス状に配線されたアレイ基板を有する。
【０００３】
以下、このような表示装置の一例として、アクティブマトリクス型液晶表示装置を例に挙げて説明する。アクティブマトリクス型液晶表示装置においては、一般に、アレイ基板と対向基板とが対向して配置され、その間隙に光変調層としての液晶層が挟持されている。アレイ基板は、ガラス基板とその上にマトリクス状に配線された複数の信号線と複数の走査線とを有する。信号線は、例えば、アルミニウムなどの低抵抗材料からなる。走査線は、例えば、モリブデン・タングステンなどの低抵抗材料からなる。これらの配線の各交差部の近傍には薄膜トランジスタ（以下、ＴＦＴと称す）などのスイッチング素子を介して画素電極が配置され、画素電極の表面に配向膜が設けられている。画素電極は、例えば、ｌＴＯ（Indium Tin Oxide：インジウム錫酸化物）などの透光性導電材料からなる。一方、反射型液晶表示装置の場合には、画素電極は、アルミニウムなどの金属材料により構成される。
【０００４】
それぞれの画素電極は、その画素電極がＴＦＴを介して接続されている走査線の直前に走査される隣接の走査線との間で絶縁膜を介した補助容量を形成している。一方、対向基板にはＩＴＯからなる対向電極が設けられ、その表面にも配向膜が形成されている。
【０００５】
【発明が解決しようとする課題】
ところで、アレイ基板上に設けられた信号線は、画素電極と同層で形成されるＩＴＯ層と、その上に積層されたアルミニウム（Ａｌ）などからなる低抵抗導電層（以下、Ａｌ層と称す）等の積層構造で構成することが知られている。下層のＩＴＯ層は上層のＡｌ層が断線した場合に電気的導通を確保して信号線断線に対する冗長性を持たせるために設けられている。このようにＩＴＯ層とＡｌ層とを形成するために、それぞれ独立した露光工程が必要となる。その結果として、ＩＴＯ層とＡｌ層との露光時の位置合わせ精度から位置ずれが生ずると、表示領域において信号線と画素電極との間隔が変化するために、信号線と画素電極間の寄生容量が変化する。このようなパターンずれによる寄生容量の変化を解消する方法として、信号線のｌＴＯ層をＡｌ層よりも幅広に形成し、信号線と画素電極との間隔を露光時のマスクの相対的位置ずれに対し常に一定に保つことが考えられる。
【０００６】
しかし、本発明者の試作の結果、このような構成を有する表示装置において、信号線の断線不良に起因する製造歩留まりの低下が生ずることが分かった。本発明者は、さらに詳細に検討した結果、この断線不良は、信号線と走査線との交差部において多発していることを知得するに至った。
【０００７】
本発明は、上記課題の認識に基づくものである。すなわち、その目的は、信号線と走査線の交差部において、信号線の断線を防止することができ高歩留まりを実現することができる表示装置用アレイ基板及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の一態様によれば、基板と、前記基板上に互いに略平行に設けられた複数の走査線と、前記複数の走査線と略直交するように設けられた複数の信号線と、前記複数の走査線と信号線との交差部に介層された絶縁層と、前記複数の走査線のいずれかと前記複数の信号線のいずれかとにそれぞれ接続された複数のスイッチング素子と、前記複数のスイッチング素子にそれぞれ接続された複数の画素電極と、を備え、
前記複数の信号線のそれぞれは、前記画素電極と同一の材料により構成される第１の導電層と前記第１の導電層の上に積層された第２の導電層とを少なくとも有し、
前記第１の導電層の線幅は、前記信号線が前記走査線と交差していない部分よりも、前記信号線が前記走査線と交差する段差部において小さく形成され、
前記第２の導電層は、前記信号線が前記走査線と交差していない部分においては、前記第１の導電層の線幅よりも小なる線幅を有し、且つ、前記第２の導電層は、前記信号線が前記走査線と交差する段差部においては、前記第１の導電層の線幅よりも大なる線幅を有し前記第１の導電層を覆うことを特徴とする表示装置用アレイ基板。が提供される。
【００１０】
ここで、前記基板は、透光性を有し、前記画素電極は、透光性を有する導電性材料により構成されたことを特徴とする。
【００１４】
また、本発明の一態様によれば、基板と、前記基板上に互いに略平行に設けられた複数の走査線と、前記複数の走査線の上に設けられた絶縁層と、前記絶縁層の上において前記複数の走査線と略直交するように設けられた複数の信号線と、前記複数の走査線のいずれかと前記複数の信号線のいずれかとにそれぞれ接続された複数のスイッチング素子と、前記複数のスイッチング素子にそれぞれ接続された複数の画素電極と、を有する表示装置用アレイ基板の製造方法であって、
基板上に前記複数の走査線を互いに略平行に形成する工程と、
前記複数の走査線の上に前記絶縁層を形成する工程と、
前記絶縁層の上に第１の導電性材料を堆積し同一のマスクに基づいてパターニングして前記画素電極を形成し、且つ、前記信号線が前記走査線と交差していない部分よりも、前記信号線が前記走査線と交差する段差部において線幅が小さく形成されるように前記複数の信号線のそれぞれを構成する複数の第１の導電層を形成する工程と、
前記第１の導電層の上に第２の導電性材料を堆積しパターニングして前記第１の導電層の上に堆積された第２の導電層を形成する工程と、を備え、
前記信号線が前記走査線と交差していない部分においては前記第２の導電層が前記第１の導電層の線幅よりも小なる線幅を有し、且つ、前記信号線が前記走査線と交差する段差部においては前記第２の導電層が前記第１の導電層の線幅よりも大なる線幅を有し前記第１の導電層を覆うように形成することを特徴とする表示装置用アレイ基板の製造方法が提供される。
【００１５】
ここで、前記第１の導電性材料を前記パターニングする際に生ずる位置のずれ幅の最大値をＷ１とし、前記第２の導電性材料を前記パターニングする際に生ずる位置のずれ幅の最大値をＷ２とした時に、前記信号線が前記走査線と交差する段差部において、前記第２の導電層が前記第１の導電層の線幅よりも（Ｗ１＋Ｗ２）×２以上大なる線幅を有するように形成することを特徴とする。
【００１６】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【００１７】
図１は、本発明の一実施例に係るアレイ基板の構成を例示する概略平面透視図である。
また、図２は、このアレイ基板を用いたノーマリホワイトモードの光透過型のアクティブマトリクス型液晶表示装置のＡ−Ａ’線概略断面図である。
【００１８】
この液晶表示装置は、図２に示したように、アレイ基板１００と対向基板２００とこれらの間に挟持された光変調層としてのツイステッドネマティック（ＴＮ）型の液晶組成物３００とを備えている。液晶層としては、ＴＮ型以外にも強誘電性、反強誘電性、ポリマー分散型等、種々のものが利用可能である。
【００１９】
対向基板２００は、透明な絶縁性基板、例えばガラス基板２０１上に、遮光膜２０２、カラーフィルタ２０３、対向電極２０４、配向膜２０５が積層された構成を有する。遮光膜２０２は、後に詳述するアレイ基板１００のＴＦＴ１２１の部分、画素電極１５１と信号線１０３との隙間、画素電極１５１と走査線１１１との隙間にそれぞれ対応する箇所を遮光するために設けられている。この遮光膜２０２は、例えばクロム膜等の金属膜あるいは黒色有機樹脂等によって形成することができる。
【００２０】
カラーフィルタ２０３は、アレイ基板１００の画素電極１５１に対向する箇所に設けられ、カラー表示を実現するための赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色で構成される。対向電極２０４は、アレイ基板１００の画素電極１５１との間で電圧を印加することにより液晶組成物３００に所定の電界を与えるために設けられている。また、配向膜２０５は、液晶組成物３００の分子を配向させるために設けられている。
【００２１】
図２に示したアクティブマトリクス型液晶表示装置の表面と裏面、すなわちガラス基板１０１の下面とガラス基板２０１の上面には、互いに偏光方向が直交する偏光板（図示しない）が設けられる。
【００２２】
ここで、本実施例のアレイ基板１００においては、図１に示したように、複数の信号線１０３と複数の走査線１１１とが互いに直交するように配線されている。走査線１１１は、ガラスなどの絶縁性基板１０１の上に直接または下地層を介して配線され、例えば、アルミニウム、アルミニウム合金、或いはモリブデン・タングステン（ＭｏＷ）などの低抵抗材料によって形成されている。一方、信号線１０３は、絶縁膜１１３の上に形成され、後に詳述するように、ＩＴＯからなる第１層１０３ａとアルミニウムからなる第２層１０３ｂとによって形成されている。
【００２３】
信号線１０３と走査線１１１との交差部の近傍には、薄膜トランジスタ（ＴＦＴ）１２１と、このＴＦＴ１２１を介して接続された画素電極１５１とが設けられている。画素電極１５１は、光透過性の導電性材料、たとえばｌＴＯ（indium tin oxide：インジウム錫酸化物）によって形成されている。ＴＦＴ１２１は、図２に示したように、ガラス基板１０１の上に、ゲート電極１１２、酸化シリコン膜からなる第１ゲート絶縁膜１１３、窒化シリコン膜からなる第２ゲート絶縁膜１１４、半導体膜１１５、チャネル保護膜１１７、低抵抗半導体膜１１９、ソース電極１３１、ドレイン電極１３２、保護膜１７１が積層された構成を有する。
【００２４】
半導体膜１１５は、例えば、ａ−Ｓｉ：Ｈ（水素化非晶質シリコン）膜１１５によって構成されている。半導体膜１１５の下層には、走査線１１１から突出したゲート電極１１２が設けられ、両者の間には、第１ゲート絶縁膜１１３と第２ゲート絶縁膜１１４が積層されてゲート絶縁膜を構成している。また、半導体膜１１５の上には、窒化シリコンのチャネル保護膜１１７が積層されている。さらに、半導体膜１１５の一端には、ｎ+型ａ−Ｓｉ：Ｈ膜によって形成された低抵抗半導体膜１１９が形成され、ソース電極１３１を介して画素電極１５１に電気的に接続されている。一方、半導体膜１１５の他端には、低抵抗半導体膜１１９が形成され、信号線１０３から延在したドレイン電極１３２を介して信号線１０３に電気的に接続されている。
【００２５】
ここで、フルカラー表示をさせる場合を例に挙げると、表示画素は、図１の横方向にＲ（赤）Ｇ（緑）Ｂ（青）の３種類の画素を繰り返して配列する場合が多い。画素の数としては、例えば、図１の横方向に（１０２４×３）個、縦方向に７６８個とすることができる。この場合の信号線１０３の本数は（１０２４×３）本であり、走査線１１１の本数は７６８本である。
【００２６】
ＴＦＴ１２１のチャネル領域にはチャネル保護膜１１７が形成され、さらにこのＴＦＴ１２１は、窒化シリコンなどの絶縁膜からなる保護膜１７１によって覆われている。
【００２７】
画素電極１５１の一部は、図１に示したように、隣接する走査線１１１と絶縁膜１１３を介して重ねられ、補助容量（Ｃｓ）を形成している。ここで、隣接する走査線１１１は、その画素電極１５１の直前に走査される走査線である。
【００２８】
図３は、図１のＢ−Ｂ’線における概略断面図である。
【００２９】
また、図４は、図１の符合Ｃの部分の拡大透視図である。
さらに、図５は、図４のＤ−Ｄ’線における概略断面図である。
【００３０】
この実施例のアレイ基板においては、これらの図面に表したように、信号線１０３が、複数層、例えば２層からなる積層構造体によって形成されている。更には、この積層構造体の各層は、異なるマスクに基づいて露光パターニングされる。すなわち信号線１０３は、絶縁膜１１３の上に設けられた第１層１０３ａと、この第１層１０３ａ上に積層された第２層１０３ｂによって形成されている。第１層１０３ａは、画素電極１５１と同層に形成されたＩＴＯにより形成されている。第２層１０３ｂは、アルミニウムによって形成されている。このようにそれぞれが独立して形成された複数層の積層構造とすることにより、いずれかの層に「断線」が生じた場合にも他の層によって電気的導通を確保して信号線断線に対する冗長性を確保することができる。
【００３１】
また、この実施例によれば、図１及び図３に示したように、信号線１０３が走査線１１１と交差していない部分においては、第１層１０３ａの線幅が第２層１０３ｂの線幅よりも広くなるように形成されている。このようにすることにより、第１層１０３ａと第２層１０３ｂとの間に位置ずれが生じても、表示領域において信号線１０３と画素電極１５１との間隔を一定に維持することができ、これらの間の寄生容量の変化を解消することができる。
【００３２】
さらに、この実施例によれば、図１及び図４に示したように、信号線１０３は、走査線１１１との交差部、より厳密には走査線１１１の端の段差部においては、第１層１０３ａの線幅が第２層１０３ｂの線幅よりも狭く、且つ完全に被覆されて形成されている。このようにすることにより、走査線１１１との交差部における信号線１０３の断線を極めて効果的に抑制することができる。以下、この理由について、アレイ基板１００の製造工程を例示して詳細に説明する。
【００３３】
まず、アレイ基板１００を形成するためには、ガラス基板１０１の主面上に走査線１１１を形成する。具体的には、アルミニウム（Ａｌ）、アルミニウム合金あるいはモリブデン・タングステン（ＭｏＷ）合金などの金属膜をスパッタ法によって堆積し、これを複数のストライプ状にパターニングして、ゲート電極１１２及び走査線１１１を形成する。
【００３４】
次に、ゲート絶縁膜１１３を形成する。具体的には、このゲート電極１１２及び走査線１１１の上に、酸化シリコンあるいは窒化シリコンなどの絶縁膜を例えば３００ｎｍ程度の厚さに堆積してゲート絶縁膜１１３を形成する。
【００３５】
次に、ＴＦＴの要部を形成する。具体的には、ゲート絶縁膜１１３の上にａ−Ｓｉ：Ｈ膜を例えば５０ｎｍ程度の膜厚で堆積する。さらに、その上に窒化シリコン膜を例えば３００ｎｍ程度の膜厚で堆積し、ａ−Ｓｉ：Ｈ膜と窒化シリコンを所定の形状にパターニングすることにより、半導体膜１１５とチャネル保護膜１１７を形成する。続いて、半導体膜１１５およびチャネル保護膜１１７の上にｎ+型ａ−Ｓｉ：Ｈ膜を堆積し、パターニングすることにより低抵抗半導体膜１１９を形成する。続いて、ｌＴＯ膜を４０ｎｍ程度成膜し、パターニングすることにより、画素電極１５１および信号線１０３の第１層１０３ａを形成する。続いて、アルミニウムあるいはアルミニウム合金などを堆積し、パターニングすることにより、ＴＦＴ１２１と画素電極１５１とを電気的に接続するソース電極１３１、信号線１０３の第２層１０３ｂ、およびＴＦＴ１２１と信号線１０３（第２層１０３ｂ）とを電気的に接続するドレイン電極１３２を形成する。さらに、このようにして形成されたＴＦＴ１２１の表面を覆う保護膜１７１を形成した後、基板の表面に配向膜１４１を形成し、液晶表示素子用のアレイ基板１００が完成する。
【００３６】
ところで、上述したような製造工程における信号線１０３のパターニングは、以下に説明するような手順で実行される。すなわち、第１層１０３ａを構成するＩＴＯを基板の全面に堆積する。次に、その表面にフォトレジストを塗布し、所定の遮光パターンを有するフォトマスクを介してフォトレジストを露光する。続いて、このフォトレジストを現像することによりフォトレジストを選択的に除去し、フォトレジストにフォトマスクのパターンを転写する。続いて、残存したフォトレジストをマスクとして、フォトレジストの層の下層に堆積されているＩＴＯ膜をウェットエッチングやドライエッチングによりエッチングして、膜にフォトマスクのパターンを形成する。そして、マスクとして利用したフォトレジストを除去することにより、パターニング工程を終了する。次に、第２層１０３ｂについて、同様の工程を繰り返す。
【００３７】
しかし、このようにして形成した信号線１０３は、従来は、走査線１１１との交差部において断線する傾向があった。
【００３８】
図６は、従来の表示装置における信号線と走査線との交差部の構成を例示した概略平面透視図である。同図に示したように、従来は、走査線１１１との交差部においても、信号線の第１層１０３ａ’の線幅は、第２層１０３ｂ’の線幅よりも広いものとされていた。しかし、このようにすると走査線１１１との交差部において、信号線の断線が多発する傾向が認められる。本発明者は、詳細に検討した結果、この原因を知得するに至った。
【００３９】
図７及び図８は、従来の信号線の断線のメカニズムを説明する概略断面図である。すなわち、これらの図は、図６におけるＥ−Ｅ’線断面の工程図である。
【００４０】
図７に示したように、信号線１０３の第１層１０３ａを形成するＩＴＯ層の膜厚は、比較的薄いために、信号線１０３が走査線１１１を乗り越える段差部のところで第１層１０３ａが「段切れ」を生ずる場合がある。このような「段切れ」が生ずると、第１層１０３ａは、図中に符合Ｓで示したように走査線１１１の端部で隙間を有することになる。この上に積層する第２層１０３ｂ’の線幅は第１層１０３ａ’の線幅よりも狭いために、第１層１０３ａ’の「段切れ」による隙間Ｓは端部において露出する。そして、第２層１０３ｂ’を形成するために、アルミニウムなどを堆積し、ウェットエッチング法によりパターンニングすると、この第１層１０３ａ’の段切れによる隙間にアルミニウムのエッチング液が侵入する。隙間に侵入したエッチング液は、第２層のアルミニウム膜を裏面側から浸食し、その結果として、図８に示したように、第２層１０３ｂ’も走査線１１１の段差部において断線してしまう。
【００４１】
これに対して、本実施例によれば、図４に示したように、走査線１１１の段差部において第２層１０３ｂの線幅が第１層１０３ａの線幅よりも広くなるように構成されている。その結果として、第１層１０３ａに「段切れ」が生じても、その上面と端部とが第２層１０３ｂにより完全に覆われ、第２層１０３ｂのパターニングのためのエッチング液が侵入することが防止される。
【００４２】
すなわち、本実施例によれば、信号線１０３の第２層１０３ｂより第１層１０３ａの線幅を小さくしておき、第１層１０３ａの端が第２層１０３ｂの端よりも外側に露出しないようにしておくことにより、第２層１０３ｂのパターンニングを行う時に、第１層１０３ａの段切れによる隙間にエッチング液がしみ込むようなことは起こらないため、信号線１０３の断線不良は発生しない。このため、歩留まりの高いアレイ基板を提供することができる。
【００４３】
ここで、第１層１０３ａの線幅と第２層１０３ｂの線幅との差は、これらの各層を形成するプロセスの位置決め精度を考慮して決定することが望ましい。すなわち、各層をパターニングする際に「位置ずれ」が生じても、第２層が第１層を十分に覆うように、それぞれの線幅を決定することが望ましい。例えば、第１層をパターニングするプロセスの位置決め精度が基準に対してＷ１であり、第２層をパターニングするプロセスの位置決め精度が基準に対してＷ２である場合には、第１層と第２層とは、設計値よりも最大で（Ｗ１＋Ｗ２）だけ相対的にずれる可能性がある。従って、このような場合においても、第２層が第１層を完全に覆うようにするためには、第２層が第１層よりも（Ｗ１＋Ｗ２）×２以上広い線幅を有するように設計することが望ましい。
【００４４】
逆に、本実施例においては、図３に関して前述したように、走査線１１１と交差していない部分においては、信号線の第１層を第２層よりも幅広に形成することが望ましい。この場合にも、第１層と第２層の位置決め精度をそれぞれＷ１、Ｗ２とした場合には、第１層が第２層よりも（Ｗ１＋Ｗ２）×２以上広い線幅を有するように設計することにより、位置ずれが生じても、寄生容量の変化を防止することができる。
【００４５】
以上、具体例を例示しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００４６】
例えば、図４に示した具体例では、走査線１１１との交差部において、下層１０３ａの線幅を狭くし、上層１０３ｂの線幅を広くすることにより、これらの相対的な線幅関係を調節している。しかし、本発明は、これに限定されるものではない。すなわち、本発明においては、走査線１１１と交差した段差部において上層の線幅が下層の線幅よりも広く、下層を覆うようにすれば良い。従って、図４に表した具体例の他にも、下層の線幅は一定とし、上層の線幅を走査線との交差部において幅広にしても良い。または、上層の線幅は一定とし、下層の線幅を走査線との交差部において狭くしても良い。
【００４７】
ここで、信号線と走査線とのカップリング容量を低減させるためには、交差部におけるこれらの重なり面積を抑制するように構成することが望ましい。
【００４８】
一方、前述した具体例においては、信号線をＩＴＯ層とＡｌ層とにより構成する場合を例示したが、本発明はこれに限定されるものではない。この他にも、第１層と第２層との材料は、適宜選択して、本発明の効果を同様に得ることができる。さらに、信号線の層数も２層に限定されず、３層以上の積層構造としても良い。３層以上の場合には、特に「段切れ」を生じやすい層よりも上に積層するいずれかの層の線幅を相対的に広くして、「段切れ」を覆うように構成すれば良い。
【００４９】
また、前述した具体例においては、走査線と信号線との交差部を例に挙げて説明したが、本発明は、これに限定されるものではない。すなわち、本発明は、絶縁層を介して２本の配線が交差する場合に同様に適用することができ、同様の効果を得ることができる。すなわち、第１の配線が形成され、その上に絶縁層が設けられ、さらにその上に第２の配線が交差するように形成される場合において、この第２の配線を積層構造にするとともに、交差部においてその第２の配線の上層の線幅を第２の配線の下層の線幅よりも広くすることにより、第２の配線の断線を防止することができる。
【００５０】
さらに、本発明は、具体例として挙げた液晶表示装置のアレイ基板に限定されるものではない。本発明は、この他にも、絶縁膜を介して２本の配線が交差する構成を有するすべての表示装置用アレイ基板に同様に適用して同様の効果を得ることができる。
【００５１】
上述した実施例では、画素電極、信号線の一部を透明導電膜としてＩＴＯで構成したが、Ｉｎ、Ｚｎ、ＯからなるいわゆるＩＺＯなども使用可能である。
また、この実施例のような光透過型ではなく、例えば反射型であれば、画素電極等は不透明な金属材料で構成できる。また、この発明は、横方向電界を用いたＩＰＳ（In Plane Switching）モードでも使用可能である。
【００５２】
【発明の効果】
以上説明したように、本発明によれば、まず、信号線が複数層、例えば２層からなる積層構造体とすることにより、いずれかの層に「断線」が生じた場合にも他の層によって電気的導通を確保し、信号線断線に対する冗長性を確保することができる。
【００５３】
次に、本発明によれば、信号線が走査線と交差していない部分において、画素電極と同層として形成された信号線の層の線幅を他の層の線幅よりも相対的に広くなるように形成することにより、第１層と第２層との間に位置ずれが生じても、表示領域において信号線と画素電極との間隔を一定に維持することができ、これらの間の寄生容量の変化を解消することができる。
【００５４】
さらに、本発明によれば、信号線について、走査線との交差部、より厳密には走査線の端の段差部においては、第１層の線幅が第２層の線幅よりも狭くなるように形成することにより、走査線との交差部における信号線の断線を極めて効果的に抑制することができる。すなわち、第１層が走査線の端の段差部において「段切れ」した場合においても、この「段切れ」部分が第２層により覆われるので、第２層のパターニング工程においてこの「段切れ」部分にエッチング液がしみ込んで信号線が完全に断線するという不良を解消することができる。その結果として、微細なパターンを有する高精細表示が可能な液晶表示装置などの各種の表示装置の製造歩留まりを顕著に改善し、低コストで各種の応用分野に提供することができるようになる。
【００５５】
以上説明したように、本発明によれば、高精細な表示装置用のアレイ基板を高い歩留まりで製造することができるようになり産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明のアレイ基板の構成を例示する概略平面透視図である。
【図２】本発明のアレイ基板を用いた表示装置のＡ−Ａ’線概略断面図である。
【図３】図１のＢ−Ｂ’線における概略断面図である。
【図４】図１の符合Ｃの部分の拡大透視図である。
【図５】図４のＤ−Ｄ’線における概略断面図である。
【図６】従来の表示装置における信号線と走査線との交差部の構成を例示した概略平面透視図である。
【図７】図６におけるＥ−Ｅ’線断面の工程図であり、従来の信号線の断線のメカニズムを説明する概略断面図である。
【図８】図６におけるＥ−Ｅ’線断面の工程図であり、従来の信号線の断線のメカニズムを説明する概略断面図である。
【符号の説明】
１００ アレイ基板
１０１ ガラス基板
１０３ 信号線
１０４ 走査線
１１３ 第１ゲート絶縁膜
１１４ 第２ゲート絶縁膜
１１５ 半導体膜
１１７ チャネル保護膜
１１９ 低抵抗半導体膜
１２１ ＴＦＴ
１３１ ソース電極
１３２ ドレイン電極
１４１ 配向膜
１５１ 画素電極
２００ 対向基板
２０４ 対向電極
３００ 液晶組成物
Claims (4)
- 基板と、前記基板上に互いに略平行に設けられた複数の走査線と、前記複数の走査線と略直交するように設けられた複数の信号線と、前記複数の走査線と信号線との交差部に介層された絶縁層と、前記複数の走査線のいずれかと前記複数の信号線のいずれかとにそれぞれ接続された複数のスイッチング素子と、前記複数のスイッチング素子にそれぞれ接続された複数の画素電極と、を備え、
前記複数の信号線のそれぞれは、前記画素電極と同一の材料により構成される第１の導電層と前記第１の導電層の上に積層された第２の導電層とを少なくとも有し、
前記第１の導電層の線幅は、前記信号線が前記走査線と交差していない部分よりも、前記信号線が前記走査線と交差する段差部において小さく形成され、
前記第２の導電層は、前記信号線が前記走査線と交差していない部分においては、前記第１の導電層の線幅よりも小なる線幅を有し、且つ、前記第２の導電層は、前記信号線が前記走査線と交差する段差部においては、前記第１の導電層の線幅よりも大なる線幅を有し前記第１の導電層を覆うことを特徴とする表示装置用アレイ基板。 - 前記基板は、透光性を有し、
前記画素電極は、透光性を有する導電性材料により構成されたことを特徴とする請求項１記載の表示装置用アレイ基板。 - 基板と、前記基板上に互いに略平行に設けられた複数の走査線と、前記複数の走査線の上に設けられた絶縁層と、前記絶縁層の上において前記複数の走査線と略直交するように設けられた複数の信号線と、前記複数の走査線のいずれかと前記複数の信号線のいずれかとにそれぞれ接続された複数のスイッチング素子と、前記複数のスイッチング素子にそれぞれ接続された複数の画素電極と、を有する表示装置用アレイ基板の製造方法であって、
基板上に前記複数の走査線を互いに略平行に形成する工程と、
前記複数の走査線の上に前記絶縁層を形成する工程と、
前記絶縁層の上に第１の導電性材料を堆積し同一のマスクに基づいてパターニングして前記画素電極を形成し、且つ、前記信号線が前記走査線と交差していない部分よりも、前記信号線が前記走査線と交差する段差部において線幅が小さく形成されるように前記複数の信号線のそれぞれを構成する複数の第１の導電層を形成する工程と、
前記第１の導電層の上に第２の導電性材料を堆積しパターニングして前記第１の導電層の上に堆積された第２の導電層を形成する工程と、を備え、
前記信号線が前記走査線と交差していない部分においては前記第２の導電層が前記第１の導電層の線幅よりも小なる線幅を有し、且つ、前記信号線が前記走査線と交差する段差部においては前記第２の導電層が前記第１の導電層の線幅よりも大なる線幅を有し前記第１の導電層を覆うように形成することを特徴とする表示装置用アレイ基板の製造方法。 - 前記第１の導電性材料を前記パターニングする際に生ずる位置のずれ幅の最大値をＷ１とし、前記第２の導電性材料を前記パターニングする際に生ずる位置のずれ幅の最大値をＷ２とした時に、前記信号線が前記走査線と交差する段差部において、前記第２の導電層が前記第１の導電層の線幅よりも（Ｗ１＋Ｗ２）×２以上大なる線幅を有するように形成することを特徴とする請求項３に記載の表示装置用アレイ基板の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09584298A JP4112672B2 (ja) | 1998-04-08 | 1998-04-08 | 表示装置用アレイ基板及びその製造方法 |
| TW088105159A TW436649B (en) | 1998-04-08 | 1999-03-31 | A circuit array substrate for a display device and a method of making the same |
| US09/288,323 US6094248A (en) | 1998-04-08 | 1999-04-08 | Circuit array substrate for a display device and a method of making the same |
| KR1019990012301A KR100324913B1 (ko) | 1998-04-08 | 1999-04-08 | 표시장치용 어레이 기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09584298A JP4112672B2 (ja) | 1998-04-08 | 1998-04-08 | 表示装置用アレイ基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11295760A JPH11295760A (ja) | 1999-10-29 |
| JP4112672B2 true JP4112672B2 (ja) | 2008-07-02 |
Family
ID=14148639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09584298A Expired - Lifetime JP4112672B2 (ja) | 1998-04-08 | 1998-04-08 | 表示装置用アレイ基板及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6094248A (ja) |
| JP (1) | JP4112672B2 (ja) |
| KR (1) | KR100324913B1 (ja) |
| TW (1) | TW436649B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053283A (ja) | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| KR100851156B1 (ko) * | 2000-03-07 | 2008-08-08 | 이데미쓰 고산 가부시키가이샤 | 액티브 구동형 유기 ｅｌ 표시 장치 및 그 제조 방법 |
| JP2002040484A (ja) * | 2000-07-26 | 2002-02-06 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| KR100413668B1 (ko) * | 2001-03-29 | 2003-12-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제조방법 |
| US7483001B2 (en) * | 2001-11-21 | 2009-01-27 | Seiko Epson Corporation | Active matrix substrate, electro-optical device, and electronic device |
| JP4216270B2 (ja) | 2004-06-30 | 2009-01-28 | 三星エスディアイ株式会社 | 電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置 |
| JP4661913B2 (ja) * | 2008-07-19 | 2011-03-30 | カシオ計算機株式会社 | 液晶表示装置 |
| JP5316511B2 (ja) * | 2010-10-29 | 2013-10-16 | カシオ計算機株式会社 | 表示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06347827A (ja) * | 1993-06-07 | 1994-12-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JP3782195B2 (ja) * | 1997-03-10 | 2006-06-07 | 株式会社東芝 | アクティブマトリクス型液晶表示素子及びその製造方法 |
-
1998
- 1998-04-08 JP JP09584298A patent/JP4112672B2/ja not_active Expired - Lifetime
-
1999
- 1999-03-31 TW TW088105159A patent/TW436649B/zh not_active IP Right Cessation
- 1999-04-08 US US09/288,323 patent/US6094248A/en not_active Expired - Fee Related
- 1999-04-08 KR KR1019990012301A patent/KR100324913B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990083050A (ko) | 1999-11-25 |
| JPH11295760A (ja) | 1999-10-29 |
| US6094248A (en) | 2000-07-25 |
| KR100324913B1 (ko) | 2002-02-28 |
| TW436649B (en) | 2001-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4266793B2 (ja) | 液晶表示装置用アレイ基板 | |
| JP4571615B2 (ja) | 液晶表示装置とその製造方法 | |
| US20020097349A1 (en) | Thin film transistor array panel for liquid crystal display | |
| US20080061296A1 (en) | Thin Film Transistor Array Panel for Liquid Crystal Display and Method of Manufacturing the Same | |
| KR101248005B1 (ko) | 어레이 기판 및 그의 제조방법 | |
| US6208390B1 (en) | Electrode substrate resistant to wire breakage for an active matrix display device | |
| JP2007310351A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| KR100302281B1 (ko) | 액정표시소자의 어레이기판과 어레이기판을 갖춘 액정표시소자및어레이기판의 제조방법 | |
| KR100271706B1 (ko) | 액티브 매트릭스형 액정표시소자 및 그 제조방법 | |
| JP4112672B2 (ja) | 表示装置用アレイ基板及びその製造方法 | |
| KR101758834B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR20130065246A (ko) | 프린지 필드형 액정표시장치의 제조방법 | |
| KR101734467B1 (ko) | 횡전계형 액정표시장치 및 이의 제조 방법 | |
| KR20050035428A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JP2005182048A (ja) | 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
| KR20120015162A (ko) | 액정표시장치 및 그 제조방법 | |
| KR100303440B1 (ko) | 평면구동방식의액정표시장치 | |
| KR100650400B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR100670047B1 (ko) | 광차단막을 가지고 있는 액정 표시 장치 및 그 제조 방법 | |
| KR20020050021A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR20010050708A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 | |
| KR100923701B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100482343B1 (ko) | 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법 | |
| KR20040051073A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| JP2008032855A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070426 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080410 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |