JP4266793B2

JP4266793B2 - 液晶表示装置用アレイ基板

Info

Publication number: JP4266793B2
Application number: JP2003404939A
Authority: JP
Inventors: ドン−フン・リ; ミン−ジュ・キム
Original assignee: エルジーディスプレイカンパニーリミテッド
Priority date: 2002-12-17
Filing date: 2003-12-03
Publication date: 2009-05-20
Anticipated expiration: 2023-12-03
Also published as: KR20040053677A; US6927814B2; JP2004199049A; CN1508614A; CN1324387C; KR100870701B1; US20040125261A1

Description

本発明は液晶表示装置に係り、薄膜トランジスタアレイ部の上部にカラーフィルターを構成するＣＯＴ（color filter on TFT）構造の液晶表示装置用アレイ基板に関する。

一般的に、液晶表示装置は液晶分子の光学的異方性と複屈折特性を利用して画像を表現するものであって、電界が印加されると液晶の配列が変わり、変わった液晶の配列方向によって光が透過する特性も変わる。

液晶表示装置は、電界生成電極が各々形成されている二枚の基板を電極が形成されている面が向かい合うように配置し、両基板間に液晶物質を注入した後に、両電極間に電圧を印加して生成される電界により液晶分子を動くようにして、これにより変わる光の透過率により画像を表現する装置である。

図１は、液晶表示装置を概略的に示した図面である。図示したように、カラー液晶表示装置１１の上部基板５は、サブカラーフィルター８で構成されたサブカラーフィルター８と各サブカラーフィルター８の間に設けられたブラックマトリックス６を含んでおり、また、各サブカラーフィルター８とブラックマトリックスの上部に蒸着された共通電極１８を含む。カラー液晶表示装置１１の下部基板２２は、画素電極１７とスイッチング素子Ｔが画素領域Ｐに構成されて、画素領域Ｐの周辺にアレイ配線が形成されている。上部基板５と下部基板２２との基板間に液晶１４が充填されている。

前記下部基板２２はアレイ基板とも称するが、スイッチング素子である薄膜トランジスタＴがマトリックス状に配置されており、このような多数の薄膜トランジスタＴに交差してゲート配線１３とデータ配線１５が形成される。ここで、前記画素領域Ｐは前記ゲート配線１３とデータ配線１５が交差して定義される領域で、前記画素領域Ｐ上には前述したように透明な画素電極１７が形成される。前記画素電極１７は、インジウム−スズ−オキサイド（ＩＴＯ）のように光の透過率が比較的優れた透明導電性金属を用いる。

前記画素電極１７と並列に接続したストレージキャパシターＣがゲート配線１３の上部に構成され、このストレージキャパシターＣの第１電極としてゲート配線１３の一部を用い、また、第２電極としてソース電極及びドレイン電極と同一層同一物質で形成されたアイランド状のストレージ金属層３０を用いる。この時、前記アイランド状のストレージ金属層３０は画素電極１７と接触して画素電極１７の信号を受けるように構成される。

ところで、前述したようなカラーフィルター基板としての上部基板５とアレイ基板としての下部基板２２を合着して液晶パネルを製作する場合に、上部基板５と下部基板２２の合着誤差による光漏れ不良などが発生する確率が非常に高い。

以下、図２を参照して説明する。図２は、図１のII−II線に沿って切断した断面図である。前述したように、アレイ基板である第１基板２２と、前記第１基板２２と離隔されたカラーフィルター基板である第２基板５と、前記第１基板２２及び第２基板５の間に位置する液晶層１４を含む。

アレイ基板２２の上部には、ゲート電極３２、アクティブ層３４、ソース電極３６、ドレイン電極３８を含む薄膜トランジスタＴと、前記薄膜トランジスタＴの上部にはこれを保護する保護膜４０が構成される。ゲート電極３２とアクティブ層３４の間には、ゲート電極３２の絶縁のため、ゲート絶縁膜１６が介在されている。画素領域Ｐには、前記薄膜トランジスタＴのドレイン電極３８と接触する透明画素電極１７が構成され、画素電極１７と並列に連結したストレージキャパシターＣがゲート配線１３の上部に構成されている。

前記上部基板５には、前記ゲート配線１３、データ配線１５、薄膜トランジスタＴに対応してブラックマトリックス６が構成され、下部基板２２の画素領域Ｐに対応してカラーフィルター８ａ，８ｂ，８ｃが構成される。この時、一般的なアレイ基板は、垂直クロストーク（cross talk）を防止するために、データ配線１５と画素電極１７を一定間隔Ａ離隔して構成し、ゲート配線１３と画素電極も一定間隔Ｂ離隔して構成する。

データ配線１５及びゲート配線１３と画素電極１７間の離隔した空間ＡＢは光漏れ現象が発生する領域であるために、上部カラーフィルター基板５に構成したブラックマトリックス６がこの部分を遮る役割をする。また、前記薄膜トランジスタＴの上部に構成されたブラックマトリックス６は外部から照射される光が保護膜４０を通ってアクティブ層３４に影響を与えないようにするために光を遮断する役割をする。

ところが、前記上部基板５と下部基板２２を合着する工程において合着誤差（misalign）が発生する場合があるので、これを勘案して前記ブラックマトリックス６を設計する時に一定の値のマージンをおいて設計するため、そのマージン分だけ開口率が低下する。また、マージンを越えた合着誤差が発生する場合、光漏れ領域Ａ、Ｂがブラックマトリックス６によりすべてを遮られない光漏れ不良が発生する場合がたびたびある。

このような場合には、前記光漏れが外部に現れるので、画質を低下させる問題がある。従来、前述したような問題を解決するために、前記カラーフィルターとブラックマトリックスを薄膜トランジスタと共に単一基板に構成する例が提案されている。

以下、図３を参照して説明する。図３は、従来の技術によるＣＯＴ構造の液晶表示装置用アレイ基板の一部を拡大した拡大平面図である。図示したように、基板５０上に一方向へ延長されたゲート配線５２が相互に離隔して平行に形成され、前記ゲート配線５２と垂直に交差して画素領域Ｐを定義するデータ配線６６が構成される。

前記ゲート配線５２とデータ配線６６の交差地点には、ゲート電極５４、アクティブ層５８、ソース電極６２、ドレイン電極６４を含む薄膜トランジスタＴが構成される。
前記画素領域Ｐには、赤色、緑色、青色を現すカラーフィルター７２ａ、７２ｂ，７２ｃが構成され、前記カラーフィルター７２ａ、７２ｂ，７２ｃの上部には、前記ドレイン電極６４と接触する画素電極８０が構成される。

前述した構成では、前記ゲート配線５２とデータ配線６６と薄膜トランジスタに対応してブラックマトリックスを形成する。ここで、前記カラーフィルター７２ａ、７２ｂ，７２ｃの配列が上下に接している画素領域に同一な色で配列される場合、前記ブラックマトリックス７４はゲート配線５２の上部に形成する必要はない。

以下、図４Ａないし図４Ｇを参照しながら、前述した構成を持つ従来のＣＯＴ構造の液晶表示装置用アレイ基板の製造工程を説明する。図４Ａないし図４Ｇは、図３のIV−IV線に沿って切断して、従来の工程順序に従って図示した工程断面図である。

まず、図４Ａに図示したように、基板５０上にアルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）、銅（Ｃｕ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）を含む導電性金属グループのうちから選択された一つで蒸着して、第１マスク工程でパターニングし、ゲート配線５２とこれに連結されたゲート電極５４を形成する。

前記ゲート配線５２とゲート電極５４が形成された基板５０全面に窒化シリコン（ＳｉＮ_x）と酸化シリコン（ＳｉＯ₂）を含む無機絶縁物質グループのうちから選択された一つを蒸着してゲート絶縁膜５６を形成する。

図４Ｂに図示したように、前記ゲート絶縁膜５６が形成された基板５０全面に純粋非晶質シリコン層（ａ−Ｓｉ：Ｈ）と不純物が含まれた非晶質シリコン層（ｎ+ａ−Ｓｉ：Ｈ）を積層して、第２マスク工程でパターニングし、前記ゲート電極５４に対応するゲート絶縁膜５６の上部にアイランド状で積層されたアクティブ層５８とオーミックコンタクト層６０を形成する。

図４Ｃに図示したように、前記オーミックコンタクト層６０が形成された基板５０全面に、前述したような導電性金属を蒸着して、第３マスク工程でパターニングし、オーミックコンタクト層６０の上部に相互に離隔されたソース電極６２とドレイン電極６４を形成する。さらに、前記ソース電極６２と連結され、前記ゲート配線５２と垂直な方向に延長されて、画素領域Ｐを定義するデータ配線６６を形成する。前記ゲート配線５２の一部上部にアイランド状のストレージ金属層６８をさらに構成する。

前記ソース電極６２及びドレイン電極６４の離隔領域に露出されたオーミックコンタクト層６０をエッチングして、下部のアクティブ層５８を露出する工程を行う。前記ソース電極６２及びドレイン電極６４が形成された基板５０全面に窒化シリコン（ＳｉＮ_x）と酸化シリコン（ＳｉＯ₂）を含む無機絶縁物質グループのうちから選択された一つを蒸着して第１保護膜７０を形成する。

図４Ｄに図示したように、前記画素領域Ｐに対応する第１保護膜７０の上部にカラーフィルター７２ａ，７２ｂを形成する。前記カラーフィルター７２ａ，７２ｂは、多数の画素領域Ｐに赤色、緑色、青色を現すカラーフィルターを特定な配列順序によって形成し、各色のカラーフィルターごと順次パターニングされるが、この時、同一なマスクを利用する。従って、前記カラーフィルターは、第４マスク工程で形成される。

図４Ｅに図示したように、前記画素領域Ｐごと特定なカラーフィルター７２ａ，７２ｂが形成された基板５０全面に、感光性ブラック有機層を塗布して、第５マスク工程でパターニングし、データ配線６６とゲート配線５２と薄膜トランジスタＴの上部にブラックマトリックス７４を形成する。この時、平面的に前記縦に接する画素領域に同一な色のカラーフィルターが一方向で構成される場合、前記カラーフィルターがゲート配線の上部に形成されているため、ゲート配線の上部にはブラックマトリックス７４を形成しなくても良い。

図４Ｆに図示したように、前記ドレイン電極６４とアイランド状のストレージ金属層６８の上部のゲート絶縁膜５６とカラーフィルターを第６マスク工程でパターニングし、ドレインコンタクトホール７６とストレージコンタクトホール７８を形成する。

図４Ｇに図示したように、前記カラーフィルター７２ａ，７２ｂとブラックマトリックス７４が形成された基板５０全面に、インジウム−スズ−オキサイド（ＩＴＯ）とインジウム−ジンク−オキサイド（ＩＺＯ）を含んだ透明導電性金属グループのうちから選択された一つを蒸着して、第７マスク工程でパターニングし、前記ドレイン電極６４とアイランド状のストレージ金属層６８が同時に接触しながら前記画素領域Ｐに構成される画素電極８０を形成する。

前述した構成で、前記ゲート配線５２の上部には、前記画素電極８０と接触するアイランド状のストレージ金属層６８を第１電極として、ここと重なる下部のゲート配線５２を第２電極とするストレージキャパシターＣstが形成される。前述したような工程で従来によるＣＯＴ構造の液晶表示装置用アレイ基板を製作される。

しかし、前述したような工程は、カラーフィルターを含む薄膜トランジスタを製作する際、多数のマスク工程が行なわれるため、工程時間と費用面で収率を下げる問題がある。

本発明は前述したような問題を解決するために提案されたものであって、前記薄膜トランジスタとして、逆スタッガード型ではなく、一般的なスタッガード型つまりトップゲート型を適用し、トップゲート型薄膜トランジスタをアレイ部に適用することでマスク工程を単純化し、工程時間の短縮による収率の改善できる液晶表示装置用アレイ基板を提供することを目的とする。

前記目的を達成するための本発明による液晶表示装置用アレイ基板は、基板上に一方向へ延長されたデータ配線と；前記データ配線と垂直に交差して画素領域を定義するゲート配線と；前記基板上にソース電極及びドレイン電極と、ソース電極及びドレイン電極の上部に掛けて構成されたアクティブ層と、ソース電極とアクティブ層及びドレイン電極とアクティブ層の間に構成されたオーミックコンタクト層と、アクティブ層の上部に構成されたゲート絶縁膜と、アクティブ層の上部にゲート絶縁膜上に構成されたゲート電極を含み、データ配線とゲート配線の交差地点に構成された薄膜トランジスタと；前記データ配線の上部と、前記ドレイン電極の一側を露出しながら前記薄膜トランジスタの上部に構成され、前記ゲート電極と接触するブラックマトリックスと；前記画素領域に対応して構成され、前記露出されたドレイン電極の一部を覆うカラーフィルターと；前記画素領域に対応するカラーフィルターの上部に位置して、前記露出されたドレイン電極と接触する透明画素電極と；前記ゲート配線の下部にゲート絶縁膜を介在して形成されたアイランド状のストレージ金属層とを含み、前記ストレージ金属層を第１電極とし、その上部のゲート配線を第２電極とするストレージキャパシターＣstがさらに構成され、前記アクティブ層、前記ゲート絶縁膜、前記ゲート電極は、同一のパターン形状を有し、前記カラーフィルタは、その両側が前記ドレイン電極及び前記ストレージ金属層と重畳して接触し、前記画素電極は、前記カラーフィルタの形状に従って両側が前記ドレイン電極及び前記ストレージ金属層と接触し、かつ両端が前記ブラックマトリックス及び前記ストレージキャパシタの前記ゲート配線と離隔してなることを特徴とする。

以下、添附した図面を参照しながら、本発明による望ましい実施の形態を説明する。
−−第１の実施の形態−−
本発明の特徴は、カラーフィルターを含む薄膜トランジスタアレイ構造で、トップゲート型薄膜トランジスタを適用して工程を単純化できることである。図５は、本発明によるＣＯＴ構造の液晶表示装置用アレイ基板の構成を概略的に示した図面である。図示したように、基板１００上に一方向へ延長されたゲート配線１２６を相互平行に構成して、前記ゲート配線１２６と垂直に交差して多数の画素領域Ｐを定義するデータ配線１１０を構成する。

前記ゲート配線１２６とデータ配線１１０の交差地点にはゲート電極１２４、アクティブ層１２０、ソース電極１０６、ドレイン電極１０８を含む薄膜トランジスタＴを構成する。この時、前記薄膜トランジスタＴは、ソース電極１０６及びドレイン電極１０８、アクティブ層１２０、ゲート電極１２４が順次構成されたトップゲート型の薄膜トランジスタである。前記ゲート配線１２６及びデータ配線１１０が交差して定義される画素領域Ｐには、透明な画素電極１３２を構成する。

前述した構成において、前記薄膜トランジスタＴとデータ配線１１０の上部には、ブラックマトリックスＴを形成して、前記画素電極１３２の下部には、各画素領域Ｐごとに赤色、緑色、青色のカラーフィルター１３６ａ、１３６ｂ、１３６ｃを順次構成する。

前記画素電極１３２は、ゲート配線１２６の下部に構成されたストレージキャパシターＣstと並列に連結される。ストレージキャパシターＣstは、アイランド状のストレージ金属層１１２を第１電極とし、その上部のゲート配線１２６を第２電極とする。前記アイランド状のストレージ金属層１１２は、前記データ配線１１０と同一層に構成されて、前記画素電極１３２と接触するように構成する。

前述したような構成において、前記ブラックマトリックス１２８は、薄膜トランジスタＴの上部または下部に構成されたり、別途の上部基板に構成することもある。

以下、図６Ａないし図６Ｆを参照しながら、本発明の第１の実施の形態による液晶表示装置用アレイ基板の製造方法を説明する。このような製造方法の説明において、薄膜トランジスタの上部にブラックマトリックスが形成される工程を主に説明する。

図６Ａに図示したように、基板１００上にデータ領域Ｄ、画素領域Ｐ、スイッチング素子領域Ｔ、ゲート領域Ｇを定義する。前記多数の領域Ｄ，Ｐ，Ｔ，Ｇが定義された基板１００上に、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）を含む導電性金属グループのうちから選択された一つを蒸着して第１金属層１０２を形成し、前記第１金属層１０２の上部に不純物が含まれた非晶質シリコン層１０４を形成する。

前記第１金属層１０２と不純物非晶質シリコン層１０４を、乾式エッチング方式を使用した第１マスク工程でパターニングして、図６Ｂに図示したように、前記スイッチング素子領域Ｔに対応して所定間隔離隔して構成されたソース電極１０６とドレイン電極１０８、ソース電極１０６と連結されて前記データ領域Ｄに対応して基板１００の一方向へ延長されたデータ配線１１０と、前記画素領域Ｐの一側を通るゲート領域Ｇの一部に対応してアイランド状のストレージ金属層１１２を形成する。

前記ソース電極１０６、ドレイン電極１０８、データ配線１１０、アイランド状のストレージ金属層１１２の上部には、パターニングされた不純物非晶質シリコン層１１４が形成される。ここで、ソース電極１０６とドレイン電極１０８の上部のパターニングされた不純物非晶質シリコン層１１４をオーミックコンタクトと称する。前記ソース電極１０６とドレイン電極１０８が形成された基板１００全面に純粋非晶質シリコン層（ａ−Ｓｉ：Ｈ）とゲート絶縁膜１１８、前述したような導電性金属グループのうちから選択された一つを蒸着して第２金属層１１９を形成する。

図６Ｃに図示したように、前記純粋非晶質シリコン層１１６、ゲート絶縁膜１１８、第２金属層１１９を、乾式エッチング方式を使用した第２マスク工程でエッチングし、前記スイッチング素子領域Ｔに対応しては、前記ソース電極１０６及びドレイン電極１０８の離隔された領域に掛けて前記不純物非晶質膜１１４の上部に構成されたアイランド状の非晶質シリコン膜１２０と、前記非晶質シリコン膜１２０の上部にゲート絶縁膜１２２と、ゲート絶縁膜１２２の上部にゲート電極１２４を形成して、前記ゲート領域Ｇに対応して前記不純物非晶質膜１１４の上部に非晶質シリコン膜１２０と、この上部にゲート絶縁膜１２２と、ゲート絶縁膜１２２の上部にゲート配線１２６を形成する。
前記スイッチング素子領域Ｔに形成された非晶質シリコン膜１２０を、アクティブ層と称する。この時、前記ドレイン電極１０８と前記アイランド状のストレージ金属層１１２は一側が露出されて構成される。

図６Ｄに図示したように、前記ゲート電極１２４とゲート配線１２６が形成された基板１００全面に感光性ブラック有機層を塗布した後、第３マスク工程でパターニングし、前記ソース電極１０６及びドレイン電極１０８とデータ配線１１０に対応してブラックマトリックス１２８を形成する。この時、前記ゲート配線１２６の上部にもブラックマトリックス１２８を形成できるが、以後形成されるカラーフィルター（図示せず）の配列順序が一方向に同一なカラーを構成するストライプ形状の場合は、前記ゲート配線１２２を含む画素領域Ｐの上部にカラーフィルター（図示せず）をパターニングするので、あえて前記ブラックマトリックス１２８を形成する必要はない。

図６Ｅに図示したように、前記ブラックマトリックス１２８が形成された基板１００全面に第４マスク工程でカラーフィルター１３０ｂを形成する。前記カラーフィルター１３０ｂは、赤色、緑色、青色を現す三つの色のカラーフィルターを多数の画素領域Ｐについて所定の配列順序で配列する。この時、前記カラーフィルターは、同一色のカラーフィルターを一方向に構成するストライプ形状で構成する。

図６Ｆに図示したように、前記カラーフィルター１３０ｂが形成された基板１００全面にインジウム−スズ−オキサイド（ＩＴＯ）及びインジウム−ジンク−オキサイド（ＩＺＯ）を含む透明な導電性金属を蒸着して、前記露出されたドレイン電極１０８及びアイランド状のストレージ金属層１１２を同時に接触しながら前記カラーフィルター１３０ｂの上部に構成されるように画素電極１３２を形成する。この時、前記画素電極１３２と接触するアイランド状のストレージ金属層１１２を第１電極とし、その上部のゲート配線１２６を第２電極とするストレージキャパシターＣstが形成される。前述したような工程を通じて本発明の第１の実施の形態の構成を持つ液晶表示装置用アレイ基板を製作できる。

次に、第２の実施の形態により前記第１の実施の形態の変形例を説明する。
−−第２の実施の形態−−
本発明の第２の実施の形態は、前記ブラックマトリックスを薄膜トランジスタアレイ部の下部に構成することを特徴とする。

図７は、本発明の第２の実施の形態によるＣＯＴ構造の液晶表示装置用アレイ基板の一つの画素を概略的に示した断面図である。図示したように、データ領域Ｄ、スイッチング素子領域Ｔ、ゲート領域Ｇ、画素領域Ｐが定義された基板２００上に、前記データ領域、スイッチング素子領域に対応してブラックマトリックス２０２を形成する。この時、前記ブラックマトリックス２０２は、クロム（Ｃｒ）または、クロム（Ｃｒ）／クロムオキサイド（ＣｒＯｘ）（積層構造）を蒸着し、パターニングして形成する。

前記ブラックマトリックス２０２が形成された基板２００全面にベンゾシクロブテン（ＢＣＢ）とアクリル系樹脂を含んだ透明な導電性有機絶縁物質グループのうち選択された一つまたは窒化シリコン（ＳｉＮ_X）と酸化シリコン（ＳｉＯ₂）を含む無機絶縁物質グループのうち選択された一つを塗布または蒸着してバッファ層２０４を形成する。

前記バッファ層２０４の上部に薄膜トランジスタとゲート配線及びデータ配線を形成するが、これは前述した第１の実施の形態の工程と同一である。
従って、前記スイッチング素子領域Ｔに対応してソース電極２０６、ドレイン電極２０８、オーミックコンタクト層２１４、アクティブ層２２０、ゲート絶縁膜２２４、ゲート電極２２４を形成して、前記ソース電極２０６と連結されるデータ配線２１０を前記データ領域Ｄに形成する。

前記ゲート領域Ｇには、前記アクティブ層２２０と同一層同一物質である非晶質シリコンパターン２２０、ゲート絶縁膜２２２と、ゲート絶縁膜２２２の上部にゲート配線２２６が形成される。前記画素領域Ｐには、カラーフィルター２３０を構成して、カラーフィルター２３０の上部には、前記ドレイン電極２０８とアイランド状のストレージ金属層１１２と接触する画素電極２３２を形成する。この時、前記画素電極２３２と接触するアイランド状のストレージ金属層２１２を第１電極とし、その上部のゲート配線２１８を第２電極とするストレージキャパシターＣstが形成される。

前述したような本発明の第２の実施の形態によるＣＯＴ構造の液晶表示装置用アレイ基板を構成する。前述した工程は、前記ブラックマトリックスの位置だけを変えただけであって、工程は前記第１の実施の形態と同一に第６マスク工程で製作される。

以下、第３の実施の形態により第１の実施の形態の変形例を説明する。
−−第３の実施の形態−−
本発明の第３の実施の形態は、前述した第１の実施の形態の構成において、前記ブラックマトリックスを別途の上部基板に構成することを特徴とする。

図８は、本発明の第３の実施の形態による液晶表示装置の構成を概略的に示した断面図である。図示したように、第１基板３００と第２基板４００が相互に離隔して構成され、前記第１基板３００の上部には、薄膜トランジスタアレイとカラーフィルター３２４を形成し、前記第２基板４００には、ブラックマトリックス４０２と共通電極４０６を形成する。

詳しくは、前記第１基板３００のスイッチング素子領域Ｔには、ソース電極３０６及びドレイン電極３０８と、これの上部にオーミックコンタクト層３１４、アクティブ層３１６、ゲート絶縁膜３１８、ゲート電極３２０が積層された薄膜トランジスタが形成され、データ領域Ｄには、前記ソース電極３０６から延長されたデータ配線３１０が形成され、前記ゲート領域Ｇには、ゲート配線３２２を形成する。この時、前記ゲート配線３２２の一部下部には、ゲート絶縁膜３１８と非晶質シリコンパターン３１４を間にアイランド状のストレージ金属層３１２がさらに構成され、アイランド状のストレージ金属層３１２を第１電極として、その上部のゲート配線３２２を第２電極とするストレージキャパシターＣstを形成する。

前記第２基板４００には、前記第１基板３００のスイッチング素子領域Ｔとデータ領域Ｄに対応してブラックマトリックス４０２を形成する。

前述したような液晶パネルは、前記ブラックマトリックス４０２を上部基板４００に形成するだけであり、薄膜トランジスタアレイ部とカラーフィルターをパターニングする工程は第１の実施の形態と同一である。前記第３の実施の形態の工程は、前記ブラックマトリックスが上部基板に構成されるために、前記ブラックマトリックスを構成する時、合着マージンを考えるべきだが、従来と比べて工程が単純になる長所がある。

また、前述した第１の実施の形態ないし第３の実施の形態は従来と違って、マスク工程を減らせるだけではなく、前記カラーフィルターのコンタクトホールを形成して、これを通じて下部のドレイン電極と接触する形状ではないため、従来と比べて工程不良が解消される長所がある。

前述した第１の実施の形態及び第２実施の形態による本発明のＣＯＴ構造の液晶表示装置用アレイ基板は、薄膜トランジスタ、アレイ部、カラーフィルター及びブラックマトリックスを同一な基板に形成をして前記ブラックマトリックスを設計する時、合着マージンをおく必要がないので、開口率が改選する効果がある。
また、前記第１の実施の形態ないし第３の実施の形態では、トップゲート型薄膜トランジスタを使用して構成上特定な構成などを一括エッチングすることが可能になるため、従来と比べて工程を減らせて工程時間の短縮と共に費用を節減して製品の収率及び価格競争力を向上させる効果がある。

一般的な液晶表示装置の構成を概略的に示した図面である。図１のII−II線に沿って切断して示した断面図である。従来技術によるＣＯＴ構造の液晶表示装置用アレイ基板の一部画素を示した拡大平面図である。図３のIV−IV線に沿って切断して、従来技術による工程順序を示すための断面図である。図４Ａに続く製造工程を示す断面図である。図４Ｂに続く製造工程を示す断面図である。図４Ｃに続く製造工程を示す断面図である。図４Ｄに続く製造工程を示す断面図である。図４Ｅに続く製造工程を示す断面図である。図４Ｆに続く製造工程を示す断面図である。本発明によるＣＯＴ構造の液晶表示装置用アレイ基板の一部画素を示した拡大平面図である。図５のVI−VI線に沿って切断して、本発明の第１の実施の形態による工程順序示すための断面図である。図６Ａに続く製造工程を示す断面図である。図６Ｂに続く製造工程を示す断面図である。図６Ｃに続く製造工程を示す断面図である。図６Ｄに続く製造工程を示す断面図である。図６Ｅに続く製造工程を示す断面図である。本発明の第２の実施の形態によるＣＯＴ構造の液晶表示装置用アレイ基板の画素を示した拡大平面図である。本発明の第３の実施の形態によるＣＯＴ構造の液晶表示装置用パネルの画素を示した拡大平面図である。

符号の説明

１００：基板、１０６：ソース電極、１０８：ドレイン電極、１１０：データ配線、１２０：アクティブ層、１２６：ゲート配線、１３０Ａ，１３０Ｂ，１３０Ｃ：カラーフィルター。

Claims

基板上に一方向へ延長されたデータ配線と；
前記データ配線と垂直に交差して画素領域を定義するゲート配線と；
前記基板上にソース電極及びドレイン電極と、ソース電極及びドレイン電極の上部に掛けて構成されたアクティブ層と、ソース電極とアクティブ層及びドレイン電極とアクティブ層の間に構成されたオーミックコンタクト層と、アクティブ層の上部に構成されたゲート絶縁膜と、アクティブ層の上部にゲート絶縁膜上に構成されたゲート電極を含み、データ配線とゲート配線の交差地点に構成された薄膜トランジスタと；
前記データ配線の上部と、前記ドレイン電極の一側を露出しながら前記薄膜トランジスタの上部に構成され、前記ゲート電極と接触するブラックマトリックスと；
前記画素領域に対応して構成され、前記露出されたドレイン電極の一部を覆うカラーフィルターと；
前記画素領域に対応するカラーフィルターの上部に位置して、前記露出されたドレイン電極と接触する透明画素電極と；
前記ゲート配線の下部にゲート絶縁膜を介在して形成されたアイランド状のストレージ金属層と
を含み、
前記ストレージ金属層を第１電極とし、その上部のゲート配線を第２電極とするストレージキャパシターＣstがさらに構成され、
前記アクティブ層、前記ゲート絶縁膜、前記ゲート電極は、同一のパターン形状を有し、
前記カラーフィルタは、その両側が前記ドレイン電極及び前記ストレージ金属層と重畳して接触し、
前記画素電極は、前記カラーフィルタの形状に従って両側が前記ドレイン電極及び前記ストレージ金属層と接触し、かつ両端が前記ブラックマトリックス及び前記ストレージキャパシタの前記ゲート配線と離隔してなる
ことを特徴とする液晶表示装置用アレイ基板。
前記ストレージキャパシターＣstは、アイランド状のストレージ金属層とゲート絶縁膜の間に純粋非晶質シリコン層と不純物非晶質シリコン層をさらに含む
ことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
前記データ配線、ソース電極及びドレイン電極、ストレージ金属層は、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）またはアルミニウム合金のうちから選択された一つで同一工程により形成され、前記ゲート絶縁膜は窒化シリコンと酸化シリコンのうちの一つで構成される
ことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
前記カラーフィルターは、縦に接する画素領域に同一なカラーフィルターが構成され、当該カラーフィルターは横に赤色、緑色、青色のカラーフィルターが順次構成されたストライプ形状である
ことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。