JP2016157072A - 表示装置 - Google Patents

Abstract

【課題】表示品位の劣化を抑制することが可能な表示装置を提供する。
【解決手段】第１絶縁基板１０を備えた第１基板ＳＢ１と、第１基板ＳＢ１に対して画像を表示する表示面側に配置された第２絶縁基板２０と、第２絶縁基板２０の第１基板ＳＢ１と対向する側に形成された遮光層ＢＭと、遮光層ＢＭの第１基板ＳＢ１と対向する側に形成され遮光層ＢＭに沿ってそれぞれ延出したゲート配線Ｇ及びソース配線Ｓと、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷと、スイッチング素子ＳＷと電気的に接続された画素電極ＰＥと、を備えた第２基板ＳＢ２と、を備える。
【選択図】図５

Description

本発明の実施形態は、表示装置に関する。

近年の表示装置は、各種分野で利用されている。表示装置の一例として、アレイ基板及び対向基板を備え、アレイ基板が着色層及び遮光層からなるカラーフィルタ層と、カラーフィルタ層の上層に設けられたスイッチング素子層とを備えた液晶表示装置が知られている。

このような液晶表示装置においては、アレイ基板と対向基板との間のセルギャップが不均一となることに起因した表示ムラを抑制することが要求されている。

特開２０１１−２１５４７１号公報

本実施形態の目的は、表示品位の劣化を抑制することが可能な表示装置を提供することにある。

本実施形態によれば、
第１絶縁基板を備えた第１基板と、前記第１基板に対して画像を表示する表示面側に配置された第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する側に形成された遮光層と、前記遮光層の前記第１基板と対向する側に形成され前記遮光層に沿ってそれぞれ延出したゲート配線及びソース配線と、前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、を備えた第２基板と、を備えた表示装置が提供される。

本実施形態によれば、
第１絶縁基板と、前記第１絶縁基板に形成された共通電極と、を備えた第１基板と、前記第１基板に対して画像を表示する表示面側に配置された第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する側に形成されたゲート配線及びソース配線と、前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続され前記共通電極と対向する画素電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、前記第２基板の前記表示面側に配置された円偏光板と、を備えた表示装置が提供される。

図１は、本実施形態の表示装置ＤＳＰの一構成例を示す平面図である。 図２は、図１に示した表示装置ＤＳＰの第２方向Ｙに沿った断面図である。 図３は、本実施形態の表示装置ＤＳＰの他の構成例を示す平面図である。 図４は、図３に示した表示装置ＤＳＰの第２方向Ｙに沿った断面図である。 図５は、スイッチング素子ＳＷを含む表示パネルＰＮＬの構成を示す断面図である。 図６は、遮光層ＢＭの形状の一例を示す平面図である。 図７は、表示パネルＰＮＬの第１構成例を示す断面図である。 図８は、表示パネルＰＮＬの第２構成例を示す断面図である。 図９は、表示パネルＰＮＬの第３構成例を示す断面図である。 図１０は、表示パネルＰＮＬの第４構成例を示す断面図である。 図１１は、他の実施形態における表示パネルＰＮＬの構成を示す断面図である。 図１２は、比較例における表示装置ＤＳＰの断面図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

本実施形態においては、表示装置の一例として、液晶表示装置について説明する。この表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器等の種々の装置に用いることができる。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。

図１は、本実施形態の表示装置ＤＳＰの一構成例を示す平面図である。なお、ここでは、互いに交差する第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面における透視図を示している。

すなわち、表示装置ＤＳＰは、表示パネルＰＮＬを備えている。表示パネルＰＮＬは、例えば液晶表示パネルであり、第１基板ＳＢ１と、第１基板ＳＢ１に対向配置された第２基板ＳＢ２と、第１基板ＳＢ１と第２基板ＳＢ２との間に保持された液晶層ＬＣと、を備えている。表示パネルＰＮＬは、画像を表示する表示エリアＤＡ及び表示エリアＤＡを囲む額縁状の非表示エリアＮＤＡを備えている。表示エリアＤＡは、マトリクス状に配置された複数の画素ＰＸによって構成されている。

また、表示パネルＰＮＬは、表示エリアＤＡにおいて、ゲート配線Ｇ、ソース配線Ｓ、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷと電気的に接続された画素電極ＰＥ、画素電極と対向する共通電極ＣＥなどを備えている。一例では、ゲート配線Ｇは第１方向Ｘに沿って延出し、ソース配線Ｓは第２方向Ｙに沿って延出しているが、ゲート配線Ｇ及びソース配線Ｓは、屈曲していてもよいし、それらの一部が分岐していても良い。スイッチング素子ＳＷは、例えば薄膜トランジスタによって形成されている。ゲート配線Ｇ、ソース配線Ｓ、スイッチング素子ＳＷ、及び、画素電極ＰＥは、例えば第２基板ＳＢ２に備えられている。コモン電位の共通電極ＣＥは、第１基板ＳＢ１または第２基板ＳＢ２に備えられ、複数の画素ＰＸに亘って配置されている。

第２基板ＳＢ２は、第１基板ＳＢ１よりも大きな外形を有している。すなわち、第２基板ＳＢ２は、第１基板ＳＢ１と対向する対向部ＳＢＡ及び対向部ＳＢＡよりも外側に位置する実装部ＳＢＢを備えている。図示した例では、実装部ＳＢＢは、第２基板ＳＢ２において、対向部ＳＢＡよりも第２方向Ｙに沿って延在した部分に相当する。駆動ＩＣチップＤＲなどの表示パネルＰＮＬの駆動に必要な信号供給源は、実装部ＳＢＢに実装されている。

図示した例の表示装置ＤＳＰは、さらに、カバーガラスＣＧを備えている。カバーガラスＣＧは、表示パネルＰＮＬよりも大きな外形を有している。一例では、カバーガラスＣＧは、第１方向Ｘ及び第２方向Ｙに沿って第２基板ＳＢ２よりも外側に延在している。

なお、ここでは表示パネルＰＮＬの詳細な構成については説明を省略するが、基板主面（Ｘ−Ｙ平面）の法線に沿った縦電界を利用する表示モード、あるいは、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モードでは、画素電極ＰＥが一方の基板（例えば第２基板ＳＢ２）に備えられる一方で、共通電極ＣＥが他方の基板（例えば第１基板ＳＢ１）に備えられる。また、基板主面に沿った横電界を利用する表示モードでは、画素電極ＰＥ及び共通電極ＣＥの双方が同一基板（例えば第２基板ＳＢ２）に備えられている。さらには、表示パネルＰＮＬは、上記の縦電界、横電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応した構成を有していても良い。

また、表示パネルＰＮＬは、例えば、後述するバックライトユニットからの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型であるが、この例に限らない。例えば、表示パネルＰＮＬは、透過表示機能に加えて、外光や補助光といった表示面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型であっても良い。また、表示パネルＰＮＬは、透過表示機能及び反射表示機能を備えた半透過型であっても良い。

図２は、図１に示した表示装置ＤＳＰの第２方向Ｙに沿った断面図である。なお、ここでは、表示エリアＤＡに相当する第１領域Ａ１、非表示エリアＮＤＡを含む第２領域Ａ２及びＡ３の断面が示されている。

表示装置ＤＳＰは、上記の表示パネルＰＮＬ、カバーガラスＣＧの他に、バックライトユニットＢＬ、第１光学素子ＯＤ１及び第２光学素子ＯＤ２を備えている。

表示パネルＰＮＬにおいて、第１基板ＳＢ１及び第２基板ＳＢ２は、これらの間に所定のセルギャップを形成した状態でシール材ＳＥによって貼り合わされている。液晶層ＬＣは、第１基板ＳＢ１と第２基板ＳＢ２との間のセルギャップにおいてシール材ＳＥによって囲まれた内側に保持されている。第２基板ＳＢ２の実装部ＳＢＢに実装された駆動ＩＣチップＤＲなどの信号供給源は、カバーガラスＣＧとは反対側、つまり、バックライトユニットＢＬの側を向いている。

バックライトユニットＢＬは、表示パネルＰＮＬの第１基板ＳＢ１と対向する側に配置されている。このようなバックライトユニットＢＬとしては、種々の形態が適用可能であるが、詳細な構造については説明を省略する。なお、表示パネルＰＮＬが反射型である場合には、バックライトユニットＢＬは省略され、代わりに、第２基板ＳＢ２と対向する側にフロントライトユニットが配置されても良い。

カバーガラスＣＧは、表示パネルＰＮＬの第２基板ＳＢ２と対向する側に配置されている。つまり、カバーガラスＣＧに対向する表示パネルＰＮＬの表面は、第１基板ＳＢ１と第２基板ＳＢ２との段差を有することなく、平坦に形成されている。カバーガラスＣＧは、表示パネルＰＮＬと対向する内面ＣＧＡ及び内面ＣＧＡとは反対側の外面ＣＧＢを有している。外面ＣＧＢは、画像を表示する表示面に相当する。

第１光学素子ＯＤ１は、バックライトユニットＢＬの表示面側、あるいは、第１基板ＳＢ１とバックライトユニットＢＬとの間に位置している。第２光学素子ＯＤ２は、第２基板ＳＢ２の表示面側、あるいは、第２基板ＳＢ２とカバーガラスＣＧとの間に位置している。一例では、第１光学素子ＯＤ１は第１基板ＳＢ１に接着され、第２光学素子ＯＤ２は第２基板ＳＢ２に接着されている。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、それぞれ偏光板を備え、また、必要に応じて位相差板や、視野角拡大フィルムや散乱フィルムなどの他の光学フィルムを含んでいても良い。一例では、第１光学素子ＯＤ１及び第２光学素子ＯＤ２の各々は、偏光板とλ／４位相差板とを組み合わせた円偏光板として構成することができる。

カバーガラスＣＧは、第２基板ＳＢ２の表示面側に接着されている。図示した例では、カバーガラスＣＧは、その内面ＣＧＡで第２光学素子ＯＤ２と接着剤ＡＤによって接着されている。接着剤ＡＤは、例えば透明な紫外線硬化型樹脂である。この接着剤ＡＤは、第２光学素子ＯＤ２とカバーガラスＣＧとの間に介在しており、その厚みは第１領域Ａ１、第２領域Ａ２、及び、第３領域Ａ３に亘ってほぼ一定である。

なお、接着剤ＡＤは、第２領域Ａ２及び第３領域Ａ３において、第２光学素子ＯＤ２の端面に接触していないことが望ましい。これは、接着剤ＡＤに含まれる成分が第２光学素子ＯＤ２の端面から浸潤することで第２光学素子ＯＤ２の一部が膨潤したり、第２光学素子ＯＤ２の光学性能が劣化したりすることを防止するためである。但し、第３領域Ａ３においては、第２光学素子ＯＤ２が表示エリアＤＡから離れた位置まで延在しているため、たとえ第２光学素子ＯＤ２の端面で上記の不具合が発生したとしても、表示エリアＤＡにおいて表示される画像にはほとんど影響を及ぼすことはない。

図示した例の表示装置ＤＳＰでは、バックライトユニットＢＬから表示面（ＣＧＢ）に向かって、バックライトユニットＢＬ、第１光学素子ＯＤ１、第１基板ＳＢ１、液晶層ＬＣ、第２基板ＳＢ２、第２光学素子ＯＤ２、接着層ＡＤ、及び、カバーガラスＣＧの順に位置している。

図３は、本実施形態の表示装置ＤＳＰの他の構成例を示す平面図である。
図３に示した構成例は、図１に示した構成例と比較して、表示装置ＤＳＰがセンサー基板ＳＳを備えた点で相違している。図示した例では、センサー基板ＳＳは、表示パネルＰＮＬよりも大きく、且つ、カバーガラスＣＧより小さな外形を有している。他の構成については、図１に示した例と同様であり、それらの説明を省略する。

図４は、図３に示した表示装置ＤＳＰの第２方向Ｙに沿った断面図である。

図示した例では、カバーガラスＣＧの外面ＣＧＢは、画像を表示する表示面、及び、カバーガラスＣＧに接触または接近する物体を検出する検出面に相当する。

センサー基板ＳＳは、検出面で物体を検出するための各種電極や配線などを備えているが、図示を省略する。このようなセンサー基板ＳＳによって構成されるセンサーは、例えば、静電容量方式が適用可能である。なお、静電容量方式のセンサーは、自己容量方式、相互容量方式などに分類されるが、ここでのセンサーは、いずれの方式によるものであっても良い。

センサー基板ＳＳは、表示パネルＰＮＬとカバーガラスＣＧとの間に配置されている。図示した例では、センサー基板ＳＳは、接着剤ＡＤ１によって第２光学素子ＯＤ２と接着され、また、接着剤ＡＤ２によってカバーガラスＣＧに接着されている。接着剤ＡＤ１及びＡＤ２の各々は、例えば透明な紫外線硬化型樹脂である。

次に、表示パネルＰＮＬの構成について説明する。ここでは、一例として、横電界を利用する表示モードを適用した構成について説明する。

図５は、スイッチング素子ＳＷを含む表示パネルＰＮＬの構成を示す断面図である。

第１基板ＳＢ１は、ガラス基板や樹脂基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。第１基板ＳＢ１は、第１絶縁基板１０の第２基板ＳＢ２に対向する側に、カラーフィルタ層ＣＦ、オーバーコート層ＯＣ、第１配向膜ＡＬ１などを備えている。

カラーフィルタ層ＣＦは、第１絶縁基板１０の第２基板ＳＢ２に対向する内面１０Ａに形成されている。カラーフィルタ層ＣＦは、互いに異なる色の複数のカラーフィルタを備えている。後述するが、カラーフィルタ層ＣＦは、例えば赤色カラーフィルタ、緑色カラーフィルタ、及び、青色カラーフィルタを備えている。カラーフィルタ層ＣＦは、さらに、透明あるいは白色のカラーフィルタを備えていても良い。赤色カラーフィルタは赤色に着色された樹脂材料によって形成され、緑色のカラーフィルタは緑色に着色された樹脂材料によって形成され、青色カラーフィルタは青色に着色された樹脂材料によって形成されている。

オーバーコート層ＯＣは、カラーフィルタ層ＣＦを覆っている。オーバーコート層ＯＣは、透明な樹脂材料によって形成されている。第１配向膜ＡＬ１は、オーバーコート層ＯＣを覆っている。第１配向膜ＡＬ１は、第１基板ＳＢ１の液晶層ＬＣに接する面に配置されている。

第２基板ＳＢ２は、ガラス基板や樹脂基板などの光透過性を有する第２絶縁基板２０を用いて形成されている。第２基板ＳＢ２は、第２絶縁基板２０の第１基板ＳＢ１に対向する側に、遮光層ＢＭ、スイッチング素子ＳＷ、共通電極ＣＥ、画素電極ＰＥ、第１絶縁膜２１、第２絶縁膜２２、第３絶縁膜２３、第４絶縁膜２４、第２配向膜ＡＬ２などを備えている。

遮光層ＢＭは、第２絶縁基板２０の第１基板ＳＢ１に対向する内面２０Ａに形成されている。遮光層ＢＭは、ゲート配線Ｇやソース配線Ｓ、さらにはスイッチング素子ＳＷなどの配線部などと対向する位置に形成されている。後述するが、ゲート配線Ｇ及びソース配線Ｓにそれぞれ対向するように形成された遮光層ＢＭの形状は、格子状をなしている。このような遮光層ＢＭは、例えば黒色顔料を含有する樹脂材料によって形成されている。なお、遮光層ＢＭは、例えばクロム（Ｃｒ）などの低反射率の金属材料によって形成されても良いが、この場合には、遮光層ＢＭと配線との間、あるいは、遮光層とスイッチング素子ＳＷの半導体層ＳＣとの間には絶縁膜が介在することが望ましい。

スイッチング素子ＳＷの半導体層ＳＣは、遮光層ＢＭの第１基板ＳＢ１と対向する側に形成され、第１絶縁膜２１によって覆われている。第１絶縁膜２１は、遮光層ＢＭ及び第２絶縁基板２０の内面２０Ａも覆っている。スイッチング素子ＳＷのゲート電極ＷＧは、第１絶縁膜２１の第１基板ＳＢ１と対向する側においてゲート配線Ｇと一体的に形成され、半導体層ＳＣと対向している。ゲート電極ＷＧは、ゲート配線Ｇとともに第２絶縁膜２２によって覆われている。第２絶縁膜２２は、第１絶縁膜２１も覆っている。

ソース配線Ｓ、スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第２絶縁膜２２の第１基板ＳＢ１と対向する側に形成されている。ソース電極ＷＳは、ソース配線Ｓと一体的に形成されている。ソース電極ＷＳ及びドレイン電極ＷＤの各々は、第１絶縁膜２１及び第２絶縁膜２２を貫通する個々のコンタクトホールを介して半導体層ＳＣにコンタクトしている。このような構成のスイッチング素子ＳＷは、ソース配線Ｓとともに第３絶縁膜２３によって覆われている。第３絶縁膜２３は、第２絶縁膜２２も覆っている。

共通電極ＣＥは、第３絶縁膜２３の第１基板ＳＢ１と対向する側に形成されている。共通電極ＣＥは、第４絶縁膜２４によって覆われている。第４絶縁膜２４は、第３絶縁膜２３も覆っている。画素電極ＰＥは、第４絶縁膜２４の第１基板ＳＢ１と対向する側に形成され、共通電極ＣＥと向かい合っている。この画素電極ＰＥには、共通電極ＣＥと対向するスリットＳＬが形成されている。画素電極ＰＥは、第３絶縁膜２３及び第４絶縁膜２４を貫通するコンタクトホールＣＨを介してスイッチング素子ＳＷのドレイン電極ＷＤにコンタクトしている。共通電極ＣＥ及び画素電極ＰＥは、透明な導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。

第１絶縁膜２１、第２絶縁膜２２、及び、第４絶縁膜２４は、例えばシリコン酸化物やシリコン窒化物などの無機系材料によって形成されている。第３絶縁膜２３は、例えば樹脂材料等の透明な有機系材料によって形成されている。

画素電極ＰＥ及び第４絶縁膜２４は、第２配向膜ＡＬ２によって覆われている。第２配向膜ＡＬ２は、第２基板ＳＢ２の液晶層ＬＣに接する面に配置されている。第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、例えば水平配向性を示す材料によって形成されている。

上述したような第１基板ＳＢ１及び第２基板ＳＢ２において、第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、互いに対向して配置されている。このとき、第１基板ＳＢ１及び第２基板ＳＢ２の間には、図示しないスペーサにより、所定のセルギャップが形成される。液晶層ＬＣは、第１基板ＳＢ１の第１配向膜ＡＬ１と第２基板ＳＢ２の第２配向膜ＡＬ２との間に封入されている。

第１偏光板ＰＬ１を含む第１光学素子ＯＤ１は、第１絶縁基板１０の内面１０Ａとは反対側の外面１０Ｂに接着されている。第２偏光板ＰＬ２を含む第２光学素子ＯＤ２は、第２絶縁基板２０の内面２０Ａとは反対側の外面２０Ｂに接着されている。

図６は、遮光層ＢＭの形状の一例を示す平面図である。なお、ここでは、説明に必要な構成のみを図示している。

図示した例では、ゲート配線Ｇ１及びＧ２は、それぞれ第１方向Ｘに延出し、第２方向Ｙに並んでいる。ソース配線Ｓ１乃至Ｓ４は、それぞれ第２方向Ｙに延出し、第１方向Ｘに並んでいる。

遮光層ＢＭは、Ｘ−Ｙ平面において格子状に形成され、第１方向Ｘに延出した第１遮光部ＢＭＸ、及び、第２方向Ｙに延出した第２遮光部ＢＭＹを有している。第１遮光部ＢＭＸは、ゲート配線Ｇ１及びＧ２のそれぞれと重なり、ゲート配線のそれぞれと同等以上の幅を有している。第２遮光部ＢＭＹは、ソース配線Ｓ１乃至Ｓ４のそれぞれと重なり、ソース配線のそれぞれと同等以上の幅を有している。一例では、第１遮光部ＢＭＸはゲート配線よりも幅広に形成され、第２遮光部ＢＭＹはソース配線よりも幅広に形成されている。なお、スイッチング素子ＳＷの図示を省略しているが、遮光層ＢＭは、図５に示した通り、スイッチング素子ＳＷの半導体層にも重なっている。

本実施形態によれば、ゲート配線Ｇ及びソース配線Ｓを備えた第２基板ＳＢ２が第１基板ＳＢ１に対して画像を表示する表示面側に配置された構成において、第２絶縁基板２０の第１基板ＳＢ１と対向する側に遮光層ＢＭが形成され、ゲート配線Ｇ及びソース配線Ｓは遮光層ＢＭの第１基板ＳＢ１と対向する側に形成され且つ遮光層ＢＭに沿ってそれぞれ延出している。このため、表示面側に外光が入射した場合に、遮光層ＢＭによって外光が吸収されるため、ゲート配線Ｇ及びソース配線Ｓといった配線部での反射が抑制される。これにより、表示面に表示された画像の表示品位の劣化を抑制することが可能となる。

また、第２基板ＳＢ２において、スイッチング素子ＳＷは、遮光層ＢＭの第１基板ＳＢ１と対向する側に形成された半導体層ＳＣを備えている。このため、半導体層ＳＣへの外光の照射を抑制することができ、光リークに起因したスイッチング素子ＳＷの誤動作を抑制することが可能となる。

また、第１基板ＳＢ１に対して表示面側に位置する第２基板ＳＢ２は、第１基板ＳＢ１よりも大きな外形を有しており、第１基板ＳＢ１と対向する対向部ＳＢＡと、対向部ＳＢＡよりも外側に位置する実装部ＳＢＢと、を備えている。このような第２基板ＳＢ２は、その表示面側においてカバーガラスＣＧに接着されている。すなわち、表示パネルＰＮＬとカバーガラスＣＧとを接着する接着剤ＡＤは、第２光学素子ＯＤ２とカバーガラスＣＧとの間に介在しており、その厚みは第１領域Ａ１、第２領域Ａ２、及び、第３領域Ａ３に亘ってほぼ一定である。このため、接着剤ＡＤは、硬化する際にほぼ均一に収縮するため、局所的に大きく収縮したことに起因する表示パネルＰＮＬの変形、あるいは、セルギャップのムラを抑制することができ、表示ムラの発生を抑制することが可能となる。

また、カバーガラスＣＧと第２基板ＳＢ２との間にセンサー基板ＳＳを備えた構成においては、センサー基板ＳＳと第２基板ＳＢ２との間に介在する接着剤ＡＤ１は、第２光学素子ＯＤ２とカバーガラスＣＧとの間に介在しており、その厚みは第１領域Ａ１、第２領域Ａ２、及び、第３領域Ａ３に亘ってほぼ一定である。また、センサー基板ＳＳとカバーガラスＣＧとの間に介在する接着剤ＡＤ２の厚みは、第１領域Ａ１、第２領域Ａ２、及び、第３領域Ａ３に亘ってほぼ一定である。このため、接着剤ＡＤ１及びＡＤ２は、いずれも硬化する際にほぼ均一に収縮するため、表示パネルＰＮＬの変形、あるいは、セルギャップのムラを抑制することができ、表示ムラの発生を抑制することが可能となる。

また、カバーガラスＣＧの外面ＣＧＢに外部から押圧力が加わったとしても、第２基板ＳＢ２の実装部ＳＢＢに実装された信号供給源は、カバーガラスＣＧとは反対側を向いているため、信号供給源に押圧力が加わりにくく、信号供給源へのダメージを軽減することが可能となる。

図１２は、比較例における表示装置ＤＳＰの断面図である。
図示した比較例の表示装置ＤＳＰは、例えば図４に示した本実施形態の表示装置と比較して、第２基板ＳＢ２がバックライトユニットＢＬ側に位置し、第１基板ＳＢ１がカバーガラスＣＧ側に位置している点で相違している。このような比較例においては、表示パネルＰＮＬのカバーガラスＣＧと対向する側に凹凸が形成される。すなわち、表示パネルＰＮＬのカバーガラスＣＧと対向する側においては、第１基板ＳＢ１と、第２基板ＳＢ２の実装部ＳＢＢとの間に段差が形成され、しかも、駆動ＩＣチップＤＲなどの信号供給源は、カバーガラスＣＧと対向する側を向き、実装部ＳＢＢに実装されている。このため、表示パネルＰＮＬと、カバーガラスＣＧあるいはセンサー基板ＳＳとの間の間隙が一様にはならない。図示した例では、第２光学素子ＯＤ２とセンサー基板ＳＳとは接着剤ＡＤ１によって接着され、駆動ＩＣチップＤＲを保護するスペーサ材ＳＰとセンサー基板ＳＳとは接着剤ＡＤ３によって接着されている。このような接着剤ＡＤ１と接着剤ＡＤ３とでは、均一な厚みになるとは限らない。また、接着剤ＡＤ１については広範囲にわたってほぼ均一な厚みを形成するために比較的低粘度の材料が適用され、接着剤ＡＤ３については接着剤ＡＤ１よりも大きな厚みを形成するためにより高粘度の材料が適用される場合もある。
このような比較例では、接着剤ＡＤ１と接着剤ＡＤ３との厚みの差や物性の相違などに起因して、接着剤ＡＤ１及びＡＤ３が硬化・収縮した際に表示パネルＰＮＬの変形、あるいは、セルギャップのムラを招くおそれがある。また、カバーガラスＣＧの外面ＣＧＢに外部から押圧力が加わった場合、実装部ＳＢＢに実装された信号供給源は、カバーガラスＣＧと対向する側を向いているため、信号供給源に押圧力が加わりやすく、信号供給源がダメージを受けやすい。つまり、比較例の表示装置ＤＳＰでは、上記の本実施形態における効果が得られない。

次に、表示パネルＰＮＬの具体的な構成例について説明する。なお、以下の説明において、上記した構成と同一構成については同一の参照符号を付してそれらの説明を省略する。また、各図においては、説明に必要な構成のみを図示している。

図７は、表示パネルＰＮＬの第１構成例を示す断面図である。
第１基板ＳＢ１は、第１絶縁基板１０の第２基板ＳＢ２と対向する側にカラーフィルタ層ＣＦを備えている。カラーフィルタ層ＣＦは、第１色を透過する第１カラーフィルタＣＦ１、第１色とは異なる第２色を透過する第２カラーフィルタＣＦ２、及び、第１色及び第２色とは異なる第３色を透過する第３カラーフィルタＣＦ３を備えている。これらの第１乃至第３カラーフィルタＣＦ１乃至ＣＦ３は、オーバーコート層ＯＣによって覆われている。一例では、第１色は赤色であり、第２色は緑色であり、第３色は青色である。第１カラーフィルタＣＦ１は第１画素ＰＸ１に対応して配置され、第２カラーフィルタＣＦ２は第２画素ＰＸ２に対応して配置され、第３カラーフィルタＣＦ３は第３画素ＰＸ３に対応して配置されている。

第２基板ＳＢ２において、遮光層ＢＭは、第２絶縁基板２０の内面２０Ａに形成され、第１乃至第３画素ＰＸ１乃至ＰＸ３の境界に配置されている。半導体層ＳＣは、遮光層ＢＭの第１基板ＳＢ１と対向する側に積層されている。第１絶縁膜２１は、遮光層ＢＭ及び半導体層ＳＣを覆っている。ソース配線Ｓは、遮光層ＢＭの直下において、第２絶縁膜２２の第１基板ＳＢ１と対向する側に形成されている。共通電極ＣＥは、第１乃至第３画素ＰＸ１乃至ＰＸ３に亘って配置されている。画素電極ＰＥは、第１乃至第３画素ＰＸ１乃至ＰＸ３にそれぞれ配置されている。

このような第１構成例によれば、上記の効果が得られる。また、カラーフィルタ層ＣＦが第１基板ＳＢ１に備えられる一方で、比較的高温のプロセスを経て形成されるスイッチング素子ＳＷは第２基板ＳＢ２に備えられており、カラーフィルタ層ＣＦが高温プロセスに晒されない。このため、カラーフィルタ層ＣＦの退色を抑制することが可能となる。

図８は、表示パネルＰＮＬの第２構成例を示す断面図である。

第２構成例は、第１構成例と比較して、カラーフィルタ層ＣＦが第２基板ＳＢ２における第２絶縁基板２０と画素電極ＰＥとの間に備えらえた点で相違している。図示した例では、カラーフィルタ層ＣＦは、第２絶縁膜２２と第３絶縁膜２３との間に備えられている。スイッチング素子ＳＷに含まれる半導体層ＳＣは、カラーフィルタ層ＣＦよりも第２絶縁基板２０の側に形成されている。つまり、カラーフィルタ層ＣＦは、半導体層ＳＣと画素電極ＰＥとの間に位置している。

このような第２構成例によれば、上記の効果が得られるのに加えて、第２基板ＳＢ２において、スイッチング素子ＳＷが形成されたのちにカラーフィルタ層ＣＦが形成されるため、カラーフィルタ層ＣＦが高温プロセスに晒されることがなく、カラーフィルタ層ＣＦの退色を抑制することが可能となる。また、第１基板ＳＢ１においては、カラーフィルタ層ＣＦ及びオーバーコート層ＯＣが不要となるため、構造を簡素化することが可能となるとともに、製造コストを削減することが可能となる。さらに、表示パネルＰＮＬ全体の厚みを低減することが可能となる。

図９は、表示パネルＰＮＬの第３構成例を示す断面図である。

第３構成例は、第２構成例と比較して、カラーフィルタ層ＣＦが第２基板ＳＢ２における第２絶縁基板２０と第１絶縁膜２１との間に備えらえた点で相違している。図示した例では、カラーフィルタ層ＣＦは、第２絶縁基板２０の内面２０Ａに形成され、その一部が遮光層ＢＭの第１基板ＳＢ１と対向する側に重なっている。このようなカラーフィルタ層ＣＦは、オーバーコート層ＯＣによって覆われている。半導体層ＳＣは、オーバーコート層ＯＣの第１基板ＳＢ１と対向する側に形成され、第１絶縁膜２１によって覆われている。換言すると、スイッチング素子ＳＷに含まれる半導体層ＳＣは、カラーフィルタ層ＣＦよりも第１基板ＳＢ１の側に形成されている。つまり、カラーフィルタ層ＣＦは、遮光層ＢＭと半導体層ＳＣとの間に位置している。

このような第３構成例によれば、上記の効果が得られるのに加えて、半導体層ＳＣを含むスイッチング素子ＳＷと画素電極ＰＥとの間にカラーフィルタ層ＣＦが介在しないため、スイッチング素子ＳＷと画素電極ＰＥとの第２基板ＳＢ２の厚み方向に沿った距離を短縮することができる。つまり、図５に示したように、スイッチング素子ＳＷと画素電極ＰＥとを電気的に接続するためのコンタクトホールＣＨを浅く形成することができ、第２基板ＳＢ２の液晶層ＬＣ側の面の凹凸を緩和できるとともに、コンタクトホールＣＨを小さな径で形成することができ、表示に寄与する面積の低下を抑制することが可能となる。また、コンタクトホールＣＨを形成するに際して、カラーフィルタ層ＣＦによる光吸収の影響がないため、安定した形状のコンタクトホールＣＨを形成することが可能となる。

図１０は、表示パネルＰＮＬの第４構成例を示す断面図である。

第４構成例は、第３構成例と比較して、第２基板ＳＢ２においてオーバーコート層を省略した点で相違している。図示した例では、カラーフィルタ層ＣＦは、第２絶縁基板２０の内面２０Ａに形成され、その一部が遮光層ＢＭの第１基板ＳＢ１と対向する側に重なっている。このようなカラーフィルタ層ＣＦは、第１絶縁膜２１によって覆われている。半導体層ＳＣは、カラーフィルタ層ＣＦの第１基板ＳＢ１と対向する側に形成され、第１絶縁膜２１によって覆われている。つまり、カラーフィルタ層ＣＦは、遮光層ＢＭと半導体層ＳＣとの間に位置している。

このような第４構成例によれば、上記の第３構成例と同様の効果が得られるのに加えて、第２基板ＳＢ２においては、オーバーコート層ＯＣが不要となるため、構造を簡素化することが可能となるとともに、製造コストを削減することが可能となる。さらに、表示パネルＰＮＬ全体の厚みを低減することが可能となる。

次に、他の実施形態について説明する。上記の実施形態においては、第２基板ＳＢ２が画素電極ＰＥと対向する共通電極ＣＥを備えた構成について説明したが、この例に限られるものではない。以下の実施形態では、第２基板ＳＢ２が画素電極ＰＥを備える一方で、第１基板ＳＢ１が第１絶縁基板１０の第２基板ＳＢ２と対向する側に共通電極ＣＥを備えた構成について説明する。

図１１は、他の実施形態における表示パネルＰＮＬの構成を示す断面図である。

第１基板ＳＢ１は、第１絶縁基板１０の第２基板ＳＢ２に対向する側に、カラーフィルタ層ＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第１配向膜ＡＬ１などを備えている。カラーフィルタ層ＣＦは、第１絶縁基板１０の第２基板ＳＢ２に対向する内面１０Ａに形成されている。オーバーコート層ＯＣは、カラーフィルタ層ＣＦを覆っている。共通電極ＣＥは、オーバーコート層ＯＣの第２基板ＳＢ２と対向する側に形成されている。第１配向膜ＡＬ１は、共通電極ＣＥを覆っている。

第２基板ＳＢ２は、第２絶縁基板２０の第１基板ＳＢ１に対向する側に、遮光層ＢＭ、スイッチング素子ＳＷ、画素電極ＰＥ、第１絶縁膜２１、第２絶縁膜２２、第３絶縁膜２３、第２配向膜ＡＬ２などを備えている。

遮光層ＢＭは、第２絶縁基板２０の第１基板ＳＢ１に対向する内面２０Ａに形成されている。スイッチング素子ＳＷの詳細については説明を省略するが、スイッチング素子ＳＷの半導体層ＳＣは、遮光層ＢＭの第１基板ＳＢ１と対向する側に形成され、第１絶縁膜２１によって覆われている。スイッチング素子ＳＷのゲート電極ＷＧは、第１絶縁膜２１の第１基板ＳＢ１と対向する側においてゲート配線Ｇと一体的に形成され、半導体層ＳＣと対向している。ソース配線Ｓ、スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第２絶縁膜２２の第１基板ＳＢ１と対向する側に形成されている。画素電極ＰＥは、第３絶縁膜２３の第１基板ＳＢ１と対向する側に形成されている。この画素電極ＰＥは、共通電極ＣＥと対向している。画素電極ＰＥは、第３絶縁膜２３を貫通するコンタクトホールＣＨを介してスイッチング素子ＳＷのドレイン電極ＷＤにコンタクトしている。第２配向膜ＡＬ２は、画素電極ＰＥ及び第３絶縁膜２３を覆っている。第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、例えば垂直配向性を示す材料によって形成されている。

液晶層ＬＣは、第１基板ＳＢ１の第１配向膜ＡＬ１と第２基板ＳＢ２の第２配向膜ＡＬ２との間に封入されている。このような液晶層ＬＣは、例えば、誘電率異方性が負のネガ型液晶材料によって形成されている。液晶層ＬＣに含まれる液晶分子ＬＭは、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態で、第１基板ＳＢ１及び第２基板ＳＢ２に対してほぼ垂直に配向している。

なお、図示を省略するが、第１基板ＳＢ１及び第２基板ＳＢ２の少なくとも一方に、液晶分子ＬＭの配向を制御する配向制御部を設けることが望ましい。配向制御部の一例としては、共通電極ＣＥ及び画素電極ＰＥの少なくとも一方に形成されるスリットあるいは突起などが挙げられる。

第１絶縁基板１０の外面１０Ｂに接着された第１光学素子ＯＤ１、及び、第２絶縁基板２０の外面２０Ｂに接着された第２光学素子ＯＤ２は、例えば円偏光板としての機能を有している。一例では、第１光学素子ＯＤ１は、第１偏光板ＰＬ１と、１／４波長板に相当する第１位相差板Ｒ１とを備えている。第１位相差板Ｒ１は、第１偏光板ＰＬ１の第１絶縁基板１０側に積層されている。また、第２光学素子ＯＤ２は、第２偏光板ＰＬ２と、１／４波長板に相当する第２位相差板Ｒ２とを備えている。第２位相差板Ｒ２は、第２偏光板ＰＬ２の第２絶縁基板２０側に積層されている。なお、第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、さらに１／２波長板に相当する位相差板を備えていても良い。すなわち、１／４波長板及び１／２波長板を組み合わせることにより、個々の位相差板の波長分散の影響を緩和することができる。

このような実施形態によれば、表示面側に配置される第２光学素子ＯＤ２が円偏光板としての機能を有しているため、表示面側に外光が入射した場合、第２光学素子ＯＤ２が外光を吸収し、ゲート配線Ｇ及びソース配線Ｓといった配線部での反射が抑制される。これにより、表示面に表示された画像の表示品位の劣化を抑制することが可能となる。

なお、図１１に示した例において、外光反射を抑制するといった観点では、ゲート配線Ｇ及びソース配線Ｓといった配線部よりも表示面側の遮光層ＢＭを省略しても良い。ただし、半導体層ＳＣへの外光照射を抑制するといった観点では、半導体層ＳＣよりも表示面側に遮光層ＢＭを配置することが望ましい。

図１１に示した例では、カラーフィルタ層ＣＦは、第１基板ＳＢ１に備えられたが、図８乃至図１０に示した第２乃至第４構成例のように、第２基板ＳＢ２に備えられても良い。

以上説明したように、本実施形態によれば、表示品位の劣化を抑制することが可能な表示装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＰＮＬ…液晶表示パネル ＳＢ１…第１基板 ＳＢ２…第２基板 ＬＣ…液晶層
Ｇ…ゲート配線 Ｓ…ソース配線 ＳＷ…スイッチング素子 ＰＥ…画素電極
ＣＥ…共通電極 ＢＭ…遮光層

Claims (13)

1. 第１絶縁基板を備えた第１基板と、
   前記第１基板に対して画像を表示する表示面側に配置された第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する側に形成された遮光層と、前記遮光層の前記第１基板と対向する側に形成され前記遮光層に沿ってそれぞれ延出したゲート配線及びソース配線と、前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、を備えた第２基板と、
   を備えた表示装置。
2. 前記第２基板は、前記第１基板と対向する対向部と、前記対向部よりも外側に位置し信号供給源が実装される実装部と、を備えた、請求項１に記載の表示装置。
3. 前記スイッチング素子は、前記遮光層の前記第１基板と対向する側に形成された半導体層を備えた、請求項１に記載の表示装置。
4. 前記第１基板は、さらに、前記第１絶縁基板の前記第２基板と対向する側にカラーフィルタ層を備えた、請求項１に記載の表示装置。
5. 前記第２基板は、さらに、前記第２絶縁基板と前記画素電極との間にカラーフィルタ層を備えた、請求項１に記載の表示装置。
6. 前記第２基板は、さらに、前記半導体層と前記画素電極との間にカラーフィルタ層を備えた、請求項３に記載の表示装置。
7. 前記第２基板は、さらに、前記遮光層と前記半導体層との間にカラーフィルタ層を備えた、請求項３に記載の表示装置。
8. さらに、前記第１基板と前記第２基板との間に保持された液晶層を備え、
   前記第２基板は、さらに、前記画素電極と対向する共通電極を備えた、請求項１に記載の表示装置。
9. さらに、前記第１基板と前記第２基板との間に保持された液晶層を備え、
   前記第１基板は、さらに、前記第１絶縁基板の前記第２基板と対向する側に形成され前記画素電極と対向する共通電極を備えた、請求項１に記載の表示装置。
10. 第１絶縁基板と、前記第１絶縁基板に形成された共通電極と、を備えた第１基板と、
    前記第１基板に対して画像を表示する表示面側に配置された第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する側に形成されたゲート配線及びソース配線と、前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続され前記共通電極と対向する画素電極と、を備えた第２基板と、
    前記第１基板と前記第２基板との間に保持された液晶層と、
    前記第２基板の前記表示面側に配置された円偏光板と、
    を備えた表示装置。
11. さらに、前記第２基板の前記表示面側に接着されたカバーガラスを備えた請求項１乃至１０のいずれか１項に記載の表示装置。
12. さらに、前記カバーガラスと前記第２基板との間に位置し、前記カバーガラスに接触または接近する物体を検出するためのセンサー基板を備えた請求項１１に記載の表示装置。
13. さらに、バックライトユニットを備え、前記バックライトユニット、前記第１基板、及び、前記第２基板の順に表示面側に向かって位置している請求項１乃至１２のいずれか１項に記載の表示装置。

Images