CN102543892B - 一种薄膜晶体管基板及其制造方法和液晶显示装置 - Google Patents
一种薄膜晶体管基板及其制造方法和液晶显示装置 Download PDFInfo
- Publication number
- CN102543892B CN102543892B CN 201110433181 CN201110433181A CN102543892B CN 102543892 B CN102543892 B CN 102543892B CN 201110433181 CN201110433181 CN 201110433181 CN 201110433181 A CN201110433181 A CN 201110433181A CN 102543892 B CN102543892 B CN 102543892B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- area
- semiconductor layer
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 title claims abstract description 15
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 9
- 239000010410 layer Substances 0.000 claims abstract description 253
- 229910052751 metal Inorganic materials 0.000 claims abstract description 69
- 239000002184 metal Substances 0.000 claims abstract description 69
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 56
- 239000011241 protective layer Substances 0.000 claims abstract description 41
- 238000007687 exposure technique Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 59
- 239000011159 matrix material Substances 0.000 claims description 35
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- GRPQBOKWXNIQMF-UHFFFAOYSA-N indium(3+) oxygen(2-) tin(4+) Chemical compound [Sn+4].[O-2].[In+3] GRPQBOKWXNIQMF-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical group O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- -1 Argon ion Chemical class 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000839 emulsion Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供了一种薄膜晶体管基板及其制造方法和液晶显示装置。该方法包括:依序在基体上沉积介电层、第一金属层以及第一半导体层;利用半曝光技术在形成第一光阻层;移除未被遮盖的介电层、第一金属层以及第一半导体层,并且使部分介电层的表面曝露;移除第一光阻层,并且依序在基体上覆盖第二半导体层、第一保护层、第二金属层;形成第二光阻层;移除掉基体上未被第二光阻层遮盖区域的所有层体;移除第二光阻层,并在基体上覆盖第二保护层。本发明只采用半曝光和普通光罩两道光罩制程,减少了光罩制程的数目,从而大大简化了薄膜晶体管基板的制程。
Description
技术领域
本发明涉及液晶显示技术领域,具体而言涉及一种薄膜晶体管(Array)基板及其制造方法和液晶显示装置。
背景技术
一般而言,薄膜晶体管液晶显示器(TFT-LCD)的制作过程主要包含薄膜晶体管数组电路工程(TFT Array Engineering)、面板组装工程(Cell Engineering)及模块工程(Module Engineering)等三个部分,其中薄膜晶体管数组电路工程主要是在玻璃基板上形成矩阵排列的薄膜晶体管电路。
现有技术薄膜晶体管电路需要利用五道光罩制程来完成薄膜晶体管的制作,随着大尺寸面板需求的增加,用于大尺寸面板的光罩制程的尺寸也随之增加,大尺寸面板受制于光罩的数量及造价,而无法降低成本。而且,光罩制程中需进行光阻涂布、软烤、硬烤、曝光、显影、刻蚀及移除光阻等步骤,需花费许多制程时间。
有鉴于此,如何减少光罩制程以及使用的光罩的数目,实为目前企业需要努力的目标。
发明内容
本发明主要解决的技术问题是提供一种薄膜晶体管基板及其制造方法和液晶显示装置,以减少光罩制程及所需使用的光罩的数目,简化基板的制程。
为解决上述技术问题,本发明采用的一个技术方案是:提供薄膜晶体管基板的制造方法,包括以下步骤:依序在基体上沉积介电层、第一金属层以及第一半导体层;利用半曝光(HALF TONE)技术在第一半导体层上形成间隔设置的第一区域的第一光阻层和第二区域的第一光阻层,其中第二区域的第一光阻层厚薄不一;刻蚀掉未被第一区域、第二区域的第一光阻层遮盖的介电层、第一金属层以及第一半导体层;进行灰化制程,直至移除位于第二区域的第一光阻层的较薄区域;依次进行干法刻蚀和湿法刻蚀,移除第二区域的未被第一光阻层遮盖的第一金属层和第一半导体层,以使对应第一光阻层较薄区域的介电层的表面曝露;移除第一光阻层,并且依序在基体上覆盖第二半导体层、第一保护层、第二金属层,第二金属层用于形成薄膜晶体管和栅极线;在第二金属层上对应薄膜晶体管和栅极线的位置形成第二光阻层;除一侧介电层外,移除掉基体上未被第二光阻层遮盖区域的所有层体;移除第二光阻层,并在基体上覆盖第二保护层。
其中,所述除一侧介电层外,移除掉基体上未被第二光阻层遮盖区域的所有层体的步骤包括:除一侧介电层外,依次经过湿法刻蚀和干式刻蚀移除掉基体上未被第二光阻层遮盖区域的所有层体。
其中,介电层是氧化铟锡(ITO)玻璃层,第一半导体层是掺入n+杂质的非晶硅层,第二半导体层是非晶硅层,第一保护层和第二保护层均是氮化硅层。
为解决上述技术问题,本发明采用的另一个技术方案是:提供一种薄膜晶体管基板,包括:介电层,设置于基体上,包含第一区域介电层和第二区域介电层,第一区域介电层和第二区域介电层之间设置一信道,介电层是氧化铟锡玻璃层;第一金属层,设置于介电层上;第一半导体层,设置于第一金属层上,且第一半导体层是掺入n+杂质的非晶硅层;第二半导体层,设置于第一半导体层和信道上,且第二半导体层是非晶硅层;第一保护层,设置于第二半导体层上;第二金属层,设置于第一保护层上;第二保护层,覆盖第二金属层以及第二金属层之外的基体表面。
其中,第一保护层和第二保护层均是氮化硅层。
为解决上述技术问题,本发明采用的另一个技术方案是:提供一种液晶显示装置,包括:平行间隔设置的彩色滤光片基板和薄膜晶体管基板。
其中,所述薄膜晶体管基板包括:基体;介电层,设置于基体的邻近彩色滤光片基板的表面上,包含第一区域介电层和第二区域介电层,第一区域介电层和所述第二区域介电层之间设置一信道,介电层是氧化铟锡玻璃层;第一金属层,设置于介电层上;第一半导体层,设置于第一金属层上;第二半导体层,设置于第一半导体层和信道上,且第二半导体层是非晶硅层;第一保护层,设置于第二半导体层上;第二金属层,设置于第一保护层上;第二保护层,覆盖第二金属层以及第二金属层之外的基体表面。
本发明的有益效果是:本发明中,只采用半曝光和普通光罩两道光罩制程,减少了光罩制程的数目,从而大大简化了薄膜晶体管基板的制程。
附图说明
图1是本发明薄膜晶体管基板的制造方法一实施例的流程图;
图2是本发明薄膜晶体管基板的制造方法实施例中形成介电层、第一金属层和第一半导体层的示意图;
图3是本发明薄膜晶体管基板的制造方法实施例中形成第一光阻层的示意图;
图4是本发明薄膜晶体管基板的制造方法实施例中刻蚀未被第一光阻层覆盖位置的示意图;
图5是本发明薄膜晶体管基板的制造方法实施例中进行灰化处理的示意图;
图6是本发明薄膜晶体管基板的制造方法实施例中进行刻蚀的示意图;
图7是本发明薄膜晶体管基板的制造方法实施例中移除第一光阻层的示意图;
图8是本发明薄膜晶体管基板的制造方法实施例中形成第二半导体层、第一保护层和第二金属层的示意图;
图9是本发明薄膜晶体管基板的制造方法实施例中形成第二光阻层的示意图;
图10是本发明薄膜晶体管基板的制造方法实施例中刻蚀未被第二光阻层覆盖位置的示意图;
图11是本发明薄膜晶体管基板的制造方法实施例中移除第二光阻层的示意图;
图12是本发明薄膜晶体管基板的制造方法实施例中形成第二保护层的示意图;
图13是本发明薄膜晶体管基板的一实施例的结构示意图;
图14是本发明薄膜晶体管基板中一个像素区域的平面示意图。
具体实施方式
下面结合附图和实施例对本发明进行详细说明。
图1是本发明薄膜晶体管基板的制造方法一实施例的流程图。如图1所示,本实施例的薄膜晶体管基板的制造方法包括如下步骤:
步骤S101:依序在基体上沉积介电层、第一金属层以及第一半导体层;
在步骤S101中,参阅图2,基体204可为玻璃基体、塑料基体或可挠式基体。介电层201为氧化铟锡ITO玻璃层,也可以采用氧化硅、氮化硅或上述组合。第一金属层202可由金属,如铝、钼、钛、铬、铜,或前述金属的氧化物,如氧化钛,或前述金属的合金或其它导电材料构成。第一半导体层203为掺入n+杂质的非晶硅层。
步骤S102:利用半曝光HALF TONE技术在第一半导体层上形成厚薄不一的第一光阻层;
在步骤S102中,参阅图3,在第一半导体层203形成后,接着在第一半导体层203上形成第一光阻层205。该第一光阻层205可利用半曝光技术进行第一次光罩制程。利用半曝光技术在曝光过程中各区域的透光度不同,借此来形成区域厚度不同的第一光阻层205。第一光阻层205包含第一区域D1和第二区域D2,其中第一区域D1和第二区域D2是间隔设置的,中间的间隔界定出信道。第一区域D1可界定出薄膜晶体管的源极的图案。第二区域D2的第一光阻层205厚薄不一,厚的区域可界定出薄膜晶体管的汲极的图案,薄的区域用以使部分的介电层201曝露。
在本实施例中,半曝光技术通常包括:利用半透过的掩模板进行半曝光,即半灰阶光罩技术。在曝光前,将制板数据进行设计形成曝光数据图。然后设置掩模板(即俗称的光罩),按照曝光数据图并利用掩模板对光阻进行曝光。曝光后进行一次显影和一次刻蚀,后续再进行掩模板清洗以及灰化处理。
在本实施例中,利用半曝光技术,在一次曝光过程后即可呈现出普通光罩制程需要的曝光部分、半曝光部分以及未曝光部分这三种曝光层次,并且能够形成两种厚度的光阻,同时感光剂利用这样的光阻厚度差异,将图案转写至基体204上的操作次数比一般情况少。
步骤S103:移除未被第一光阻层遮盖的介电层、第一金属层以及第一半导体层,并且使对应第一光阻层较薄区域的介电层的表面曝露;
在步骤S103中,参阅图4,以第一光阻层205为刻蚀屏蔽,进行刻蚀制程,移除未被第一光阻层205遮盖的介电层201、第一金属层202以及第一半导体层203。紧接着通入氧气进行灰化制程,减少第一光阻层205的厚度直至步骤S102中第二区域D2的较薄的第一光阻层205完全移除(见图5)。此时第一区域D1的第一光阻层205和第二区域D2中较厚区域的第一光阻层205厚度没有减少。进行干法刻蚀,移除第二区域D2内未被第一光阻层205遮盖的第一金属层202,接着采用湿法刻蚀,移除第二区域D2内未被第一光阻层205遮盖的第一半导体层203(见图6)。
步骤S104:移除第一光阻层,并且依序在基体上覆盖第二半导体层、第一保护层、第二金属层,第二金属层用于形成薄膜晶体管和栅极线;
在步骤S104中,参阅图7和图8,第二半导体层206采用的为掺入n+杂质的非晶硅层。第二金属层208可由金属,如铝、钼、钛、铬、铜,或前述金属的氧化物,如氧化钛,或前述金属的合金或其它导电材料构成,采用的材料可以与第一金属层202相同,也可不相同。第二金属层208形成后,通过刻蚀形成薄膜晶体管和栅极线,沉积第二金属层208的方法可以为磁控溅射法,刻蚀的方法可以为湿刻。磁控溅射法是一种在高真空充入适量的氩气,通过施加几百K直流电压,在镀膜室内产生磁控型异常辉光放电,使氩气发生电离。氩离子被阴极加速并轰击阴极靶表面,将金属靶材表面原子溅射出来沉积在基体表面上形成薄膜的一种沉积方法。
第一保护层207可由氮化硅层、氧化硅层或氮氧化硅等介电材料构成,由化学气相沉积(CVD)或其它薄膜技术沉积形成。在本实施例中,化学气相沉积是半导体工业中应用最为广泛的用来沉积多种材料的技术,包括大范围的绝缘材料,大多数金属材料和金属合金材料。主要制程为:将两种或两种以上的气态原材料导入到一个反应室内,然后两者之间发生化学反应,形成一种新的材料,沉积到晶片表面上。淀积氮化硅膜(Si3N4)就是一个很好的例子,它是由硅烷和氮反应形成的。化学气相沉积法是传统的制备薄膜的技术,其原理是利用气态的先驱反应物,通过原子、分子间化学反应,使得气态的先驱反应物中的某些成分分解,而在基体上形成薄膜。化学气相沉积包括常压化学气相沉积、等离子体辅助化学沉积、激光辅助化学沉积、金属有机化合物沉积等。
步骤S105:在第二金属层上对应薄膜晶体管和栅极线的位置形成第二光阻层;
在步骤S105中,参阅图9,在第二金属层208形成后,接着在第二金属层208上对应薄膜晶体管和栅极线的位置形成第二光阻层209,第二光阻层209覆盖信道、源极部分以及汲极部分。
步骤S106:除一侧介电层外,移除掉基体上未被第二光阻层遮盖区域的所有层体;
在步骤S106中,参阅图10,利用第二光阻层209为刻蚀屏蔽,进行刻蚀制程,移除未被第二光阻层209遮盖的所有层体,所述的所有层体包括:第二半导体层206、第一保护层207、第二金属层208。
步骤S107:移除第二光阻层,并在基体上覆盖第二保护层。
在步骤S107中,参阅图11,采用普通光罩制程,对第二光阻层209进行曝光,而后将第二光阻层209移除。参阅图12,移除第二光阻层209后,在基体上覆盖第二保护层210,第二保护层210可由氮化硅层、氧化硅层或氮氧化硅等介电材料构成,由化学气相沉积或其它薄膜技术沉积形成,采用的材料可以与第一保护层207相同,当然也可以不相同。
图13是本发明薄膜晶体管基板的一实施例的截面结构示意图。如图13所示,本实施例的薄膜晶体管基板包括:介电层302、第一金属层303、第一半导体层304、第二半导体层305、第一保护层306、第二金属层307以及第二保护层308。
其中,介电层302设置于基体301上,包含第一区域介电层P1和第二区域介电层P2,第一区域介电层P1和第二区域介电层P2之间设置一信道(未标示)。第一金属层303设置于介电层302上。第一半导体层304设置于第一金属层303上。第二半导体层305设置于第一半导体层304和信道上。第一保护层306设置于第二半导体层305上。第二金属层307设置于第二半导体层305上。第二保护层308覆盖第二金属层307以及第二金属层307之外的基体301表面。
在本实施例中,介电层302、第一金属层303、第一半导体层304、第二半导体层305、第一保护层306、第二金属层307以及第二保护层308采用的材料与上一实施例的相同,此处不再赘述。
图14是本发明薄膜晶体管基板中一个像素区域的平面示意图。
本发明的另一实施例液晶显示装置包括:彩色滤光片基板和薄膜晶体管基板。
其中,彩色滤光片基板与薄膜晶体管基板平行间隔设置。薄膜晶体管基板可以是上述任一实施例的薄膜晶体基板,此处不再赘述。
本发明只采用半曝光和普通光罩两道光罩制程,减少了光罩制程的数目,从而大大简化了薄膜晶体管基板的制程。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (6)
1.一种薄膜晶体管基板的制造方法,其特征在于,包括:
依序在基体上沉积介电层、第一金属层以及第一半导体层;
利用半曝光技术在所述第一半导体层上形成间隔设置的第一区域的第一光阻层和第二区域的第一光阻层,其中第二区域的第一光阻层厚薄不一;
刻蚀掉未被所述第一区域、第二区域的第一光阻层遮盖的介电层、第一金属层以及第一半导体层;
进行灰化制程,直至移除位于所述第二区域的第一光阻层的较薄区域;
依次进行干法刻蚀和湿法刻蚀,移除所述第二区域的未被第一光阻层遮盖的第一金属层和第一半导体层,以使对应所述第一光阻层较薄区域的介电层的表面曝露;
移除所述第一光阻层,并且依序在所述基体上覆盖第二半导体层、第一保护层、第二金属层,所述第二金属层用于形成薄膜晶体管和栅极线;
在所述第二金属层上对应所述薄膜晶体管和栅极线的位置形成第二光阻层;
除一侧介电层外,移除掉所述基体上未被第二光阻层遮盖的所有层体;
移除所述第二光阻层,并在所述基体上覆盖第二保护层。
2.根据权利要求1所述的方法,其特征在于:
所述除一侧介电层外,移除掉所述基体上未被第二光阻层遮盖区域的所有层体的步骤包括:
除一侧介电层外,依次经过湿法刻蚀和干式刻蚀移除掉所述基体上未被第二光阻层遮盖区域的所有层体。
3.根据权利要求1所述的方法,其特征在于:
所述介电层是氧化铟锡玻璃层,所述第一半导体层是掺入n+杂质的非晶硅层,所述第二半导体层是非晶硅层,所述第一保护层和第二保护层均是氮化硅层。
4.一种薄膜晶体管基板,其特征在于,包括:
介电层,设置于基体上,包含第一区域介电层和第二区域介电层,所述第一区域介电层和所述第二区域介电层之间设置一信道,所述介电层是氧化铟锡玻璃层;
第一金属层,设置于所述介电层上;
第一半导体层,设置于所述第一金属层上,且所述第一半导体层是掺入n+杂质的非晶硅层;
第二半导体层,设置于所述第一半导体层和信道上,且所述第二半导体层是非晶硅层;
第一保护层,设置于所述第二半导体层上;
第二金属层,设置于所述第一保护层上;
第二保护层,覆盖所述第二金属层以及第二金属层之外的基体表面。
5.根据权利要求4所述的基板,其特征在于:
所述第一保护层和第二保护层均是氮化硅层。
6.一种液晶显示装置,包括平行间隔设置的彩色滤光片基板和薄膜晶体管基板,其特征在于,所述薄膜晶体管基板包括:
基体;
介电层,设置于基体的邻近彩色滤光片基板的表面上,包含第一区域介电层和第二区域介电层,所述第一区域介电层和所述第二区域介电层之间设置一信道,所述介电层是氧化铟锡玻璃层;
第一金属层,设置于所述介电层上;
第一半导体层,设置于所述第一金属层上,且所述第一半导体层是掺入n+杂质的非晶硅层;
第二半导体层,设置于所述第一半导体层和信道上,且所述第二半导体层是非晶硅层;
第一保护层,设置于所述第二半导体层上;
第二金属层,设置于所述第一保护层上;
第二保护层,覆盖所述第二金属层以及第二金属层之外的基体表面。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110433181 CN102543892B (zh) | 2011-12-21 | 2011-12-21 | 一种薄膜晶体管基板及其制造方法和液晶显示装置 |
US13/499,683 US20130162938A1 (en) | 2011-12-21 | 2012-02-16 | Liquid Crystal Display Device, Low Temperature Poly-Silicon Display Device, and Manufacturing Method Thereof |
US13/510,931 US20130162925A1 (en) | 2011-12-21 | 2012-03-02 | Thin-film Transistor Substrate and Manufacturing Method Thereof and Liquid Crystal Display Device |
PCT/CN2012/071836 WO2013091306A1 (zh) | 2011-12-21 | 2012-03-02 | 一种薄膜晶体管基板及其制造方法和液晶显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110433181 CN102543892B (zh) | 2011-12-21 | 2011-12-21 | 一种薄膜晶体管基板及其制造方法和液晶显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102543892A CN102543892A (zh) | 2012-07-04 |
CN102543892B true CN102543892B (zh) | 2013-12-18 |
Family
ID=46350429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110433181 Expired - Fee Related CN102543892B (zh) | 2011-12-21 | 2011-12-21 | 一种薄膜晶体管基板及其制造方法和液晶显示装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102543892B (zh) |
WO (1) | WO2013091306A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105655403B (zh) * | 2014-12-03 | 2019-01-25 | 鸿富锦精密工业(深圳)有限公司 | 一种垂直型薄膜晶体管及其制作方法 |
CN109509765B (zh) * | 2017-09-14 | 2021-12-31 | 维信诺科技股份有限公司 | 一种有机发光显示屏及其制造方法 |
WO2020186450A1 (zh) * | 2019-03-19 | 2020-09-24 | 深圳市柔宇科技有限公司 | 薄膜晶体管及其制造方法、显示面板、显示装置 |
CN112310120B (zh) * | 2020-10-22 | 2024-01-26 | Tcl华星光电技术有限公司 | 显示面板及显示面板的制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1508614A (zh) * | 2002-12-17 | 2004-06-30 | Lg.飞利浦Lcd有限公司 | Lcd的阵列基板及其制造方法 |
CN101840117A (zh) * | 2009-03-16 | 2010-09-22 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI358053B (en) * | 2002-12-06 | 2012-02-11 | Samsung Electronics Co Ltd | Liquid crystal display device having a thin film t |
TWI240111B (en) * | 2004-11-11 | 2005-09-21 | Quanta Display Inc | Array substrate for use in TFT-LCD and fabrication method thereof |
KR101183361B1 (ko) * | 2006-06-29 | 2012-09-14 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
KR101189709B1 (ko) * | 2006-10-09 | 2012-10-10 | 삼성디스플레이 주식회사 | 표시 기판, 이의 제조 방법 및 이를 구비하는 표시 장치 |
KR20090075554A (ko) * | 2008-01-04 | 2009-07-08 | 삼성전자주식회사 | 액정 표시 장치와 그 제조 방법 |
CN101894807B (zh) * | 2009-05-22 | 2012-11-21 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
CN101963726B (zh) * | 2009-07-24 | 2011-12-28 | 北京京东方光电科技有限公司 | Ffs型tft-lcd阵列基板及其制造方法 |
-
2011
- 2011-12-21 CN CN 201110433181 patent/CN102543892B/zh not_active Expired - Fee Related
-
2012
- 2012-03-02 WO PCT/CN2012/071836 patent/WO2013091306A1/zh active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1508614A (zh) * | 2002-12-17 | 2004-06-30 | Lg.飞利浦Lcd有限公司 | Lcd的阵列基板及其制造方法 |
CN101840117A (zh) * | 2009-03-16 | 2010-09-22 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102543892A (zh) | 2012-07-04 |
WO2013091306A1 (zh) | 2013-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5564464B2 (ja) | Tft−lcdアレー基板及びその製造方法 | |
CN101894807B (zh) | Tft-lcd阵列基板及其制造方法 | |
US7635616B2 (en) | TFT LCD array substrate and manufacturing method thereof | |
US8692258B2 (en) | Array substrate of TFT-LCD including a black matrix and method for manufacturing the same | |
CN101656232B (zh) | 薄膜晶体管阵列基板制造方法 | |
CN103021939B (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN102790012A (zh) | 阵列基板的制造方法及阵列基板、显示装置 | |
US9716110B2 (en) | Array substrate, method for manufacturing the same, and display device | |
CN102148196A (zh) | Tft-lcd阵列基板及其制造方法 | |
CN101957529A (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
CN101807586B (zh) | Tft-lcd阵列基板及其制造方法 | |
CN102023433A (zh) | Tft-lcd阵列基板及其制造方法 | |
CN102629584B (zh) | 一种阵列基板及其制造方法和显示器件 | |
CN103412450A (zh) | 阵列基板及其制作方法和显示装置 | |
CN102543892B (zh) | 一种薄膜晶体管基板及其制造方法和液晶显示装置 | |
CN102012590A (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
CN101963726B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
CN100499082C (zh) | 薄膜晶体管基板及其制造方法 | |
CN102683341B (zh) | 一种tft阵列基板及其制造方法和液晶显示器 | |
CN108646487A (zh) | Ffs型阵列基板的制作方法及ffs型阵列基板 | |
CN102254861A (zh) | 薄膜晶体管矩阵基板及显示面板的制造方法 | |
CN102655117A (zh) | 阵列基板及制造方法、显示装置 | |
US20130162925A1 (en) | Thin-film Transistor Substrate and Manufacturing Method Thereof and Liquid Crystal Display Device | |
CN203118950U (zh) | 一种阵列基板及显示装置 | |
CN109273458A (zh) | 阵列基板及其制作方法,以及显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131218 |