CN203118950U - 一种阵列基板及显示装置 - Google Patents
一种阵列基板及显示装置 Download PDFInfo
- Publication number
- CN203118950U CN203118950U CN 201220653943 CN201220653943U CN203118950U CN 203118950 U CN203118950 U CN 203118950U CN 201220653943 CN201220653943 CN 201220653943 CN 201220653943 U CN201220653943 U CN 201220653943U CN 203118950 U CN203118950 U CN 203118950U
- Authority
- CN
- China
- Prior art keywords
- electrode
- tft
- source
- array base
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本实用新型实施例提供一种阵列基板及显示装置,涉及显示技术领域,可以减少在阵列基板的制造过程中构图工艺的次数,有效降低产品的生产成本。阵列基板包括薄膜晶体管TFT和第一透明电极,还包括:依次形成于阵列基板表面的金属氧化物薄膜、刻蚀阻挡层薄膜和源漏金属层薄膜;所述金属氧化物薄膜的图形、所述刻蚀阻挡层薄膜的图形以及所述源漏金属层薄膜的图形通过一次构图工艺形成;通过金属化处理的所述金属氧化物薄膜的图形区域包括所述第一透明电极。本实用新型实施例用于制造显示装置。
Description
技术领域
本实用新型涉及显示技术领域,尤其涉及一种阵列基板及显示装置。
背景技术
随着TFT-LCD(Thin Film Transistor Liquid Crystal Display,薄膜晶体管液晶显示器)显示技术的不断发展,越来越多的新技术不断地被提出和应用。基于ADS(ADvanced Super Dimension Switch,AD-SDS,简称ADS,高级超维场转换技术)模式的TFT-LCD凭借其低功耗、宽视角等特点,得到了越来越多人们的关注。
ADS技术主要是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场,使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转,从而提高了液晶工作效率并增大了透光效率。采用ADS技术的TFT-LCD产品不仅在画面品质上有所提高,且具有高分辨率、高透过率、宽视角、高开口率、低色差、无挤压水波纹等优点。
对于ADS型TFT-LCD而言,公共电极需要制作在阵列基板上,这就在ADS型TFT-LCD的阵列基板制作过程中需要额外增加一次形成公共电极的构图工艺。因此在现有技术中通常需要通过7次构图工艺制造ADS型TFT-LCD阵列基板,而每一次构图工艺中又分别包括成膜、曝光、显影、刻蚀和剥离等工艺。构图工艺的次数过多将直接导致显示装置产品的成本上升,因此如何能够进一步减少构图工艺的次数也就成为了人们日益关注的问题。
实用新型内容
本实用新型的实施例提供一种阵列基板及显示装置,可以减少在阵列基板的制造过程中构图工艺的次数,有效降低产品的生产成本。
为达到上述目的,本实用新型的实施例采用如下技术方案:
本实用新型实施例的一方面,提供一种阵列基板,包括薄膜晶体管TFT和第一透明电极,还包括:
依次形成于阵列基板表面的金属氧化物薄膜、刻蚀阻挡层薄膜和源漏金属层薄膜;
所述金属氧化物薄膜的图形、所述刻蚀阻挡层薄膜的图形以及所述源漏金属层薄膜的图形通过一次构图工艺形成;
通过金属化处理的所述金属氧化物薄膜的图形区域包括所述第一透明电极。
所述刻蚀阻挡层的图形位于所述金属氧化物薄膜图形表面,且覆盖TFT的沟道区域。
所述通过金属化处理的所述金属氧化物薄膜的图形区域还包括:
半导体有源层,所述半导体有源层位于所述刻蚀阻挡层下;
用于与所述TFT的源极电连接的源连接电极以及第一透明电极;
所述通过构图工艺处理的所述源漏金属层薄膜包括TFT的源极和漏极以及数据线。
所述阵列基板还包括:
位于所述透明基板和所述金属氧化物薄膜之间的栅线、栅电极以及公共电极线;
位于所述栅线、所述栅电极以及所述公共电极线和所述金属氧化物薄膜之间的栅绝缘层。
所述阵列基板还包括:
位于所述数据线、所述TFT的源极以及所述TFT的漏极的表面的含有第一过孔的钝化层,所述第一过孔贯穿所述钝化层和所述栅绝缘层,露出公共电极线;
位于所述钝化层表面的用于连接所述TFT的源极与所述源连接电极、所述TFT的漏极与所述第一透明电极的连接电极以及第二透明电极,所述第二透明电极通过所述第一过孔与所述公共电极线电连接。
所述阵列基板还包括:
位于所述透明基板和所述金属氧化物薄膜之间的栅线、栅电极以及公共电极线;
位于所述栅线、所述栅电极以及所述公共电极线和所述金属氧化物薄膜之间的栅绝缘层,所述栅绝缘层上形成有第二过孔,所述第二过孔用于连接所述第一透明电极与所述公共电极线。
所述阵列基板还包括:
位于所述数据线、所述TFT的源极以及所述TFT的漏极的表面的具有第三过孔的钝化层,所述第三过孔贯穿所述钝化层,露出所述TFT的漏极;
位于所述钝化层表面的用于连接所述TFT的源极与所述源连接电极的连接电极以及第二透明电极,所述第二透明电极通过所述第三过孔与所述TFT的漏极电连接。
所述第一透明电极为像素电极,所述第二透明电极为公共电极;或,
所述第一透明电极为公共电极,所述第二透明电极为像素电极。
所述金属氧化物薄膜采用呈半导体特性的透明金属氧化物材料,包括:InGaZnO、InGaO、ITZO、AlZnO中的至少一种。
本实用新型实施例的另一方面,提供一种显示装置,所述显示装置包括如上所述的阵列基板。
本实用新型实施例提供的阵列基板及显示装置,采用一次构图工艺分别形成金属氧化物薄膜、刻蚀阻挡层薄膜和源漏金属层薄膜的图形,并在金属氧化物薄膜的图形区域进行金属化处理以形成第一透明电极。这样一来,刻蚀阻挡层、半导体有源层、第一透明电极以及TFT的源漏极可以通过一次构图工艺加工得到,与现有技术相比,可以将阵列基板制作过程中的构图工艺使用次数减少到4次,从而简化了产品的生产步骤,显著降低了产品的生产成本。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的一种阵列基板制造方法的流程示意图;
图2为本实用新型实施例提供的另一阵列基板制造方法的流程示意图;
图3为透明基板上形成栅金属层的结构示意图;
图4为图3所示的阵列基板上形成金属氧化物薄膜和刻蚀阻挡层薄膜的结构示意图;
图5为图4所示的阵列基板形成有光刻胶的示意图;
图6为图5所示的阵列基板进行刻蚀后的结构示意图;
图7为图6所示的阵列基板进行灰化后的结构示意图;
图8为图7所示的阵列基板进行金属化处理后的结构示意图;
图9为图8所示的阵列基板进行灰化后的结构示意图;
图10图9所示的阵列基板进行刻蚀后的结构示意图;
图11为本实用新型实施例提供的一种阵列基板的结构示意图;
图12本实用新型实施例提供的又一阵列基板制造方法的流程示意图;
图13为本实用新型实施例提供的另一阵列基板的结构示意图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实用新型实施例提供的阵列基板制造方法,包括在透明基板上形成薄膜晶体管TFT和第一透明电极的步骤,如图1所示,形成第一透明电极的步骤包括:
S101、形成金属氧化物薄膜、刻蚀阻挡层薄膜和源漏金属层薄膜。
其中,金属氧化物薄膜可以采用呈半导体特性的透明金属氧化物材料制作而成,例如,金属氧化物薄膜可以包括:InGaZnO、InGaO、ITZO、AlZnO中的至少一种。
S102、通过一次构图工艺形成金属氧化物薄膜的图形、刻蚀阻挡层的图形以及源漏金属层薄膜的图形。
具体的,可以在依次形成有金属氧化物薄膜、刻蚀阻挡层薄膜和源漏金属层薄膜的基板上通过构图工艺处理形成该金属氧化物薄膜的图形和该刻蚀阻挡层薄膜的图形,以及位于该刻蚀阻挡层薄膜表面的源漏金属层薄膜,该刻蚀阻挡层薄膜覆盖所述TFT的沟道区域。
S103、在该金属氧化物薄膜图形区域进行金属化处理以形成第一透明电极。
具体的,可以对外露的金属氧化物薄膜进行金属化处理,形成具有导体特性的金属氧化物薄膜,刻蚀阻挡层下未进行金属化处理的部分金属氧化物薄膜形成半导体有源层,经过金属化处理的金属氧化物薄膜包括用于与TFT的源极电连接的源连接电极和第一透明电极。
进一步地,在对金属氧化物薄膜图形区域进行金属化处理之后,将源漏金属层薄膜通过构图工艺处理形成TFT的源极和漏极以及数据线。可以看到,在形成金属氧化物薄膜、刻蚀阻挡层薄膜和源漏金属层薄膜的图形的过程中,仅需要进行一次掩膜曝光工序,这样一种结构只需要采用一次完整的构图工艺即可加工得到。
本实用新型实施例提供的阵列基板制造方法,采用一次构图工艺分别形成金属氧化物薄膜、刻蚀阻挡层薄膜和源漏金属层薄膜的图形,并在金属氧化物薄膜的图形区域进行金属化处理以形成第一透明电极。这样一来,刻蚀阻挡层、半导体有源层、第一透明电极以及TFT的源漏极可以通过一次构图工艺加工得到,与现有技术相比,可以将阵列基板制作过程中的构图工艺使用次数减少到4次,从而简化了产品的生产步骤,显著降低了产品的生产成本。
进一步地,本实用新型实施例提供的阵列基板制造方法,如图2所示,具体包括:
S201、在透明基板上形成栅线、栅电极以及公共电极线。
在阵列基板的实际生产过程当中,透明基板具体可以是采用玻璃或透明树脂等具有一定坚固性的透明材料制成。在透明基板上需要采用一次构图工艺以形成栅线、栅电极以及公共电极线等结构的图形。
例如,可以采用等离子增强化学气相沉积(PECVD)、磁控溅射、热蒸发或其它成膜方法,在透明基板上形成金属层。其中,该金属层可以是钼、铝、铝铷合金、钨、铬、铜等金属形成的单层薄膜,也可以是以上金属多层形成的多层薄膜。在该金属层的表面形成有光刻胶,通过具有特定图案的掩膜板进行曝光显影以使光刻胶产生图案,剥离掉未覆盖光刻胶处的金属层,如图3所示,最终在透明基板10的表面形成栅线(图3中未示出)、栅电极111以及公共电极线112的图案。
S202、在透明基板、栅线、栅电极以及公共电极线上形成栅绝缘层。
如图4所示,图4为TFT区域的层级结构示意图,可见,在该区域内,在形成有栅电极111的透明基板10上形成有厚度均一的栅绝缘层12。
S203、在依次形成有金属氧化物薄膜、刻蚀阻挡层薄膜和源漏金属层薄膜的基板上通过构图工艺处理形成金属氧化物薄膜的图形和刻蚀阻挡层薄膜的图形,以及位于该刻蚀阻挡层薄膜表面的源漏金属层薄膜,该刻蚀阻挡层薄膜覆盖TFT的沟道区域。
具体的,同样如图4所示,在形成有栅绝缘层12的基板上还依次形成有金属氧化物薄膜13、刻蚀阻挡层薄膜14以及源漏金属层薄膜15。其中,金属氧化物薄膜13可以采用呈半导体特性的透明金属氧化物材料制作而成,例如,金属氧化物薄膜可以包括:InGaZnO、InGaO、ITZO、AlZnO中的至少一种。刻蚀阻挡层薄膜14可以是致密的氮化硅、氧化硅、氮氧化硅等材料。源漏金属层薄膜15可以采用现有的成膜方法如磁控溅射或热蒸发等方法在基板上形成金属薄膜,其中,源漏金属层薄膜15可以是钼、铝、铝铷合金、钨、铬、铜等金属形成的单层薄膜,也可以是以上金属多层形成的多层薄膜。
对这样一种结构的基板采用构图工艺进行处理,首先,如图5所示,在源漏金属层15的表面形成光刻胶50,通过曝光显影得到如图5所示的光刻胶形状。其中,该光刻胶50的厚度包括三组不同厚度的区域,其中对应TFT源漏极部分的光刻胶厚度为t1,对应TFT沟道区域部分的光刻胶厚度为t2,对应第一透明电极部分的光刻胶厚度为t3,三个厚度值满足t1>t2>t3。这样一来,只需要进行一次掩膜曝光,通过逐次刻蚀之后即可以分别形成外露部分对应第一透明电极的金属氧化物薄膜13、覆盖TFT的沟道区域的刻蚀阻挡层薄膜14以及由源漏金属层15形成的TFT的源漏极。
对形成有光刻胶50的基板进行刻蚀,如图6所示,通过刻蚀工艺可以刻蚀掉金属氧化物薄膜13、刻蚀阻挡层薄膜14以及源漏金属层15,直至暴露出栅绝缘层12,仅保留光刻胶50覆盖区域的部分金属氧化物薄膜13、刻蚀阻挡层薄膜14以及源漏金属层15。
进一步地,采用灰化工艺处理上述基板。通过灰化工艺的处理,光刻胶50的厚度将整体降低,将外露的刻蚀阻挡层薄膜14以及源漏金属层15刻蚀掉,露出金属氧化物薄膜13,最终形成如图7所示的基板,由于t1>t2>t3,通过灰化处理掉了厚度为t3大部分光刻胶,保留了厚度分别为t1和t2部分的光刻胶,即覆盖TFT区域的光刻胶。
S204、对外露的金属氧化物薄膜进行金属化处理,形成具有导体特性的金属氧化物薄膜,刻蚀阻挡层下未进行金属化处理的部分金属氧化物薄膜形成半导体有源层,经过金属化处理的金属氧化物薄膜包括用于与TFT的源极电连接的源连接电极和第一透明电极。
具体的,如图8所示,可以通过等离子工艺或退火工艺等对外露的金属氧化物薄膜13进行金属化处理。该步骤可以通过以下三种方式实现。
方式一:将具有图7所示结构的基板置于真空腔室中加热到一定温度,并保持一定时间后在空气中冷却。优选的,该一定温度值可以为200~300℃,保持的一定时间可以为20~40分钟。
方式二:将具有图7所示结构的基板置于还原性气氛中在200~400℃进行热处理。
方式三:将具有图7所示结构的基板置于真空腔室中,采用等离子体处理的方法,一般功率为1500~2500W,压力为1000~2000mtorr,有氢气(H2)等离子体和氧气(O2)等离子体处理两种方法,使用氢气等离子体或氧气等离子体处理时,氢气或氧气的气体流量一般为5000~15000sccm。
通过上述三种方式,可以使被金属化处理的金属氧化物薄膜13的载流子浓度提高,呈现导体特性,从而可以取代现有的像素电极材料。而刻蚀阻挡层14下未进行金属化处理的金属氧化物薄膜的载流子浓度较低,呈现半导体特性,即为半导体有源层133。
其中,经过金属化处理的金属氧化物薄膜13具体可以包括用于与TFT的源极电连接的源连接电极131以及第一透明电极132。
S205、将源漏金属层薄膜通过构图工艺处理形成TFT的源极和漏极以及数据线。
具体的,如图9所示,在形成有上述结构的基板上进一步进行第二次灰化处理,光刻胶50的厚度将整体降低,形成开口,露出源漏金属层15,由于t1>t2,对应TFT源漏极处的光刻胶50仍然予以保留。
对基板进一步进行第二次刻蚀,如图10所示,将光刻胶50开口处的源漏金属层15刻蚀掉,形成TFT的源极151、TFT的漏极152以及数据线(图10中未示出)。
S206、在形成有数据线、TFT的源极以及TFT的漏极的基板上形成具有第一过孔的钝化层,该第一过孔贯穿钝化层和所述栅绝缘层,露出公共电极线。
S207、在钝化层上形成用于连接TFT的源极与源连接电极、TFT的漏极与第一透明电极的连接电极以及第二透明电极,该第二透明电极通过第一过孔与公共电极线电连接。
需要说明的是,在本实用新型实施例中,是以第一透明电极为像素电极、第二透明电极为公共电极为例进行的说明。
具体的,上述钝化层、连接电极以及第二透明电极结构分别可以通过两次构图工艺形成。
具体的,可以在形成有数据线、TFT的源极151以及TFT的漏极152的基板上通过化学气相沉积或热蒸发等方法制备绝缘薄膜形成钝化层16,该钝化层上通过构图工艺形成有第一过孔A,第二透明电极172可以通过第一过孔A与公共电极线112电连接。其中,该绝缘薄膜可以采用氮化硅、氧化硅或氮氧化硅的单层薄膜,也可以采用上述材料的多层形成的多层薄膜。
接着,可以通过磁控溅射或热蒸发等方法形成透明导电薄膜,并通过构图工艺形成用于连接TFT的源极151与源连接电极131、TFT的漏极152与第一透明电极132的连接电极171,以及条状的第二透明电极172,最终形成如图11所示的阵列基板。其中,第一透明电极132与第二透明电极172之间可以形成多维电场。第二透明电极172的材料可以是ITO、ZnO、InGaZnO、InZnO、InGaO等透明导电材料。
本实用新型实施例提供的阵列基板制造方法,采用一次构图工艺分别形成金属氧化物薄膜、刻蚀阻挡层薄膜和源漏金属层薄膜的图形,并在金属氧化物薄膜的图形区域进行金属化处理以形成第一透明电极。这样一来,刻蚀阻挡层、半导体有源层、第一透明电极以及TFT的源漏极可以通过一次构图工艺加工得到,与现有技术相比,可以将阵列基板制作过程中的构图工艺使用次数减少到4次,从而简化了产品的生产步骤,显著降低了产品的生产成本。
或者,本实用新型实施例提供的阵列基板制造方法可以如图12所示,与前述实施例不同的是,在本实用新型实施例中,是以第一透明电极为公共电极,第二透明电极为像素电极进行的说明。
S1201、在透明基板上形成栅线、栅电极以及公共电极线。
该步骤可以参考前述实施例,此处不做赘述。
S1202、在形成有栅线、栅电极以及公共电极线的透明基板上形成栅绝缘层,该栅绝缘层上形成有第二过孔,该第二过孔用于连接第一透明电极与公共电极线。
具体的,如图13所示,可以在形成有栅线(图13中未示出)、栅电极111以及公共电极线112的透明基板10上通过化学气相沉积或热蒸发等方法制备绝缘薄膜形成栅绝缘层12,该栅绝缘层12上通过构图工艺形成有第二过孔B,第一透明电极132可以通过第二过孔B与公共电极线112电连接。其中,该绝缘薄膜可以采用氮化硅、氧化硅或氮氧化硅的单层薄膜,也可以采用上述材料的多层形成的多层薄膜。
S1203、在依次形成有金属氧化物薄膜、刻蚀阻挡层薄膜和源漏金属层薄膜的基板上通过构图工艺处理形成金属氧化物薄膜的图形和刻蚀阻挡层薄膜的图形,以及位于该刻蚀阻挡层薄膜表面的源漏金属层薄膜,该刻蚀阻挡层薄膜覆盖TFT的沟道区域。
S1204、对外露的金属氧化物薄膜进行金属化处理,形成具有导体特性的金属氧化物薄膜,刻蚀阻挡层下未进行金属化处理的部分金属氧化物薄膜形成半导体有源层,经过金属化处理的金属氧化物薄膜包括用于与TFT的源极电连接的源连接电极和第一透明电极。
S1205、将源漏金属层薄膜通过构图工艺处理形成TFT的源极和漏极以及数据线。
以上步骤可以参考前述实施例,此处不做赘述。
S1206、在形成有数据线、TFT的源极以及TFT的漏极的基板上形成具有第三过孔的钝化层,第三过孔贯穿该钝化层,露出TFT的漏极。
S1207、在钝化层上形成用于连接TFT的源极与源连接电极的连接电极以及第二透明电极,该第二透明电极通过第三过孔与TFT的漏极电连接。
与前述实施例类似的,上述钝化层、连接电极以及第二透明电极结构同样可以分别通过两次构图工艺形成。
具体的,如图13所示,可以在形成有数据线、TFT的源极151以及TFT的漏极152的基板上通过化学气相沉积或热蒸发等方法制备绝缘薄膜形成钝化层16,该钝化层上通过构图工艺形成有第三过孔C,第一透明电极132可以通过第二过孔B与公共电极线112电连接。其中,该绝缘薄膜可以采用氮化硅、氧化硅或氮氧化硅的单层薄膜,也可以采用上述材料的多层形成的多层薄膜。
接着,可以通过磁控溅射或热蒸发等方法形成透明导电薄膜,并通过构图工艺形成用于连接TFT的源极151与源连接电极131的连接电极171,以及条状的第二透明电极172,该第二透明电极172通过第三过孔C与TFT的漏极152电连接。其中,第一透明电极132与第二透明电极172之间同样可以形成多维电场。第二透明电极172的材料可以是ITO、ZnO、InGaZnO、InZnO、InGaO等透明导电材料。
本实用新型实施例提供的阵列基板制造方法,与前述实施例类似的,采用一次构图工艺分别形成金属氧化物薄膜、刻蚀阻挡层薄膜和源漏金属层薄膜的图形,并在金属氧化物薄膜的图形区域进行金属化处理以形成第一透明电极。这样一来,刻蚀阻挡层、半导体有源层、第一透明电极以及TFT的源漏极可以通过一次构图工艺加工得到,与现有技术相比,减少了阵列基板制作过程中的构图工艺的使用次数,从而简化了产品的生产步骤,显著降低了产品的生产成本。
本实用新型实施例提供的阵列基板,如图11所示,包括薄膜晶体管TFT和第一透明电极132,还包括:
依次形成于阵列基板表面的金属氧化物薄膜13、刻蚀阻挡层薄膜14和源漏金属层薄膜15。
其中,金属氧化物薄膜13的图形、刻蚀阻挡层薄膜14的图形以及源漏金属层薄膜15的图形通过一次构图工艺形成。
通过金属化处理的金属氧化物薄膜13的图形区域包括第一透明电极132。。
该阵列基板具体包括TFT、第一透明电极和第二透明电极。其中,刻蚀阻挡层、半导体有源层、第一透明电极以及TFT的源漏极通过一次构图工艺形成的,第一透明电极由金属氧化物薄膜通过金属化处理得到,半导体有源层由未被金属化处理的金属氧化物薄膜形成。
需要说明的是,上述各个实施例中是以像素电极和公共电极异层设置的阵列基板为例进行的说明。可以理解的是,以上实施例中像素电极和公共电极同层设置在阵列基板上时,也可以通过构图工艺、金属化处理等在一层金属氧化物薄膜上形成有源层、像素电极和公共电极的图案。因此,本实用新型实施例提供的阵列基板通过适当的变形也可以适用于IPS(In-Plane Switching,平面内开关)型和AD-SDS型的TFT阵列基板。
本实用新型实施例提供的阵列基板制造方法,采用一次构图工艺分别形成金属氧化物薄膜、刻蚀阻挡层薄膜和源漏金属层薄膜的图形,并在金属氧化物薄膜的图形区域进行金属化处理以形成第一透明电极。这样一来,刻蚀阻挡层、半导体有源层、第一透明电极以及TFT的源漏极可以通过一次构图工艺加工得到,与现有技术相比,可以将阵列基板制作过程中的构图工艺使用次数减少到4次,从而简化了产品的生产步骤,显著降低了产品的生产成本。
进一步地,如图11所示,刻蚀阻挡层14的图形可以位于金属氧化物薄膜13图形表面,且覆盖TFT的沟道区域。
通过金属化处理的金属氧化物薄膜13的图形区域还可以包括:
半导体有源层133,该半导体有源层133可以位于刻蚀阻挡层14下。
以及用于与TFT的源极151电连接的源连接电极131以及第一透明电极132。
通过构图工艺处理的源漏金属层薄膜15可以包括TFT的源极151和漏极152以及数据线(图11中未示出)。
进一步地,如图11所示,阵列基板还可以包括:
位于透明基板10和金属氧化物薄膜13之间的栅线(图11中未示出)、栅电极111以及公共电极线112。
位于栅线、栅电极111以及公共电极线112和金属氧化物薄膜13之间的栅绝缘层12。
其中,阵列基板还可以包括:
位于数据线(图11中未示出)、TFT的源极151以及TFT的漏极152的表面的含有第一过孔A的钝化层16,第一过孔A贯穿钝化层16和栅绝缘层12,露出公共电极线112。
位于钝化层16表面的用于连接TFT的源极151与源连接电极131、TFT的漏极152与第一透明电极132的连接电极171以及第二透明电极172,该第二透明电极172通过第一过孔A与公共电极线112电连接。
或者,如图13所示,阵列基板还可以包括:
位于透明基板10和金属氧化物薄膜13之间的栅线(图13中未示出)、栅电极111以及公共电极线112。
位于栅线、栅电极111以及公共电极线112和金属氧化物薄膜13之间的栅绝缘层12,该栅绝缘层12上形成有第二过孔B,该第二过孔B用于连接第一透明电极132与公共电极线112。
其中,阵列基板还可以包括:
位于数据线(图13中未示出)、TFT的源极151以及TFT的漏极152的表面的具有第三过孔C的钝化层16,第三过孔C贯穿钝化层16,露出TFT的漏极152。
位于钝化层16表面的用于连接TFT的源极151与源连接电极131的连接电极171以及第二透明电极172,该第二透明电极172可以通过第三过孔C与TFT的漏极152电连接。
在本实用新型实施例中,第一透明电极为像素电极,第二透明电极为公共电极,或者第一透明电极为公共电极,第二透明电极为像素电极。
其中,金属氧化物薄膜可以采用呈半导体特性的透明金属氧化物材料,例如,可以包括:InGaZnO、InGaO、ITZO、AlZnO中的至少一种。
本实用新型实施例提供的显示装置,包括如上所述的阵列基板。
该阵列基板具体包括TFT、第一透明电极和第二透明电极。其中,刻蚀阻挡层、半导体有源层、第一透明电极以及TFT的源漏极通过一次构图工艺形成的,第一透明电极由金属氧化物薄膜通过金属化处理得到,半导体有源层由未被金属化处理的金属氧化物薄膜形成。
需要说明的是本实用新型所提供的显示装置可以为:液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
本实用新型实施例提供的阵列基板制造方法,包括阵列基板,该阵列基板采用一次构图工艺分别形成金属氧化物薄膜、刻蚀阻挡层薄膜和源漏金属层薄膜的图形,并在金属氧化物薄膜的图形区域进行金属化处理以形成第一透明电极。这样一来,刻蚀阻挡层、半导体有源层、第一透明电极以及TFT的源漏极可以通过一次构图工艺加工得到,与现有技术相比,可以将阵列基板制作过程中的构图工艺使用次数减少到4次,从而简化了产品的生产步骤,显著降低了产品的生产成本。
以上所述,仅为本实用新型的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种阵列基板,包括薄膜晶体管TFT和第一透明电极,其特征在于,还包括:
依次形成于阵列基板表面的金属氧化物薄膜、刻蚀阻挡层薄膜和源漏金属层薄膜;
所述金属氧化物薄膜的图形、所述刻蚀阻挡层薄膜的图形以及所述源漏金属层薄膜的图形通过一次构图工艺形成;
通过金属化处理的所述金属氧化物薄膜的图形区域包括所述第一透明电极。
2.根据权利要求1所述的阵列基板,其特征在于,
所述刻蚀阻挡层的图形位于所述金属氧化物薄膜图形表面,且覆盖TFT的沟道区域。
3.根据权利要求1所述的阵列基板,其特征在于,所述通过金属化处理的所述金属氧化物薄膜的图形区域还包括:
半导体有源层,所述半导体有源层位于所述刻蚀阻挡层下;
用于与所述TFT的源极电连接的源连接电极以及第一透明电极;
所述通过构图工艺处理的所述源漏金属层薄膜包括TFT的源极和漏极以及数据线。
4.根据权利要求3所述的阵列基板,其特征在于,所述阵列基板还包括:
位于透明基板和所述金属氧化物薄膜之间的栅线、栅电极以及公共电极线;
位于所述栅线、所述栅电极以及所述公共电极线和所述金属氧化物薄膜之间的栅绝缘层。
5.根据权利要求4所述的阵列基板,其特征在于,所述阵列基板还包括:
位于数据线、所述TFT的源极以及所述TFT的漏极的表面的含有第一过孔的钝化层,所述第一过孔贯穿所述钝化层和所述栅绝缘层,露出公共电极线;
位于所述钝化层表面的用于连接所述TFT的源极与源连接电极、所述TFT的漏极与所述第一透明电极的连接电极以及第二透明电极,所述第二透明电极通过所述第一过孔与所述公共电极线电连接。
6.根据权利要求3所述的阵列基板,其特征在于,所述阵列基板还包括:
位于所述透明基板和所述金属氧化物薄膜之间的栅线、栅电极以及公共电极线;
位于所述栅线、所述栅电极以及所述公共电极线和所述金属氧化物薄膜之间的栅绝缘层,所述栅绝缘层上形成有第二过孔,所述第二过孔用于连接所述第一透明电极与所述公共电极线。
7.根据权利要求6所述的阵列基板,其特征在于,所述阵列基板还包括:
位于数据线、所述TFT的源极以及所述TFT的漏极的表面的具有第三过孔的钝化层,所述第三过孔贯穿所述钝化层,露出所述TFT的漏极;
位于所述钝化层表面的用于连接所述TFT的源极与所述源连接电极的连接电极以及第二透明电极,所述第二透明电极通过所述第三过孔与所述TFT的漏极电连接。
8.根据权利要求5或7所述的阵列基板,其特征在于,
所述第一透明电极为像素电极,所述第二透明电极为公共电极;或,
所述第一透明电极为公共电极,所述第二透明电极为像素电极。
9.一种显示装置,其特征在于,所述显示装置包括如权利要求1至8任一所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201220653943 CN203118950U (zh) | 2012-11-30 | 2012-11-30 | 一种阵列基板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201220653943 CN203118950U (zh) | 2012-11-30 | 2012-11-30 | 一种阵列基板及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203118950U true CN203118950U (zh) | 2013-08-07 |
Family
ID=48899269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201220653943 Expired - Fee Related CN203118950U (zh) | 2012-11-30 | 2012-11-30 | 一种阵列基板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203118950U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103441100A (zh) * | 2013-08-22 | 2013-12-11 | 合肥京东方光电科技有限公司 | 显示基板及其制造方法、显示装置 |
CN104733384A (zh) * | 2013-08-22 | 2015-06-24 | 合肥京东方光电科技有限公司 | 显示基板及其制造方法、显示装置 |
WO2019041552A1 (zh) * | 2017-08-28 | 2019-03-07 | 武汉华星光电半导体显示技术有限公司 | Tft基板的制作方法及tft显示装置的制作方法 |
-
2012
- 2012-11-30 CN CN 201220653943 patent/CN203118950U/zh not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103441100A (zh) * | 2013-08-22 | 2013-12-11 | 合肥京东方光电科技有限公司 | 显示基板及其制造方法、显示装置 |
CN103441100B (zh) * | 2013-08-22 | 2015-05-20 | 合肥京东方光电科技有限公司 | 显示基板及其制造方法、显示装置 |
CN104733384A (zh) * | 2013-08-22 | 2015-06-24 | 合肥京东方光电科技有限公司 | 显示基板及其制造方法、显示装置 |
CN104733384B (zh) * | 2013-08-22 | 2018-03-23 | 合肥京东方光电科技有限公司 | 显示基板及其制造方法、显示装置 |
US10663820B2 (en) | 2013-08-22 | 2020-05-26 | Boe Technology Group Co., Ltd. | Display substrate, its manufacturing method, and display device |
WO2019041552A1 (zh) * | 2017-08-28 | 2019-03-07 | 武汉华星光电半导体显示技术有限公司 | Tft基板的制作方法及tft显示装置的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103021939B (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN102790012A (zh) | 阵列基板的制造方法及阵列基板、显示装置 | |
CN102629577B (zh) | 一种tft阵列基板及其制造方法和显示装置 | |
JP5564464B2 (ja) | Tft−lcdアレー基板及びその製造方法 | |
CN103489877B (zh) | 阵列基板及其制造方法和显示装置 | |
CN105633016A (zh) | Tft基板的制作方法及制得的tft基板 | |
CN103021959B (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN103715094A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
CN102709237B (zh) | 薄膜场效应晶体管阵列基板及其制造方法、电子器件 | |
CN103314431A (zh) | 制造氧化物薄膜晶体管阵列的方法和结合其的装置 | |
CN101807586B (zh) | Tft-lcd阵列基板及其制造方法 | |
CN103441100B (zh) | 显示基板及其制造方法、显示装置 | |
CN102751240A (zh) | 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置 | |
CN105655359A (zh) | Tft基板的制作方法 | |
CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
CN102651343A (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
CN102969311B (zh) | 阵列基板及其制作方法、显示装置 | |
CN105448824A (zh) | 阵列基板及其制作方法、显示装置 | |
EP2819155B1 (en) | Thin film transistor array substrate and producing method thereof | |
CN108646487A (zh) | Ffs型阵列基板的制作方法及ffs型阵列基板 | |
CN103456747A (zh) | 阵列基板及其制作方法、显示装置 | |
CN105702586A (zh) | 一种薄膜晶体管、阵列基板、其制作方法及显示装置 | |
CN103700663B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN203118950U (zh) | 一种阵列基板及显示装置 | |
CN104733384B (zh) | 显示基板及其制造方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130807 Termination date: 20211130 |