CN103715094A - 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 - Google Patents

薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 Download PDF

Info

Publication number
CN103715094A
CN103715094A CN201310740724.5A CN201310740724A CN103715094A CN 103715094 A CN103715094 A CN 103715094A CN 201310740724 A CN201310740724 A CN 201310740724A CN 103715094 A CN103715094 A CN 103715094A
Authority
CN
China
Prior art keywords
photoresist
drain electrode
active layer
electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310740724.5A
Other languages
English (en)
Other versions
CN103715094B (zh
Inventor
刘圣烈
崔承镇
金熙哲
宋泳锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310740724.5A priority Critical patent/CN103715094B/zh
Publication of CN103715094A publication Critical patent/CN103715094A/zh
Priority to US14/430,019 priority patent/US9806108B2/en
Priority to PCT/CN2014/078858 priority patent/WO2015096394A1/zh
Application granted granted Critical
Publication of CN103715094B publication Critical patent/CN103715094B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供了一种薄膜晶体管及制备方法、阵列基板及制备方法、显示装置，涉及显示技术领域，可减少构图工艺次数，从而提升量产产品的产能，降低成本；该薄膜晶体管的制备方法包括通过一次构图工艺在基板上形成有源层、源极和漏极，且所述有源层、所述源极和所述漏极位于同一层；用于薄膜晶体、阵列基板及显示装置的制造。

Description

薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及制备方法、阵列基板及制备方法、显示装置。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在平板显示技术领域占据着主导地位，受到了人们的广泛关注。
此外，在现有技术中，薄膜晶体管的制备通常需要进行栅金属层掩膜、栅绝缘层掩膜、有源层掩膜、源漏金属层掩膜、以及像素电极层掩膜等多次构图工艺，而每一次构图工艺中又分别包括成膜、曝光、显影、刻蚀和剥离等工艺。
然而，构图工艺的次数过多将直接导致产品的成本上升以及量产产品的产能降低，因此如何能够进一步减少构图工艺的次数也就成为了人们日益关注的问题。
发明内容
本发明的实施例提供一种薄膜晶体管及制备方法、阵列基板及制备方法、显示装置，可减少构图工艺的次数，从而提高量产产品的产能，降低成本。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种薄膜晶体管的制备方法，所述方法包括通过一次构图工艺在基板上形成有源层、源极和漏极，且所述有源层、所述源极和所述漏极位于同一层。
可选的，所述通过一次构图工艺在基板上形成有源层、源极和漏极，具体包括：在基板上形成一层半导体薄膜，并在所述半导体薄膜上形成光刻胶；采用多色调掩膜板对形成有所述光刻胶的基板进行曝光、显影后，形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的半导体有源层的区域，所述光刻胶半保留部分对应待形成的所述源极和所述漏极的区域，所述光刻胶完全去除部分对应其他区域；采用刻蚀工艺去除所述光刻胶完全去除部分对应的所述半导体薄膜；采用灰化工艺去除所述光刻胶半保留部分的光刻胶；对所述半导体薄膜进行金属化处理，使露出的所述半导体薄膜转化为具有导体特性的薄膜，形成所述源极和所述漏极；对应所述光刻胶完全保留部分的所述半导体薄膜未受金属化处理影响，形成所述半导体有源层；采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
进一步可选的，对所述半导体薄膜进行金属化处理的方法，具体包括：将具有露出的所述半导体薄膜的基板置于还原性气氛中在200～400℃进行热处理；或，将具有露出的所述半导体薄膜的基板置于真空腔室中，采用氢气等离子体或氧气等离子体处理，其中，所述真空腔室内的压力为1000～2000mtorr，气体流量为5000～15000sccm。
进一步的，所述进行金属化处理的半导体薄膜为金属氧化物薄膜，所述金属氧化物薄膜采用呈半导体特性的透明金属氧化物材料。
进一步的，所述呈半导体特性的透明金属氧化物材料包括铟镓锌氧化物(Indium Gallium Zinc Oxide，简称IGZO)、铟镓氧化物(IndiumGallium Oxide，简称IGO)、非晶态铟锡锌氧化物(Indium Tin ZincOxide，简称ITZO)、铝锌氧化物(Aluminium Zinc Oxide，简称AZO)中的至少一种。
优选的，在形成有所述有源层、所述源极和所述漏极的基板上，通过一次构图工艺形成位于所述有源层、所述源极和所述漏极上方的栅绝缘层和栅极。
还提供一种阵列基板的制备方法，包括薄膜晶体管和像素电极的制备；所述薄膜晶体管的制备方法为上述的薄膜晶体管的制备方法。
可选的，通过一次构图工艺在基板上形成位于同一层的有源层、源极和漏极的同时，还形成与所述漏极电连接且同层的像素电极；其中，所述漏极与所述像素电极为一体结构且具有相同的材料。
进一步可选的，通过一次构图工艺在基板上形成位于同一层的所述有源层、所述源极和所述漏极、以及与所述漏极电连接的像素电极，具体包括：在基板上形成一层半导体薄膜，并在所述半导体薄膜上形成光刻胶；采用多色调掩膜板对形成有所述光刻胶的基板进行曝光、显影后，形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的半导体有源层的区域，所述光刻胶半保留部分对应待形成的所述源极和漏极、以及与所述漏极电连接的所述像素电极的区域，所述光刻胶完全去除部分对应其他区域；采用刻蚀工艺去除所述光刻胶完全去除部分对应的所述半导体薄膜；采用灰化工艺去除所述光刻胶半保留部分的光刻胶；对所述半导体薄膜进行金属化处理，使露出的所述半导体薄膜转化为具有导体特性的薄膜，形成所述源极和所述漏极、以及与所述漏极电连接的像素电极；对应所述光刻胶完全保留部分的所述半导体薄膜未受金属化处理影响，形成所述半导体有源层；采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
可选的，所述方法还包括：通过一次构图工艺在基板上形成公共电极。
另一方面，提供一种薄膜晶体管，包括有源层、以及位于所述有源层两侧的源极和漏极；所述有源层、所述源极和所述漏极同层设置。
可选的，所述有源层的材料为呈半导体特性的透明金属氧化物材料；所述源极和所述漏极的材料为与所述有源层相同的材料经过金属化处理后得到的材料。
进一步可选的，所述呈半导体特性的透明金属氧化物材料包括铟镓锌氧化物(IGZO)、铟镓氧化物(IGO)、非晶态铟锡锌氧化物(ITZO)、铝锌氧化物(AZO)中的至少一种。
可选的，在所述源极和所述漏极、以及所述有源层上还设置有栅绝缘层和栅极。
还提供一种阵列基板，所述阵列基板包括像素电极和上述的薄膜晶体管。
可选的，所述薄膜晶体管的漏极与所述像素电极电连接；所述薄膜晶体管的有源层、源极和漏极、以及所述像素电极同层设置；其中，所述漏极与所述像素电极为一体结构且具有相同的材料。
可选的，所述阵列基板还包括公共电极。
还提供一种显示装置，包括上述的阵列基板。
本发明实施例提供了一种薄膜晶体管及制备方法、阵列基板及制备方法、显示装置，该薄膜晶体管的制备方法包括通过一次构图工艺在基板上形成有源层、源极和漏极，且所述有源层、所述源极和所述漏极位于同一层。与现有技术相比，该制备方法可以有效地减少构图工艺的次数，从而可提升量产产品的产能，降低成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种顶栅型薄膜晶体管的结构示意图；
图2为本发明实施例提供的一种底栅型薄膜晶体管的结构示意图；
图3(a)～图3(f)为本发明实施例提供的一种形成金属氧化物半导体有源层、源极和漏极的过程示意图；
图4为本发明实施例提供的一种阵列基板的结构示意图一；
图5为本发明实施例提供的一种阵列基板的结构示意图二；
图6(a)～图6(h)为本发明实施例提供的一种形成阵列基板的过程示意图；
图7为本发明实施例提供的一种阵列基板的结构示意图三；
图8为本发明实施例提供的一种阵列基板的制备流程图。
附图标记：
10-阵列基板；11-(金属氧化物)半导体薄膜；12-栅绝缘层薄膜；13-金属薄膜；20-薄膜晶体管；201-栅极；202-栅绝缘层；203-(金属氧化物半导体)有源层；204-源极；205-漏极；30-像素电极；40-光刻胶；401-光刻胶完全保留部分；402-光刻胶半保留部分；403-光刻胶完全去除部分；50-多色调掩膜板；501-不透明部分；502-半透明部分；503-透明部分；60-公共电极；70-钝化层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
本发明实施例提供一种薄膜晶体管20的制备方法，所述方法包括通过一次构图工艺在基板上形成有源层203、源极204和漏极205，且所述有源层203、所述源极204和所述漏极205位于同一层。
需要说明的是，第一，在本发明实施例中，所述一次构图工艺是对应于一次掩膜工艺来说的，即，应用一次掩膜板制作完成某些图案称为进行了一次构图工艺。
第二，所述有源层203、所述源极204和漏极205通过一次构图工艺形成，其可以在形成栅极201和栅绝缘层202之前进行，也可以在形成栅极201和栅绝缘层202之后形成，具体顺序在此不做限定，以实际生产情况为准。
其中，当所述栅极201和所述栅绝缘层202在先形成，所述有源层203、所述源极204和所述漏极205在后形成时，所述薄膜晶体管20即为底栅型薄膜晶体管20；当所述有源层203、所述源极204和所述漏极205在先形成，所述栅极201和所述栅绝缘层202在后形成时，所述薄膜晶体管20即为顶栅型薄膜晶体管20。
对于顶栅型薄膜晶体管20而言，如图1所示，可以首先通过一次构图工艺形成所述有源层203、所述源极204和所述漏极205，再通过一次构图工艺形成所述栅绝缘层202和所述栅极201。即，通过两次构图工艺便可以形成所述顶栅型薄膜晶体管20。
对于底栅型薄膜晶体管20而言，如图2所示，可以首先通过一次构图工艺形成所述栅极201，然后通过一次构图工艺形成所述栅绝缘层202，再通过一次构图工艺形成所述有源层203、所述源极204和所述漏极205。即，通过三次构图工艺便可以形成所述底栅型薄膜晶体管20。
本发明实施例提供了一种薄膜晶体管20的制备方法，所述方法包括通过一次构图工艺在基板上形成有源层203、源极204和漏极205，且所述有源层203、所述源极204和所述漏极205位于同一层。与现有技术相比，该制备方法可以有效地减少构图工艺的次数，从而可提升量产产品的产能，降低成本。
基于上述描述，优选的，参考图1所示，可以采用通过两次构图工艺的方式形成所述顶栅型薄膜晶体管20，即：通过一次构图工艺在基板上形成所述有源层203、所述源极204和所述漏极205；在形成有所述有源层203、所述源极204和所述漏极205的基板上，通过一次构图工艺形成位于所述有源层203、所述源极204和所述漏极205上方的栅绝缘层202和栅极201。
这里需要说明的是，由于所述栅绝缘层202在所述薄膜晶体管20的周边区域包括例如露出栅线引线的过孔，因此，在形成所述栅绝缘层202时也需要进行构图工艺，刻蚀出位于周边区域的过孔。
可选的，如图3(a)至图3(f)所示，所述通过一次构图工艺在基板上形成有源层203、源极204和漏极205，具体可以包括：
S101、如图3(a)所示，在基板上形成一层半导体薄膜11，并在所述半导体薄膜11上形成光刻胶40。
S102、如图3(b)所示，采用多色调掩膜板50对形成有所述光刻胶40的基板进行曝光、显影后，形成光刻胶完全保留部分401、光刻胶半保留部分402和光刻胶完全去除部分403。
其中，所述光刻胶完全保留部分401对应待形成的半导体有源层203的区域，所述光刻胶半保留部分402对应待形成的所述源极204和所述漏极205的区域，所述光刻胶完全去除部分403对应其他区域。
这里，参考图3(b)对所述多色调掩膜板50的主要原理进行如下说明：
所述多色调掩膜板50是通过光栅效应，使曝光在不同区域的透过光的强度有所不同，从而使所述光刻胶40进行选择性曝光、显影。所述多色调掩膜板50包括不透明部分501、半透明部分502和透明部分503。所述光刻胶40经过曝光后，所述光刻胶完全保留部分401对应所述多色调掩膜板50的不透明部分501，所述光刻胶半保留部分402对应所述多色调掩膜板50的半透明部分502，所述光刻胶完全去除部分403对应所述多色调掩膜板50的透明部分503。
其中，本发明所有实施例中所指的所述光刻胶40均为正性胶，即所述多色调掩膜板50中，所述光刻胶完全去除部分403对应的区域为完全曝光区域，对应所述多色调掩膜板50的透光部分；所述光刻胶半保留部分402对应的区域为半曝光区域，对应所述多色调掩膜板50的半透光部分；所述光刻胶完全保留部分401对应的区域为不曝光区域，对应所述多色调掩膜板50的不透光部分。
S103、如图3(c)所示，采用刻蚀工艺去除所述光刻胶完全去除部分403对应的所述半导体薄膜11。
S104、如图3(d)所示，采用灰化工艺去除所述光刻胶半保留部分402的光刻胶40。
S105、如图3(e)所示，对所述半导体薄膜11进行金属化处理，使露出的所述半导体薄膜11转化为具有导体特性的薄膜，形成所述源极204和所述漏极205；对应所述光刻胶完全保留部分401的所述半导体薄膜11未受金属化处理影响，形成所述半导体有源层203。
这里，所述进行金属化处理的半导体薄膜11为金属氧化物薄膜，所述金属氧化物薄膜采用呈半导体特性的透明金属氧化物材料。
其中，所述呈半导体特性的透明金属氧化物材料包括铟镓锌氧化物(IGZO)、铟镓氧化物(IGO)、非晶态铟锡锌氧化物(ITZO)、铝锌氧化物(AZO)中的至少一种。
S106、如图3(f)所示，采用剥离工艺去除所述光刻胶完全保留部分401的光刻胶40。
通过上述步骤S101-S106，便可在基板上形成所述有源层203、所述源极204和所述漏极205。其中，所述源极204和所述漏极205由经过金属化处理而具有导体特性的薄膜形成，所述半导体有源层203由未经过金属化处理具有半导体特性的金属氧化物薄膜形成。
进一步可选的，对所述半导体薄膜11进行金属化处理的方法，具体可以包括以下三种方式：
第一种：将具有露出的所述半导体薄膜11的基板置于真空腔室中加热到预设温度，并保持预设时间后在空气中冷却，其中，所述预设温度为200～300℃，所述预设时间为20～40分钟。
第二种：将具有露出的所述半导体薄膜11的基板置于还原性气氛中在200～400℃进行热处理。
第三种：将具有露出的所述半导体薄膜11的基板置于真空腔室中，采用氢气等离子体或氧气等离子体处理，其中，所述真空腔室内的压力为1000～2000mtorr，气体流量为5000～15000sccm。
当具有半导体特性的透明金属氧化物材料形成的所述半导体薄膜11经过上述三种方式中的任一种方式处理后，会导致内部的载流子浓度提高，呈现导体特性，从而形成所述源极204和所述漏极205。而位于所述光刻胶40下未进行金属化处理的所述半导体薄膜11的载流子浓度较低，呈现半导体特性，从而形成所述半导体有源层203。
需要说明的是，本发明实施例对所述半导体薄膜11进行金属化处理的方法不限于上述三种方式，只要是有利于将具有半导体特性的所述半导体薄膜11转化为具有导体特性的薄膜均可。
本发明实施例还提供一种阵列基板10的制备方法，如图4和图5所示，包括薄膜晶体管20和像素电极30的制备。其中，所述薄膜晶体管20可以采用上述的方法进行制备；所述像素电极30可以与所述源极204和所述漏极205一起制备形成。
在此基础上，可选的，通过一次构图工艺在基板上形成位于同一层的所述有源层203、所述源极204和所述漏极205的同时，还可以形成与所述漏极205连接且同层的像素电极30；其中，所述漏极205与所述像素电极30为一体结构且具有相同的材料。
这里，参考图4所示，所述阵列基板10可以包括所述顶栅型薄膜晶体管20；或者，参考图5所示，所述阵列基板10也可以包括所述底栅型薄膜晶体管20。
由于所述像素电极30可以与所述有源层203、所述源极204和所述漏极205一起形成，因此，在所述阵列基板10包括所述顶栅型薄膜晶体管20的情况下，可以通过两次构图工艺形成所述阵列基板10；在所述阵列基板10包括所述底栅型薄膜晶体管20的情况下，可以通过三次构图工艺形成所述阵列基板10。
可选的，如图6(a)至图6(h)所示，通过一次构图工艺在基板上形成位于同一层的所述有源层203、所述源极204和所述漏极205，以及与所述漏极205连接的像素电极30，具体可以包括：
S201、如图6(a)所示，在基板上形成一层半导体薄膜11，并在所述半导体薄膜11上形成光刻胶40。
S202、如图6(b)所示，采用多色调掩膜板50对形成有所述光刻胶40的基板进行曝光、显影后，形成光刻胶完全保留部分401、光刻胶半保留部分402和光刻胶完全去除部分403。
其中，所述光刻胶完全保留部分401对应待形成的所述半导体有源层203的区域，所述光刻胶半保留部分402对应待形成的所述源极204和所述漏极205、以及与所述漏极205电连接的所述像素电极30的区域，所述光刻胶完全去除部分403对应其他区域。
S203、如图6(c)所示，采用刻蚀工艺去除所述光刻胶完全去除部分403对应的所述半导体薄膜11。
S204、如图6(d)所示，采用灰化工艺去除所述光刻胶半保留部分的光刻胶402。
S205、如图6(e)所示，对所述半导体薄膜11进行金属化处理，使露出的所述半导体薄膜11转化为具有导体特性的薄膜，形成所述源极204和所述漏极205、以及与所述漏极205电连接的像素电极30；对应所述光刻胶完全保留部分401的所述半导体薄膜11未受金属化处理影响，形成所述半导体有源层203。
这里，所述进行金属化处理的半导体薄膜11可以为金属氧化物薄膜，所述金属氧化物薄膜采用呈半导体特性的透明金属氧化物材料。
其中，所述呈半导体特性的透明金属氧化物材料包括铟镓锌氧化物(IGZO)、铟镓氧化物(IGO)、非晶态铟锡锌氧化物(ITZO)、铝锌氧化物(AZO)中的至少一种。
S206、如图6(f)所示，采用剥离工艺去除所述光刻胶完全保留部分401的光刻胶40。
通过上述步骤S201-S206，便可在基板上形成所述半导体有源层203、所述源极204和所述漏极205、以及与所述漏极205电连接的像素电极30。其中，所述源极204和所述漏极205、以及所述像素电极30由经过金属化处理而具有导体特性的薄膜形成，所述半导体有源层203由未经过金属化处理具有半导体特性的金属氧化物薄膜形成。
在上述步骤的基础上，还可以再通过一次多色调掩膜工艺形成所述栅绝缘层202和所述栅极201，具体可以包括：
S207、如图6(g)所示，在形成有所述半导体有源层203、所述源极204和所述漏极205、以及所述像素电极30的基板上依次形成一层栅绝缘层薄膜12和一层金属薄膜13，并在所述金属薄膜13上方形成光刻胶40。
S208、如图6(h)所示，采用多色调掩膜板50对形成有所述光刻胶40的基板进行曝光、显影后，形成光刻胶完全保留部分401、光刻胶半保留部分402和光刻胶完全去除部分403。
其中，所述光刻胶完全保留部分401对应待形成的所述栅极201、栅线和栅线引线(图中未标出)的区域，所述光刻胶完全去除部分403对应周边区域的待形成的过孔(图中未标出)，所述光刻胶半保留部分402对应其他区域。
S209、采用刻蚀工艺去除所述光刻胶完全去除部分403对应的所述金属薄膜13，形成包括所述过孔(图中未标出)的栅绝缘层202；然后采用灰化工艺去除所述光刻胶半保留部分402的光刻胶40，并采用刻蚀工艺去除其下方对应的所述金属薄膜13，形成所述栅极201、栅线、栅线引线等。
S210、采用剥离工艺去除所述光刻胶完全保留部分401的光刻胶40，形成参考图4所示的阵列基板10。
本发明实施例提供的阵列基板10不仅可以适用于扭曲向列型液晶显示装置的生产，还可以适用于高级超维场转换型液晶显示装置的生产。
在此基础上，进一步的，如图7所示，所述方法还包括：通过一次构图工艺在基板上形成公共电极60。
其中，对于高级超维场转换技术而言，其核心技术特性可以描述为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高薄膜晶体管液晶显示面板的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹等优点。
下面提供一具体的实施例对具有顶栅型薄膜晶体管20的阵列基板10的制备方法进行说明。如图8所示，该方法具体包括如下步骤：
S301、参考图6(a)所示，采用磁控溅射法在基板上依次沉积一层厚度为
Figure BDA0000447950520000111
至
Figure BDA0000447950520000112
的铟镓锌氧化物IGZO薄膜，并在所述IGZO薄膜表面涂覆一层光刻胶40。
其中，所述IGZO薄膜为具有半导体特性的透明金属氧化物薄膜。
S302、参考图6(b)所示，采用多色调掩膜板50对形成有所述光刻胶40的基板进行曝光、显影后，形成光刻胶完全保留部分401、光刻胶半保留部分402和光刻胶完全去除部分403。
其中，所述光刻胶完全保留部分401对应待形成的金属氧化物半导体有源层203的区域，所述光刻胶半保留部分402对应待形成的源极204和漏极205、以及与所述漏极205电连接的像素电极30的区域，所述光刻胶完全去除部分403对应其他区域。
S303、参考图6(c)所示，采用刻蚀工艺去除所述光刻胶完全去除部分403对应的所述IGZO薄膜。
S304、参考图6(d)所示，采用灰化工艺去除所述光刻胶半保留部分402的光刻胶40。
此时，对应待形成的源极204和所述漏极205、以及所述像素电极30的区域的IGZO薄膜暴露在外；对应待形成的所述金属氧化物半导体有源层203的区域的IGZO薄膜表面仍有光刻胶40覆盖。
S305、参考图6(e)所示，对上述基板进行等离子体处理，使露出的具有半导体特性的IGZO薄膜转化为具有导体特性的薄膜，从而形成所述源极204和所述漏极205、以及与所述漏极205电连接的所述像素电极30，所述漏极205与所述像素电极30为一体结构。
此时，位于所述光刻胶40下方的IGZO薄膜未进行等离子体处理，仍保持其半导体特性，从而形成所述金属氧化物半导体有源层203。
其中，所述等离子体处理具体包括：将具有露出的金属氧化物薄膜的基板置于真空腔室中，采用氢气等离子体或氧气等离子体处理；此时，所述真空腔室内的压力为1000～2000mtorr，所述氢气或氧气的气体流量为5000～15000sccm，所述真空腔室内两极板之间的功率为1500～2500W。
S306、参考图6(f)所示，采用剥离工艺去除所述光刻胶完全保留部分401的光刻胶40。
S307、如图6(g)所示，采用磁控溅射法在形成有所述金属氧化物半导体有源层203、所述源极204和所述漏极205、以及所述像素电极30的基板上依次沉积一层栅绝缘层薄膜12和金属薄膜13，并在所述金属薄膜13的表面涂覆一层光刻胶40。
S308、如图6(h)所示，采用多色调掩膜板50对形成有所述光刻胶40的基板进行曝光、显影后，形成光刻胶完全保留部分401、光刻胶半保留部分402和光刻胶完全去除部分403。
其中，所述光刻胶完全保留部分401对应待形成的栅极201、栅线和栅线引线(图中未标出)的区域，所述光刻胶完全去除部分403对应周边区域的待形成的过孔(图中未标出)，所述光刻胶半保留部分402对应其他区域。
S309、参考图6(h)所示，采用刻蚀工艺去除所述光刻胶完全去除部分403对应的所述金属薄膜13，形成包括所述过孔(图中未标出)的栅绝缘层202；然后采用灰化工艺去除所述光刻胶半保留部分402的光刻胶40，并采用刻蚀工艺去除其下方对应的所述金属薄膜13，形成所述栅极201、栅线、栅线引线等。
S310、采用剥离工艺去除所述光刻胶完全保留部分401的光刻胶40，形成参考图4所示的阵列基板10。
通过上述步骤S301-S310，仅通过两次构图工艺便可得到参考图4所示的具有顶栅型薄膜晶体管20的阵列基板10，有效的减少了构图工艺的次数，从而可提升量产产品的产能，降低成本。
进一步地，参考图7所示，在完成所述步骤S301-S310的基础上，所述方法还可以包括：
S311、采用磁控溅射法在上述基板上形成钝化层70。
S312、在形成有所述钝化层70的基板上通过一次构图工艺形成公共电极60。
通过上述步骤S301-S312，便可以形成高级超维场转换型阵列基板，可有效减少构图工艺次数，从而提升量产产品的产能，降低成本。
本发明实施例提供一种薄膜晶体管20，参考图1和图2所示，所述薄膜晶体管20包括有源层203、以及位于所述有源层203两侧的源极204和漏极205；其中，所述有源层203、所述源极204和所述漏极205同层设置。
当然，所述薄膜晶体管20还包括栅极201和栅绝缘层202。
这里，对所述栅极201和所述有源层203的相对位置关系不作具体限定。需要说明的是，所述薄膜晶体管20可以为顶栅型结构，即，所述栅极201位于所述有源层203上方；或者，所述薄膜晶体管20也可以为底栅型结构，即，所述栅极201位于所述有源层203下方。
在此基础上，可选的，所述有源层203的材料可以为呈半导体特性的透明金属氧化物材料；所述源极204和所述漏极205的材料为与所述有源层203相同的材料经过金属化处理后得到的材料。
进一步可选的，所述呈半导体特性的透明金属氧化物材料包括IGZO、IGO、ITZO、AZO中的至少一种。
基于上述描述，优选的，参考图1所示，所述薄膜晶体管20为顶栅型薄膜晶体管。即，在所述源极204和所述漏极205、以及所述有源层203的上方还设置有栅绝缘层202和栅极201。
当所述薄膜晶体管20具有顶栅型结构时，可以按照首先通过一次构图工艺形成所述有源层203、所述源极204和所述漏极205，再通过一次构图工艺形成所述栅绝缘层202和所述栅极201的顺序进行制备。这样，仅通过两次构图工艺便可形成所述薄膜晶体管20，有效地减少构图工艺的次数，从而提升量产产品的产能，降低成本。
本发明实施例还提供一种阵列基板10，参考图4和图5所示，所述阵列基板10包括上述的薄膜晶体管20和像素电极30。
可选的，所述薄膜晶体管20的漏极205与所述像素电极30连接；所述薄膜晶体管20的有源层203、源极204和漏极205、以及所述像素电极30同层设置；其中，所述漏极205与所述像素电极30为一体结构且具有相同的材料。
在所述阵列基板10为高级超维场转换型阵列基板的情况下，参考图7所示，所述阵列基板10还可以包括公共电极60。
需要说明的是，尽管上述实施例中，以所述漏极205与所述像素电极30相连为例进行了说明，然而本领域的技术人员应当明白，由于薄膜晶体管20的所述源极204和所述漏极205在结构和组成上的可互换性，也可以将所述源极204与所述像素电极30相连，这属于本发明的上述实施例的等同变换。
本发明实施例还提供一种显示装置，包括上述的阵列基板10。
本发明实施例所提供的显示装置可以为：液晶面板、电子纸、液晶电视、液晶显示器、有机发光二极管显示器(Organic Light EmittingDiode，简称OLED)、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种薄膜晶体管的制备方法，其特征在于，所述方法包括：通过一次构图工艺在基板上形成有源层、源极和漏极，且所述有源层、所述源极和所述漏极位于同一层。
2.根据权利要求1所述的方法，其特征在于，所述通过一次构图工艺在基板上形成有源层、源极和漏极，具体包括：
在基板上形成一层半导体薄膜，并在所述半导体薄膜上形成光刻胶；
采用多色调掩膜板对形成有所述光刻胶的基板进行曝光、显影后，形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的半导体有源层的区域，所述光刻胶半保留部分对应待形成的所述源极和所述漏极的区域，所述光刻胶完全去除部分对应其他区域；
采用刻蚀工艺去除所述光刻胶完全去除部分对应的所述半导体薄膜；
采用灰化工艺去除所述光刻胶半保留部分的光刻胶；
对所述半导体薄膜进行金属化处理，使露出的所述半导体薄膜转化为具有导体特性的薄膜，形成所述源极和所述漏极；对应所述光刻胶完全保留部分的所述半导体薄膜未受金属化处理影响，形成所述半导体有源层；
采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
3.根据权利要求2所述的方法，其特征在于，对所述半导体薄膜进行金属化处理的方法，具体包括；
将具有露出的所述半导体薄膜的基板置于还原性气氛中在200～400℃进行热处理；或，
将具有露出的所述半导体薄膜的基板置于真空腔室中，采用氢气等离子体或氧气等离子体处理，其中，所述真空腔室内的压力为1000～2000mtorr，气体流量为5000～15000sccm。
4.根据权利要求3所述的方法，其特征在于，所述进行金属化处理的半导体薄膜为金属氧化物薄膜，所述金属氧化物薄膜采用呈半导体特性的透明金属氧化物材料。
5.根据权利要求4所述的方法，其特征在于，所述呈半导体特性的透明金属氧化物材料包括铟镓锌氧化物、铟镓氧化物、非晶态铟锡锌氧化物、铝锌氧化物中的至少一种。
6.根据权利要求1所述的方法，其特征在于，在形成有所述有源层、所述源极和所述漏极的基板上，通过一次构图工艺形成位于所述有源层、所述源极和所述漏极上方的栅绝缘层和栅极。
7.一种阵列基板的制备方法，包括薄膜晶体管和像素电极的制备，其特征在于，所述薄膜晶体管的制备方法为权利要求1至6任一项所述的薄膜晶体管的制备方法。
8.根据权利要求7所述的方法，其特征在于，通过一次构图工艺在基板上形成位于同一层的有源层、源极和漏极的同时，还形成与所述漏极电连接且同层的像素电极；
其中，所述漏极与所述像素电极为一体结构且具有相同的材料。
9.根据权利要求8所述的方法，其特征在于，通过一次构图工艺在基板上形成位于同一层的所述有源层、所述源极和所述漏极、以及与所述漏极电连接的像素电极，具体包括；
在基板上形成一层半导体薄膜，并在所述半导体薄膜上形成光刻胶；
采用多色调掩膜板对形成有所述光刻胶的基板进行曝光、显影后，形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的半导体有源层的区域，所述光刻胶半保留部分对应待形成的所述源极和漏极、以及与所述漏极电连接的所述像素电极的区域，所述光刻胶完全去除部分对应其他区域；
采用刻蚀工艺去除所述光刻胶完全去除部分对应的所述半导体薄膜；
采用灰化工艺去除所述光刻胶半保留部分的光刻胶；
对所述半导体薄膜进行金属化处理，使露出的所述半导体薄膜转化为具有导体特性的薄膜，形成所述源极和所述漏极、以及与所述漏极电连接的像素电极；对应所述光刻胶完全保留部分的所述半导体薄膜未受金属化处理影响，形成所述半导体有源层；
采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
10.根据权利要求7所述的方法，其特征在于，所述方法还包括：通过一次构图工艺在基板上形成公共电极。
11.一种薄膜晶体管，包括有源层、以及位于所述有源层两侧的源极和漏极；其特征在于，
所述有源层、所述源极和所述漏极同层设置。
12.根据权利要求11所述的薄膜晶体管，其特征在于，所述有源层的材料为呈半导体特性的透明金属氧化物材料；
所述源极和所述漏极的材料为与所述有源层相同的材料经过金属化处理后得到的材料。
13.根据权利要求12所述的薄膜晶体管，其特征在于，所述呈半导体特性的透明金属氧化物材料包括铟镓锌氧化物、铟镓氧化物、非晶态铟锡锌氧化物、铝锌氧化物中的至少一种。
14.根据权利要求11所述的薄膜晶体管，其特征在于，在所述源极和所述漏极、以及所述有源层上还设置有栅绝缘层和栅极。
15.一种阵列基板，其特征在于，所述阵列基板包括像素电极和权利要求11至14任一项所述的薄膜晶体管。
16.根据权利要求15所述的阵列基板，其特征在于，所述薄膜晶体管的漏极与所述像素电极连接；
所述薄膜晶体管的有源层、源极和漏极、以及所述像素电极同层设置；
其中，所述漏极与所述像素电极为一体结构且具有相同的材料。
17.根据权利要求15所述的阵列基板，其特征在于，所述阵列基板还包括公共电极。
18.一种显示装置，其特征在于，包括权利要求15至17任一项所述的阵列基板。
CN201310740724.5A 2013-12-27 2013-12-27 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 Active CN103715094B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310740724.5A CN103715094B (zh) 2013-12-27 2013-12-27 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US14/430,019 US9806108B2 (en) 2013-12-27 2014-05-29 Manufacturing method of thin film transistor, manufacturing method of array substrate and array substrate
PCT/CN2014/078858 WO2015096394A1 (zh) 2013-12-27 2014-05-29 薄膜晶体管的制备方法、阵列基板的制备方法及阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310740724.5A CN103715094B (zh) 2013-12-27 2013-12-27 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN103715094A true CN103715094A (zh) 2014-04-09
CN103715094B CN103715094B (zh) 2017-02-01

Family

ID=50407969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310740724.5A Active CN103715094B (zh) 2013-12-27 2013-12-27 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Country Status (3)

Country Link
US (1) US9806108B2 (zh)
CN (1) CN103715094B (zh)
WO (1) WO2015096394A1 (zh)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928343A (zh) * 2014-04-23 2014-07-16 深圳市华星光电技术有限公司 薄膜晶体管及有机发光二极管显示器制备方法
WO2015035829A1 (zh) * 2013-09-16 2015-03-19 京东方科技集团股份有限公司 Tft及其制作方法、阵列基板及其制作方法、x射线探测器和显示装置
CN104681627A (zh) * 2015-03-10 2015-06-03 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置
WO2015096394A1 (zh) * 2013-12-27 2015-07-02 京东方科技集团股份有限公司 薄膜晶体管的制备方法、阵列基板的制备方法及阵列基板
CN104810375A (zh) * 2015-04-28 2015-07-29 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法和一种显示装置
CN105762112A (zh) * 2016-04-28 2016-07-13 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN105845693A (zh) * 2016-03-28 2016-08-10 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
WO2016123979A1 (zh) * 2015-02-02 2016-08-11 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
WO2016197502A1 (zh) * 2015-06-08 2016-12-15 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN106373967A (zh) * 2016-10-27 2017-02-01 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN106601757A (zh) * 2017-03-06 2017-04-26 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN106876405A (zh) * 2015-12-11 2017-06-20 三星显示有限公司 液晶显示器及其制造方法
CN106952827A (zh) * 2017-03-16 2017-07-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、显示面板
CN107393829A (zh) * 2017-07-20 2017-11-24 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN109755261A (zh) * 2018-12-26 2019-05-14 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
WO2019095562A1 (zh) * 2017-11-14 2019-05-23 深圳市华星光电技术有限公司 Tft基板的制作方法
CN110161761A (zh) * 2019-05-10 2019-08-23 香港科技大学 液晶显示面板及其制作方法以及显示设备
US10700097B2 (en) 2016-07-18 2020-06-30 Boe Technology Group Co., Ltd. Array substrate and fabricating method thereof
CN112038288A (zh) * 2020-11-04 2020-12-04 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN114236931A (zh) * 2021-12-29 2022-03-25 昆山龙腾光电股份有限公司 阵列基板及制作方法、显示面板
CN114660862A (zh) * 2022-01-06 2022-06-24 昆山龙腾光电股份有限公司 阵列基板及制作方法、显示面板
CN114787703A (zh) * 2021-12-23 2022-07-22 昆山龙腾光电股份有限公司 阵列基板及其制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715137B (zh) * 2013-12-26 2018-02-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104269414B (zh) * 2014-09-25 2018-03-09 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
KR102461212B1 (ko) * 2016-02-17 2022-11-01 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치 및 이의 제조 방법
CN106873238A (zh) * 2017-04-28 2017-06-20 京东方科技集团股份有限公司 一种对向基板、显示面板、显示装置及制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0227320A (ja) * 1988-07-18 1990-01-30 Hitachi Ltd 薄膜半導体表示装置とその製造方法
JP2003007716A (ja) * 2001-06-18 2003-01-10 Sharp Corp 半導体装置およびその製造方法
CN1460979A (zh) * 2002-03-22 2003-12-10 株式会社日立显示器 显示装置
JP2007013055A (ja) * 2005-07-04 2007-01-18 Sharp Corp トランジスタ製造用マスクおよびこれを用いてトランジスタを製造する方法
CN102237411A (zh) * 2010-05-05 2011-11-09 元太科技工业股份有限公司 氧化物薄膜晶体管及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2658850B2 (ja) * 1993-12-24 1997-09-30 日本電気株式会社 薄膜トランジスタ
WO2009031681A1 (ja) * 2007-09-07 2009-03-12 Nec Corporation スイッチング素子及びその製造方法
CN101546077B (zh) 2008-03-26 2010-12-08 北京京东方光电科技有限公司 薄膜晶体管液晶显示器像素结构及制作方法
KR20110069454A (ko) * 2009-12-17 2011-06-23 한국전자통신연구원 박막 트랜지스터 및 그 형성방법
CN102629591B (zh) * 2012-02-28 2015-10-21 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
KR102101863B1 (ko) * 2013-01-07 2020-04-21 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비하는 표시 장치
CN103715094B (zh) * 2013-12-27 2017-02-01 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0227320A (ja) * 1988-07-18 1990-01-30 Hitachi Ltd 薄膜半導体表示装置とその製造方法
JP2003007716A (ja) * 2001-06-18 2003-01-10 Sharp Corp 半導体装置およびその製造方法
CN1460979A (zh) * 2002-03-22 2003-12-10 株式会社日立显示器 显示装置
JP2007013055A (ja) * 2005-07-04 2007-01-18 Sharp Corp トランジスタ製造用マスクおよびこれを用いてトランジスタを製造する方法
CN102237411A (zh) * 2010-05-05 2011-11-09 元太科技工业股份有限公司 氧化物薄膜晶体管及其制造方法

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015035829A1 (zh) * 2013-09-16 2015-03-19 京东方科技集团股份有限公司 Tft及其制作方法、阵列基板及其制作方法、x射线探测器和显示装置
US10297635B2 (en) 2013-09-16 2019-05-21 Boe Technology Group Co., Ltd. TFT and manufacturing method thereof, array substrate and manufacturing method thereof, X-ray detector and display device
US9647019B2 (en) 2013-09-16 2017-05-09 Boe Technology Group Co., Ltd. TFT and manufacturing method thereof, array substrate and manufacturing method thereof, X-ray detector and display device
WO2015096394A1 (zh) * 2013-12-27 2015-07-02 京东方科技集团股份有限公司 薄膜晶体管的制备方法、阵列基板的制备方法及阵列基板
US9806108B2 (en) 2013-12-27 2017-10-31 Boe Technology Group Co., Ltd. Manufacturing method of thin film transistor, manufacturing method of array substrate and array substrate
CN103928343A (zh) * 2014-04-23 2014-07-16 深圳市华星光电技术有限公司 薄膜晶体管及有机发光二极管显示器制备方法
US10283628B2 (en) 2015-02-02 2019-05-07 Boe Technology Group Co., Ltd. Thin film transistor with source electrode, drain electrode and active layer prepared in a same layer and method for manufacturing the same, array substrate and display device
WO2016123979A1 (zh) * 2015-02-02 2016-08-11 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104681627A (zh) * 2015-03-10 2015-06-03 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置
CN104681627B (zh) * 2015-03-10 2019-09-06 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置
CN104810375A (zh) * 2015-04-28 2015-07-29 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法和一种显示装置
CN104810375B (zh) * 2015-04-28 2018-09-04 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法和一种显示装置
WO2016197502A1 (zh) * 2015-06-08 2016-12-15 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
US10483296B2 (en) 2015-06-08 2019-11-19 Boe Technology Group Co., Ltd. TFT and manufacturing method thereof, array substrate and manufacturing method thereof, and display device
CN106876405A (zh) * 2015-12-11 2017-06-20 三星显示有限公司 液晶显示器及其制造方法
CN106876405B (zh) * 2015-12-11 2022-03-04 三星显示有限公司 液晶显示器及其制造方法
CN105845693A (zh) * 2016-03-28 2016-08-10 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
CN105762112A (zh) * 2016-04-28 2016-07-13 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
WO2017185838A1 (zh) * 2016-04-28 2017-11-02 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
US10340354B2 (en) 2016-04-28 2019-07-02 Boe Technology Group Co., Ltd. Manufacturing method of thin-film transistor (TFT) array substrate
US10700097B2 (en) 2016-07-18 2020-06-30 Boe Technology Group Co., Ltd. Array substrate and fabricating method thereof
CN106373967A (zh) * 2016-10-27 2017-02-01 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
US10217851B2 (en) 2016-10-27 2019-02-26 Boe Technology Group Co., Ltd. Array substrate and method of manufacturing the same, and display device
WO2018161372A1 (zh) * 2017-03-06 2018-09-13 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN106601757A (zh) * 2017-03-06 2017-04-26 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN106952827A (zh) * 2017-03-16 2017-07-14 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、显示面板
CN107393829A (zh) * 2017-07-20 2017-11-24 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示装置
WO2019095562A1 (zh) * 2017-11-14 2019-05-23 深圳市华星光电技术有限公司 Tft基板的制作方法
CN109755261A (zh) * 2018-12-26 2019-05-14 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN110161761A (zh) * 2019-05-10 2019-08-23 香港科技大学 液晶显示面板及其制作方法以及显示设备
CN112038288B (zh) * 2020-11-04 2021-02-02 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN112038288A (zh) * 2020-11-04 2020-12-04 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN114787703A (zh) * 2021-12-23 2022-07-22 昆山龙腾光电股份有限公司 阵列基板及其制作方法
CN114787703B (zh) * 2021-12-23 2023-08-29 昆山龙腾光电股份有限公司 阵列基板及其制作方法
CN114236931A (zh) * 2021-12-29 2022-03-25 昆山龙腾光电股份有限公司 阵列基板及制作方法、显示面板
CN114236931B (zh) * 2021-12-29 2024-01-30 昆山龙腾光电股份有限公司 阵列基板及制作方法、显示面板
CN114660862A (zh) * 2022-01-06 2022-06-24 昆山龙腾光电股份有限公司 阵列基板及制作方法、显示面板
CN114660862B (zh) * 2022-01-06 2023-08-29 昆山龙腾光电股份有限公司 阵列基板及制作方法、显示面板

Also Published As

Publication number Publication date
US20160027818A1 (en) 2016-01-28
CN103715094B (zh) 2017-02-01
US9806108B2 (en) 2017-10-31
WO2015096394A1 (zh) 2015-07-02

Similar Documents

Publication Publication Date Title
CN103715094A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN103021939B (zh) 一种阵列基板及其制造方法、显示装置
CN101630640B (zh) 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法
CN105633016A (zh) Tft基板的制作方法及制得的tft基板
CN102738007B (zh) 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN102790012A (zh) 阵列基板的制造方法及阵列基板、显示装置
CN102629584B (zh) 一种阵列基板及其制造方法和显示器件
CN103022056B (zh) 一种阵列基板及制备方法、显示装置
CN103489877A (zh) 阵列基板及其制造方法和显示装置
CN104037126A (zh) 一种阵列基板的制备方法、阵列基板和显示装置
CN103928406A (zh) 阵列基板的制备方法、阵列基板、显示装置
CN105655359A (zh) Tft基板的制作方法
CN103325792A (zh) 一种阵列基板及制备方法、显示装置
CN102903675A (zh) 一种tft阵列基板、制作方法及显示装置
CN102890378A (zh) 一种阵列基板及其制造方法
CN105448824B (zh) 阵列基板及其制作方法、显示装置
CN103021959B (zh) 一种阵列基板及其制造方法、显示装置
CN103456746A (zh) 一种阵列基板及其制备方法、显示装置
CN105097840A (zh) 一种阵列基板、其制作方法、液晶显示面板及显示装置
CN102683341B (zh) 一种tft阵列基板及其制造方法和液晶显示器
CN102779783A (zh) 一种像素结构及其制造方法、显示装置
CN105702586A (zh) 一种薄膜晶体管、阵列基板、其制作方法及显示装置
CN102931138A (zh) 阵列基板及其制造方法、显示装置
CN102723309A (zh) 一种阵列基板及其制造方法和显示装置
CN102646630A (zh) 一种tft-lcd阵列基板构造及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant