CN107393829A - 一种薄膜晶体管、其制作方法、阵列基板及显示装置 - Google Patents

一种薄膜晶体管、其制作方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN107393829A
CN107393829A CN201710597966.1A CN201710597966A CN107393829A CN 107393829 A CN107393829 A CN 107393829A CN 201710597966 A CN201710597966 A CN 201710597966A CN 107393829 A CN107393829 A CN 107393829A
Authority
CN
China
Prior art keywords
layer
active layer
pattern
metal oxide
underlay substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710597966.1A
Other languages
English (en)
Inventor
蔡振飞
李永谦
袁粲
袁志东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710597966.1A priority Critical patent/CN107393829A/zh
Publication of CN107393829A publication Critical patent/CN107393829A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种薄膜晶体管、其制作方法、阵列基板及显示装置，在形成金属氧化物层之后直接对金属氧化物层进行导体化及图案化，得到有源层及位于有源层的两侧并与有源层连接的导体图案，再形成栅极绝缘层，以及栅极、源极和漏极。这样，在制作薄膜晶体管时，可以避免对栅极绝缘层进行大面积蚀刻的工序，从而大大降低刻蚀栅极绝缘层时出现过度蚀刻或者轻度蚀刻的问题，可以较好的满足刻蚀均一性的要求。

Description

一种薄膜晶体管、其制作方法、阵列基板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管、其制作方法、阵列基板及显示装置。
背景技术
随着全球信息社会的兴起增加了对各种显示装置的需求。因此，对各种平面显示装置的研究和开发投入了很大的努力，如液晶显示装置(LCD)、有机电致发光显示装置(OLED)、等离子显示装置(PDP)、场致发光显示装置(ELD)以及真空荧光显示装置(VFD)。而液晶显示装置因其功耗小、成本低、无辐射和易操作等特点，已越来越多的走进人们的生活、工作中，并广泛应用于各个领域，如家庭、公共场所、办公场及个人电子相关产品等。其中，薄膜晶体管是形成液晶显示装置及有机电致发光显示装置中的薄膜阵列基板的关键性元件。目前，薄膜晶体管中形成有源层的材料大多为非晶硅或者多晶硅，但由于非晶硅以及多晶硅的载流子的迁移率有限，使得薄膜晶体管的相应速度受到影响。
因此出现了使用金属氧化物做有源层的技术，如使用铟镓锌氧化物材料做有源层，由于铟镓锌氧化物材料等金属氧化物对氢元素非常敏感，所以需要使用二氧化硅制作栅极绝缘层，尤其是在顶栅极结构的薄膜晶体管中，但是在需要对铟镓锌氧化物材料进行导体化处理时，需要先对栅极绝缘层进行蚀刻，而二氧化硅的硬度较大，在进行干法刻蚀时刻蚀速率很慢，在高世代线生产中很难满足刻蚀均一性的要求，并且容易出现过度蚀刻，使得铟镓锌氧化物材料被一同蚀刻掉一部分，或者出现轻度蚀刻，使得需要蚀刻掉的栅极绝缘层有残留，从而导致像素驱动电路的损坏或者铟镓锌氧化物材料的电阻变大，影响到像素的驱动。
发明内容
本发明实施例提供一种薄膜晶体管、其制作方法、阵列基板及显示装置，以解决薄膜晶体管在制作的过程中难满足刻蚀均一性，栅极绝缘层易出现过度蚀刻或者轻度蚀刻的问题。
本发明实施例提供了一种薄膜晶体管的制作方法，所述方法包括：
提供一衬底基板；
在所述衬底基板上形成金属氧化物层；
对所述金属氧化物层进行导体化和图案化处理，得到有源层及分别位于所述有源层的两侧并与所述有源层连接的两个导体图案；
形成栅极绝缘层；
形成栅极、源极及漏极，所述源极及所述漏极分别与位于所述有源层两侧的两个导体图案电连接。
本发明实施例还提供一种薄膜晶体管，使用上述方法制作形成，所述薄膜晶体管包括位于一衬底基板上的有源层、两个导体图案、栅极绝缘层、栅极、源极及漏极，两个导体图案分别位于所述有源层的两侧并与所述有源层连接，所述栅极绝缘层覆盖所述有源层及所述导体图案，所述栅极、所述源极及所述漏极位于所述栅极绝缘层上，所述栅极对应位于所述有源层上方，所述源极及所述漏极分别与位于所述有源层两侧的两个导体图案电连接。
本发明实施例还提供一种阵列基板，所述阵列基板包括采用上述的方法形成的薄膜晶体管，所述薄膜晶体管包括位于一衬底基板上的有源层、两个导体图案、栅极绝缘层、栅极、源极及漏极，两个导体图案分别位于所述有源层的两侧并与所述有源层连接，所述栅极绝缘层覆盖所述有源层及所述导体图案，所述栅极、所述源极及所述漏极位于所述栅极绝缘层上，所述栅极对应位于所述有源层上方，所述源极及所述漏极分别与位于所述有源层两侧的两个导体图案电连接。
本发明实施例还提供一种显示装置，所述显示装置包括阵列基板，所述阵列基板包括采用上述的方法形成的薄膜晶体管，所述薄膜晶体管包括位于一衬底基板上的有源层、两个导体图案、栅极绝缘层、栅极、源极及漏极，两个导体图案分别位于所述有源层的两侧并与所述有源层连接，所述栅极绝缘层覆盖所述有源层及所述导体图案，所述栅极、所述源极及所述漏极位于所述栅极绝缘层上，所述栅极对应位于所述有源层上方，所述源极及所述漏极分别与位于所述有源层两侧的两个导体图案电连接。
本发明实施例提供的薄膜晶体管、其制作方法、阵列基板及显示装置，在形成金属氧化物层之后直接对金属氧化物层进行导体化及图案化，得到有源层及位于有源层的两侧并与有源层连接的导体图案，再形成栅极绝缘层，以及栅极、源极和漏极。这样，在制作薄膜晶体管时，可以避免对栅极绝缘层进行大面积蚀刻的工序，从而大大降低刻蚀栅极绝缘层时出现过度蚀刻或者轻度蚀刻的问题，可以较好的满足刻蚀均一性的的要求。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一较佳实施例提供的一种显示装置的立体图；
图2为图1中所示阵列基板的部分剖面图；
图3为本发明实施方式提供的薄膜晶体管的制作方法的流程图；
图4至图14为图2中所示的薄膜晶体管的在制作过程中的部分剖面图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，图1为本发明一较佳实施例提供的一种显示装置的立体图。如图1所示，所述显示装置100包括阵列基板110及与所述阵列基板110相对设置的对向基板120，所述阵列基板110与所述对向基板120层叠设置，所述显示装置100还可以包括夹于所述阵列基板110与所述对向基板120之间的液晶层(图未示)及背光模组(图未示)，所述背光模组可位于所述阵列基板110远离所述对向基板120的一侧，并与所述阵列基板110层叠设置，所述背光模组与所述阵列基板110及所述对向基板120共同组成所述显示装置100的显示模组，以实现所述显示装置100的显示功能。所述显示装置100还包括一显示区101及围绕所述显示区101的周边区102，所述显示区101主要用于实现所述显示装置100的显示输出功能，所述周边区102主要用于走线等。
本发明实施方式中，是以所述显示装置为液晶显示装置(LCD)为例进行说明，但并不局限于此，在其他实施方式中，所述显示装置还可以是有机电致发光显示装置(OLED)或者其他使用阵列基板的显示装置，对此并不做任何限定。
请同时参阅图2，图2为图1中所示阵列基板的部分剖面图。如图2所示，所述阵列基板110包括衬底基板111、位于所述衬底基板111上且呈矩阵排列的多个薄膜晶体管112及钝化层113，所述钝化层113覆盖所述薄膜晶体管112及所述衬底基板111。
所述薄膜晶体管112包括栅极1121、栅极绝缘层1122、源极1123、漏极1124、有源层1125和两个导体图案1126。所述有源层1125及所述导体图案1126位于所述衬底基板111上，两个导体图案1126分别位于所述有源层1125的两侧并与所述有源层1125连接，所述栅极绝缘层1122覆盖所述有源层1125、所述导体图案1126及所述衬底基板111。
所述栅极1121、所述源极1123及所述漏极1124位于所述栅极绝缘层1122上，所述栅极1121对应位于所述有源层1125上方，所述源极1123及所述漏极1124分别与位于所述有源层1125两侧的两个导体图案1126电连接，具体的，所述栅极绝缘层1122上设置有通孔，每个所述通孔对应位于一个导体图案1126上方，并暴露出所述导体图案1126，所述源极1123及所述漏极1124分别通过通孔与位于所述有源层1125两侧的两个导体图案1126电连接。
进一步的，所述薄膜晶体管112还可以包括挡光图案1127及保护层1128，所述挡光图案1127及所述保护层1128位于所述衬底基板111上，所述挡光图案1127对应位于所述有源层1125和所述导体图案1126的下方，并且所述有源层1125在所述衬底基板111上的正投影与所述导体图案1126在所述衬底基板111上的正投影之和，位于所述挡光图案1127在所述衬底基板111上的正投影内，所述保护层1128覆盖所述挡光图案1127及所述衬底基板111，所述有源层1125和所述导体图案1126位于所述保护层1128远离所述挡光图案1127的一侧，并位于所述保护层1128与所述栅极绝缘层1122之间。
进一步的，所述薄膜晶体管112还可以包括平坦层1129，所述平坦层1129位于所述栅极绝缘层1122上并覆盖所述栅极1121，所述平坦层1129上还设置有贯穿孔，每个贯穿孔位于所述通孔1122a上方，并与所述通孔1122a连通，以暴露出所述导体图案1126。
所述阵列基板110还可以包括像素电极(图未示)及配向膜(图未示)等常规组件，像素电极可以通过钝化层上的通孔与漏极电连接，在此不赘述。
请同时参阅图3至图14，图3为本发明实施方式提供的薄膜晶体管的制作方法的流程图，图4至图14为图2中所示的薄膜晶体管的在制作过程中的部分剖面图。如图3至图14所示，本发明实施方式提供的种薄膜晶体管的制作方法，包括：
步骤301、提供一衬底基板111。
其中，衬底基板111可以为透光(如玻璃、石英或类似物)或不透光(如芯片、陶瓷或类似物)的刚性无机材质，亦可以为硅、塑胶、橡胶、聚酯或聚碳酸酯等可挠性有机材质。
步骤302、在所述衬底基板111上形成金属氧化物层130。
该步骤中，可以在提供的衬底基板111上通过沉积等形式形成金属氧化物层130，如图6中所示。
其中，所述金属氧化物层130的材质可以为铟镓锌氧化物或者其他相同或者类似性质的金属氧化物。
进一步的，所述金属氧化物层的厚度可以为650至750埃，优选的，本实施方式中，所述金属氧化物层的厚度为700埃。
可选的，在步骤302之前，所述方法还可以包括：
在所述衬底基板111上形成一层不透光材料层140；图案化所述不透光材料层140，以得到挡光图案1127，其中，所述挡光图案1127对应位于薄膜晶体管112的有源层下方，且所述有源层在衬底基板111上的正投影位于挡光图案1127在衬底基板111上的正投影区域内；在所述衬底基板111上形成覆盖所述衬底基板111及所述挡光图案1127的保护层1128。
该步骤中，如图4所示，在所述衬底基板111上形成金属氧化物层130之前，可以在所述衬底基板111上形成不透光材料层140，并图案化所述不透光材料层140，以得到挡光图案1127，然后在所述衬底基板111上形成覆盖所述衬底基板111及所述挡光图案1127的保护层1128，如图5中所示。
进一步的，在所述衬底基板111上形成金属氧化物层130，可以是在所述衬底基板111上额保护层1128上形成所述金属氧化物层130，如图6中所示。
其中，所述挡光图案1127及所述保护层1128位于所述衬底基板111上，所述挡光图案1127对应位于薄膜晶体管112的有源层1125和导体图案1126的下方，并且所述有源层1125在所述衬底基板111上的正投影与所述导体图案1126在所述衬底基板111上的正投影之和，位于所述挡光图案1127在所述衬底基板111上的正投影内，所述保护层1128覆盖所述挡光图案1127及所述衬底基板111，所述有源层1125和所述导体图案1126位于所述保护层1128远离所述挡光图案1127的一侧，并位于所述保护层1128与所述栅极绝缘层1122之间。
步骤303、对所述金属氧化物层130进行导体化和图案化处理，得到有源层1125及分别位于所述有源层1125的两侧并与所述有源层1125连接的两个导体图案1126。
该步骤中，当在所述衬底基板111上形成所述金属氧化物层130后，可以对所述金属氧化物层130进行导体化和图案化处理，从而得到有源层1125及两个导体图案1126，两个导体图案1126分别位于所述有源层1125的两侧，并与所述有源层1125连接。
具体的，如图7所示，可以是在所述金属氧化物层130上形成一层第一光刻胶层150，然后利用一第一掩膜板160对所述第一光刻胶层150进行曝光及显影等工序，从而形成第一光刻胶图案151，其中，所述第一光刻胶图案151与需要制作的有源层所在的区域相对应，如图8所示。
其中，所述第一掩膜板160包括第一不透光区161及与所述第一不透光区161间隔设置的第一透光区162，所述第一不透光区161对应位于形成的所述第一光刻胶图案151上方，对应的，本实施方式中，所述第一光刻胶层150为正性光刻胶。
接下来，可以向所述金属氧化物层130中通过注入氢气及氮气等气体，来对未被所述第一光刻胶图案151遮挡的所述金属氧化物层130中的金属氧化物进行导体化处理，从而得到由未被导体化处理的金属氧化物图案形成的有源层1125，以及位于所述有源层1125两侧的由被导体化处理的金属氧化物图案形成的导体层131，如图9中所示。
接下来，剥离所述第一光刻胶图案151，如图10所示，然后形成覆盖所述有源层1125及所述导体层131的第二光刻胶层170，并利用一第二掩膜板180对所述第二光刻胶层170进行曝光及显影等工序，从而形成第二光刻胶图案171，如图11中所示，其中，所述第二光刻胶图案171对应所述有源层1125和用于形成导体图案1126所在区域，具体的，所述有源层1125在所述衬底基板111上的投影与需要形成的导体图案在所述衬底基板111上的投影之和，与所述第二光刻胶图案171在所述衬底基板111上的投影重合，也就是说，所述有源层1125在所述衬底基板111的正投影位于所述第二光刻胶图案171在所述衬底基板111上的正投影内，并且所述第二光刻胶图案171在所述衬底基板111上的投影与所述导体层131在所述衬底基板111上的投影具有重叠部分。
其中，所述第二掩膜板180包括第二不透光区181及与所述第二不透光区181间隔设置的第二透光区182，所述第二不透光区181对应位于形成的所述第二光刻胶图案171上方，对应的，本实施方式中，所述第二光刻胶层170为正性光刻胶。其中，所述第二不透光区181大于所述第一不透光区161。
接下来，利用所述第二光刻胶图案171，对未被所述第二光刻胶图案171遮挡的所述导体层131进行刻蚀，以得到位于所述有源层1125的两侧，并与所述有源层1125连接的两个导体图案1126，形成所述导体图案1126之后，剥离所述第二光刻胶图案1126，如图12中所示。
步骤304、形成栅极绝缘层1122。
其中，所述栅极绝缘层1122上设置有两个通孔1122a，每个所述通孔1122a对应位于一个导体图案1126上方，并暴露出所述导体图案1126。
步骤305，形成栅极1121、源极1123及漏极1124，所述源极1123及所述漏极1124分别与位于所述有源层1125两侧的两个导体图案1126电连接。
该步骤中，在形成所述栅极绝缘层1122之后，就可以在所述栅极绝缘层1122上分别形成栅极1121、源极1123及漏极1124，以得到如图14所示的，位于所述衬底基板111上的薄膜晶体管12。
其中，所述源极1123及所述漏极1124分别通过两个通孔与位于所述有源层1125两侧的两个导体图案1126电连接。
其中，在形成所述栅极1121之后，还可以在所述栅极1121及所述栅极绝缘层1122上形成一层平坦层1129，然后在所述平坦层1129上形成所述源极1123及所述漏极1124，如图13中所示。
所述平坦层1129位于所述栅极绝缘层1122上并覆盖所述栅极1121及殴栅极绝缘层1122，所述平坦层1129上还设置有两个贯穿孔，每个贯穿孔位于所述通孔上方，并与所述通孔连通，以暴露出所述导体图案1126，所述源极1123及所述漏极1124依次通过所述贯穿孔及所述通孔分别与位于所述有源层1125两侧的两个导体图案1126电连接。
其中，形成所述栅极的具体步骤为：
在所述栅极绝缘层1122上形成第一金属层；使用所述第一掩膜板160图案化所述第一金属层，以得到形成栅极1121的金属图案。
该步骤中，当形成所述栅极绝缘层1122后，在所述栅极绝缘层1122上形成一层第一金属层，然后使用所述第一掩膜板160图案化所示第一金属层，从而得到栅极1121。
其中，在形成所述栅极1121及形成所述第一光刻胶图案151的工序中，都是使用所述第一掩膜板160，在使用第一光刻胶图案151作为掩膜形成所述有源层1125，所以所述栅极1121及所述有源层1125的大小及形状可以对应相同，并且在制作过程中，不需要额外增加光罩或者掩膜。
本发明实施例提供的种薄膜晶体管、其制作方法、阵列基板及显示装置，在形成金属氧化物层之后直接对金属氧化物层进行导体化及图案化，得到有源层及位于有源层的两侧并与有源层连接的导体图案，再形成栅极绝缘层，以及栅极、源极和漏极。这样，在制作薄膜晶体管时，可以避免对栅极绝缘层进行大面积蚀刻的工序，从而大大降低刻蚀栅极绝缘层时出现过度蚀刻或者轻度蚀刻的问题，可以较好的满足刻蚀均一性的的要求。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种薄膜晶体管的制作方法，其特征在于，所述方法包括：
提供一衬底基板；
在所述衬底基板上形成金属氧化物层；
对所述金属氧化物层进行导体化和图案化处理，得到有源层及分别位于所述有源层的两侧并与所述有源层连接的两个导体图案；
形成栅极绝缘层；
形成栅极、源极及漏极，所述源极及所述漏极分别与位于所述有源层两侧的两个导体图案电连接。
2.如权利要求1所述的方法，其特征在于，所述对所述金属氧化物层进行导体化和图案化处理，得到有源层及分别位于所述有源层的两侧并与所述有源层连接的两个导体图案的步骤，包括：
在所述金属氧化物层上形成第一光刻胶层；
利用第一掩膜版对所述第一光刻胶层进行曝光，并显影形成第一光刻胶图案，所述第一光刻胶图案对应有源层所在区域；
对未被所述第一光刻胶图案遮挡的金属氧化物进行导体化处理，以得到形成有源层的金属氧化物图案以及位于所述有源层两侧的导体层；
剥离所述第一光刻胶图案；
形成覆盖所述有源层及导体层的第二光刻胶层；
利用第二掩膜版对所述第二光刻胶层进行曝光，并显影形成第二光刻胶图案，所述第二光刻胶图案对应所述有源层和用于形成导体图案所在区域；
对未被所述第二光刻胶图案遮挡的所述导体层进行刻蚀，得到位于所述有源层两侧并与所述有源层连接的两个导体图案；
剥离所述第二光刻胶图案。
3.如权利要求2所述的方法，其特征在于，形成所述栅极的具体步骤为：
在所述栅极绝缘层上形成第一金属层；
使用所述第一掩膜板图案化所述第一金属层，以得到形成栅极的金属图案。
4.如权利要求1所述的方法，其特征在于，在所述衬底基板上形成金属氧化物层的步骤之前，所述方法包括：
在所述衬底基板上形成一层不透光材料层；
图案化所述不透光材料层，以得到挡光图案，其中，所述挡光图案对应位于薄膜晶体管的有源层下方，且所述有源层在衬底基板上的正投影位于挡光图案在衬底基板上的正投影区域内；
在所述衬底基板上形成覆盖所述衬底基板及所述挡光图案的保护层。
5.如权利要求1所述的方法，其特征在于，所述金属氧化物层的材质为铟镓锌氧化物。
6.如权利要求1所述的方法，其特征在于，所述金属氧化物层的厚度为650至750埃。
7.如权利要求1所述的方法，其特征在于，所述金属氧化物层的厚度为700埃。
8.一种薄膜晶体管，其特征在于，使用如权利要求1-7中任一项所述的方法制作形成，所述薄膜晶体管包括位于一衬底基板上的有源层、两个导体图案、栅极绝缘层、栅极、源极及漏极，两个导体图案分别位于所述有源层的两侧并与所述有源层连接，所述栅极绝缘层覆盖所述有源层及所述导体图案，所述栅极、所述源极及所述漏极位于所述栅极绝缘层上，所述栅极对应位于所述有源层上方，所述源极及所述漏极分别与位于所述有源层两侧的两个导体图案电连接。
9.一种阵列基板，其特征在于，所述阵列基板包括如权利要求8所述的薄膜晶体管。
10.一种显示装置，其特征在于，所述显示装置包括如权利要求9中所述的阵列基板。
CN201710597966.1A 2017-07-20 2017-07-20 一种薄膜晶体管、其制作方法、阵列基板及显示装置 Pending CN107393829A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710597966.1A CN107393829A (zh) 2017-07-20 2017-07-20 一种薄膜晶体管、其制作方法、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710597966.1A CN107393829A (zh) 2017-07-20 2017-07-20 一种薄膜晶体管、其制作方法、阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN107393829A true CN107393829A (zh) 2017-11-24

Family

ID=60337435

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710597966.1A Pending CN107393829A (zh) 2017-07-20 2017-07-20 一种薄膜晶体管、其制作方法、阵列基板及显示装置

Country Status (1)

Country Link
CN (1) CN107393829A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114464761A (zh) * 2022-01-20 2022-05-10 武汉华星光电半导体显示技术有限公司 一种有机发光装置的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110695A (ja) * 2001-08-03 2002-04-12 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法
CN103715094A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US20150249034A1 (en) * 2014-02-28 2015-09-03 Fujitsu Limited Graphene film manufacturing method and semiconductor device manufacturing method
CN105932068A (zh) * 2016-06-30 2016-09-07 上海中航光电子有限公司 薄膜晶体管、显示面板及显示装置
CN106128963A (zh) * 2016-09-23 2016-11-16 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110695A (ja) * 2001-08-03 2002-04-12 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法
CN103715094A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US20150249034A1 (en) * 2014-02-28 2015-09-03 Fujitsu Limited Graphene film manufacturing method and semiconductor device manufacturing method
CN105932068A (zh) * 2016-06-30 2016-09-07 上海中航光电子有限公司 薄膜晶体管、显示面板及显示装置
CN106128963A (zh) * 2016-09-23 2016-11-16 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114464761A (zh) * 2022-01-20 2022-05-10 武汉华星光电半导体显示技术有限公司 一种有机发光装置的制造方法
CN114464761B (zh) * 2022-01-20 2023-12-01 武汉华星光电半导体显示技术有限公司 一种有机发光装置的制造方法

Similar Documents

Publication Publication Date Title
CN108470717B (zh) 阵列基板及其制备方法、显示面板及显示装置
US9691881B2 (en) Manufacturing method of thin film transistor substrate
EP3200231B1 (en) Array substrate and manufacturing method thereof
WO2016141709A1 (zh) 阵列基板及其制作方法、显示装置
CN207216226U (zh) 显示装置
EP3054483B1 (en) Array substrate, manufacturing method therefor, and display apparatus
CN108598089B (zh) Tft基板的制作方法及tft基板
CN109037150B (zh) 金属氧化物半导体薄膜晶体管阵列基板及其制作方法
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
CN108231671A (zh) 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置
CN107452876A (zh) 剥离方法及柔性装置的制造方法
CN104716196B (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN104201152A (zh) 制作显示面板的方法
CN103247531B (zh) 薄膜晶体管及其制作方法及显示器
CN107799466B (zh) Tft基板及其制作方法
CN105097840B (zh) 一种阵列基板、其制作方法、液晶显示面板及显示装置
CN106898617A (zh) 基板及其制备方法、显示面板和显示装置
CN103094287A (zh) 阵列基板及其制备方法、显示装置
CN106449660A (zh) 一种阵列基板、其制作方法及显示装置
CN103235456B (zh) 阵列基板及其制造方法和显示装置
CN103489874A (zh) 阵列基板及其制备方法、显示装置
CN107507850A (zh) 一种阵列基板及其制作方法、显示装置
CN107393829A (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN103928455B (zh) 一种tft阵列基板及其制造方法
CN105428368B (zh) 薄膜晶体管阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171124