CN105428368B - 薄膜晶体管阵列基板及其制备方法、显示装置 - Google Patents
薄膜晶体管阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN105428368B CN105428368B CN201510734440.4A CN201510734440A CN105428368B CN 105428368 B CN105428368 B CN 105428368B CN 201510734440 A CN201510734440 A CN 201510734440A CN 105428368 B CN105428368 B CN 105428368B
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- drain electrode
- source
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 46
- 238000002360 preparation method Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000011521 glass Substances 0.000 claims abstract description 21
- 238000005516 engineering process Methods 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 126
- 239000010408 film Substances 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 239000011241 protective layer Substances 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 229910016547 CuNx Inorganic materials 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 18
- 239000012528 membrane Substances 0.000 abstract description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管阵列基板，包括阵列设置于玻璃基板上的薄膜晶体管，所述薄膜晶体管包括位于同一结构层中的源电极、漏电极和有源层，其中，所述源电极和漏电极的材料为Cu，所述有源层位于所述源电极和漏电极之间，所述有源层的材料是由Cu基体通过N离子注入形成的CuNx半导体材料；其中，所述Cu基体与所述源电极和漏电极为一体的Cu薄膜结构。本发明还公开了如上所述阵列基板的制备方法以及包含该阵列基板的显示装置。本发明中的薄膜晶体管的源电极、漏电极和有源层位于同一结构层中，有利于阵列基板薄型化。其制备方法相比于享现有技术减少了光罩工艺的次数，降低了工艺难度，更易于实现，节省了成本。
Description
技术领域
本发明涉及显示器技术领域,尤其涉及一种薄膜晶体管阵列基板及其制备方法，还涉及包含该薄膜晶体管阵列基板的显示装置。
背景技术
平板显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平板显示装置主要包括液晶显示装置(Liquid Crystal Display，LCD)及有机电致发光显示装置(Organic Light Emitting Display，OLED)。
薄膜晶体管(Thin Film Transistor，TFT)是平板显示装置的重要组成部分，可形成在玻璃基板或塑料基板上，形成TFT阵列基板，通常作为开光装置和驱动装置用在诸如LCD、OLED。图1为传统的薄膜晶体管阵列基板的结构示意图。如图1所示，该阵列基板包括阵列设置于玻璃基板1上的薄膜晶体管2(附图中仅示例性示出了其中的一个薄膜晶体管2)，所述薄膜晶体管2包括栅电极3、栅极绝缘层4、有源层5、源电极6和漏电极7。其中，栅电极3形成于所述玻璃基板1上，栅极绝缘层4覆设于所述栅电极3上，有源层5形成于所述栅极绝缘层4上，源电极6和漏电极7形成于所述栅极绝缘层4上；所述源电极6和漏电极7之间相互间隔并且分别具有部分搭接在所述有源层5上，所述有源层5对应于所述源电极6和漏电极7相互间隔的区域形成沟道区。进一步地，如图1所示，所述阵列基板还包括覆设于所述薄膜晶体管2上的绝缘保护层8，绝缘保护层8上设置有像素电极9，像素电极9通过设置在绝缘保护层8中的过孔8a电连接到漏电极7。
薄膜晶体管阵列基板是通过多次光罩工艺(构图工艺)形成结构图形来完成，每一次光罩工艺中又分别包括掩膜、曝光、显影、刻蚀和剥离等工艺，其中刻蚀工艺包括干法刻蚀和湿法刻蚀。如上所述的薄膜晶体管阵列基板中，其中的源电极6和漏电极7相对于有源层5分属不同的结构层，分别由两道光罩工艺制备获得，不仅增加了阵列基板的厚度，制备工艺也比较繁琐。
发明内容
有鉴于此，本发明提供了一种薄膜晶体管阵列基板及其制备方法，其中的薄膜晶体管的源电极、漏电极和有源层位于同一结构层中，有利于阵列基板薄型化。其制备方法相比于享现有技术减少了光罩工艺的次数，降低了工艺难度，更易于实现，节省了成本。
为了实现上述目的，本发明采用了如下的技术方案：
一种薄膜晶体管阵列基板，包括阵列设置于玻璃基板上的薄膜晶体管，所述薄膜晶体管包括位于同一结构层中的源电极、漏电极和有源层，其中，所述源电极和漏电极的材料为Cu，所述有源层位于所述源电极和漏电极之间，所述有源层的材料是由Cu基体通过N离子注入形成的CuNx半导体材料；其中，所述Cu基体与所述源电极和漏电极为一体的Cu薄膜结构。
进一步地，所述薄膜晶体管还包括：栅电极，形成于所述玻璃基板上；栅极绝缘层，覆设于所述栅电极上；其中，所述源电极、漏电极和有源层形成于所述栅极绝缘层上。
进一步地，所述阵列基板还包括覆设于所述源电极、漏电极和有源层上的绝缘保护层，所述绝缘保护层上设置有像素电极，所述像素电极通过设置在所述绝缘保护层中的过孔电连接到所述漏电极或源电极。
进一步地，所述源电极、漏电极和有源层的厚度为
如上所述的薄膜晶体管阵列基板的制备方法，包括在同一结构层中制备源电极、漏电极和有源层的步骤，其中，具体包括：在栅极绝缘层上形成Cu金属薄膜层；对所述Cu金属薄膜层进行光罩工艺，获得源电极和漏电极，并保留源电极和漏电极之间的Cu金属薄膜形成Cu基体；对所述Cu基体进行N离子注入工艺，形成CuNx半导体材料，获得有源层。
其中，所述光罩工艺包括：S1、在所述Cu金属薄膜层上涂覆光刻胶层，对所述光刻胶层进行半灰阶掩膜曝光，以部分保留所述Cu基体对应区域的光刻胶，完全保留所述源电极和漏电极对应区域的光刻胶；S2、对所述Cu金属薄膜层进行刻蚀，保留所述源电极、漏电极和Cu基体对应区域的Cu金属薄膜层；S3、对所述Cu基体对应区域的光刻胶进行灰化处理，暴露出所述Cu基体；此时对所述Cu基体进行N离子注入工艺，获得有源层；S4、去除所述源电极和漏电极对应区域的光刻胶，暴露出所述Cu金属薄膜层，形成所述源电极和漏电极。
其中，所述Cu金属薄膜层是通过溅射工艺制备获得。
其中，所述Cu金属薄膜层的厚度为
进一步地，该薄膜晶体管阵列基板的制备方法具体包括步骤：
S10、提供一玻璃基板，在该玻璃基板上制备栅电极；S20、在具有栅电极的玻璃基板上制备栅极绝缘层；S30、在栅极绝缘层上制备位于同一结构层中源电极、漏电极和有源层；S40、在具有源电极、漏电极和有源层的玻璃基板上制备绝缘保护层，其中，所述绝缘保护层中对应于源电极或漏电极的区域设置有过孔；S50、在所述绝缘保护层上制备像素电极；其中，所述像素电极通过所述过孔电连接到所述漏电极或源电极。
本发明的另一方面是提供一种显示装置，其包括如上所述的薄膜晶体管阵列基板。
本发明实施例中提供的薄膜晶体管阵列基板，其中的薄膜晶体管中，源电极、漏电极和有源层位于同一结构层中，有利于阵列基板薄型化。在其制备工艺中，源电极、漏电极和有源层在同一道光罩工艺中制备获得，相比于现有技术节省了一道光罩工艺，降低了工艺难度，节省了成本。
附图说明
图1是现有的薄膜晶体管阵列基板的结构示意图；
图2是本发明实施例1提供的薄膜晶体管阵列基板的结构示意图；
图3是本发明实施例1中阵列基板的制备方法的工艺流程图；
图4a-图4e本发明实施例1中的阵列基板的制备方法中，各个步骤得到的器件结构的示例性图示；
图5是本发明实施例1中制备源电极、漏电极和有源层的工艺流程图；
图6a-图6f本发明实施例1中制备源电极、漏电极和有源层的工艺中，各个步骤得到的器件结构的示例性图示；
图7是本发明实施例2提供的显示装置的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。
在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
实施例1
本实施例首先提供了一种薄膜晶体管阵列基板，如图2所示，该阵列基板包括阵列设置于玻璃基板10上的多个薄膜晶体管20(附图中仅示例性示出了其中的一个薄膜晶体管20)。具体地，参阅图2，所述薄膜晶体管20包括栅电极21、栅极绝缘层22、有源层23、源电极24和漏电极25。其中，栅电极21形成于所述玻璃基板10上，栅极绝缘层22覆设于所述栅电极21上，有源层23、源电极24和漏电极25位于同一结构层中，所述源电极24和漏电极25的材料为Cu，所述有源层23位于所述源电极24和漏电极25之间，所述有源层23的材料是由Cu基体23a通过N离子注入形成的CuNx半导体材料(CuNx中，x表示有多种价态的N元素存在)。其中，所述Cu基体23a与所述源电极24和漏电极25为一体的Cu薄膜结构。
进一步地，如图2所示，所述阵列基板还包括覆设于所述源电极24、漏电极25和有源层23上的绝缘保护层30，所述绝缘保护层30上设置有像素电极40，所述像素电极40通过设置在所述绝缘保护层30中的过孔31电连接到所述漏电极25(在另外的一些实施例中，像素电极40也可以是连接到源电极24)。
其中，所述栅电极21的材料选自但不限于Cr、Mo、Al、Cu等低阻材料中的一种或多种，可为一层或多层堆叠，本实施例优选Mo材料，其厚度可以选择在之间。
其中，所述栅极绝缘层22材料主要是无机绝缘材料，例如可以是SiNx或SiOx或两者结合，其厚度可以选择在之间。
其中，所述有源层23、源电极24和漏电极25是由同一层材料层制备形成，其厚度可以选择在之间。
其中，所述绝缘保护层30的材料主要是无机绝缘材料，例如可以是SiNx或SiOx或两者结合，其厚度可以选择在之间。
其中，所述像素电极40的材料为透明导电材料，例如可以是ITO，其厚度可以选择在之间。
如上结构的薄膜晶体管阵列基板，其中的薄膜晶体管中，源电极、漏电极和有源层位于同一结构层中，有利于阵列基板薄型化。
下面参阅图3并结合图4a-图4e介绍如上所述的薄膜晶体管阵列基板的制备方法。如图3所示，该方法主要包括以下步骤：
S10、提供一玻璃基板，在该玻璃基板上制备栅电极。具体地，首先在玻璃基板10上通过磁控溅射工艺制备形成栅电极材料膜层，通过第一道光罩工艺将栅电极材料膜层刻蚀形成预定图案的栅电极21，如图4a所示的结构。其中，栅电极22是由栅电极材料膜层经过干法刻蚀后形成的。
S20、在具有栅电极的玻璃基板上制备栅极绝缘层。具体地，在步骤S10制备完成栅电极21之后，通过等离子体增强化学气相沉积工艺(PECVD)制备栅极绝缘层22，如图4b所示的结构。
S30、在栅极绝缘层上制备位于同一结构层中源电极、漏电极和有源层。具体地，首先在栅极绝缘层22上通过磁控溅射工艺制备形成Cu金属薄膜层，通过第二道光罩工艺并结合N离子注入工艺，将Cu金属薄膜层刻蚀形成预定图案的有源层23、源电极24和漏电极25，如图4c所示的结构。其中，源电极24和漏电极25的是由Cu金属薄膜层经过湿法刻蚀后形成的，有源层23是在源电极24和漏电极25之间的Cu金属薄膜层通过N离子注入工艺制备形成的。
S40、在具有源电极、漏电极和有源层的玻璃基板上制备绝缘保护层。具体地，在步骤S30制备完成有源层23、源电极24和漏电极25之后，通过等离子体增强化学气相沉积工艺(PECVD)制备形成绝缘保护层30，绝缘保护层30覆盖薄膜晶体管20的各部分结构。进一步地，应用干法刻蚀工艺，在绝缘保护层30中对应于漏电极25的位置制备过孔31，如图4d所示的结构。
S50、在所述绝缘保护层上制备像素电极。具体地，首先在绝缘保护层30上制备ITO薄膜层，通过第三道光罩工艺将ITO薄膜层刻蚀形成预定图案的像素电极40，其中，所述像素电极40通过所述过孔31电连接到所述漏电极25，如图4e所示的结构。
下面参阅图5并结合图6a-图6f介绍如上步骤S30中制备源电极、漏电极和有源层的具体工艺过程。如图5所示，制备源电极、漏电极和有源层的工艺过程主要包括以下步骤：
S301、在栅极绝缘层上形成Cu金属薄膜层。具体地，在栅极绝缘层22上通过磁控溅射工艺制备形成Cu金属薄膜层26，如图6a所示的结构。
S302、在Cu金属薄膜层上形成光刻胶掩膜。具体地，在所述Cu金属薄膜层26上涂覆光刻胶层，对所述光刻胶层进行半灰阶掩膜曝光，以部分保留所述Cu基体23a对应区域的光刻胶，完全保留所述源电极24和漏电极25对应区域的光刻胶，形成光刻胶掩膜27，如图6b所示的结构。
S303、对Cu金属薄膜层进行刻蚀，保留所述源电极、漏电极和Cu基体对应区域的Cu金属薄膜层。具体地，应用湿法刻蚀工艺，将光刻胶掩膜27的图案转移到Cu金属薄膜层26上，如图6c所示的结构。
S304、将Cu基体通过N离子注入工艺制备形成有源层。具体地，对所述光刻胶掩膜27中进行灰化处理，完全去除所述Cu基体23a对应区域的光刻胶，减薄所述源电极24和漏电极25对应区域的光刻胶，暴露出所述Cu基体23a，如图6d所示的结构；然后对所述Cu基体23a进行N离子注入工艺，使Cu基体23a的Cu材料形成的CuNx半导体材料，获得有源层23，如图6e所示的结构。
S305、去除光刻胶掩膜，形成源电极和漏电极。具体地，去除所述源电极24和漏电极25对应区域的光刻胶(即，将光刻胶掩膜27完全去除)，暴露出所述Cu金属薄膜层，形成所述源电极24和漏电极25，最终在栅极绝缘层22上得到同层结构的源电极24、漏电极25和有源层23，如图6f所示的结构。
以上提供的薄膜晶体管阵列基板的制备工艺中，源电极、漏电极和有源层在同一道光罩工艺中制备获得(如上的步骤S30)，相比于现有技术节省了一道光罩工艺，降低了工艺难度，节省了成本。并且，在制备源电极、漏电极和有源层的工艺中，首先是制备Cu金属薄膜层，然后再通过离子注入工艺将有源层对应的Cu转化为CuNx半导体材料，由此，可以确保源电极和漏电极的材料为Cu金属，具有较低的走线阻抗，充电效率得到保证，另外，离子注入工艺也比较易于控制，制备得到性能良好的CuNx半导体材料的有源层。因此，相比于另外的一些工艺中，先制备CuNx半导体薄膜层，然后源电极和漏电极对应的区域将CuNx还原为Cu或掺杂其他元素降低电阻的方式，由于CuNx的还原过程比较难以控制，得到的源电极和漏电极的走线阻抗较大，充电效率难以保证。
另外，需要说明的是，在薄膜晶体管阵列基板中，还应当包括数据线、扫描线等其他的一些图案化结构，但是这些结构与本发明方案不是密切相关，在此不再展开详细说明。并且，在以上的制备工艺中，其中每一次光罩工艺中又分别包括掩膜、曝光、显影、刻蚀和剥离等工艺，其中刻蚀工艺包括干法刻蚀和湿法刻蚀。光罩工艺已经是现有的比较成熟的工艺技术，每一次光罩工艺可以根据所要制备的图形结构的不同而作出一些改变。
实施例2
本实施例提供了一种显示装置，其中采用了如实施例1提供的薄膜晶体管阵列基板，该显示装置例如可以是薄膜晶体管液晶显示装置(TFT-LCD)或有机电致发光显示装置(OLED)。具体地，以薄膜晶体管液晶显示装置为例，参阅图7，该液晶显示装置包括液晶面板100及背光模组200，所述液晶面板100与所述背光模组200相对设置，所述背光模组200提供显示光源给所述液晶面板100，以使所述液晶面板100显示影像。其中，液晶面板100包括相对设置的阵列基板101和滤光基板102，还包括位于阵列基板101和滤光基板102之间的液晶层103。其中，阵列基板101采用了如实施例1提供的薄膜晶体管阵列基板。
综上所述，本发明实施例中提供的薄膜晶体管阵列基板及其制备方法，以及包含该阵列基板的显示装置，其中的薄膜晶体管中，源电极、漏电极和有源层位于同一结构层中，有利于产品的薄型化发展。在其制备工艺中，源电极、漏电极和有源层在同一道光罩工艺中制备获得，相比于现有技术节省了一道光罩工艺，降低了工艺难度，节省了成本。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。
Claims (5)
1.一种薄膜晶体管阵列基板的制备方法，其特征在于，包括在同一结构层中制备源电极、漏电极和有源层的步骤，具体包括：
在栅极绝缘层上形成Cu金属薄膜层；
对所述Cu金属薄膜层进行光罩工艺，获得源电极和漏电极，并保留源电极和漏电极之间的Cu金属薄膜形成Cu基体；
对所述Cu基体进行N离子注入工艺，形成CuNx半导体材料，获得有源层。
2.根据权利要求1所述的制备方法，其特征在于，所述光罩工艺包括：
在所述Cu金属薄膜层上涂覆光刻胶层，对所述光刻胶层进行半灰阶掩膜曝光，以部分保留所述Cu基体对应区域的光刻胶，完全保留所述源电极和漏电极对应区域的光刻胶；
对所述Cu金属薄膜层进行刻蚀，保留所述源电极、漏电极和Cu基体对应区域的Cu金属薄膜层；
对所述Cu基体对应区域的光刻胶进行灰化处理，暴露出所述Cu基体；此时对所述Cu基体进行N离子注入工艺，获得有源层；
去除所述源电极和漏电极对应区域的光刻胶，暴露出所述Cu金属薄膜层，形成所述源电极和漏电极。
3.根据权利要求1或2所述的制备方法，其特征在于，所述Cu金属薄膜层是通过溅射工艺制备获得。
4.根据权利要求1或2所述的制备方法，其特征在于，所述Cu金属薄膜层的厚度为
5.根据权利要求1或2所述的薄膜晶体管阵列基板的制备方法，其特征在于，该方法具体包括步骤：
S10、提供一玻璃基板，在该玻璃基板上制备栅电极；
S20、在具有栅电极的玻璃基板上制备栅极绝缘层；
S30、在栅极绝缘层上制备位于同一结构层中源电极、漏电极和有源层；
S40、在具有源电极、漏电极和有源层的玻璃基板上制备绝缘保护层，其中，所述绝缘保护层中对应于源电极或漏电极的区域设置有过孔；
S50、在所述绝缘保护层上制备像素电极；其中，所述像素电极通过所述过孔电连接到所述漏电极或源电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510734440.4A CN105428368B (zh) | 2015-11-02 | 2015-11-02 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510734440.4A CN105428368B (zh) | 2015-11-02 | 2015-11-02 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105428368A CN105428368A (zh) | 2016-03-23 |
| CN105428368B true CN105428368B (zh) | 2018-10-30 |
Family
ID=55506449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510734440.4A Active CN105428368B (zh) | 2015-11-02 | 2015-11-02 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105428368B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112327553B (zh) * | 2020-11-18 | 2022-04-26 | 武汉华星光电技术有限公司 | 阵列基板、其制造方法以及显示装置 |
| CN112635495B (zh) * | 2021-01-06 | 2023-03-24 | Tcl华星光电技术有限公司 | 一种阵列基板及其制备方法、显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110263079A1 (en) * | 2010-04-23 | 2011-10-27 | Applies Materials, Inc. | Interface protection layaer used in a thin film transistor structure |
| CN104810374B (zh) * | 2015-04-17 | 2018-01-05 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法以及显示装置 |
-
2015
- 2015-11-02 CN CN201510734440.4A patent/CN105428368B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN105428368A (zh) | 2016-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101447843B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치 | |
| CN102263111B (zh) | 阵列基板及制造该阵列基板的方法 | |
| CN104576542B (zh) | 阵列基板及其制作方法、显示装置 | |
| US20130175552A1 (en) | Array substrate and manufacturing method | |
| WO2014127579A1 (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| US10504943B2 (en) | Method for manufacturing an array substrate motherboard | |
| WO2015149482A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2013181909A1 (zh) | 薄膜晶体管和阵列基板及其制造方法 | |
| JP2019537282A (ja) | アレイ基板とその製造方法及び表示装置 | |
| JP6188793B2 (ja) | Ｔｆｔアレイ基板及びその製造方法、表示装置 | |
| EP2709159B1 (en) | Fabricating method of thin film transistor, fabricating method of array substrate and display device | |
| US20150214247A1 (en) | Method for fabricating array substrate, array substrate and display device | |
| CN108807470A (zh) | 触控显示屏的制作方法 | |
| CN109003989B (zh) | 阵列基板及其制备方法、显示面板和显示装置 | |
| EP2757589A2 (en) | Methods for fabricating a thin film transistor and an array substrate | |
| CN108400110A (zh) | 薄膜晶体管阵列基板及其制备方法 | |
| CN105529274B (zh) | 薄膜晶体管的制作方法、阵列基板和显示装置 | |
| CN105977205B (zh) | 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 | |
| WO2013185454A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| CN105428368B (zh) | 薄膜晶体管阵列基板及其制备方法、显示装置 | |
| CN107706199A (zh) | 一种薄膜晶体管阵列基板的制作方法 | |
| JP2017535961A (ja) | 薄膜トランジスタ基板の製造方法及び製造装置 | |
| CN108538725B (zh) | 薄膜晶体管及其制造方法 | |
| WO2014005348A1 (zh) | 一种阵列基板的制作方法、阵列基板和液晶显示装置 | |
| CN104393020B (zh) | 一种阵列基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |