CN105529274B - 薄膜晶体管的制作方法、阵列基板和显示装置 - Google Patents

薄膜晶体管的制作方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN105529274B
CN105529274B CN201610073575.5A CN201610073575A CN105529274B CN 105529274 B CN105529274 B CN 105529274B CN 201610073575 A CN201610073575 A CN 201610073575A CN 105529274 B CN105529274 B CN 105529274B
Authority
CN
China
Prior art keywords
region
layer
source
photoresist layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610073575.5A
Other languages
English (en)
Other versions
CN105529274A (zh
Inventor
苏同上
杜生平
刘宁
王东方
袁广才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610073575.5A priority Critical patent/CN105529274B/zh
Publication of CN105529274A publication Critical patent/CN105529274A/zh
Priority to US15/221,222 priority patent/US9905592B2/en
Application granted granted Critical
Publication of CN105529274B publication Critical patent/CN105529274B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明涉及一种薄膜晶体管的制作方法、阵列基板和显示装置，其中的制作方法包括：采用半色调掩膜工艺在金属薄膜上形成具有完全保留区域、半保留区域和完全去除区域的光刻胶层；至少部分的完全保留区域对应于源漏极设置区域中不与有源层设置区域重叠的区域；半保留区域对应于源漏极设置区域与有源区设置区域之间重叠的区域；完全去除区域为除完全保留区域和半保留区域以外的区域；在光刻胶层的覆盖下对金属薄膜进行刻蚀，以形成源漏金属层；去除半保留区域内的光刻胶层；对半导体薄膜进行图案化处理，以形成有源层；去除剩余的光刻胶层。本发明可以解决源漏金属层容易在氧化物半导体的沉积过程以及酸液的湿法刻蚀过程中受到损伤的问题。

Description

薄膜晶体管的制作方法、阵列基板和显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种薄膜晶体管的制作方法、阵列基板和显示装置。
背景技术
目前，氧化物薄膜晶体管阵列基板的结构主要有三种类型：共面型(Co-PlannarType)、刻蚀阻挡型(Etch Stop Layer)和背沟道刻蚀型(Back Channel Etching)，其中共面型的氧化物薄膜晶体管(Oxide TFT)因具有相对简单的结构、有源层(Active)受到的破坏较小等特点得到了广泛的应用。然而在现有制作工艺中，有源层需要在已形成有栅绝缘层和源漏金属层的基板上通过构图工艺形成，其中会涉及氧化物半导体的沉积过程以及酸液的湿法刻蚀过程，这两个过程都对已经形成的源漏金属层造成很大的损伤。
具体来说，例如IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)的沉积过程需要通入氧气O2等氧化性气体，这些氧化性气体会严重氧化裸露的源漏金属层；而在酸液的湿法刻蚀过程中，刻蚀液中通常包含硫酸H2SO4、硝酸HNO3等强酸性物质，这些强酸性物质也会腐蚀暴露的源漏金属层。源漏金属层被损伤可能会导致下列问题：一方面，氧化或腐蚀会导致源漏金属层的电阻值增大，从而会增大传输信号的延迟，使面板的显示性能和稳定性变差；另一方面，氧化或腐蚀还会导致源漏金属层的上表面粗糙，使得沉积在源漏金属层上的ITO(Indium Tin Oxide，掺锡氧化铟)容易折断(尤其容易在过孔连接处发生折断)而造成不良。
发明内容
针对现有技术中的缺陷，本发明提供一种薄膜晶体管的制作方法、阵列基板和显示装置，可以解决源漏金属层容易在氧化物半导体的沉积过程以及酸液的湿法刻蚀过程中受到损伤的问题。
第一方面，本发明提供了一种薄膜晶体管的制作方法，包括：
在基板上形成一层金属薄膜；
采用半色调掩膜工艺在所述金属薄膜上形成具有完全保留区域、半保留区域和完全去除区域的光刻胶层；至少部分的所述完全保留区域对应于源漏极设置区域中不与有源层设置区域重叠的区域；所述半保留区域对应于所述源漏极设置区域与所述有源区设置区域之间重叠的区域；所述完全去除区域为除所述完全保留区域和所述半保留区域以外的区域；
在所述光刻胶层的覆盖下对所述金属薄膜进行刻蚀，以形成对应于所述完全保留区域和所述半保留区域的源漏金属层；所述源漏金属层包括对应于所述源漏极设置区域的源漏极图形；
去除所述半保留区域内的光刻胶层；
在所述完全保留区域内的所述源漏金属层被所述光刻胶层覆盖的情况下，形成一层覆盖所述基板、所述光刻胶层和所述源漏金属层的半导体薄膜；
对所述半导体薄膜进行图案化处理，以形成有源层；所述有源层包括对应于所述有源区设置区域的有源区图形；
去除剩余的所述光刻胶层。
可选地，所述去除所述半保留区域内的光刻胶层，包括：
采用灰化工艺整面地减小所述光刻胶层的厚度，以减薄所述完全保留区域内的光刻胶层并去除所述半保留区域内的光刻胶层。
可选地，所述去除所述半保留区域内的光刻胶层，包括：
采用所述半色调掩膜工艺所使用的掩膜板对所述光刻胶层进行曝光和显影，以在保留所述完全保留区域内的光刻胶层的同时去除所述半保留区域内的光刻胶层。
可选地，所述在所述完全保留区域内的所述源漏金属层被所述光刻胶层覆盖的情况下，形成覆盖所述基板、所述光刻胶层和所述源漏金属层的半导体薄膜，包括：
采用金属氧化物半导体的沉积工艺在所述基板、所述光刻胶层和所述源漏金属层上形成包括金属氧化物半导体的半导体薄膜。
可选地，所述对所述半导体薄膜进行图案化处理，以形成有源层，包括：
采用金属氧化物半导体的图案化工艺对所述半导体薄膜进行图案化处理，以形成所述有源层。
可选地，所述去除剩余的所述光刻胶层，包括：
采用剥离工艺整面地去除所述光刻胶层。
可选地，所述在基板上形成一层金属薄膜之前，还包括：
在衬底上通过一次构图工艺形成栅金属层；所述栅金属层包括对应于栅极设置区域内的栅极图形；
形成覆盖所述衬底和所述栅金属层的栅绝缘层，以形成所述基板。
可选地，在所述去除剩余的所述光刻胶层之后，还包括：
形成覆盖所述源漏金属层和所述有源层的栅绝缘层；
在所述栅绝缘层上通过一次构图工艺形成栅金属层；所述栅金属层包括对应于栅极设置区域内的栅极图形。
第二方面，本发明还提供了一种阵列基板，该阵列基板包括由上述任意一种的薄膜晶体管的制作方法制作形成的薄膜晶体管。
第三方面，本发明还提供了一种显示装置，该显示装置包括上述任意一种的阵列基板。
由上述技术方案可知，本发明在源漏金属层的构图工艺之中，采用了半色调掩膜工艺形成了具有完全保留区域、半保留区域和完全去除区域的光刻胶层。由此，在完全去除区域内可以直接以金属刻蚀来完成源漏金属层的构图工艺；此后则可以通过去除半保留区域内的光刻胶层来形成仅在完全保留区域内分布的光刻胶层。从而，完全保留区域内的光刻胶层可以在有源层的制作过程中保护源漏金属层不受损伤，且在有源层的构图工艺完成之后可以将暴露的光刻胶层去除而不会影响后续工序。
可以看出，本发明不仅可以解决源漏金属层容易在氧化物半导体的沉积过程以及酸液的湿法刻蚀过程中受到损伤的问题，还可以不增加构图工艺的次数，而且可以不对薄膜晶体管的原有的宏观结构造成改变，因而有助于产品显示性能和良率的提升。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一个实施例中一种薄膜晶体管的制作方法的部分步骤流程示意图；
图2至图9是本发明一个实施例中一种薄膜晶体管在各制作阶段的结构示意图；
图10是本发明一个实施例中一种薄膜晶体管的局部剖面结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明一个实施例中一种薄膜晶体管的制作方法的部分步骤流程示意图。参见图1，所述薄膜晶体管的制作方法包括：
步骤101：在基板上形成一层金属薄膜；
步骤102：采用半色调掩膜工艺在所述金属薄膜上形成具有完全保留区域、半保留区域和完全去除区域的光刻胶层；其中，至少部分的所述完全保留区域对应于源漏极设置区域中不与有源层设置区域重叠的区域；所述半保留区域对应于所述源漏极设置区域与所述有源区设置区域之间重叠的区域；所述完全去除区域为除所述完全保留区域和所述半保留区域以外的区域；
步骤103：在所述光刻胶层的覆盖下对所述金属薄膜进行刻蚀，以形成对应于所述完全保留区域和所述半保留区域的源漏金属层；其中，所述源漏金属层包括对应于所述源漏极设置区域内的源漏极图形；
步骤104：去除所述半保留区域内的光刻胶层；
步骤105：在所述完全保留区域内的所述源漏金属层被所述光刻胶层覆盖的情况下，形成一层覆盖所述基板、所述光刻胶层和所述源漏金属层的半导体薄膜；
步骤106：对所述半导体薄膜进行图案化处理，以形成有源层；其中，所述有源层包括对应于所述有源区设置区域内的有源区图形；
步骤107：去除剩余的所述光刻胶层。
可以理解的是，本发明实施例的薄膜晶体管主要包括有源区、栅极、源极和漏极。对于本发明实施例而言，薄膜晶体管的源极和漏极可由源漏金属层中按照预先设置的源漏极设置区域进行分布的源漏极图形来形成，而薄膜晶体管的有源区可由有源层中按照预先设置的有源区设置区域进行分布的有源区图形来形成。由此可以理解的是，在具体设置源漏极设置区域、栅极设置区域和有源区设置区域时，需要根据所要形成的薄膜晶体管的参数需求来具体确定所在位置、边缘形状、面积大小、形成厚度等等的指标；其具体实现过程是本领域技术人员所熟知的，在此不再赘述。
需要说明的是，上述基板指的是薄膜晶体管的制作过程中任意一种需要接下来制作源漏极图形和有源区图形的结构，其可以是未制作任何层结构的衬底，也可以是已经制作有一些层结构的中间状态的薄膜晶体管，而且在制作源漏极图形和有源区图形之后还可以在此基础上继续制作其他结构，本发明实施例均不做限制。可以理解的是，金属薄膜可以制作在基板的主表面上，其中主表面指的是用于接下来制作源漏极图形和有源区图形的表面(可以是平坦的面，也可以是在各位置处有高度差的面)，比如衬底一侧的平坦的表面，或者已形成的层结构在衬底一侧暴露出来的表面，本发明对此不做限制。
还需要说明的是，上述形成金属薄膜和上述形成半导体薄膜均可以采用例如气相沉积(包括化学气相沉积、物理气相沉积和等离子体气相沉积等)的方式来形成，而上述形成源漏极图形的过程和形成有源区图形的过程可以各视为一次构图工艺(主要包括成膜和膜层的图案化处理)，其除了涉及到上述例如气相沉积的成膜过程之外，还涉及到利用掩膜板来形成光刻胶图形、并使用光刻胶图形来进行沉积或刻蚀，以及去除(例如剥离)光刻胶的过程。在上述半色调掩膜工艺中可以理解的是，完全保留区域、半保留区域和完全去除区域分别对应于掩膜板上的不同区域，在适当的曝光时间的设置下，完全去除区域内的光刻胶层可以被去除、半保留区域内的光刻胶层可以被减薄、完全保留区域内的光刻胶层可以几乎不变。
本发明实施例中，由于在源漏金属层的构图工艺之中采用了半色调掩膜工艺形成了具有完全保留区域、半保留区域和完全去除区域的光刻胶层，因此在完全去除区域内可以直接以金属刻蚀来完成源漏金属层的构图工艺；此后则可以通过去除半保留区域内的光刻胶层来形成仅在完全保留区域内分布的光刻胶层。从而，完全保留区域内的光刻胶层可以在有源层的制作过程中保护源漏金属层不受损伤，且在有源层的构图工艺完成之后可以将暴露的光刻胶层去除而不会影响后续工序。可以看出的是，本发明实施例不仅可以解决源漏金属层容易在氧化物半导体的沉积过程以及酸液的湿法刻蚀过程中受到损伤的问题，还不需要增加构图工艺的次数，而且不会对薄膜晶体管的原有整体结构造成改变，因而有助于产品显示性能和良率的提升。
作为一种更具体的示例，图2至图9是本发明一个实施例中一种薄膜晶体管在各制作阶段的结构示意图。
图2所示出的结构对应于上述步骤101之前，此时的基板包括衬底11、栅金属层12和覆盖衬底11及栅金属层12的栅绝缘层13，且栅绝缘层13暴露出来的上表面(即背离衬底11一侧的表面)可以视为为基板的主表面。具体地，图2所示的结构可由附图中未示出的下述步骤形成：
步骤201：在衬底11上通过一次构图工艺形成栅金属层12；所述栅金属层12包括对应于栅极设置区域A0内的栅极图形；
步骤202：形成覆盖所述衬底11和所述栅金属层12的栅绝缘层13，以形成所述基板。
需要说明的是，衬底11可以由例如玻璃的无机材料或者例如聚酰亚胺的有机材料形成，主要用于提供制作层结构的表面并对制作的层结构提供支撑；栅金属层12作为由至少一种图形组成的层结构，除了对应于栅极设置区域A0内的栅极图形之外，还可以包括例如扫描线图形的其他图形；栅绝缘层13可以由例如氧化硅或者氮化硅的绝缘材料形成，主要用于保持导电结构之间的电绝缘。
可以理解的是，与上文所述的一致，步骤201和步骤202可以涉及沉积、曝光、显影、刻蚀、剥离等工艺步骤，在此不再赘述。基于上述步骤201和步骤202的过程，本发明实施例可以形成包括底栅结构的晶体管。
图3所示出的结构对应于上述步骤101之后、上述步骤102之前。可以看出，步骤101中在基板上形成了一层金属薄膜14'，所采用的具体工艺可以是金属成膜工艺所使用的蒸镀、溅射等等。可以理解的是，金属薄膜14'主要用于形成源漏极图形，因此在膜层厚度上与所要形成的源漏极图形的厚度相匹配。
图4所示出的结构对应于上述步骤102之后、上述步骤103之前。具体来说，采用半色调掩膜工艺形成光刻胶层的过程可以具体包括如下流程：先在金属薄膜14'上形成一整面的光刻胶，然后采用半色调掩膜板对形成的光刻胶进行曝光，再以显影工艺去除部分的光刻胶，最终形成如图所示的光刻胶层15。可以理解的是，半色调掩膜板上与完全保留区域P1对应的区域内设置完全遮光图案，与半保留区域P2对应的区域内设置部分遮光图案，与完全去除区域P3对应的区域设置为透光。由此，配合适当的曝光时间，可以使得光刻胶层15在完全保留区域P1内具有相对较大的第一厚度，在半保留区域P2内具有相对较小的第二厚度，在完全去除区域P3内厚度为零。可以看出的是，图中示出的部分完全保留区域P1与源漏极设置区域A1中不与有源区设置区域A2重叠的区域相对应；图中示出的部分半保留区域P2与有源区设置区域A2中与源漏极设置区域A1重叠的区域相对应，而除完全保留区域P1和半保留区域P2以外的区域包含于完全去除区域P3中。应理解的是，上述各区域在薄膜晶体管的俯视平面上的投影关系如下所述：源漏极设置区域A1的投影中，与有源区设置区域A2的投影重叠的部分包含在半保留区域P2的投影中，而不与有源区设置区域A2的投影交叠的部分包含在完全保留区域P1的投影中。
图5所示出的结构对应于上述步骤103之后、上述步骤104之前。如图5所示，步骤103中，在光刻胶层15的覆盖下对金属薄膜14'进行刻蚀，形成了对应于完全保留区域P1和半保留区域P2的源漏金属层14。需要说明的是，上述刻蚀可以为湿法刻蚀或干法刻蚀，主要目的是将金属薄膜14'图案化以形成包括源漏极图形的源漏金属层14。其中，源漏金属层14作为由至少一种图形组成的层结构，除了对应于源漏极设置区域A1内的源漏极图形之外，还可以包括其他图形。例如，在上述薄膜晶体管的制作方法具体应用在阵列基板的制作工艺中时，源漏极图形14可以包括数据线图形。在源漏金属层14包括数据线图形时，数据线图形和源漏极图形可以在至少一个位置处相连，以形成所需要的电路连接关系。在其他应用至阵列基板的制作工艺中的情形下，源漏金属层14可以还包括扫描线图形，其中的扫描线图形与栅电极图形可以通过形成在栅绝缘层中的第一过孔相连。由此，可以形成与源漏极图形同层设置的扫描线图形，实现不同类型的结构以应用于不同类型的显示装置。
可以理解的是，完全去除区域P3内的金属薄膜14'会在步骤103中全部被去除，而完全保留区域P1和半保留区域P2内的金属薄膜14'会在步骤103中保留而形成源漏金属层14，可见完全去除区域P3可以预先根据所需要形成的源漏金属层14的图案来确定，而完全保留区域P1和半保留区域P2则可以在完全去除区域P3以外的区域内进行通过划分来确定。
图6所示出的结构对应于上述步骤104之后、上述步骤105之前。步骤104中，去除了半保留区域P2内的光刻胶层15，所采用的方式可以是采用光刻胶的灰化工艺整面地、均匀地减小光刻胶层的厚度，以去除半保留区域P2内的光刻胶层并减薄完全保留区域P1内的光刻胶层，形成如图6所示的光刻胶层15。或者，也可以采用上述半色调掩膜工艺所使用的掩膜板对该光刻胶层15进行曝光和显影，以在保留完全保留区域P1内的光刻胶层的同时去除半保留区域P2内的光刻胶层15。当然，无论采用何种方式去除掉半保留区域P2内的光刻胶层，只要完全保留区域P1内还保留有光刻胶层，其就可以在制作有源层的过程中保护源漏金属层14不受损伤，因此本发明实施例对此不做限制。
图7所示出的结构对应于上述步骤105之后、上述步骤106之前。图8所示出的结构对应于上述步骤106之后、上述步骤107之前。如图7所示，步骤105主要形成了覆盖在光刻胶层15和源漏金属层14之上的半导体薄膜16'(如图所示，半导体薄膜16'整面地形成，因此在覆盖光刻胶层15和源漏金属层14的同时也可以覆盖包含于基板的栅绝缘层13)。其中需要说明的是，半导体薄膜16'形成材料可以根据所选用的晶体管的类型和器件参数来确定。如图8所示，步骤106主要对半导体薄膜16'进行了图案化处理，从而形成了包括对应于有源区设置区域A2内的有源区图形的有源层16。可以理解的是，步骤105和步骤106主要为有源层16的形成过程，因此可以参照现有晶体管制作工艺中任意一种形成有源层的构图工艺来具体实现，本发明对此不做限制。然而可以理解的是，有源层16的制作过程中例如刻蚀、离子注入、氧化性气体通入等等的过程都会对表面暴露的金属结构造成不同程度的不良影响，但本发明实施例可以利用此时位于完全保留区域P1内的光刻胶层15来对源漏金属层14进行保护，避免源漏金属层14的表面损伤和表面氧化等情况的发生。
举例来说，当具体选用金属氧化物型薄膜晶体管时，金属氧化物半导体的沉积工艺过程中需要通入氧气O2等氧化性气体，但是在光刻胶层的间隔下，源漏金属层的表面可以避免暴露在氧化性气体中，因此也不会产生部分氧化导致电阻升高的问题。从中也可以看出，本发明实施例中的半导体薄膜16'的形成材料可以包括金属氧化物半导体，即本发明实施例的制作方法尤其适用于该类型的薄膜晶体管。
可以理解的是，完全保留区域P1在完全覆盖源漏极设置区域A1时(即对应于全部的不与有源区设置区域A2交叠的源漏极设置区域A1时)，可以最大限度地覆盖源漏金属层暴露出来的表面，从而起到相对而言较佳的保护效果。然而可以理解的是，可以设置完全保留区域P1仅对应于源漏极设置区域A1中不与有源区设置区域A2交叠的一部分区域，其同样可以在一定程度上起到对源漏金属层的保护作用，本发明对此不做限制。在具体实施时，可以依照应用需求在完全去除区域P3以外确定完全保留区域P1之后，将剩余部分区域确定为半保留区域P2，完成上述在完全去除区域P3以外的区域内的划分。
图9所示出的结构对应于上述步骤107之后。步骤107中，可以通过例如灰化或物理剥离等方式去除剩余的光刻胶层15(比如采用剥离工艺以光刻胶的剥离液来去除剩余的光刻胶层15)，以在此基础之上继续制作其他必要结构。当然，在制作过程中如果还包括会对源漏金属层表面的损伤或氧化的步骤，则可以将步骤107设置在这些步骤之后，以进一步地利用光刻胶层15对源漏金属层的保护作用，本发明对此不做限制。
作为在上述步骤107之后的后续步骤的一种示例，图10是本发明一个实施例中一种薄膜晶体管的局部剖面结构示意图。参见图10，本发明实施例在图9所示的结构的基础之上，又形成了一整面的钝化层17，其中的钝化层17可以由例如氧化硅或者氮化硅的绝缘材料形成，主要用于保持导体结构之间的电绝缘，并作为已形成结构的保护层。特别地，当晶体管的源漏极图形需要与钝化层17之上的结构形成电连接时，可以在此基础上通过一次构图工艺在源漏极设置区域A1的钝化层17中形成附图中未示出的第二过孔。由此，可以通过在第二过孔内形成导体结构来实现上述电连接关系。
作为在上述步骤107之后的后续步骤的另一种示例，在上述步骤107：去除剩余的光刻胶层之后，可以还包括附图中未示出的下述步骤：
步骤108：形成覆盖源漏金属层和有源层的栅绝缘层；
步骤109：在栅绝缘层上通过一次构图工艺形成栅金属层；栅金属层包括对应于栅极设置区域内的栅极图形。
可以理解的是，步骤109可以通过与上述步骤201类似的过程实现，而步骤108可以通过与上述步骤202类似的过程实现。基于此，本发明实施例可以形成包括顶栅结构的薄膜晶体管。当然，实施本发明的任意一种实施例中，薄膜晶体管可以同时包括顶栅结构和底栅结构(即分别在有源层的两侧形成第一栅金属层和第二栅金属层)，也可以仅包括顶栅结构(对应于步骤108至步骤109的实施例)或者仅包括底栅结构(对应于步骤201至步骤202的实施例)，本发明对此不做限制。
基于同样的发明构思，本发明实施例提供一种阵列基板，该阵列基板包括采用上述任意一种薄膜晶体管的制作方法制作形成的薄膜晶体管。当然，阵列基板中薄膜晶体管的种类、数量、位置、连接关系本发明实施例均不做限制。可以理解的是，由于该阵列基板可以相较于现有技术而言在源漏金属层的表面上具有更优的界面特性(平整度、电阻值等等)，因而可以解决源漏金属层容易在氧化物半导体的沉积过程以及酸液的湿法刻蚀过程中受到损伤的问题，还可以不增加构图工艺的次数，而且可以不对阵列基板的原有的宏观结构造成改变，因而有助于产品显示性能和良率的提升。
基于同样的发明构思，本发明实施例提供一种显示装置，该显示装置包括上述任意一种的阵列基板。需要说明的是，本实施例中的显示装置可以为：显示面板、电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。由于包括上述任意一种的阵列基板，因此本发明实施例的显示装置可以解决相应的技术问题，并取得相应的技术效果，在此不再赘述。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个…...”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
本发明的说明书中，说明了大量具体细节。然而能够理解的是，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。类似地，应当理解，为了精简本发明公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。

Claims (10)

1.一种薄膜晶体管的制作方法，其特征在于，包括：
在基板上形成一层金属薄膜；
采用半色调掩膜工艺在所述金属薄膜上形成具有完全保留区域、半保留区域和完全去除区域的光刻胶层；至少部分的所述完全保留区域对应于源漏极设置区域中不与有源层设置区域重叠的区域；所述半保留区域对应于所述源漏极设置区域与有源区设置区域之间重叠的区域；所述完全去除区域为除所述完全保留区域和所述半保留区域以外的区域；
在所述光刻胶层的覆盖下对所述金属薄膜进行刻蚀，以形成对应于所述完全保留区域和所述半保留区域的源漏金属层；所述源漏金属层包括对应于所述源漏极设置区域的源漏极图形；
去除所述半保留区域内的光刻胶层；
在所述完全保留区域内的所述源漏金属层被所述光刻胶层覆盖的情况下，形成一层覆盖所述基板、所述光刻胶层和所述源漏金属层的半导体薄膜；
对所述半导体薄膜进行图案化处理，以形成有源层；所述有源层包括对应于所述有源层设置区域的有源区图形；
去除剩余的所述光刻胶层。
2.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述去除所述半保留区域内的光刻胶层，包括：
采用灰化工艺整面地减小所述光刻胶层的厚度，以减薄所述完全保留区域内的光刻胶层并去除所述半保留区域内的光刻胶层。
3.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述去除所述半保留区域内的光刻胶层，包括：
采用所述半色调掩膜工艺所使用的掩膜板对所述光刻胶层进行曝光和显影，以在保留所述完全保留区域内的光刻胶层的同时去除所述半保留区域内的光刻胶层。
4.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述在所述完全保留区域内的所述源漏金属层被所述光刻胶层覆盖的情况下，形成覆盖所述基板、所述光刻胶层和所述源漏金属层的半导体薄膜，包括：
采用金属氧化物半导体的沉积工艺在所述基板、所述光刻胶层和所述源漏金属层上形成包括金属氧化物半导体的半导体薄膜。
5.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述对所述半导体薄膜进行图案化处理，以形成有源层，包括：
采用金属氧化物半导体的图案化工艺对所述半导体薄膜进行图案化处理，以形成所述有源层。
6.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述去除剩余的所述光刻胶层，包括：
采用剥离工艺整面地去除所述光刻胶层。
7.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述在基板上形成一层金属薄膜之前，还包括：
在衬底上通过一次构图工艺形成栅金属层；所述栅金属层包括对应于栅极设置区域内的栅极图形；
形成覆盖所述衬底和所述栅金属层的栅绝缘层，以形成所述基板。
8.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，在所述去除剩余的所述光刻胶层之后，还包括：
形成覆盖所述源漏金属层和所述有源层的栅绝缘层；
在所述栅绝缘层上通过一次构图工艺形成栅金属层；所述栅金属层包括对应于栅极设置区域内的栅极图形。
9.一种阵列基板，其特征在于，包括由如权利要求1至8中任意一项所述的薄膜晶体管的制作方法制作形成的薄膜晶体管。
10.一种显示装置，其特征在于，包括如权利要求9所述的阵列基板。
CN201610073575.5A 2016-02-02 2016-02-02 薄膜晶体管的制作方法、阵列基板和显示装置 Active CN105529274B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610073575.5A CN105529274B (zh) 2016-02-02 2016-02-02 薄膜晶体管的制作方法、阵列基板和显示装置
US15/221,222 US9905592B2 (en) 2016-02-02 2016-07-27 Method for manufacturing TFT, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610073575.5A CN105529274B (zh) 2016-02-02 2016-02-02 薄膜晶体管的制作方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN105529274A CN105529274A (zh) 2016-04-27
CN105529274B true CN105529274B (zh) 2018-10-26

Family

ID=55771417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610073575.5A Active CN105529274B (zh) 2016-02-02 2016-02-02 薄膜晶体管的制作方法、阵列基板和显示装置

Country Status (2)

Country Link
US (1) US9905592B2 (zh)
CN (1) CN105529274B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702584B (zh) * 2016-02-02 2019-11-05 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制作方法、阵列基板、显示装置
CN106876477B (zh) * 2017-03-20 2019-09-03 京东方科技集团股份有限公司 一种图案化目标膜层、薄膜晶体管、阵列基板及制作方法
CN109378271B (zh) * 2018-10-22 2021-01-26 京东方科技集团股份有限公司 图案化的金属膜层、薄膜晶体管、显示基板的制备方法
CN110429061B (zh) * 2019-08-19 2022-12-20 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN110783275B (zh) * 2019-11-07 2022-12-09 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577085A (zh) * 2003-06-30 2005-02-09 Hoya株式会社 灰调掩模的制造方法和灰调掩模
JP2009053683A (ja) * 2007-07-30 2009-03-12 Hoya Corp グレートーンマスクの製造方法及びグレートーンマスク、グレートーンマスクの検査方法、並びにパターン転写方法
CN101807549A (zh) * 2009-02-18 2010-08-18 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN104810321A (zh) * 2015-04-30 2015-07-29 京东方科技集团股份有限公司 一种tft阵列基板及显示装置的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543860B (zh) * 2010-12-29 2014-12-03 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制造方法
CN102651337A (zh) * 2011-05-13 2012-08-29 京东方科技集团股份有限公司 一种多晶硅tft阵列基板的制造方法
TWI473273B (zh) * 2011-08-15 2015-02-11 Au Optronics Corp 薄膜電晶體、畫素結構及其製造方法
CN102881598B (zh) * 2012-09-17 2015-08-12 京东方科技集团股份有限公司 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577085A (zh) * 2003-06-30 2005-02-09 Hoya株式会社 灰调掩模的制造方法和灰调掩模
JP2009053683A (ja) * 2007-07-30 2009-03-12 Hoya Corp グレートーンマスクの製造方法及びグレートーンマスク、グレートーンマスクの検査方法、並びにパターン転写方法
CN101807549A (zh) * 2009-02-18 2010-08-18 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN104810321A (zh) * 2015-04-30 2015-07-29 京东方科技集团股份有限公司 一种tft阵列基板及显示装置的制备方法

Also Published As

Publication number Publication date
US20170221924A1 (en) 2017-08-03
CN105529274A (zh) 2016-04-27
US9905592B2 (en) 2018-02-27

Similar Documents

Publication Publication Date Title
CN105529274B (zh) 薄膜晶体管的制作方法、阵列基板和显示装置
US8497966B2 (en) FFS type TFT-LCD array substrate and manufacturing method thereof
US8236628B2 (en) Array substrate and manufacturing method
US9263480B2 (en) Method for fabricating array substrate of display using multiple photoresists
US9893206B2 (en) Thin film transistor, array substrate, their manufacturing methods, and display device
CN104022078B (zh) 一种阵列基板的制备方法
US8748320B2 (en) Connection to first metal layer in thin film transistor process
JP2004334214A (ja) 薄膜トランジスタ・アレイ基板及びその製造方法
US9276014B2 (en) Array substrate and method of fabricating the same, and liquid crystal display device
US9502437B2 (en) Method of manufacturing array substrate, array substrate and display device
WO2015149469A1 (zh) 阵列基板的制备方法、阵列基板、显示装置
US10663820B2 (en) Display substrate, its manufacturing method, and display device
WO2013181909A1 (zh) 薄膜晶体管和阵列基板及其制造方法
CN111223815B (zh) 薄膜晶体管阵列基板及其制作方法
JP6188793B2 (ja) Ｔｆｔアレイ基板及びその製造方法、表示装置
WO2017020480A1 (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
CN106876260B (zh) 一种闸电极结构及其制造方法和显示装置
CN104392990B (zh) 一种阵列基板及显示装置
JP2008053517A (ja) アレイ基板の製造方法及びアレイ基板
US10879278B2 (en) Display substrate, manufacturing method therefor, and display device
US8703514B2 (en) Active array substrate and method for manufacturing the same
US8537327B2 (en) Array substrate and manufacturing method thereof, liquid crystal display
CN106298523B (zh) 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法
WO2014005348A1 (zh) 一种阵列基板的制作方法、阵列基板和液晶显示装置
CN107895727B (zh) 显示基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant