CN101546077B - 薄膜晶体管液晶显示器像素结构及制作方法 - Google Patents
薄膜晶体管液晶显示器像素结构及制作方法 Download PDFInfo
- Publication number
- CN101546077B CN101546077B CN2008101027896A CN200810102789A CN101546077B CN 101546077 B CN101546077 B CN 101546077B CN 2008101027896 A CN2008101027896 A CN 2008101027896A CN 200810102789 A CN200810102789 A CN 200810102789A CN 101546077 B CN101546077 B CN 101546077B
- Authority
- CN
- China
- Prior art keywords
- active layer
- grid
- thin film
- film transistor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 8
- 238000005516 engineering process Methods 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims description 51
- 239000000203 mixture Substances 0.000 claims description 36
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 17
- 238000009413 insulation Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 230000000873 masking effect Effects 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 8
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000005465 channeling Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管液晶显示器的像素结构，涉及TFT-LCD技术，为解决当前TFT-LCD显示效果不佳及工艺繁杂而提出，所采用的技术方案是：包括有栅线和数据线，栅线和数据线交叉形成像素区域，所述像素区域包括至少一薄膜晶体管和一像素电极，所述薄膜晶体管的源极形成在最底层，所述源极上依次为有源层和漏极，所述源极与数据线连接、漏极与像素电极连接；所述栅极形成在有源层的侧面，并与栅线连接；所述有源层的侧面、与有源层的侧面相对的栅极部分构成垂直向的电流沟道，即形成侧栅极沟道。本发明同时公开了一种前述像素结构的制作方法。本发明明显提高了TFT沟道的电流强度，改善了TFT-LCD的显示效果，提高了TFT-LCD像素结构的制作效率。
Description
技术领域
本发明涉及薄膜晶体管液晶显示器(TFT-LCD，Thin Film Transistor-LiquidCrystal Display)技术，尤其涉及一种薄膜晶体管液晶显示器的像素结构及其制作方法。
背景技术
近年来，TFT-LCD因其体积小、重量轻、功耗低且无辐射等优点，在当前的平板显示器市场占据了主导地位。TFT-LCD显示屏是由阵列玻璃基板和彩膜玻璃基板对盒，其间抽真空后封灌液晶材料。TFT-LCD显示屏形成几十万到上百万的像素阵列，每个像素通过TFT的控制来显示图像。
图1为现有薄膜晶体管液晶显示器像素结构的放大示意图，如图1所示，现有薄膜晶体管液晶显示器像素结构包括栅线10和数据线11，栅线10和数据线11交叉定义一个像素单元，每一像素单元包括一像素电极和一薄膜晶体管，每一薄膜晶体管包括栅极、有源层12、源极和漏极；其中有源层12形成在栅极上，源漏电极形成在有源层12上；栅极与栅线一体连接，源极与数据线一体连接，漏极通过过孔110与像素电极13连接，上述结构源、漏极之间的有源层12区域形成图示的TFT沟道。栅极打开后，源漏极通过沟道向像素电极层13提供电流，电流的强度与TFT沟道的宽长比有着密切关系，宽长比越高，TFT沟道的电流强度就越大，像素电极13的充电效率越高，显示效果就越好。如图1所示，TFT沟道的宽W＝a+b+c，TFT沟道的长L＝d。虽然图示TFT沟道的电流强度可满足目前液晶显示器的显示要求，但显示效果仍有较大的提升空间，由于结构的限制，目前TFT沟道的宽长比基本已达到极限值。另外，现有的TFT沟道构图工艺采用的是传统的4mask技术中的狭缝构图工艺，因此TFT沟 道部分容易产生残留短路现象，或者导致过刻断路，一旦出现短路或断路，相应的TFT-LCD像素即失效，这将严重影响TFT-LCD的显示品质。
以下介绍现有TFT-LCD像素结构的4mask(在像素结构的制造过程中，掩膜曝光工艺所需的成本最高，因此业内将像素结构制造完成所需要的掩膜次数，视为工艺的复杂程度，需要几次掩膜工艺，则称为几mask工艺)制作工艺。
为了提高产能，TFT-LCD制作工艺已由原来的五次掩膜(5mask)改进为四次掩膜(4mask)设计工艺，目前4mask普遍的设计工艺过程如下：
步骤1：在衬底基板上进行栅金属层沉积，进行光刻胶涂敷、掩膜、曝光、刻蚀等构图工艺形成事先设计的栅线和栅极等图形；
步骤2：多层膜沉积，进行光刻胶涂敷、掩膜、曝光、刻蚀等构图工艺形成事先设计的有源层、数据线、源漏极和沟道等图形；该步骤构图工艺中掩膜工艺为灰色调掩膜(GTM，Gray Tone Mask)工艺或半色调掩膜(HTM，Half ToneMask)工艺；
步骤3：钝化层沉积，进行光刻胶涂敷、掩膜、曝光、刻蚀等构图工艺，形成事先设计的钝化层图形，并在漏极需要与像素电极连接的部位等部分形成过孔；
步骤4：像素电极层沉积，进行光刻胶涂敷、掩膜、曝光、刻蚀等构图工艺，形成事先设计的像素电极图形。
目前TFT-LCD像素结构的4mask设计工艺虽然提高了TFT-LCD的产能，但仍不能满足日益增长的市场需求。现有的源漏平面沟道结构，利用第2次掩膜工艺中的灰色调掩膜工艺或半色调掩膜工艺而形成的，由于该工艺目前生产条件的不稳定，非常容易在TFT沟道内形成残留短路和过刻断路，严重影响良品率。并且，现有TFT沟道的宽长比基本达到设计极限，基本没有提升TFT-LCD显示效果的空间。
发明内容
有鉴于此，本发明的主要目的在于提供一种侧栅极TFT结构且是3次mask 的薄膜晶体管液晶显示器的像素结构及制作方法，能显著改善像素的显示效果、提高产品生产效率。
为达到上述目的，本发明的技术方案是这样实现的：
一种薄膜晶体管液晶显示器的像素结构，包括有栅线和数据线，栅线和数据线交叉形成像素区域，所述像素区域包括至少一薄膜晶体管和一像素电极，所述薄膜晶体管的源极形成在最底层，所述源极上依次为有源层和漏极，所述源极与数据线连接、漏极与像素电极连接；所述栅极形成在有源层的侧面，并与栅线连接；所述有源层的侧面、与有源层的侧面相对的栅极部分构成垂直向的电流沟道，即形成侧栅极沟道。
优选地，所述有源层为三层结构，由上至下依次为：掺杂半导体层、半导体层、掺杂半导体层；
所述像素电极连接于有源层的上掺杂半导体层，所述源极与有源层的下掺杂半导体层连接。
优选地，所述掺杂半导体层为N+a-Si层，所述半导体层为a-Si层。
优选地，同一次构图工艺中形成的所述像素电极、漏极及栅极与另同一次构图工艺中形成的所述栅线、数据线及有源层之间形成有绝缘层。
优选地，所述漏极与有源层之间通过绝缘层上的过孔连接；所述栅极与所述栅线之间通过绝缘层上的过孔连接。
优选地，所述栅线、数据线及源极由同一次构图工艺中的相同材质形成。
优选地，所述像素电极、漏极及栅极由同一次构图工艺中的相同材质形成。
一种薄膜晶体管液晶显示器的像素结构的制作方法，包括：
步骤一：在衬底基板上沉积金属层和有源层，进行构图工艺，形成栅线、数据线和有源层的结构；其中，数据线的一部分作为源极，所述有源层形成于源极上；
步骤二：在当前的衬底基板上沉积绝缘层，在栅线及有源层连接电极层处进行构图，去除连接电极层处的绝缘层，形成过孔；
步骤三：沉积电极层，进行构图，至少形成像素电极、栅极；其中像素电 极的一部分用作薄膜晶体管的漏极，通过过孔与有源层连接；栅极形成在有源层的侧面，并通过过孔与栅线连接，有源层的侧面、与有源层的侧面相对的栅极部分构成垂直向的电流沟道，即形成侧栅极沟道。
优选地，步骤一中的构图采用的是灰色调掩膜工艺或半色调掩膜工艺。
优选地，所述有源层为三层结构，由上至下依次为：掺杂半导体层、半导体层、掺杂半导体层；
所述像素电极连接于有源层的上N+a-Si层，所述源极与有源层的下N+a-Si层连接。
优选地，所述掺杂半导体层为N+a-Si层，所述半导体层为a-Si层。
本发明将栅金属层、数据金属层设计为同层结构，栅金属层形成于数据金属层的一侧，有源层层形成于数据金属层上，最后沉积电极层，并将电极层刻蚀、剥离为至少两部分：用作像素点的像素电极层、用作栅极的电极层，其中，用作像素点的电极层与有源层连接并作为漏极，用作栅极的电极层与栅金属层连接作为栅电极，用作栅极的电极层的一部分与有源层之间构成垂直向的TFT沟道，而栅极在垂直TFT沟道的侧面，即侧栅极TFT结构。基于这种结构，本发明TFT沟道的宽W与沟道的长L之间有数量级上的差异，因此其比值远大于现有TFT沟道的宽长比，明显提高了TFT沟道的电流强度，很好地改善了TFT-LCD的显示效果。本发明的TFT-LCD像素结构采用3次mask即可实现，因此减少了TFT-LCD像素结构的制作步骤，提高了TFT-LCD像素结构的制作效率，降低了成本。另外，由于本发明形成TFT沟道的构图工艺为普通的构图技术，TFT沟道部分不容易产生残留短路和过刻断路现象，提高了良品率。
附图说明
图1为现有薄膜晶体管液晶显示器像素结构的放大示意图；
图2为本发明第一实施列的薄膜晶体管液晶显示器的像素结构示意图；
图3为图2中A-A剖面示意图；
图4为图2中B-B剖面示意图；
图5为图2中C-C剖面示意图；
图6为本发明薄膜晶体管液晶显示器的像素结构第一次构图工艺完成后的示意图；
图7为本发明薄膜晶体管液晶显示器的像素结构第二构图工艺后的示意图；
图8为本发明第二实施例薄膜晶体管液晶显示器的像素结构示意图；
图9为图8中D-D剖面示意图；
图10为本发明第三实施例薄膜晶体管液晶显示器的像素结构示意图；
图11为图10中E-E剖面示意图。
具体实施方式
本发明提供一种薄膜晶体管液晶显示器的像素结构，包括栅线和数据线、栅线和数据线交叉定义一个像素区域，每一个像素区域包括至少一薄膜晶体管和一像素电极，其中所述的薄膜晶体管的源极形成在最底层，其上依次为掺杂半导体层、半导体层、掺杂半导体层和漏极，薄膜晶体管的源极与数据线连接、漏极与像素电极连接；薄膜晶体管的栅极形成在掺杂半导体层、半导体层、掺杂半导体层的侧面，并与栅线连接。本发明的像素结构的薄膜晶体管，由于栅极形成在有源层(掺杂半导体层、半导体层、掺杂半导体层)的侧面从而构成垂直向的TFT沟道，即侧栅极TFT结构。基于这种结构，本发明TFT沟道的宽W与沟道的长L之间有数量级上的差异，因此其比值远大于现有TFT沟道的宽长比，明显提高了TFT沟道的电流强度，很好地改善了TFT-LCD的显示效果。
以下结合附图对本发明进行详细描述。
图2为本发明第一实施列的薄膜晶体管液晶显示器的像素结构示意图，图3为图2中A-A剖面示意图、图4为图2中B-B剖面示意图、图5为图2中C-C剖面示意图，以下结合图3、图4及图5详细说明本发明TFT-LCD的像素结构。如图2、图3、图4和图5所示，本发明薄膜晶体管液晶显示器的像素结构包括栅线25和数据线22，数据线22在与栅线25交叉的位置处断开，本实施例中优选栅线25和数据线22为同一层金属层进行构图形成的，材质相同；薄膜晶体管的源极为数据线22的一部分，其上依次形成有有源层27(包括掺杂半导体层N+a-Si层、半导体层a-Si层、掺杂半导体层N+a-Si层)，本实施例中最上层为掺杂半导体层270，中间为半导体层271，最下层为掺杂半导体层272，其中，掺杂半导体层270和272具体为N+a-Si层，半导体层271为a-Si层；绝缘层28形成在上述部件上方，并在有源层27上方的绝缘层28上形成漏极过孔230、在栅线25上方的绝缘层28上形成栅极过孔210、数据线22断开位置处形成数据线连接过孔260以及阵列基板其他需要连接的部位形成过孔；像素电极23形成在栅线25和数据线22交叉限定的像素区域的绝缘层28上，像素电极23的一部分用作薄膜晶体管的漏极，该漏极通过漏极过孔230与有源层27上方的掺杂半导体层连接；薄膜晶体管的栅极21形成于源层27的侧面、或侧面及侧面上的绝缘层28上，呈U形将有源层27环绕起来，栅极21通过栅极过孔210与栅线连接；数据线连接线26形成在数据线22断开位置处绝缘层28的上方，并通过数据线连接过孔260将断开的数据线连接起来；本实施例中，优选栅极21、数据线连接线26和像素电极23为同一薄膜构图形成的，材质相同。
上述侧面构成垂直向的TFT沟道的宽W即为图2所示的W1+2×W2，TFT沟道的长L为图3所示的有源层27的厚度。
图8为本发明第二实施列的薄膜晶体管液晶显示器的像素结构示意图，图9为图8中D-D剖面示意图，本实施列中的薄膜晶体管显示器的像素结构示意图同第一实施列中的相比，区别特征在于，本实施例中的栅极21仅形成于有源层27的一边的侧边、或侧边及侧边上的绝缘层28上。
上述TFT沟道的宽W即为图8所示的W3，TFT沟道的长L为图9所示的有源层27的厚度。
图10为本发明第三实施例薄膜晶体管液晶显示器的像素结构示意图，图11为图10中E-E剖面示意图，本实施例薄膜晶体管液晶显示器的像素结构与 第二实施例类似，区别之处在于，图10中的像素电极的形状与图8中的像素电极形状不同。栅极21也是仅形成于有源层27的一边的侧边、或侧边及侧边上的绝缘层28上，这里不再赘述。上述侧面构成垂直向的TFT沟道的宽W即为图10所示的W4，TFT沟道的长L为图11所示的有源层27的厚度。
上述各实施例中，TFT沟道的宽W是微米量级，有源层的厚度即为沟道的长L，有源层的厚度是零点几个微米量级，相比较现有源漏平面沟道结构中的宽长比，至少可以提高一个数量级，进而大大提高了沟道的充电效率，提高了显示器的品质。
另外，上述实施例中，栅线25和数据线22交叉时，数据线22断开，通过后续形成的数据线连接线26进行连接；同样也可在栅线25和数据线22交叉时，将栅线25断开，通过后续形成栅线连接线26进行连接，其基本原理一样，这里也不再赘述。
以下说明本发明TFT-LCD像素结构的制作方法。
本发明TFT-LCD像素结构的制作方法包括以下步骤：
步骤一：在衬底基板20上沉积金属层和有源层27，进行光刻胶涂敷、掩膜、曝光和刻蚀等构图工艺(简称第1次mask)，形成栅线25、数据线22和有源层27的结构，图6为本发明薄膜晶体管液晶显示器的像素结构第一次构图工艺完成后的示意图，如图6所示，其中，数据线22在与栅线25交叉的位置处断开，数据线22的一部分形成薄膜晶体管的源极；有源层27层形成于源极上。
步骤二：在当前的衬底基板上沉积绝缘层28，即在图6所示的结构基础上再沉积绝缘层28，进行光刻胶涂敷、掩膜、曝光和刻蚀等构图工艺，在需要进行电连接的部位形成过孔，图7为本发明薄膜晶体管液晶显示器的像素结构第二构图工艺后的示意图，如图7所示，形成的过孔包括：漏极过孔230、栅极过孔210、数据线连接过孔260。
步骤三：沉积电极层，进行光刻胶涂敷、掩膜、曝光和刻蚀等构图工艺，形成像素电极23、栅极21和数据线连接线26等图形；其中像素电极23图形 的一部分用作薄膜晶体管的漏极，并通过漏极过孔230与有源层27连接；栅极21形成在有源层的侧面、或侧面及侧面上的绝缘层28上，其形成的形状可以为环绕有源层的U型或者为与有源层27一面相对的直线型，具体可参照图2、图8和图10所示，栅极21通过过孔与栅线25连接。
其中，步骤一中构图采用的是灰色调掩膜(GTM，Gray Tone Mask)工艺或半色调掩膜(HTM，HalfTone Mask)工艺，本领域技术人员应当理解，GTM、HTM工艺均为现有成熟工艺，这里不再赘述其细节。有源层27为三层结构，具体可依次为：最上层为掺杂半导体层270，中间为半导体层271，最下层为掺杂半导体层272，其中，掺杂半导体层270和272具体为N+a-Si层，半导体层271为a-Si层；有源层27的掺杂半导体层272直接连接于数据线22构成漏极；像素电极23的一部分通过过孔230连接于有源层的掺杂半导体层270，构成源极；栅极21的一部分形成于有源层27的侧面，有源层27的侧面、与有源层27的侧面相对的栅极构成垂直向的TFT沟道。
本发明TFT-LCD像素结构的宽W与沟道的长L之间有数量级上的差异，其比值较现有技术有数量级上的差异，明显提高了TFT沟道的充电的效率，从而很好地改善了TFT-LCD的显示效果。本发明的TFT-LCD像素结构采用3次mask即可实现，因此减少了TFT-LCD像素结构的制作步骤，提高了TFT-LCD像素结构的制作效率，降低了成本。另外，由于本发明形成TFT沟道的构图工艺为普通的构图技术，TFT沟道部分不易产生残留短路和过刻断路现象，提高了良品率。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
Claims (11)
1.一种薄膜晶体管液晶显示器的像素结构，包括有栅线和数据线，栅线和数据线交叉形成像素区域，所述像素区域包括至少一薄膜晶体管和一像素电极，其特征在于，所述薄膜晶体管的源极形成在最底层，所述源极上依次为有源层和漏极，所述源极与数据线连接、漏极与像素电极连接；所述栅极形成在有源层的侧面，并与栅线连接；所述有源层的侧面、与有源层的侧面相对的栅极部分构成垂直向的电流沟道，即形成侧栅极沟道。
2.根据权利要求1所述的薄膜晶体管液晶显示器的像素结构，其特征在于，所述有源层为三层结构，由上至下依次为：掺杂半导体层、半导体层、掺杂半导体层；
所述像素电极连接于有源层的上掺杂半导体层，所述源极与有源层的下掺杂半导体层连接。
3.根据权利要求1所述的薄膜晶体管液晶显示器的像素结构，其特征在于，所述掺杂半导体层为N+a-Si层，所述半导体层为a-Si层。
4.根据权利要求1所述的薄膜晶体管液晶显示器的像素结构，其特征在于，同一次构图工艺中形成的所述像素电极、漏极及栅极与另同一次构图工艺中形成的所述栅线、数据线及有源层之间形成有绝缘层。
5.根据权利要求4所述的薄膜晶体管液晶显示器的像素结构，其特征在于，所述漏极与有源层之间通过绝缘层上的过孔连接；所述栅极与所述栅线之间通过绝缘层上的过孔连接。
6.根据权利要求1所述的薄膜晶体管液晶显示器的像素结构，其特征在于，所述栅线、数据线及源极由同一次构图工艺中的相同材质形成。
7.根据权利要求1所述的薄膜晶体管液晶显示器的像素结构，其特征在于，所述像素电极、漏极及栅极由同一次构图工艺中的相同材质形成。
8.一种薄膜晶体管液晶显示器的像素结构的制作方法，其特征在于，该方法包括：
步骤一：在衬底基板上沉积金属层和有源层，进行构图工艺，形成栅线、 数据线和有源层的结构；其中，数据线的一部分作为源极，所述有源层形成于源极上；
步骤二：在当前的衬底基板上沉积绝缘层，在栅线及有源层连接电极层处进行构图，去除连接电极层处的绝缘层，形成过孔；
步骤三：沉积电极层，进行构图，至少形成像素电极、栅极；其中像素电极的一部分用作薄膜晶体管的漏极，通过过孔与有源层连接；栅极形成在有源层的侧面，并通过过孔与栅线连接，有源层的侧面、与有源层的侧面相对的栅极部分构成垂直向的电流沟道，即形成侧栅极沟道。
9.根据权利要求8所述的薄膜晶体管液晶显示器的像素结构的制作方法，其特征在于，步骤一中的构图采用的是灰色调掩膜工艺或半色调掩膜工艺。
10.根据权利要求8所述的薄膜晶体管液晶显示器的像素结构的制作方法，其特征在于，所述有源层为三层结构，由上至下依次为：掺杂半导体层、半导体层、掺杂半导体层；
所述像素电极连接于有源层的上掺杂半导体层，所述源极与有源层的下掺杂半导体层连接。
11.根据权利要求10所述的薄膜晶体管液晶显示器的像素结构的制作方法，其特征在于，所述掺杂半导体层为N+a-Si层，所述半导体层为a-Si层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101027896A CN101546077B (zh) | 2008-03-26 | 2008-03-26 | 薄膜晶体管液晶显示器像素结构及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101027896A CN101546077B (zh) | 2008-03-26 | 2008-03-26 | 薄膜晶体管液晶显示器像素结构及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101546077A CN101546077A (zh) | 2009-09-30 |
| CN101546077B true CN101546077B (zh) | 2010-12-08 |
Family
ID=41193288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101027896A Active CN101546077B (zh) | 2008-03-26 | 2008-03-26 | 薄膜晶体管液晶显示器像素结构及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101546077B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915507A (zh) * | 2012-12-31 | 2014-07-09 | 瀚宇彩晶股份有限公司 | 氧化物薄膜晶体管结构及制作氧化物薄膜晶体管的方法 |
| CN103311310A (zh) * | 2013-05-13 | 2013-09-18 | 北京京东方光电科技有限公司 | 一种薄膜晶体管及其制备方法、阵列基板 |
| CN103413834B (zh) * | 2013-07-25 | 2016-01-20 | 北京京东方光电科技有限公司 | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 |
| CN103715094B (zh) * | 2013-12-27 | 2017-02-01 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
| CN104576757B (zh) * | 2014-12-31 | 2017-07-18 | 深圳市华星光电技术有限公司 | 侧栅极tft开关及液晶显示装置 |
| CN104681629B (zh) * | 2015-03-18 | 2017-12-08 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其各自的制备方法、显示装置 |
| CN109119466B (zh) * | 2018-07-20 | 2021-05-11 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制作方法 |
| CN110176444B (zh) * | 2019-06-05 | 2020-12-22 | 厦门天马微电子有限公司 | 一种阵列基板及其形成方法以及显示面板 |
| CN111681960A (zh) * | 2020-05-12 | 2020-09-18 | 福建华佳彩有限公司 | 一种tft结构的制作方法 |
| CN112327553B (zh) * | 2020-11-18 | 2022-04-26 | 武汉华星光电技术有限公司 | 阵列基板、其制造方法以及显示装置 |
| CN113299761A (zh) * | 2021-05-12 | 2021-08-24 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示面板 |
| CN113325645B (zh) * | 2021-05-31 | 2022-05-31 | Tcl华星光电技术有限公司 | 像素结构及其设计方法、显示面板 |
-
2008
- 2008-03-26 CN CN2008101027896A patent/CN101546077B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101546077A (zh) | 2009-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101546077B (zh) | 薄膜晶体管液晶显示器像素结构及制作方法 | |
| CN100461432C (zh) | 一种薄膜晶体管沟道结构 | |
| CN100442132C (zh) | 一种tft lcd阵列基板结构及其制造方法 | |
| CN101644863B (zh) | Tft-lcd像素结构及其制造方法 | |
| CN103489876B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN102468308B (zh) | 阵列基板及其制造方法和液晶显示器 | |
| CN106981520A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN100454557C (zh) | 一种tft lcd阵列基板结构及其制造方法 | |
| CN104022126A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN103268878A (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
| CN104409462B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN105047722A (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示面板 | |
| WO2017157244A1 (zh) | Oled显示面板以及oled显示面板的制造方法 | |
| CN101814511B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN106024808A (zh) | 阵列基板及其制备方法、显示器件 | |
| CN105552028A (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| CN104638016A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| CN105633099A (zh) | 一种阵列基板、其制作方法及显示面板 | |
| CN202948237U (zh) | 一种阵列基板及液晶显示面板 | |
| CN106990632A (zh) | 阵列基板及显示装置 | |
| CN101236953B (zh) | 薄膜晶体管阵列基板制造方法 | |
| CN101126876A (zh) | 薄膜晶体管液晶显示器像素结构及其制造方法 | |
| CN100421257C (zh) | 一种tft lcd阵列基板结构及其制造方法 | |
| CN100595660C (zh) | 一种薄膜晶体管液晶显示器阵列基板结构及其制造方法 | |
| CN100498480C (zh) | 薄膜晶体管阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD. Effective date: 20141203 Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY Effective date: 20141203 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20141203 Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Patentee after: BOE Technology Group Co., Ltd. Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd. Address before: 100176 No. 8 West Central Road, Beijing economic and Technological Development Zone, Beijing Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20201203 Address after: 215200 No. 1700, Wujiang economic and Technological Development Zone, Suzhou, Jiangsu, Zhongshan North Road Patentee after: Gaochuang (Suzhou) Electronics Co.,Ltd. Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd. Address before: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Patentee before: BOE TECHNOLOGY GROUP Co.,Ltd. Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd. |
|
| TR01 | Transfer of patent right |