CN113325645B - 像素结构及其设计方法、显示面板 - Google Patents
像素结构及其设计方法、显示面板 Download PDFInfo
- Publication number
- CN113325645B CN113325645B CN202110598414.9A CN202110598414A CN113325645B CN 113325645 B CN113325645 B CN 113325645B CN 202110598414 A CN202110598414 A CN 202110598414A CN 113325645 B CN113325645 B CN 113325645B
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- channel
- channel width
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000010409 thin film Substances 0.000 claims abstract description 372
- 230000014509 gene expression Effects 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 25
- 239000004973 liquid crystal related substance Substances 0.000 claims description 4
- 230000008569 process Effects 0.000 description 23
- 230000008859 change Effects 0.000 description 14
- 239000010408 film Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种像素结构及其设计方法、显示面板；该像素结构包括多个子像素单元，每一子像素单元包括第一像素电极和第二像素电极，第一像素电极和第二像素电极之间设置有多个薄膜晶体管，多个薄膜晶体管包括与第一像素电极连接的第一驱动薄膜晶体管；与第二像素电极连接的第二驱动薄膜晶体管；与第二驱动薄膜晶体管连接的分压薄膜晶体管；第二驱动薄膜晶体管的沟道宽度、沟道长度与分压薄膜晶体管的沟道宽度、沟道长度之间满足预设的关系式，使第二驱动薄膜晶体管和分压薄膜晶体管的分压比与设计像素结构时的预设分压比基本相同，以缓解现有显示面板存在亮度不均的问题。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种像素结构及其设计方法、显示面板。
背景技术
在液晶显示(Liquid Crystal Display，LCD)行业，多畴垂直配向型(Multi-domain Vertical Alignment，MVA)产品的像素结构通常分为两个像素区，分别为主像素(Main pixel)区和副像素(Sub pixel)区。两个像素区由3个薄膜晶体管(Thin FilmTransistor，TFT)驱动，分别为Main TFT、Sub TFT和Share TFT。其中Sub TFT和Share TFT串联分压，使得在相同数据线(data line)输入电压时，副像素区的驱动电压与主像素区不同，从而达到增大视角的效果。
然而在阵列(array)工艺中，显示基板的不同区域由于受紫外曝光、显影、湿蚀刻等制程或设备的影响时，会导致像素结构中Share TFT和Sub TFT的沟道宽长比发生变化，进而使Share TFT和Sub TFT的分压发生变化，如此会导致副像素区的驱动电压发生变化，从而改变副像素区亮度，进而引起整个显示面板的亮度不均。
因此，现有显示面板存在亮度不均的技术问题需要解决。
发明内容
本发明提供一种像素结构以及设计方法、显示面板，以缓解现有显示面板存在亮度不均的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种像素结构，其包括多个子像素单元，每一所述子像素单元包括第一像素电极和第二像素电极以及多个薄膜晶体管，多个所述薄膜晶体管包括：
与所述第一像素电极连接的第一驱动薄膜晶体管；
与所述第二像素电极连接的第二驱动薄膜晶体管；以及
与所述第二驱动薄膜晶体管连接的分压薄膜晶体管；
其中，所述第二驱动薄膜晶体管的沟道宽度a、沟道长度b与所述分压薄膜晶体管的沟道宽度c、沟道长度d之间满足关系式：
其中n表示所述分压薄膜晶体管的沟道数量，e、f分别表示所述第二驱动薄膜晶体管和所述分压薄膜晶体管的沟道宽度的变化量参数，当所述沟道宽度发生变化时，所述变化量参数的值为1，当所述沟道宽度无变化时，所述变化量参数的值为0。
在本发明实施例提供的像素结构中，每一所述薄膜晶体管均包括源极、漏极以及半导体层，所述源极和所述漏极间隔设置于所述半导体层上，所述源极和所述漏极之间的区域形成所述薄膜晶体管的沟道，其中，所述源极和所述漏极与所述半导体层在同一光罩下形成，则所述薄膜晶体管的沟道宽度发生变化。
在本发明实施例提供的像素结构中，所述第二驱动薄膜晶体管的沟道和所述分压薄膜晶体管的沟道均呈U型设置或I型设置，所述分压薄膜晶体管的沟道数量为1。
在本发明实施例提供的像素结构中，所述第二驱动薄膜晶体管的沟道呈U型设置或I型设置，所述分压薄膜晶体管的沟道包括第一子沟道和第二子沟道，所述第一子沟道呈I型设置，所述第二子沟道呈I型设置，且所述第二子沟道与所述第一子沟道平行间隔设置，且所述分压薄膜晶体管的沟道数量为2。
在本发明实施例提供的像素结构中，每一所述薄膜晶体管均包括源极、漏极以及半导体层，所述源极和所述漏极间隔设置于所述半导体层上，所述源极和所述漏极之间的区域形成所述薄膜晶体管的沟道，其中，所述源极和所述漏极与所述半导体层在不同的光罩下形成。
在本发明实施例提供的像素结构中，所述第二驱动薄膜晶体管的沟道呈U型设置，且所述分压薄膜晶体管的沟道呈I型设置，则所述第二驱动薄膜晶体管的沟道宽度发生变化，所述分压薄膜晶体管的沟道宽度无变化，且所述分压薄膜晶体管的沟道数量为1。
在本发明实施例提供的像素结构中，所述第二驱动薄膜晶体管的沟道呈U型设置，且所述分压薄膜晶体管的沟道包括平行间隔设置的第一子沟道和第二子沟道，所述第一子沟道和所述第二子沟道均呈I型设置，则所述第二驱动薄膜晶体管的沟道宽度发生变化，所述分压薄膜晶体管的沟道宽度无变化，且所述分压薄膜晶体管的沟道数量为2。
在本发明实施例提供的像素结构中，所述第二驱动薄膜晶体管的沟道呈I型设置，且所述分压薄膜晶体管的沟道包括平行间隔设置的第一子沟道和第二子沟道，所述第一子沟道和所述第二子沟道均呈I型设置，则所述第二驱动薄膜晶体管和所述分压薄膜晶体管的沟道宽度均无变化，且所述分压薄膜晶体管的沟道数量为2。
在本发明实施例提供的像素结构中，所述第二驱动薄膜晶体管的沟道宽度a、沟道长度b与所述分压薄膜晶体管的沟道宽度c、沟道长度d之间还满足关系式：
本发明实施例还提供一种显示面板，其包括相对设置的第一基板和第二基板、设置于所述第一基板和所述第二基板之间的多个液晶分子，其中所述第一基板包括前述实施例其中之一的像素结构。
本发明实施例还提供一种像素结构设计方法，所述像素结构包括多个子像素单元，每一所述子像素单元包括第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极之间设置有多个薄膜晶体管，多个所述薄膜晶体管包括：
与所述第一像素电极连接的第一驱动薄膜晶体管；
与所述第二像素电极连接的第二驱动薄膜晶体管；以及
与所述第二驱动薄膜晶体管连接的分压薄膜晶体管；
所述像素结构设计方法包括：
基于所述第二驱动薄膜晶体管和所述分压薄膜晶体管的预设沟道宽度和预设沟道长度以及所述薄膜晶体管的源极、漏极的变异量，确定所述第二驱动薄膜晶体管和所述分压薄膜晶体管的沟道长度和沟道宽度，所述第二驱动薄膜晶体管和所述分压薄膜晶体管沟道长度和沟道宽度之间满足关系式：
其中，a和b分别表示所述第二驱动薄膜晶体管的沟道宽度和沟道长度，c和d分别表示所述分压薄膜晶体管的沟道宽度和沟道长度，n表示所述分压薄膜晶体管的沟道数量，e、f分别表示所述第二驱动薄膜晶体管和所述分压薄膜晶体管的沟道宽度的变化量参数，当所述沟道宽度发生变化时，所述变化量参数的值为1，当所述沟道宽度无变化时，所述变化量参数的值为0。
在本发明实施例提供的像素结构设计方法中，所述基于所述第二驱动薄膜晶体管和所述分压薄膜晶体管的预设沟道宽度和预设沟道长度以及所述薄膜晶体管的源极、漏极的变异量，确定所述第二驱动薄膜晶体管和所述分压薄膜晶体管的沟道长度和沟道宽度的步骤还包括：
获取所述第二驱动薄膜晶体管和所述分压薄膜晶体管的预设沟道宽度和预设沟道长度；
确定所述薄膜晶体管的源极、漏极的变异量。
在本发明实施例提供的像素结构设计方法中，所述第二驱动薄膜晶体管的沟道宽度a、沟道长度b与所述分压薄膜晶体管的沟道宽度c、沟道长度d之间还满足关系式：
本发明的有益效果为：本发明提供的像素结构及其制备方法、显示面板中所述第二驱动薄膜晶体管的沟道宽度a、沟道长度b与所述分压薄膜晶体管的沟道宽度c、沟道长度d之间满足关系式：
满足该关系式的第二驱动薄膜晶体管和分压薄膜晶体管的分压比与设计像素结构时的预设分压比基本相同，如此不会受到阵列工艺中紫外曝光、显影、湿蚀刻等制程或设备等因素的影响，解决了现有像素结构中因Share TFT和Sub TFT的沟道宽长比发生变化，导致Share TFT和Sub TFT的分压发生变化，引起的整个显示面板的亮度不均的问题。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的像素结构的一种俯视结构示意图。
图2为图1中薄膜晶体管的细节结构示意图。
图3为本发明实施例提供的驱动晶体管的膜层结构示意图。
图4为本发明实施例提供的分压比随源极和漏极的变异量的变化趋势图。
图5为本发明实施例提供的像素结构的又一种俯视结构示意图。
图6为本发明实施例提供的像素结构设计方法的流程示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。在附图中，为了清晰理解和便于描述，夸大了一些层和区域的厚度。即附图中示出的每个组件的尺寸和厚度是任意示出的，但是本发明不限于此。
请结合参照图1至图3，图1为本发明实施例提供的像素结构的一种俯视结构示意图，图2为图1中薄膜晶体管的细节结构示意图，图3为本发明实施例提供的驱动晶体管的膜层结构示意图。所述像素结构100包括多个子像素单元1，图1示意性示出了一个所述子像素单元1。每一所述子像素单元1包括第一像素电极11和第二像素电极12以及多个薄膜晶体管20。多个所述薄膜晶体管20包括与所述第一像素电极11连接的第一驱动薄膜晶体管21；与所述第二像素电极12连接的第二驱动薄膜晶体管22；与所述第二驱动薄膜晶体管22连接的分压薄膜晶体管23。
具体地，继续参照图1，所述第一像素电极11和所述第二像素电极12相对设置，所述第一像素电极11和所述第二像素电极12之间设置有多个薄膜晶体管20。所述第一像素电极11和所述第二像素电极12均包括多个畴区，比如可以为二畴、四畴等，如图1示出的即为每个像素电极分成四个畴区，当然地，本发明不限于此。
多个所述薄膜晶体管20包括第一驱动薄膜晶体管21、第二驱动薄膜晶体管22以及分压薄膜晶体管23。所述第一驱动薄膜晶体管21与所述第一像素电极11电连接，用于给所述第一像素电极11提供驱动电压。所述第二驱动薄膜晶体管22与所述第二像素电极12连接，且所述第二驱动薄膜晶体管22还与所述分压薄膜晶体管23串联连接，所述第二驱动薄膜晶体管22用于给所述第二像素电极12提供驱动电压，所述分压薄膜晶体管23用于分担所述第二驱动薄膜晶体管22的电压，使所述第二驱动薄膜晶体管22提供给所述第二像素电极12的驱动电压与所述第一驱动薄膜晶体管21提供给所述第一像素电极11的驱动电压不同，从而达到增大视角的效果。
所述分压薄膜晶体管23和所述第二驱动薄膜晶体管22的分压比与所述分压薄膜晶体管23和所述第二驱动薄膜晶体管22的沟道长度和沟道宽度的大小有关。具体地，所述分压薄膜晶体管23的沟道宽长比与所述第二驱动薄膜晶体管22的沟道宽长比的比值即为所述分压薄膜晶体管23和所述第二驱动薄膜晶体管22的分压比，其中所述沟道的宽长比是指沟道宽度与沟道长度的比值。
当分压薄膜晶体管23和第二驱动薄膜晶体管22的分压比变化时，会导致驱动所述第二像素电极12的驱动电压发生变化，从而改变亮度。因此当显示基板不同区域由于紫外曝光、显影和湿蚀刻等制程或设备的影响，导致分压薄膜晶体管23和第二驱动薄膜晶体管22的沟道宽长比不同，则会导致分压变化，从而影响显示亮度，而从引起整个显示面板的亮度不均。
本发明定义所述第二驱动薄膜晶体管22的沟道宽度为a，沟道长度为b，所述分压薄膜晶体管23的沟道宽度为c，沟道长度为d。为了改善显示面板亮度不均的问题，可以设置所述第二驱动薄膜晶体管22的沟道宽度a、沟道长度b与所述分压薄膜晶体管23的沟道宽度c、沟道长度d之间满足关系式：
其中n表示所述分压薄膜晶体管23的沟道数量，e、f分别表示所述第二驱动薄膜晶体管22和所述分压薄膜晶体管23的沟道宽度的变化量参数，当所述沟道宽度发生变化时，所述变化量参数的值为1，当所述沟道宽度无变化时，所述变化量参数的值为0。如此，通过使第二驱动薄膜晶体管22的沟道宽度a、沟道长度b与分压薄膜晶体管23的沟道宽度c、沟道长度d之间满足预设的关系式，使第二驱动薄膜晶体管22和分压薄膜晶体管23的分压比与设计像素结构100时的预设分压比基本相同，以缓解现有显示面板存在亮度不均的问题。
需要说明的是，所述第二驱动薄膜晶体管22和所述分压薄膜晶体管23的沟道宽度是否发生变化是指实际制备得到的所述第二驱动薄膜晶体管22和所述分压薄膜晶体管23的沟道宽度相较于预设沟道宽度的变化，其中预设沟道宽度是指在理想工艺状态下能够实现的沟道宽度，也即在设计像素结构100时，设计定义出来的沟道宽度。而薄膜晶体管的沟道宽度是否发生变化取决于薄膜晶体管的制备工艺以及薄膜晶体管的沟道类型，比如对于采用4mask工艺(即采用四道光罩)制备的薄膜晶体管，薄膜晶体管的沟道宽度将会发生变化；对于采用非4mask工艺制备的薄膜晶体管，薄膜晶体管的沟道宽度是否发生变化还取决于薄膜晶体管的沟道类型。
下面先以采用4mask工艺制备的薄膜晶体管为例具体阐述本发明的像素结构：
在薄膜晶体管的制备工艺中，采用4mask工艺在衬底基板上制备各所述薄膜晶体管20，能够节省光罩，简化工艺流程，节约成本。所述薄膜晶体管20的制备工艺包括依次制备在衬底基板上的栅极、半导体层以及源极和漏极，当然地，所述栅极与所述半导体层之间还设置有绝缘层，如栅极绝缘层。
具体地，参照图3，以所述第二驱动薄膜晶体管22为例说明薄膜晶体管的具体膜层结构，所述第二驱动薄膜晶体管22包括依次制备在衬底基板60上的栅极41、栅极绝缘层411、半导体层224以及间隔设置在半导体层224上的源极222和漏极223，所述源极222和所述漏极223之间的区域形成所述第二薄膜晶体管22的沟道221，且所述源极222和所述漏极223与所述半导体层224接触的部分还设置有欧姆接触层225，以保证良好的导电性能。具体地，所述半导体层224位于所述源极222和所述漏极223下方，所述源极222和所述漏极223之间具有间隔，所述半导体层224对应所述间隔的部分即为所述第二驱动薄膜晶体管22的沟道221。
另外，所述薄膜晶体管20的所述源极和所述漏极与所述半导体层在同一光罩下图案化形成，所述光罩包括半色调掩膜板(Half-Tone Mask，HTM)或灰阶色调掩膜板(GrayTone Mask，GTM)等。
在使用同一光罩制备所述半导体层、所述源极和所述漏极时，衬底基板上不同区域由于受紫外曝光、显影、湿蚀刻等制程或设备的影响，使制得的所述源极和所述漏极的线宽与预设的线宽存在差异，比如实际制得所述源极和所述漏极的线宽比预设的线宽大，其中预设的线宽是指在理想工艺状态下能够实现的线宽，也即在设计像素结构100时，设计定义出来的线宽。
进一步地，因所述半导体层、所述源极和所述漏极在同一光罩下形成，当所述源极和所述漏极的线宽增大，相应地，所述源极和所述漏极之间的间隔就会减小，如此则会导致所述薄膜晶体管20的沟道长度和沟道宽度发生变化。具体地，当所述源极和所述漏极的线宽变异量为x时，比如所述源极和所述漏极的线宽增大x，则所述薄膜晶体管20的沟道宽度也增大x，此时所述薄膜晶体管20的沟道宽度的变化量参数值为1；所述薄膜晶体管20的沟道长度则减小，具体减小量需根据所述薄膜晶体管20的沟道数量来确定，比如所述薄膜晶体管20的沟道数量为一个时，则所述薄膜晶体管20的沟道长度减小x，所述薄膜晶体管20的沟道数量为二个时，则所述薄膜晶体管20的沟道长度减小2x。其中，所述薄膜晶体管20的沟道长度等于所述源极和所述漏极之间的间隔距离，所述薄膜晶体管20的沟道宽度以实际填充在所述源极和所述漏极之间的所述半导体层的宽度为准。
同时，所述像素结构100还包括数据线30、与所述数据线30平行设置的共享放电棒50(Share bar)以及与所述数据线30垂直绝缘相交的栅极线40，其中所述数据线30、所述共享放电棒50均与所述源极或所述漏极同层设置，所述栅极线40与所述薄膜晶体管20的栅极同层设置，且所述栅极线40与各所述薄膜晶体管20的栅极电连接。
需要说明的是，本发明中的“同层设置”是指在制备工艺中，将相同材料形成的膜层进行图案化处理得到至少两个不同的特征，则所述至少两个不同的特征同层设置。比如，本实施例的所述数据线30与所述薄膜晶体管20的源极由同一导电膜层进行图案化处理后得到，则所述数据线30与所述薄膜晶体管20的源极同层设置。
进一步地，所述第一驱动薄膜晶体管21的源极212和所述第二驱动薄膜晶体管22的源极222一体式设计且与所述数据线30电连接，所述第一驱动薄膜晶体管21的漏极213通过第一过孔111与所述第一像素电极11电连接，所述第二驱动薄膜晶体管22的漏极223通过第二过孔121与所述第二像素电极12电连接，且所述第二驱动薄膜晶体管22的漏极223还同时与所述分压薄膜晶体管23的源极233电连接，所述分压薄膜晶体管23的漏极234与所述共享分压棒50电连接。
所述薄膜晶体管20的源极和漏极均呈I型设置，则对应地，所述薄膜晶体管20的沟道也均呈I设置。具体地，如图2所示，所述第一驱动薄膜晶体管21的沟道211和所述第二驱动薄膜晶体管22的沟道221均呈I型且平行设置，所述分压薄膜晶体管23的沟道包括第一子沟道231和第二子沟道232，所述第一子沟道231和所述第二子沟道232均呈I型设置，所述第一子沟道231和所述第二子沟道232平行间隔设置。且所述第一子沟道231的宽度等于所述第二子沟道232的宽度，也即为所述分压薄膜晶体管23的沟道宽度c。其中所述薄膜晶体管20的沟道呈I型设置，表示所述薄膜晶体管20的沟道数量为一个，故所述分压薄膜晶体管23的沟道包括两个I型子沟道，表示所述分压薄膜晶体管23的沟道数量为2个，则所述分压薄膜晶体管23的沟道长度d等于所述第一子沟道231的沟道长度d1与所述第二子沟道232的沟道长度d2之和。
此时，所述第二驱动薄膜晶体管22的沟道宽度a、沟道长度b与所述分压薄膜晶体管23的沟道宽度c、沟道长度d之间满足关系式：
满足该关系式的所述分压薄膜晶体管23和所述第二驱动薄膜晶体管22的分压比相较于预设的分压比基本不变，不会影响像素区的亮度，进而不会产生亮度不均的现象。
具体地，以所述分压薄膜晶体管23与所述第二驱动薄膜晶体管22的预设分压比为44％为例，可选地，所述分压薄膜晶体管23和所述第二驱动薄膜晶体管22的常规预设参数和本发明的预设参数如表1所示，其中预设参数包括所述分压薄膜晶体管23的预设沟道宽度和预设沟道长度，以及所述第二驱动薄膜晶体管22的预设沟道宽度和预设沟道长度，本发明的预设参数是指通过工艺制备后实际得到的所述分压薄膜晶体管23的沟道宽度c和沟道长度d与所述第二驱动薄膜晶体管22的沟道宽度a和沟道长度b之间满足关系式：
时的预设参数，而常规预设参数即制得的薄膜晶体管的沟道宽长不满足该关系式时的预设参数。表1中各预设参数的数值单位为微米。
表1
基于表1示出的预设参数，能够计算出源极和漏极的变异量x在-1至1的范围内所述分压薄膜晶体管23与所述第二驱动薄膜晶体管22的实际分压比，如表2所示：
表2
其中所述实际分压比是指基于预设参数实际制得的所述分压薄膜晶体管23与所述第二驱动薄膜晶体管22的分压比，该实际分压比等于所述分压薄膜晶体管23的宽长比与所述第二驱动薄膜晶体管22的宽长比的比值。比如，以源极和漏极变异量x＝0.1微米为例，基于常规预设参数制得的所述分压薄膜晶体管23的沟道宽度为4.4+0.1＝4.5，所述分压薄膜晶体管23的沟道长度为10-2*0.1＝9.8，所述第二驱动薄膜晶体管22的沟道宽度为5+0.1＝5.1，所述第二驱动薄膜晶体管22的沟道长度为5-0.1＝4.9，则常规预设参数对应的实际分压比为(4.5/9.8)/(5.1/4.9)＝0.4412；基于本发明预设参数制得的所述分压薄膜晶体管23的沟道宽度为4.7+0.1＝4.8，所述分压薄膜晶体管23的沟道长度为10.68-2*0.1＝10.48，所述第二驱动薄膜晶体管22的沟道宽度为5+0.1＝5.1，所述第二驱动薄膜晶体管22的沟道长度为5-0.1＝4.9，则常规预设参数对应的实际分压比为(4.8/10.48)/(5.1/4.9)＝0.4401。
从表2中可以看出，在随着源极和漏极的变异量逐渐变化时，常规预设参数对应的实际分压比相较于预设分压比变化趋势较大，而本发明的预设参数对应的实际分压比相较于预设分压比变化较小。具体地，请参照图4，图4为本发明实施例提供的分压比随源极和漏极的变异量的变化趋势图，在图4中横坐标X表示源极和漏极的变异量x，纵坐标Y表示实际分压比的值，曲线A表示常规预设参数对应的实际分压比随源极和漏极的变异量的变化趋势，曲线B表示本发明的预设参数对应的实际分压比随源极和漏极的变异量的变化趋势。比较曲线A和曲线B，可以清楚直观的看出，本发明的预设参数对应的实际分压比相较于设定的预设分压比变化较小，而常规预设参数对应的实际分压比相较于设定的预设分压比变化趋势较大。
因此，基于本发明的预设参数制得的分压薄膜晶体管23和第二驱动薄膜晶体管22的沟道宽度以及沟道长度只需满足本实施例的关系式，即可使得到的实际分压比相较于预设分压比基本保持不变，从而不会产生亮度不均的现象。当然地，对于本发明的预设参数本实施例仅是示例，本发明的预设参数也满足关系式：
其中M表示分压薄膜晶体管23的预设沟道宽度，N表示分压薄膜晶体管23的预设沟道长度，O表示第二驱动薄膜晶体管22的预设沟道宽度，P表示第二驱动薄膜晶体管22的预设沟道长度，n表示分压薄膜晶体管23的沟道数量。
在一种实施例中，请参照图5，图5为本发明实施例提供的像素结构的又一种俯视结构示意图。与上述实施例不同的是，所述像素结构101中的第一像素电极11位于所述第二像素电极12围成的区域内，多个薄膜晶体管20位于所述第一像素电极11和所述第二像素电极12的同一侧。
具体地，所述第一驱动薄膜晶体管21的源极和所述第二驱动薄膜晶体管22的源极均呈U型设置，所述第一驱动薄膜晶体管21的漏极和所述第二驱动薄膜晶体管22的漏极分别位于对应的U型源极开口内，则所述第一驱动薄膜晶体管21的沟道和所述第二驱动薄膜晶体管22的沟道也均呈U型设置。
可选地，所述分压薄膜晶体管23的源极和所述分压薄膜晶体管23的漏极均呈I型设置，则所述分压薄膜晶体管23的沟道也呈I型设置，而薄膜晶体管的沟道呈I型或U型设置时，表示薄膜晶体管的沟道数量为一个，故可选地，在本实施例中，所述分压薄膜晶体管23的沟道也可呈U型设置。
此时，所述第二驱动薄膜晶体管22的沟道宽度a、沟道长度b与所述分压薄膜晶体管23的沟道宽度c、沟道长度d之间满足关系式：
满足该关系式的所述分压薄膜晶体管23和所述第二驱动薄膜晶体管22的分压比相较于预设的分压比基本不变，不会影响像素区的亮度，进而不会产生亮度不均的现象。其他说明请参照上述实施例，在此不再赘述。
在一种实施例中，与上述实施例不同的是，所述第二驱动薄膜晶体管22的沟道宽度a、沟道长度b与所述分压薄膜晶体管23的沟道宽度c、沟道长度d之间满足关系式：
其中n表示分压薄膜晶体管23的沟道数量，e、f分别表示所述第二驱动薄膜晶体管22和所述分压薄膜晶体管23的沟道宽度的变化量参数，而对于采用4mask工艺制备的薄膜晶体管，薄膜晶体管的沟道宽度的变化量参数为1，满足该关系式的所述分压薄膜晶体管23和所述第二驱动薄膜晶体管22的分压比相较于预设的分压比更为接近，不会影响像素区的亮度，进而不会产生亮度不均的现象。其他说明请参照上述实施例，在此不再赘述。
然后接着以采用非4mask工艺制备的薄膜晶体管为例具体阐述本发明的像素结构：
在采用非4mask工艺制备所述薄膜晶体管时，所述薄膜晶体管仍包括源极、漏极以及半导体层，所述源极和所述漏极间隔设置于所述半导体层上，所述源极和所述漏极之间的区域形成所述薄膜晶体管的沟道，但是与采用4mask工艺制备所述薄膜晶体管不同的是，所述源极和所述漏极与所述半导体层在不同的光罩下形成，也即所述源极和所述漏极在一道光罩下形成，所述半导体层在另一道光罩下形成，如此所述薄膜晶体管的沟道宽度的变化情况与4mask工艺时沟道宽度的变化情况不同，但所述薄膜晶体管的沟道长度的变化情况与4mask工艺时沟道长度的变化情况相同。此时所述薄膜晶体管的沟道宽度的变化情况与所述薄膜晶体管的沟道类型相关。
下面将列举不同的薄膜晶体管沟道类型来简述在非4mask工艺下薄膜晶体管的沟道长度和沟道宽度满足的关系式：
在一种实施例中，所述第二驱动薄膜晶体管的沟道呈U型设置，且所述分压薄膜晶体管的沟道呈I型设置，则所述第二驱动薄膜晶体管的沟道宽度发生变化，所述分压薄膜晶体管的沟道宽度无变化，且所述分压薄膜晶体管的沟道数量为1，此时所述第二驱动薄膜晶体管的沟道宽度a、沟道长度b与所述分压薄膜晶体管的沟道宽度c、沟道长度d之间满足关系式：
满足该关系式的所述分压薄膜晶体管和所述第二驱动薄膜晶体管的分压比相较于预设的分压比基本不变，不会影响像素区的亮度，进而不会产生亮度不均的现象。
在一种实施例中，所述第二驱动薄膜晶体管的沟道呈U型设置，且所述分压薄膜晶体管的沟道包括平行间隔设置的第一子沟道和第二子沟道，所述第一子沟道和所述第二子沟道均呈I型设置，则所述第二驱动薄膜晶体管的沟道宽度发生变化，所述分压薄膜晶体管的沟道宽度无变化，且所述分压薄膜晶体管的沟道数量为2，此时所述第二驱动薄膜晶体管的沟道宽度a、沟道长度b与所述分压薄膜晶体管的沟道宽度c、沟道长度d之间满足关系式：
满足该关系式的所述分压薄膜晶体管和所述第二驱动薄膜晶体管的分压比相较于预设的分压比基本不变，不会影响像素区的亮度，进而不会产生亮度不均的现象。
在一种实施例中，所述第二驱动薄膜晶体管的沟道呈I型设置，且所述分压薄膜晶体管的沟道包括平行间隔设置的第一子沟道和第二子沟道，所述第一子沟道和所述第二子沟道均呈I型设置，则所述第二驱动薄膜晶体管和所述分压薄膜晶体管的沟道宽度均无变化，且所述分压薄膜晶体管的沟道数量为2，此时所述第二驱动薄膜晶体管的沟道宽度a、沟道长度b与所述分压薄膜晶体管的沟道宽度c、沟道长度d之间满足关系式：
满足该关系式的所述分压薄膜晶体管和所述第二驱动薄膜晶体管的分压比相较于预设的分压比基本不变，不会影响像素区的亮度，进而不会产生亮度不均的现象。
在一种实施例中，提供一种像素结构设计方法，请参照图1至6，图6为本发明实施例提供的像素结构设计方法的流程示意图。所述像素结构100包括多个子像素单元1，每一所述子像素单元1包括第一像素电极11和第二像素电极12，所述第一像素电极11和所述第二像素电极12之间设置有多个薄膜晶体管20，多个所述薄膜晶体管20包括与所述第一像素电极11连接的第一驱动薄膜晶体管21；与所述第二像素电极12连接的第二驱动薄膜晶体管22；与所述第二驱动薄膜晶体管22连接的分压薄膜晶体管23。
所述像素结构设计方法用于设计上述实施例其中之一的像素结构，该方法包括：
S201:获取所述第二驱动薄膜晶体管22和所述分压薄膜晶体管23的预设沟道宽度和预设沟道长度；
S202:确定所述薄膜晶体管的源极、漏极的变异量；
S203:基于所述第二驱动薄膜晶体管22和所述分压薄膜晶体管23的预设沟道宽度和预设沟道长度以及所述薄膜晶体管的源极、漏极的变异量，确定所述第二驱动薄膜晶体管22和所述分压薄膜晶体管23的沟道长度和沟道宽度，所述第二驱动薄膜晶体管22和所述分压薄膜晶体管23沟道长度和沟道宽度之间满足关系式：
其中，a和b分别表示所述第二驱动薄膜晶体管22的沟道宽度和沟道长度，c和d分别表示所述分压薄膜晶体管23的沟道宽度和沟道长度，n表示所述分压薄膜晶体管23的沟道数量，e、f分别表示所述第二驱动薄膜晶体管和所述分压薄膜晶体管的沟道宽度的变化量参数，当所述沟道宽度发生变化时，所述变化量参数的值为1，当所述沟道宽度无变化时，所述变化量参数的值为0。
具体地，当所述第二驱动薄膜晶体管的沟道宽度a、沟道长度b与所述分压薄膜晶体管的沟道宽度c、沟道长度d之间满足关系式：
所述分压薄膜晶体管和所述第二驱动薄膜晶体管的分压比相较于预设的分压比基本不变，不会影响像素区的亮度，进而不会产生亮度不均的现象。
而当所述第二驱动薄膜晶体管22的沟道宽度a、沟道长度b与所述分压薄膜晶体管23的沟道宽度c、沟道长度d之间满足关系式：
时，所述分压薄膜晶体管和所述第二驱动薄膜晶体管的分压比相较于预设的分压比更为接近。
本发明实施例还提供一种显示面板，其包括相对设置的第一基板和第二基板、设置于所述第一基板和所述第二基板之间的多个液晶分子，其中所述第一基板包括前述实施例其中之一的像素结构。可选地，所述第一基板为阵列基板，所述第二基板为彩膜基板。
根据上述实施例可知：
本发明提供一种像素结构及其设计方法、显示面板，像素结构包括多个子像素单元，每一子像素单元包括第一像素电极和第二像素电极，第一像素电极和第二像素电极之间设置有多个薄膜晶体管，多个薄膜晶体管包括与第一像素电极连接的第一驱动薄膜晶体管；与第二像素电极连接的第二驱动薄膜晶体管；与第二驱动薄膜晶体管连接的分压薄膜晶体管；第二驱动薄膜晶体管的沟道宽度、沟道长度与分压薄膜晶体管的沟道宽度、沟道长度之间满足预设的关系式，使第二驱动薄膜晶体管和分压薄膜晶体管的分压比与设计像素结构时的预设分压比基本相同，如此不会受到阵列工艺中紫外曝光、显影、湿蚀刻等制程或设备等因素的影响，解决了现有像素结构中因Share TFT和Sub TFT的沟道宽长比发生变化，导致Share TFT和Sub TFT的分压发生变化，引起的整个显示面板的亮度不均的问题。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (13)
1.一种像素结构，其特征在于，包括多个子像素单元，每一所述子像素单元包括第一像素电极和第二像素电极以及多个薄膜晶体管，多个所述薄膜晶体管包括：
与所述第一像素电极连接的第一驱动薄膜晶体管；
与所述第二像素电极连接的第二驱动薄膜晶体管；以及
与所述第二驱动薄膜晶体管连接的分压薄膜晶体管；
其中，所述第二驱动薄膜晶体管的沟道宽度a、沟道长度b与所述分压薄膜晶体管的沟道宽度c、沟道长度d之间满足关系式：
其中n表示所述分压薄膜晶体管的沟道数量，e、f分别表示所述第二驱动薄膜晶体管和所述分压薄膜晶体管的沟道宽度相较于预设沟道宽度的变化量参数，当所述沟道宽度相较于所述预设沟道宽度发生变化时，所述变化量参数的值为1，当所述沟道宽度相较于所述预设沟道宽度无变化时，所述变化量参数的值为0。
2.根据权利要求1所述的像素结构，其特征在于，每一所述薄膜晶体管均包括源极、漏极以及半导体层，所述源极和所述漏极间隔设置于所述半导体层上，所述源极和所述漏极之间的区域形成所述薄膜晶体管的沟道，其中，所述源极和所述漏极与所述半导体层在同一光罩下形成，则所述薄膜晶体管的沟道宽度发生变化。
3.根据权利要求2所述的像素结构，其特征在于，所述第二驱动薄膜晶体管的沟道和所述分压薄膜晶体管的沟道均呈U型设置或I型设置，所述分压薄膜晶体管的沟道数量为1。
4.根据权利要求2所述的像素结构，其特征在于，所述第二驱动薄膜晶体管的沟道呈U型设置或I型设置，所述分压薄膜晶体管的沟道包括第一子沟道和第二子沟道，所述第一子沟道呈I型设置，所述第二子沟道呈I型设置，且所述第二子沟道与所述第一子沟道平行间隔设置，且所述分压薄膜晶体管的沟道数量为2。
5.根据权利要求1所述的像素结构，其特征在于，每一所述薄膜晶体管均包括源极、漏极以及半导体层，所述源极和所述漏极间隔设置于所述半导体层上，所述源极和所述漏极之间的区域形成所述薄膜晶体管的沟道，其中，所述源极和所述漏极与所述半导体层在不同的光罩下形成。
6.根据权利要求5所述的像素结构，其特征在于，所述第二驱动薄膜晶体管的沟道呈U型设置，且所述分压薄膜晶体管的沟道呈I型设置，则所述第二驱动薄膜晶体管的沟道宽度发生变化，所述分压薄膜晶体管的沟道宽度无变化，且所述分压薄膜晶体管的沟道数量为1。
7.根据权利要求5所述的像素结构，其特征在于，所述第二驱动薄膜晶体管的沟道呈U型设置，且所述分压薄膜晶体管的沟道包括平行间隔设置的第一子沟道和第二子沟道，所述第一子沟道和所述第二子沟道均呈I型设置，则所述第二驱动薄膜晶体管的沟道宽度发生变化，所述分压薄膜晶体管的沟道宽度无变化，且所述分压薄膜晶体管的沟道数量为2。
8.根据权利要求5所述的像素结构，其特征在于，所述第二驱动薄膜晶体管的沟道呈I型设置，且所述分压薄膜晶体管的沟道包括平行间隔设置的第一子沟道和第二子沟道，所述第一子沟道和所述第二子沟道均呈I型设置，则所述第二驱动薄膜晶体管和所述分压薄膜晶体管的沟道宽度均无变化，且所述分压薄膜晶体管的沟道数量为2。
9.根据权利要求1至8任一项所述的像素结构，其特征在于，所述第二驱动薄膜晶体管的沟道宽度a、沟道长度b与所述分压薄膜晶体管的沟道宽度c、沟道长度d之间还满足关系式：
10.一种显示面板，其特征在于，包括相对设置的第一基板和第二基板、设置于所述第一基板和所述第二基板之间的多个液晶分子，其中所述第一基板包括如权利要求1至9任一项所述的像素结构。
11.一种像素结构设计方法，其特征在于，所述像素结构包括多个子像素单元，每一所述子像素单元包括第一像素电极和第二像素电极，所述第一像素电极和所述第二像素电极之间设置有多个薄膜晶体管，多个所述薄膜晶体管包括：
与所述第一像素电极连接的第一驱动薄膜晶体管；
与所述第二像素电极连接的第二驱动薄膜晶体管；以及
与所述第二驱动薄膜晶体管连接的分压薄膜晶体管；
所述像素结构设计方法包括：
基于所述第二驱动薄膜晶体管和所述分压薄膜晶体管的预设沟道宽度和预设沟道长度以及所述薄膜晶体管的源极、漏极的变异量，确定所述第二驱动薄膜晶体管和所述分压薄膜晶体管的沟道长度和沟道宽度，所述第二驱动薄膜晶体管和所述分压薄膜晶体管沟道长度和沟道宽度之间满足关系式：
其中，a和b分别表示所述第二驱动薄膜晶体管的沟道宽度和沟道长度，c和d分别表示所述分压薄膜晶体管的沟道宽度和沟道长度，n表示所述分压薄膜晶体管的沟道数量，e、f分别表示所述第二驱动薄膜晶体管和所述分压薄膜晶体管的沟道宽度相较于所述预设沟道宽度的变化量参数，当所述沟道宽度相较于所述预设沟道宽度发生变化时，所述变化量参数的值为1，当所述沟道宽度相较于所述预设沟道宽度无变化时，所述变化量参数的值为0。
12.根据权利要求11所述的像素结构设计方法，其特征在于，所述基于所述第二驱动薄膜晶体管和所述分压薄膜晶体管的预设沟道宽度和预设沟道长度以及所述薄膜晶体管的源极、漏极的变异量，确定所述第二驱动薄膜晶体管和所述分压薄膜晶体管的沟道长度和沟道宽度的步骤还包括：
获取所述第二驱动薄膜晶体管和所述分压薄膜晶体管的预设沟道宽度和预设沟道长度；
确定所述薄膜晶体管的源极、漏极的变异量。
13.根据权利要求11所述的像素结构设计方法，其特征在于，所述第二驱动薄膜晶体管的沟道宽度a、沟道长度b与所述分压薄膜晶体管的沟道宽度c、沟道长度d之间还满足关系式：
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110598414.9A CN113325645B (zh) | 2021-05-31 | 2021-05-31 | 像素结构及其设计方法、显示面板 |
| PCT/CN2021/099045 WO2022252263A1 (zh) | 2021-05-31 | 2021-06-09 | 像素结构及其设计方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110598414.9A CN113325645B (zh) | 2021-05-31 | 2021-05-31 | 像素结构及其设计方法、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113325645A CN113325645A (zh) | 2021-08-31 |
| CN113325645B true CN113325645B (zh) | 2022-05-31 |
Family
ID=77422563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110598414.9A Active CN113325645B (zh) | 2021-05-31 | 2021-05-31 | 像素结构及其设计方法、显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113325645B (zh) |
| WO (1) | WO2022252263A1 (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101546077A (zh) * | 2008-03-26 | 2009-09-30 | 北京京东方光电科技有限公司 | 薄膜晶体管液晶显示器像素结构及制作方法 |
| CN104865763A (zh) * | 2015-06-12 | 2015-08-26 | 深圳市华星光电技术有限公司 | 阵列基板 |
| KR20160084553A (ko) * | 2015-01-05 | 2016-07-14 | 삼성디스플레이 주식회사 | 백색 화소를 포함하는 액정 표시 장치 |
| CN106252363A (zh) * | 2016-09-29 | 2016-12-21 | 上海中航光电子有限公司 | 阵列基板、显示面板及显示装置 |
| CN107991818A (zh) * | 2017-12-07 | 2018-05-04 | 深圳市华星光电技术有限公司 | 薄膜晶体管液晶显示面板及液晶显示器 |
| CN109254460A (zh) * | 2017-07-13 | 2019-01-22 | 三星显示有限公司 | 液晶显示设备 |
| CN111487820A (zh) * | 2020-05-09 | 2020-08-04 | Tcl华星光电技术有限公司 | 阵列基板及显示面板 |
| CN211293540U (zh) * | 2019-06-11 | 2020-08-18 | 惠科股份有限公司 | 一种显示面板和显示装置 |
| CN112068376A (zh) * | 2020-09-28 | 2020-12-11 | 成都中电熊猫显示科技有限公司 | 阵列基板以及显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI326788B (en) * | 2006-09-29 | 2010-07-01 | Au Optronics Corp | Pixel structure |
| CN204065625U (zh) * | 2014-10-10 | 2014-12-31 | 京东方科技集团股份有限公司 | 一种阵列基板及液晶显示装置 |
| KR102378211B1 (ko) * | 2015-06-23 | 2022-03-25 | 삼성디스플레이 주식회사 | 마스크 및 이를 이용한 표시장치의 제조방법 |
| CN105097895B (zh) * | 2015-06-25 | 2018-09-21 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及显示装置 |
| KR102681597B1 (ko) * | 2019-05-15 | 2024-07-04 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| CN110794631B (zh) * | 2019-11-21 | 2022-09-30 | 京东方科技集团股份有限公司 | 子像素结构、液晶面板及反射式液晶显示设备 |
| CN112017545A (zh) * | 2020-09-03 | 2020-12-01 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
-
2021
- 2021-05-31 CN CN202110598414.9A patent/CN113325645B/zh active Active
- 2021-06-09 WO PCT/CN2021/099045 patent/WO2022252263A1/zh active Application Filing
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101546077A (zh) * | 2008-03-26 | 2009-09-30 | 北京京东方光电科技有限公司 | 薄膜晶体管液晶显示器像素结构及制作方法 |
| KR20160084553A (ko) * | 2015-01-05 | 2016-07-14 | 삼성디스플레이 주식회사 | 백색 화소를 포함하는 액정 표시 장치 |
| CN104865763A (zh) * | 2015-06-12 | 2015-08-26 | 深圳市华星光电技术有限公司 | 阵列基板 |
| CN106252363A (zh) * | 2016-09-29 | 2016-12-21 | 上海中航光电子有限公司 | 阵列基板、显示面板及显示装置 |
| CN109254460A (zh) * | 2017-07-13 | 2019-01-22 | 三星显示有限公司 | 液晶显示设备 |
| CN107991818A (zh) * | 2017-12-07 | 2018-05-04 | 深圳市华星光电技术有限公司 | 薄膜晶体管液晶显示面板及液晶显示器 |
| CN211293540U (zh) * | 2019-06-11 | 2020-08-18 | 惠科股份有限公司 | 一种显示面板和显示装置 |
| CN111487820A (zh) * | 2020-05-09 | 2020-08-04 | Tcl华星光电技术有限公司 | 阵列基板及显示面板 |
| CN112068376A (zh) * | 2020-09-28 | 2020-12-11 | 成都中电熊猫显示科技有限公司 | 阵列基板以及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113325645A (zh) | 2021-08-31 |
| WO2022252263A1 (zh) | 2022-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8860898B2 (en) | Array substrate and liquid crystal display | |
| US10146092B2 (en) | Pixel electrode layer structure with periphery filling pattern of TFT-LCD, method for manufacturing the same and mask therefor | |
| KR101321218B1 (ko) | Ｔｆｔ 기판 및 그 제조방법 | |
| US20060097970A1 (en) | Liquid crystal display and method of manufacturing the same | |
| US7709850B2 (en) | Pixel structure and fabrication method thereof | |
| CN106932984B (zh) | 薄膜晶体管基板及其制造方法 | |
| US9274388B2 (en) | Array substrate having common electrode driving interface pattern with slits, and manufacturing method thereof, and liquid crystal display | |
| US8730418B2 (en) | Array substrate and method for manufacturing the same | |
| US20100245735A1 (en) | Array substrate and manufacturing method thereof | |
| CN111487820B (zh) | 阵列基板及显示面板 | |
| KR100675626B1 (ko) | 액정표시소자 | |
| US10367008B2 (en) | Array substrate, display panel and display device | |
| US20120081642A1 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
| US20090289257A1 (en) | Exposure mask using gray-tone pattern, manufacturing method of tft substrate using the same and liquid crystal display device having the tft substrate | |
| CN102778792B (zh) | 一种阵列基板及其制备方法、液晶显示器 | |
| US7588975B2 (en) | Method of manufacturing pixel structure | |
| WO2013075591A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN113325645B (zh) | 像素结构及其设计方法、显示面板 | |
| JP5151212B2 (ja) | 液晶パネル | |
| US10700100B2 (en) | Display panel, array substrate and method of forming the same | |
| US20070216839A1 (en) | Transflective liquid crystal display device | |
| KR0151876B1 (ko) | 액정표시장치용 박막 트랜지스터 및 그 제조방법 | |
| KR102718811B1 (ko) | 구동 회로의 제어 스위치, 어레이 기판과 디스플레이 패널 | |
| KR20120037668A (ko) | 고투과 수평 전계형 액정표시장치 및 그 제조 방법 | |
| US20160190342A1 (en) | Active element and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |