CN110794631B - 子像素结构、液晶面板及反射式液晶显示设备 - Google Patents

子像素结构、液晶面板及反射式液晶显示设备 Download PDF

Info

Publication number
CN110794631B
CN110794631B CN201911151427.0A CN201911151427A CN110794631B CN 110794631 B CN110794631 B CN 110794631B CN 201911151427 A CN201911151427 A CN 201911151427A CN 110794631 B CN110794631 B CN 110794631B
Authority
CN
China
Prior art keywords
thin film
film transistor
electrode
line
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911151427.0A
Other languages
English (en)
Other versions
CN110794631A (zh
Inventor
武晓娟
钟璇
袁洪亮
郑琪
程张祥
毕谣
赵志强
王家星
张冬华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201911151427.0A priority Critical patent/CN110794631B/zh
Publication of CN110794631A publication Critical patent/CN110794631A/zh
Priority to US16/838,616 priority patent/US11378854B2/en
Application granted granted Critical
Publication of CN110794631B publication Critical patent/CN110794631B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请提供了一种子像素结构、液晶面板及反射式液晶显示设备。子像素结构包括像素电极、以及集成于阵列基板的第一薄膜晶体管和第二薄膜晶体管；第一薄膜晶体管、第二薄膜晶体管，分别靠近像素电极相对的第一侧、第二侧，且用于分别与阵列基板中的两个扫描线相邻并连接；第一薄膜晶体管的沟道区域的长度大于第一预设长度，第二薄膜晶体管的沟道区域的长度大于第二预设长度。该子像素结构增加了两个薄膜晶体管的间隔距离，使得薄膜晶体管具有较大的布局空间。每个薄膜晶体管的沟道区域的长度都可以适当延长，较显著地增加了薄膜晶体管的沟道的电阻。该子像素结构应用于液晶显示设备，可以有效地避免液晶显示器因降低显示频率而导致放入漏电流问题。

Description

子像素结构、液晶面板及反射式液晶显示设备
技术领域
本申请涉及液晶显示的技术领域，具体而言，本申请涉及一种子像素结构、液晶面板及反射式液晶显示设备。
背景技术
液晶显示器的功耗与显示频率成正比，对于某些液晶显示器，为降低功耗，一般需要降低显示驱动频率，例如采用1Hz(赫兹)等较低的显示频率。但是降低显示频率需要增加像素电压的保持时间，由于漏电流的存在，像素电压会随着时间的增加而不断减小，导致显示画面容易出现闪烁，影响显示效果。
现有的一种显示器，为了在降低功耗的同时能够保证薄膜晶体管的特性，在子像素中设置两个薄膜晶体管。然而，这种现有的显示器仍然存在漏电流较大的问题，显示效果较差。
发明内容
本申请针对现有方式的缺点，提出一种子像素结构、液晶面板及反射式液晶显示设备，用以解决现有的液晶显示器因降低显示频率而导致漏电流较大的技术问题。
第一方面，本申请实施例提供了一种子像素结构，包括像素电极、以及集成于阵列基板的第一薄膜晶体管和第二薄膜晶体管；
第一薄膜晶体管、第二薄膜晶体管，分别靠近像素电极相对的第一侧、第二侧，且用于分别与阵列基板中的两个扫描线相邻并连接；
第一薄膜晶体管的沟道区域的长度大于第一预设长度，第二薄膜晶体管的沟道区域的长度大于第二预设长度。
第二方面，本申请实施例提供了一种液晶面板，包括阵列基板、多行平行的扫描线、多列平行的数据线以及本申请实施例第一方面提供的子像素结构；
扫描线、数据线、以及子像素结构的第一薄膜晶体管和第二薄膜晶体管，都集成于阵列基板；数据线与扫描线垂直；
每个子像素结构的第一薄膜晶体管和第二薄膜晶体管，分别与两个扫描线相邻并连接；第一薄膜晶体管还与对应的数据线连接。
第三方面，本申请实施例提供了一种反射式液晶显示设备，包括本申请实施例第二方面提供的液晶面板。
本申请实施例提供的技术方案带来的有益技术效果包括：
在本申请提供的子像素结构中，由于第一薄膜晶体管、第二薄膜晶体管，分别靠近像素电极相对的第一侧、第二侧，增加了两个薄膜晶体管的间隔距离，使得每个薄膜晶体管具有较大的布局空间。第一薄膜晶体管的沟道区域的长度可以适当延长，以超过第一预设长度；第二薄膜晶体管的沟道区域的长度可以适当延长，以超过第二预设长度。子像素结构经上述改进后，可以较显著地增加第一薄膜晶体管和第二薄膜晶体管的沟道的电阻。将本申请提供的子像素结构应用于液晶显示设备，可以有效地避免液晶显示器因降低显示频率而导致放入漏电流问题。因此，液晶显示器可以以较低的显示频率进行显示，有效地降低功耗，由于不易出现漏电流，也有效地保证了液晶显示器具有较佳的显示效果。
而且，由于第一薄膜晶体管、第二薄膜晶体管，分别靠近像素电极相对的第一侧、第二侧，在布置与第一薄膜晶体管和第二薄膜晶体管连接的扫描线时，两个扫描线也分别靠近像素电极相对的第一侧、第二侧，较大程度地避开了像素电极的中心，像素电极中能够形成面积较大且较完整的空余区域，有助于保证子像素具备较高的开口率。
本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本申请实施例提供的子像素结构、扫描线和数据线的位置关系示意图；
图2为本申请实施例提供液晶面板的部分结构示意图。
附图标号的说明如下：
100-子像素结构；
1-第一薄膜晶体管；11-第一薄膜晶体管的栅极；
12-第一薄膜晶体管的源极；13-第一薄膜晶体管的漏极；
2-第二薄膜晶体管；21-第二薄膜晶体管的栅极；
22-第二薄膜晶体管的源极；23-第二薄膜晶体管的漏极；
3-像素电极；31-第一边缘；32-第二边缘；
33-第三边缘；34-第四边缘；
4-第一导电线条；5-第二导电线条；6-导电块；7-过孔；
200-扫描线；300-数据线。
具体实施方式
下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
为了能够在降低功耗的同时能够保证薄膜晶体管的特性，现有的一种显示器在每个子像素中设置两个薄膜晶体管。本申请的发明人发现，上述现有的显示器依然沿用较常规的设计思维，将两个薄膜晶体管集中地布置在子像素的边角区域。由于薄膜晶体管在子像素中的布局空间有限，薄膜晶体管只能设计的比较紧凑，导致薄膜晶体管的沟道长度较短、电阻较小，进而导致现有的液晶显示器在显示频率较小时易出现漏电流较大的问题。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。
本申请实施例提供了一种子像素结构100，如图1所示，包括像素电极3、以及集成于阵列基板的第一薄膜晶体管1和第二薄膜晶体管2。
第一薄膜晶体管1、第二薄膜晶体管2，分别靠近像素电极3相对的第一侧、第二侧，且用于分别与阵列基板中的两个扫描线200相邻并连接。
第一薄膜晶体管1的沟道区域的长度大于第一预设长度，第二薄膜晶体管2的沟道区域的长度大于第二预设长度。
应当说明的是，图1示出的是子像素的一部分结构，主要体现第一薄膜晶体管1和第二薄膜晶体管2的连接关系、第一薄膜晶体管1和第二薄膜晶体管2在子像素中的大致位置和摆放方式、以及子像素与扫描线200和数据线300的位置关系等。在图1中示出的子像素结构100的基础上，本领域的技术人员能够知道图1中未示出的部件(例如液晶、公共电极和偏振片等)的设置方式，因此本书明书不再对图1中未示出的部件做具体介绍。
本领域的技术人员可以连接，对薄膜晶体管施加电场时，薄膜晶体管中的指定区域会形成在源极与漏极之间导电的沟道。本申请实施例中的沟道区域，是指薄膜晶体管中能够形成沟道的区域。
在本申请实施例中，第一预设长度和第二预设长度应当满足：当第一薄膜晶体管1的沟道区域的长度大于第一预设长度，且第二薄膜晶体管2的沟道区域的长度大于第二预设长度时，能够较显著地改善子像素结构100所属的液晶显示设备的漏电流问题。第一预设长度和第二预设长度的具体数值，可以根据实际的设计需要而定。
在本申请提供的子像素结构100中，由于第一薄膜晶体管1、第二薄膜晶体管2，分别靠近像素电极3相对的第一侧、第二侧，增加了两个薄膜晶体管的间隔距离，使得每个薄膜晶体管具有较大的布局空间。第一薄膜晶体管1的沟道区域的长度可以适当延长，以超过第一预设长度；第二薄膜晶体管2的沟道区域的长度可以适当延长，以超过第二预设长度。子像素结构100经上述改进后，可以较显著地增加第一薄膜晶体管1和第二薄膜晶体管2的沟道的电阻。将本申请提供的子像素结构100应用于液晶显示设备，可以有效地避免液晶显示器因降低显示频率而导致放入漏电流问题。因此，液晶显示器可以以较低的显示频率进行显示，有效地降低功耗，由于不易出现漏电流，也有效地保证了液晶显示器具有较佳的显示效果。
另外，由于第一薄膜晶体管1、第二薄膜晶体管2，分别靠近像素电极3相对的第一侧、第二侧，在布置与第一薄膜晶体管1和第二薄膜晶体管2连接的扫描线200时，两个扫描线200也分别靠近像素电极3相对的第一侧、第二侧，较大程度地避开了像素电极3的中心，像素电极3中能够形成面积较大且较完整的空余区域，有助于保证子像素具备较高的开口率。
在本申请的一个实施例中，第一薄膜晶体管1的沟道区域的长度方向大致垂直于扫描线200，第二薄膜晶体管2的沟道区域的长度方向大致平行于扫描线200。
第一薄膜晶体管1的漏极13与第二薄膜晶体管2的源极22连接。第一薄膜晶体管1的源极12、栅极11，分别用于与阵列基板中对应的数据线300、第一薄膜晶体管1所相邻的扫描线200连接。第二薄膜晶体管2的漏极23、栅极21，分别用于与像素电极3、第二薄膜晶体管2所相邻的扫描线200连接。
每个扫描线200用于向对应的薄膜晶体管的栅极输出扫描信号，控制薄膜晶体管的开启和关闭；数据线300输出的数据信号，依次通过第一薄膜晶体管1的源极12和漏极13、第二薄膜晶体管2的源极22和漏极23，传输至像素电极3。
本领域的技术人员可以理解，与子像素结构100相连接的各扫描线200平行，且数据线300与扫描线200垂直。因此当第一薄膜晶体管1和第二薄膜晶体管2采用上述布置方式时，第一薄膜晶体管1与第二薄膜晶体管2呈L形排布，使得第一薄膜晶体管1的沟道区域和第二薄膜晶体管2的沟道区域能够沿不同的方向延伸，不会相互干涉，有利于增加沟道区域的长度。
另外，第一薄膜晶体管1各第二薄膜晶体管2呈L形排布时，像素电极3中位于该L形内侧的部分形成了面积较大且较完整的空余区域。
应当说明的是，图1是子像素结构100的俯视图，薄膜晶体管中的源极和漏极，位于栅极的下方。
在图1中，方框1a所限定的区域为第一薄膜晶体管1的有源区，方框2a所限定的区域为第二薄膜晶体管2的有源区。
在本申请的一个实施例中，第一薄膜晶体管1，沿平行于扫描线200的方向靠近像素电极3的第三侧，且与对应的数据线300相邻。第二薄膜晶体管2的源极22比漏极23靠近像素电极3的第三侧。
第一薄膜晶体管1靠近像素电极3的第三侧时，第一薄膜晶体管1更加远离像素电极3的中心，使得像素电极3中的空余区域的面积进一步增加。
以像素电极3的呈矩形为例，如图1所示，像素电极3包括第一边缘31、第二边缘32、第三边缘33和第四边缘34，第一边缘31与第二边缘32相对，第三边缘33与第四边缘34相对。第一边缘31所在的一侧为第一侧，第二边缘32所在的一侧为第二侧，第三边缘33所在的一侧为第三侧。
在第一边缘31和第二边缘32的附近件分别穿过一条扫描线200，且第一边缘31和第二边缘32与扫描线200平行。第二薄膜晶体管2的沟道区域的长度方向平行于第二边缘32，且第二薄膜晶体管2整体靠近第二边缘32，第二薄膜晶体管2的漏极23靠近第二边缘32。
在第三边缘33的附近穿过一条数据线300，且第三边缘33与数据线300平行。第一薄膜晶体管1的沟道区域的长度方向平行于第三边缘33，且第一薄膜晶体管1整体靠近第三边缘33，第一薄膜晶体管1的源极12靠近第一边缘31。
应当说明的是，像素电极3也可以为其他形状。对于其他形状像素电极3，将像素电极3中分别靠近两条扫描线200的侧部，分别作为第一侧和第二侧；将像素电极3中靠近数据线300的侧部，作为第三侧。
在本申请的一个实施例中，第一薄膜晶体管1的源极12和漏极13、以及第二薄膜晶体管2的源极22和漏极23，与数据线300属于同一层。第一薄膜晶体管1的栅极11和第二薄膜晶体管2的栅极，与扫描线200属于同一层。
本领域的技术人员可以理解，扫描线200、数据线300、以及子像素结构100的第一薄膜晶体管1和第二薄膜晶体管2，都集成于阵列基板。在制备扫描线200、数据线300和子像素结构100时，第一薄膜晶体管1的源极12和漏极13、第二薄膜晶体管2的源极22和漏极23、以及数据线300，可以在同一个MASK中完成；第一薄膜晶体管1的栅极11、第二薄膜晶体管2的栅极21、以及扫描线200，可以在同一个MASK中完成。因此，本申请提供的子像素结构100，可以简化制备流程，提高制备效率。MASK指制造流程中的一个子流程，一个子流程中往往包含一道光刻工序。
可选地，子像素结构100包括第一导电线条4、第二导电线条5和导电块6。第一导电线条4的一端作为第一薄膜晶体管1的源极12，另一端用于与对应的数据线300连接。第二导电线条5的一端作为第一薄膜晶体管1的漏极13，另一端作为第二薄膜晶体管2的源极22。导电块6位于所述相邻两条扫描线200之间，所述导电块6的一部分作为所述第二薄膜晶体管2的漏极23，所述导电块6的另一部分与所述像素电极3连接。
数据线300输出的数据信号，依次通过第一导电线条4、第一薄膜晶体管1的沟道区域、第二导电线条5、第一薄膜晶体管1的沟道区域以及导电块6，传输至像素电极3。
可选地，导电块6与像素电极3之间设置有过孔7，导电块6与像素电极3通过过孔7连接。
在本申请的一个实施例中，第一薄膜晶体管1的栅极11呈带状，且沿垂直于扫描线200的方向延伸。
第一薄膜晶体管1的栅极11的一端，用于与第一薄膜晶体管1所相邻的扫描线200形成一体结构，且与第一导电线条4中作为源极12的端部交叠。第一薄膜晶体管1的栅极11的另一端，与第二导电线条5中作为漏极13的端部交叠。
可选地，第一薄膜晶体管1的栅极11，可以被看做是与扫描线200一体形成的一个带状部件。该带状部件的一个端部与扫描线200相交，且带状部件垂直于扫描线200。
在本申请的一个实施例中，第二薄膜晶体管2的栅极21呈带状，且沿平行于扫描线200的方向延伸，用于与第二薄膜晶体管2所相邻的扫描线200形成一体结构。第二薄膜晶体管2的栅极21的一端，与第二导电线条5中作为源极22的端部交叠。第二薄膜晶体管2的栅极21的另一端与导电块6中作为漏极23的部分交叠。
可选地，第二薄膜晶体管2的栅极2，可以被看做是扫描线200的一部分。扫描线200横跨第二薄膜晶体管2的源极22和漏极23，将扫描线200的跨在源极22和漏极23的部分，作为第二薄膜晶体管2的栅极2。
在本申请的一个实施例中，第一薄膜晶体管1中源极12和漏极13之间的沟道区域的长度为L1，第二薄膜晶体管2中源极22和漏极23之间的沟道区域的长度为L2。L1和L2的取值范围可根据子像素大小而定，L1和L2的值一般不超过子像素的宽度即可。
基于同一发明构思，本申请实施例还提供了一种液晶面板，液晶面板的结构如图1和图2所示，应当说明的是，图1可以看做是图2中A处的放大图。液晶面板包括阵列基板(图中未示出)、多行平行的扫描线200、多列平行的数据线300以及本申请上述各实施例提供的子像素结构100。
扫描线200、数据线300、以及子像素结构100的第一薄膜晶体管1和第二薄膜晶体管2，都集成于阵列基板，数据线300与扫描线200垂直。
第一薄膜晶体管1、第二薄膜晶体管2，分别靠近像素电极3相对的第一侧、第二侧，且分别与阵列基板中的两个扫描线200相邻并连接。第一薄膜晶体管1的沟道区域的长度大于第一预设长度，第二薄膜晶体管2的沟道区域的长度大于第二预设长度。
可选地，像素电极3中分别靠近两条扫描线200的侧部，分别作为第一侧和第二侧；将像素电极3中靠近数据线300的侧部，作为第三侧。
在本申请的一个实施例中，第一薄膜晶体管1的沟道区域的长度方向大致垂直于扫描线200，第二薄膜晶体管2的沟道区域的长度方向大致平行于扫描线200。第一薄膜晶体管1的源极12、栅11，分别与对应的数据线300、第一薄膜晶体管1所相邻的扫描线200连接。第二薄膜晶体管2漏极23、栅极21，分别与子像素结构100的像素电极3、第二薄膜晶体管2所相邻的扫描线200连接。
每个扫描线200用于向对应的薄膜晶体管的栅极输出扫描信号，控制薄膜晶体管的开启和关闭；数据线300输出的数据信号，依次通过第一薄膜晶体管1的源极12和漏极13、第二薄膜晶体管1的源极22和漏极23，传输至像素电极3。
在本申请的一个实施例中，第一薄膜晶体管1的栅极11与扫描线200属于同一层。第一薄膜晶体管1的栅极11呈带状，且沿垂直于扫描线200的方向延伸。第一薄膜晶体管1的栅极11的一端，与第一薄膜晶体管1所相邻的扫描线200为一体结构。
在本申请的一个实施例中，第二薄膜晶体管2的栅极21与扫描线200属于同一层，第二薄膜晶体管2的栅极21与第二薄膜晶体管2所相邻的扫描线200为一体结构。
可选地，第一薄膜晶体管1的源极12和漏极13、以及第二薄膜晶体管2的源极22和漏极23，与数据线300属于同一层。
子像素结构100包括第一导电线条4、第二导电线条5和导电块6。第一导电线条4的一端作为第一薄膜晶体管1的源极12，另一端用于与对应的数据线300连接。第二导电线条5的一端作为第一薄膜晶体管1的漏极13，另一端作为第二薄膜晶体管2的源极22。导电块6位于所述相邻两条扫描线200之间，所述导电块6的一部分作为所述第二薄膜晶体管2的漏极23，所述导电块6的另一部分与所述像素电极3连接。
数据线300输出的数据信号，依次通过第一导电线条4、第一薄膜晶体管1的沟道区域、第二导电线条5、第一薄膜晶体管1的沟道区域以及导电块6，传输至像素电极3。
第一薄膜晶体管1的栅极11的一端与第一导电线条4中作为源极12的端部交叠；第一薄膜晶体管1的栅极11的另一端，与第二导电线条5中作为漏极13的端部交叠。第二薄膜晶体管2的栅极21的一端，与第二导电线条5中作为源极22的端部交叠；第二薄膜晶体管2的栅极21的另一端，与导电块6中作为漏极23的部分交叠。
本申请实施例提供的显示面板，与前面的各实施例具有相同的发明构思及相同的有益效果，该显示面板中未详细示出的内容可参照前面的各实施例，在此不再赘述。
基于同一发明构思，本申请实施例还提供了一种反射式液晶显示设备，包括本申请上述各实施例提供的液晶面板。
本申请实施例提供的反射式液晶显示设备，与前面的各实施例具有相同的发明构思及相同的有益效果，该反射式液晶显示设备中未详细示出的内容可参照前面的各实施例，在此不再赘述。
应用本申请实施例，至少能够实现如下有益效果：
1、在本申请提供的子像素结构中，由于第一薄膜晶体管、第二薄膜晶体管，分别靠近像素电极相对的第一侧、第二侧，增加了两个薄膜晶体管的间隔距离，使得每个薄膜晶体管具有较大的布局空间。第一薄膜晶体管的沟道区域的长度可以适当延长，以超过第一预设长度；第二薄膜晶体管的沟道区域的长度可以适当延长，以超过第二预设长度。子像素结构经上述改进后，可以较显著地增加第一薄膜晶体管和第二薄膜晶体管的沟道的电阻。将本申请提供的子像素结构应用于液晶显示设备，可以有效地避免液晶显示器因降低显示频率而导致放入漏电流问题。因此，液晶显示器可以以较低的显示频率进行显示，有效地降低功耗，由于不易出现漏电流，也有效地保证了液晶显示器具有较佳的显示效果。
另外，由于第一薄膜晶体管、第二薄膜晶体管，分别靠近像素电极相对的第一侧、第二侧，在布置与第一薄膜晶体管和第二薄膜晶体管连接的扫描线时，两个扫描线也分别靠近像素电极相对的第一侧、第二侧，较大程度地避开了像素电极的中心，像素电极中能够形成面积较大且较完整的空余区域，有助于保证子像素具备较高的开口率。
2、在制备扫描线、数据线和子像素结构时，第一薄膜晶体管的源极和漏极、第二薄膜晶体管的源极和漏极、以及数据线，可以在同一个MASK中完成；第一薄膜晶体管的栅极、第二薄膜晶体管的栅极、以及扫描线，可以在同一个MASK中完成。这可以简化制备流程，提高制备效率。
在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
在本说明书的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (11)

1.一种子像素结构(100)，其特征在于，包括像素电极(3)、以及集成于阵列基板的第一薄膜晶体管(1)和第二薄膜晶体管(2)；
所述像素电极（3）相对的第一侧和第二侧分别靠近两条扫描线（200）的侧部；所述第一薄膜晶体管(1)、所述第二薄膜晶体管(2)，分别靠近所述像素电极(3)的第一侧、第二侧，且所述第一薄膜晶体管(1)的源极(12)、栅极(11)，分别用于与所述阵列基板中对应的数据线(300)、所述第一薄膜晶体管(1)所相邻的所述扫描线(200)连接；所述数据线(300)与所述扫描线(200)垂直；所述第二薄膜晶体管(2)漏极(23)、栅极(21)，分别用于与所述像素电极(3)、所述第二薄膜晶体管(2)所相邻的所述扫描线(200)连接；所述第一薄膜晶体管（1）的栅极（11）是与所述扫描线（200）一体形成的一个带状部件，且沿垂直于所述扫描线(200)的方向延伸；
所述第一薄膜晶体管(1)的沟道区域的长度大于第一预设长度，所述第二薄膜晶体管(2)的沟道区域的长度大于第二预设长度。
2.根据权利要求1所述的子像素结构(100)，其特征在于，所述第一薄膜晶体管(1)的沟道区域的长度方向大致垂直于所述扫描线(200)，所述第二薄膜晶体管(2)的沟道区域的长度方向大致平行于所述扫描线(200)；各所述扫描线(200)平行；
所述第一薄膜晶体管(1)的漏极(13)与所述第二薄膜晶体管(2)的源极(22)连接。
3.根据权利要求2所述的子像素结构(100)，其特征在于，所述第一薄膜晶体管(1)，沿平行于所述扫描线(200)的方向靠近所述像素电极(3)的第三侧，且与所述对应的数据线(300)相邻；所述第二薄膜晶体管(2)的源极(22)比漏极(23)靠近所述像素电极(3)的第三侧。
4.根据权利要求3所述的子像素结构(100)，其特征在于，所述第一薄膜晶体管(1)的源极(12)和漏极(13)、以及所述第二薄膜晶体管(2)的源极(22)和漏极(23)，与所述数据线(300)属于同一层；所述第一薄膜晶体管(1)的栅极(11)和所述第二薄膜晶体管(2)的栅极(21)，与所述扫描线(200)属于同一层；
所述子像素结构包括第一导电线条(4)、第二导电线条(5)和导电块(6)；所述第一导电线条(4)的一端作为所述第一薄膜晶体管(1)的源极(12)，另一端用于与对应的所述数据线(300)连接；所述第二导电线条(5)的一端作为所述第一薄膜晶体管(1)的漏极(13)，另一端作为所述第二薄膜晶体管(2)的源极(22)；所述导电块(6)位于所述扫描线(200)之间，所述导电块(6)的一部分作为所述第二薄膜晶体管(2)的漏极(23)，所述导电块(6)的另一部分与所述像素电极(3)连接。
5.根据权利要求4所述的子像素结构(100)，其特征在于，所述第一薄膜晶体管(1)的栅极(11)的一端，用于与所述第一薄膜晶体管(1)所相邻的所述扫描线(200)形成一体结构，且与所述第一导电线条(4)中作为源极(12)的端部交叠；所述第一薄膜晶体管(1)的栅极(11)的另一端，与所述第二导电线条(5)中作为漏极(13)的端部交叠。
6.根据权利要求4所述的子像素结构(100)，其特征在于，所述第二薄膜晶体管(2)的栅极(21)呈带状，且沿平行于所述扫描线(200)的方向延伸，用于与所述第二薄膜晶体管(2)所相邻的所述扫描线(200)形成一体结构；
所述第二薄膜晶体管(2)的栅极(21)的一端，与所述第二导电线条(5)中作为源极(22)的端部交叠；所述第二薄膜晶体管(2)的栅极(21)的另一端与所述导电块(6)交叠。
7.一种液晶面板，其特征在于，包括阵列基板、多行平行的扫描线(200)、多列平行的数据线(300)以及多个如权利要求1-6中任一项所述的子像素结构(100)；
所述扫描线(200)、所述数据线(300)、以及所述子像素结构(100)的第一薄膜晶体管(1)和第二薄膜晶体管(2)，都集成于所述阵列基板；所述数据线(300)与所述扫描线(200)垂直；
每个子像素结构(100)的第一薄膜晶体管(1)和第二薄膜晶体管(2)，分别与两个扫描线(200)相邻并连接；所述第一薄膜晶体管(1)还与对应的所述数据线(300)连接。
8.根据权利要求7所述的液晶面板，其特征在于，所述第一薄膜晶体管(1)的源极(12)、栅极(11)，分别对应的所述数据线(300)、所述第一薄膜晶体管(1)所相邻的所述扫描线(200)连接；
所述第二薄膜晶体管(2)漏极(23)、栅极(21)，分别与所述子像素结构(100)的像素电极(3)、所述第二薄膜晶体管(2)所相邻的所述扫描线(200)连接。
9.根据权利要求8所述的液晶面板，其特征在于，所述第一薄膜晶体管(1)的栅极(11)的一端，与所述第一薄膜晶体管(1)所相邻的所述扫描线(200)为一体结构。
10.根据权利要求8所述的液晶面板，其特征在于，所述第二薄膜晶体管(2)的栅极(21)与所述第二薄膜晶体管(2)所相邻的所述扫描线(200)为一体结构。
11.一种反射式液晶显示设备，其特征在于，包括如权利要求7至10中任一项所述的液晶面板。
CN201911151427.0A 2019-11-21 2019-11-21 子像素结构、液晶面板及反射式液晶显示设备 Active CN110794631B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911151427.0A CN110794631B (zh) 2019-11-21 2019-11-21 子像素结构、液晶面板及反射式液晶显示设备
US16/838,616 US11378854B2 (en) 2019-11-21 2020-04-02 Sub-pixel structure, liquid crystal panel, and reflective liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911151427.0A CN110794631B (zh) 2019-11-21 2019-11-21 子像素结构、液晶面板及反射式液晶显示设备

Publications (2)

Publication Number Publication Date
CN110794631A CN110794631A (zh) 2020-02-14
CN110794631B true CN110794631B (zh) 2022-09-30

Family

ID=69445611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911151427.0A Active CN110794631B (zh) 2019-11-21 2019-11-21 子像素结构、液晶面板及反射式液晶显示设备

Country Status (2)

Country Link
US (1) US11378854B2 (zh)
CN (1) CN110794631B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113325645B (zh) * 2021-05-31 2022-05-31 Tcl华星光电技术有限公司 像素结构及其设计方法、显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103278990A (zh) * 2013-05-28 2013-09-04 京东方科技集团股份有限公司 像素结构及液晶面板
CN104635396A (zh) * 2015-03-13 2015-05-20 京东方科技集团股份有限公司 一种像素结构、阵列基板、显示面板及像素驱动方法
CN106252363A (zh) * 2016-09-29 2016-12-21 上海中航光电子有限公司 阵列基板、显示面板及显示装置
CN106526996A (zh) * 2016-11-29 2017-03-22 上海中航光电子有限公司 阵列基板、显示面板及显示装置
CN106896610A (zh) * 2017-02-24 2017-06-27 厦门天马微电子有限公司 阵列基板、显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067618B1 (ko) * 2004-06-29 2011-09-27 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
KR101197044B1 (ko) * 2004-12-02 2012-11-06 삼성디스플레이 주식회사 액정 표시 장치
JP2007121767A (ja) * 2005-10-28 2007-05-17 Nec Lcd Technologies Ltd 液晶表示装置
KR20120100565A (ko) * 2011-03-04 2012-09-12 삼성전자주식회사 표시장치, 이의 제조 방법 및 이의 구동 방법
JP5855888B2 (ja) * 2011-09-30 2016-02-09 株式会社ジャパンディスプレイ 液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103278990A (zh) * 2013-05-28 2013-09-04 京东方科技集团股份有限公司 像素结构及液晶面板
CN104635396A (zh) * 2015-03-13 2015-05-20 京东方科技集团股份有限公司 一种像素结构、阵列基板、显示面板及像素驱动方法
CN106252363A (zh) * 2016-09-29 2016-12-21 上海中航光电子有限公司 阵列基板、显示面板及显示装置
CN106526996A (zh) * 2016-11-29 2017-03-22 上海中航光电子有限公司 阵列基板、显示面板及显示装置
CN106896610A (zh) * 2017-02-24 2017-06-27 厦门天马微电子有限公司 阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
US20210157193A1 (en) 2021-05-27
US11378854B2 (en) 2022-07-05
CN110794631A (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
US10217434B2 (en) Display device and driving method thereof
US8279385B2 (en) Liquid crystal display
CN103728799B (zh) 具有最小边框的液晶显示装置
US7317503B2 (en) Thin film transistor array panel for liquid crystal display
JP5102848B2 (ja) アクティブマトリクス基板及び液晶表示装置
US20050094078A1 (en) In plane switching mode liquid crystal display device and fabrication method thereof
KR101244897B1 (ko) 박막 트랜지스터 기판 및 이를 구비하는 액정 표시 장치
KR20050017899A (ko) 4색 액정 표시 장치
CN103176320B (zh) 横向排列的像素结构、液晶显示装置及其制作方法
US6897930B2 (en) Display device
KR101286546B1 (ko) 액정표시장치
US8441589B2 (en) Pixel array structure
EP2618209B1 (en) Active matrix substrate and electronic device comprising the same
CN107272292A (zh) 一种显示基板、显示面板及显示装置
JP2006221174A (ja) 液晶表示装置
US8189159B2 (en) Liquid crystal display device and method for manufacturing the same
CN104049423A (zh) 液晶显示装置
CN110794631B (zh) 子像素结构、液晶面板及反射式液晶显示设备
US9007289B2 (en) Thin film transistor array panel and liquid crystal display
KR20070080143A (ko) 액정표시장치
JP2023526571A (ja) 駆動回路の制御スイッチ、アレイ基板及び表示パネル
KR101320498B1 (ko) 액정표시장치
KR102081604B1 (ko) 액정표시장치
CN114660856B (zh) 阵列基板及显示装置
JP3815660B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant