CN106252363A - 阵列基板、显示面板及显示装置 - Google Patents

Abstract

本发明实施例公开了一种阵列基板、显示面板及显示装置。所述阵列基板，包括：基板；形成在基板上的多条扫描线和多条数据线，多条扫描线和多条数据线绝缘交叉限定多个像素单元；像素单元包括n个依次串联的薄膜晶体管，n为正整数，且n≥2；n个串联的薄膜晶体管的栅极分别与扫描线电连接；n个串联的薄膜晶体管中的第1个薄膜晶体管的漏极与像素单元的像素电极电连接，且第n个薄膜晶体管的源极与数据线电连接，其中，n个串联的薄膜晶体管中的第i个薄膜晶体管的沟道区的宽度和长度的比值大于第j个薄膜晶体管的沟道区的宽度和长度的比值，其中i，j为正整数，1≤i≤n，1≤j≤n，且i≠j。本发明实施例降低了显示面板的漏电流，提升了低频驱动时的显示效果。

Description

阵列基板、显示面板及显示装置

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。

背景技术

随着显示技术的发展，液晶显示产品的显示效果不断地得到改善，从而使液晶显示产品的应用越来越广泛。

显示产品的功耗与显示驱动频率成正比，为降低产品的功耗需要降低显示驱动频率。然而，目前的显示产品在降低驱动频率后，由于漏电流的存在，在保持阶段，像素电极电压不断减小，显示画面容易出现闪烁，影响显示效果。

发明内容

本发明提供一种阵列基板、显示面板及显示装置，以实现降低显示面板的漏电流，实现显示面板的低频驱动，并提升低频驱动下的显示效果。

本发明实施例的一方面提供了一种阵列基板，所述阵列基板包括：

基板；

形成在所述基板上的多条扫描线和多条数据线，所述多条扫描线和所述多条数据线绝缘交叉限定多个像素单元；

所述像素单元包括n个依次串联的薄膜晶体管，n为正整数，且n≥2；所述n个串联的薄膜晶体管的栅极分别与所述扫描线电连接；所述n个串联的薄膜晶体管中的第1个薄膜晶体管的漏极与所述像素单元的像素电极电连接，且第n个薄膜晶体管的源极与所述数据线电连接，其中，

所述n个串联的薄膜晶体管中的第i个薄膜晶体管的沟道区的宽度和长度的比值大于第j个薄膜晶体管的沟道区的宽度和长度的比值，其中i，j为正整数，1≤i≤n，1≤j≤n，且i≠j。。

本发明实施例的另一方面还提供了一种显示面板，所述显示面板包括本发明任意实施例所述的阵列基板。

本发明实施例的又一方面还提供了一种显示装置，所述显示装置包括本发明任意实施例所述的显示面板。

本发明实施例通过设置n个串联的薄膜晶体管中的第i个薄膜晶体管的沟道区的宽度和长度的比值大于第j个薄膜晶体管的沟道区的宽度和长度的比值，使得第i个薄膜晶体管的阻值小于第j个薄膜晶体管的阻值，使得第i个薄膜晶体管的分压减小，从而使得第i个薄膜晶体管中单位时间内通过的载流子数量降低，降低了通过第i个薄膜晶体管的漏电流，从而降低了n个串联的薄膜晶体管的漏电流，使得像素电极电压的变化减小，避免了像素电极电压减小量过大使显示画面出现闪烁，从而提升了低频驱动时的显示效果，使得显示面板可以采用更低的驱动频率，降低了显示面板的功耗。

附图说明

图1是本发明实施例提供的一帧画面内像素电极电压变化示意图；

图2是本发明实施例提供的一种阵列基板的示意图；

图3是图2中阵列基板沿剖面线A-A的剖面图；

图4是图2中阵列基板的局部放大图；

图5是本发明实施例提供的又一种阵列基板的局部放大图；

图6是本发明实施例提供的又一种阵列基板的局部放大图；

图7是本发明实施例提供的又一种阵列基板的示意图；

图8是图7中阵列基板沿剖面线C-C的剖面图；

图9是本发明实施例提供的一种显示面板的示意图；

图10是本发明实施例提供的一种显示面板的局部透视图；

图11是本发明实施例提供的一种显示装置的示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1是本发明实施例提供的一帧画面内像素电极电压变化示意图，参考图1，Vg为施加到扫描线的栅极驱动信号，Vp为像素电极电压，显示面板在显示时将每一帧画面分为画面充电阶段c和画面保持阶段e，在画面充电阶段c，栅极驱动信号Vg为高电平，与像素电极连接的薄膜晶体管导通，对像素电极充电，使像素电极电压Vp达到相应的灰阶电压，即将整个画面所要显示的信息完成写入；在画面保持阶段e，栅极线给定某一直流信号或不给信号，薄膜晶体管关闭，直到下一帧信号开始。由于漏电流的影响，在保持阶段e，像素电极会通过薄膜晶体管漏电，像素电极电压Vp随着时间不断减小。若降低显示面板的驱动频率，则保持阶段e的时间变长，像素电极电压Vp的减小量较大，在保持阶段像素电极电压Vp无法满足画面显示要求，容易出现闪烁，影响显示效果。

为解决上述问题，本发明提供了一种阵列基板，所述阵列基板包括：

基板，形成在所述基板上的多条扫描线和多条数据线，所述多条扫描线和所述多条数据线绝缘交叉限定多个像素单元。

所述像素单元包括n个依次串联的薄膜晶体管，n为正整数，且n≥2；所述n个串联的薄膜晶体管的栅极分别与所述扫描线电连接；所述n个串联的薄膜晶体管中的第1个薄膜晶体管的漏极与所述像素单元的像素电极电连接，且第n个薄膜晶体管的源极与所述数据线电连接，其中，

所述n个串联的薄膜晶体管中的第i个薄膜晶体管的沟道区的宽度和长度的比值大于第j个薄膜晶体管的沟道区的宽度和长度的比值，其中i，j为正整数，1≤i≤n，1≤j≤n，且i≠j。

本实施例通过设置n个串联的薄膜晶体管中的第i个薄膜晶体管的沟道区的宽度和长度的比值大于第j个薄膜晶体管的沟道区的宽度和长度的比值，使得第i个薄膜晶体管的阻值小于第j个薄膜晶体管的阻值，由于n个串联的薄膜晶体管两端的总电压不变，使得第i个薄膜晶体管的分压减小，使得第i个薄膜晶体管中单位时间内通过的载流子数量降低，降低了通过第i个薄膜晶体管的漏电流，从而降低了n个串联的薄膜晶体管的漏电流，使得像素电极电压的变化减小，避免了像素电极电压减小量过大使显示画面出现闪烁，从而提升了低频驱动时的显示效果，使得显示面板可以采用更低的驱动频率，降低了显示面板的功耗。

下面以两个薄膜晶管串联为例对本发明进行介绍，图2是本发明实施例提供的一种阵列基板的示意图，图3是图2中阵列基板沿剖面线A-A的剖面图，参考图2和图3，所述阵列基板包括：

基板10，形成在基板10上的多条扫描线110和多条数据线120，多条扫描线110和多条数据线120绝缘交叉限定多个像素单元130；

像素单元130包括两个串联的薄膜晶体管131，两个串联的薄膜晶体管131的栅极210分别与扫描线110电连接；第一薄膜晶体管131a的漏极220与像素单元130的像素电极132电连接，且第二薄膜晶体管131b的源极230与数据线120电连接。图4是图2中阵列基板的局部放大图，图4为图2中B区域的局部放大图，参考图4，第一薄膜晶体管131a的沟道区310的宽度W1和长度L1的比值大于第二薄膜晶体管131b的沟道区320的宽度W2和长度L2的比值。

其中，薄膜晶体管131的栅极210与扫描线110在同一工艺中形成，栅极210可以为属于扫描线110的一部分，图2和图4中并未进行区分。栅极210与有源层240之间相互交叠，薄膜晶体管131的沟道区即薄膜晶体管131的有源层240与扫描线110或栅极210的交叠部分。参考图3，像素单元130还包括公共电极133(并未在图2和图4中示出)。

具体的，每个薄膜晶体管131的阻值与沟道区的长度成一定的正比例关系，与沟道区的宽度成一定的反比例关系，通过设置第一薄膜晶体管131a的沟道区310的宽度W1和长度L1的比值大于第二薄膜晶体管131b的沟道区320的宽度W2和长度L2的比值，使得第一薄膜晶体管131a的阻值小于第二薄膜晶体管131b的阻值，由于第一薄膜晶体管131a和第二薄膜晶体管131b两端的总电压固定，从而使得第一薄膜晶体管131a的分压减小，进而降低了第一薄膜晶体管131a中单位时间内通过的载流子数量，降低了通过第一薄膜晶体管131a的漏电流，从而降低了像素单元130的漏电流，使得像素电极电压的变化减小，避免了像素电极电压减小量过大使显示画面出现闪烁，从而提升了低频驱动时的显示效果，使得薄膜晶体管可以采用更低的驱动频率，降低了显示面板的功耗。

可选的，n个串联的薄膜晶体管中的第i个薄膜晶体管的沟道区的长度小于第j个薄膜晶体管的沟道区的长度。其中，沟道区在薄膜晶体管的有源层延伸方向上的尺寸为沟道区的长度，在垂直所述延伸方向上的尺寸为沟道区的宽度。在沟道区的宽度一定的情况下，可以通过设置第i个薄膜晶体管的沟道区的长度小于第j个薄膜晶体管的沟道区的长度，使得第i个薄膜晶体管沟道区的宽度与长度的比值小于第j个薄膜晶体管的沟道区的宽度与长度的比值，从而降低漏电流，提升低频驱动时的显示效果，使得薄膜晶体管可以采用更低的驱动频率，降低显示面板的功耗。

示例性的，参考图4，第一薄膜晶体管131a的沟道区310的宽度W1等于第二薄膜晶体管131b的沟道区320的宽度W2，第一薄膜晶体管131a的沟道区310的长度L1小于第二薄膜晶体管131b的沟道区320的长度L2，使得W1/L1>W2/L2，使第一薄膜晶体管131a的分压减小，从而降低了像素单元130的漏电流。

可选的，n个串联的薄膜晶体管中的第i个薄膜晶体管的沟道区的宽度大于第j个薄膜晶体管的沟道区的宽度。具体的，在沟道区的长度一定的情况下，可以通过设置第i个薄膜晶体管的沟道区的宽度大于第j个薄膜晶体管的沟道区的宽度，使得第i个薄膜晶体管沟道区的宽度与长度的比值大于第j个薄膜晶体管的沟道区的宽度与长度的比值，从而降低漏电流，提升低频驱动时的显示效果，使得薄膜晶体管可以采用更低的驱动频率，降低显示面板的功耗。

图5是本发明实施例提供的又一种阵列基板的局部放大图，示例性的，参考图5，第一薄膜晶体管131a的沟道区310的宽度W1大于第二薄膜晶体管131b的沟道区320的宽度W2，第一薄膜晶体管131a的沟道区310的长度L1等于第二薄膜晶体管131b的沟道区320的长度L2，使得W1/L1>W2/L2，使第一薄膜晶体管131a的分压减小，从而降低了像素单元130的漏电流。

可选的，n个串联的薄膜晶体管中的第i个薄膜晶体管的沟道区的宽度和长度的比值大于第j个薄膜晶体管的沟道区的宽度和长度的比值，且i≤j。具体的，由于第i个薄膜晶体管的沟道区的宽度和长度的比值较小，其单位时间内可通过的载流子数量较小，限定了n串联的薄膜晶体管的整体漏电流，通过设置i≤j，使得单位时间内可通过载流子数量较小的薄膜晶体管靠近像素电极一侧，保证了流向像素电极的漏电流较小，使得像素电极电压的变化减小。

可选的，n个串联的薄膜晶体管中的第1个至第m个薄膜晶体管中任一薄膜晶体管的沟道区的宽度和长度的比值大于n个串联的薄膜晶体管中的第m+1个至第n个薄膜晶体管中任一薄膜晶体管的沟道区的宽度和长度的比值，m为正整数，且1≤m＜n。这样设置，使得单位时间内可通过载流子数量较小的薄膜晶体管均位于靠近像素电极的一侧，进一步保证了通过像素电极的漏电流较小，使得像素电极电压的变化减小。

图6是本发明实施例提供的又一种阵列基板的局部放大图，示例性的，参考图6，像素单元130包括三个串联的薄膜晶体管，第一薄膜晶体管131a的漏极与像素电极电连接(图6中并未示出)，第三薄膜晶体管131c的源极230与数据线120电连接，第一薄膜晶体管131a的沟道区310的宽度W1与长度L1的比值W1/L1，以及第二薄膜晶体管132a的沟道区320的宽度W2与长度L2的比值W2/L2，均大于第三薄膜晶体管131c的沟道区330的宽度W3与长度L3的比值W3/L3。由于W1/L1与W2/L2均大于W3/L3，第一薄膜晶体管131a与第二薄膜晶体管131b限定了三个串联的薄膜晶体管中单位时间内流过的载流子的数量，即限定了漏电流的大小，通过设置第一薄膜晶体管131a和第二薄膜晶体管131b靠近像素电极132，保证了通过像素电极132的漏电流较小，使得像素电极电压的变化减小。

可选的，n个串联的薄膜晶体管中的第1个薄膜晶体管的沟道区的宽度和长度的比值大于其他薄膜晶体管的沟道区的宽度和长度的比值。这样设置，使得第1个薄膜晶体管的分压最小，单位时间内通过的载流子的数量最小，第1个薄膜晶体管限定了由n个串联的薄膜晶体管流向像素电极的整体漏电流的大小，由于第1个薄膜晶体管直接与像素电极电连接，保证了像素电极中通过的漏电流最小。示例性的，参考图6，W1/L1>W2/L2>W3/L3。

可选的，n个串联的薄膜晶体管中的第n个薄膜晶体管的沟道区的宽度和长度的比值小于其他薄膜晶体管的沟道区的宽度和长度的比值。这样设置，使得第n个薄膜晶体管分压最大，其单位时间内可以通过的载流子最多，容易受其他因素影响造成流过的漏电流增大，通过设置第n个薄膜晶体管远离像素电极，避免了其他因素的影响，保证了流经像素电极的漏电流较小。示例性的，参考图6，W1/L1>W2/L2>W3/L3。

可选的，n个串联的薄膜晶体管中的第i个薄膜晶体管的沟道区的宽度和长度的比值为R1，第j个薄膜晶体管的沟道区的宽度和长度的比值为R2，则R2：R1≥0.6。这样设置，一方面保证了第i个薄膜晶体管具有较小的分压，从而保证了通过像素电极的漏电流较小，使得像素电极电压的变化减小，另一方面，使得薄膜晶体管的具有较为合理的尺寸，降低工艺难度。

可选的，n个串联的薄膜晶体管为低温多晶硅薄膜晶体管。具体的，低温多晶硅薄膜晶体管具有较高的电子迁移速率，使得薄膜晶体管的反应速度极快，保证了像素单元具有较快的充放电速度；另外使得薄膜晶体管占用面积可以做的更小、更薄，一方面可以降低显示面板功耗，另一方面，保证了像素单元具有较高的开口率。

可选的，n个串联的薄膜晶体管的沟道区位于栅极朝向基板的一侧。示例性的，参考图3，两个串联的薄膜晶体管131的沟道区位于栅极210朝向基板10的一侧。这样设置，栅极210可以遮挡两个串联的薄膜晶体管131的沟道区，避免了光线从有源层240临近像素电极132的一侧照射时，由于光照射沟道区产生光生载流子而导致漏电流增大。

可选的，阵列基板还包括遮光层；所述遮光层位于所述n个串联的薄膜晶体管的沟道区朝向所述基板的一侧，所述遮光层在所述基板的垂直投影覆盖所述n个串联的薄膜晶体管的沟道区在所述基板的垂直投影。

图7是本发明实施例提供的又一种阵列基板的示意图，图8是图7中阵列基板沿剖面线C-C的剖面图。示例性的，参考图7和图8，像素单元130还可以包括遮光层134，遮光层134位于两个串联的薄膜晶体管131的沟道区朝向基板10的一侧，遮光层134在基板10上的垂直投影覆盖两个串联的薄膜晶体管131的沟道区在基板10上的垂直投影。具体的，通过设置遮光层134来遮挡两个串联的薄膜晶体管131的沟道区，避免了光从有源层240临近基板10的一侧照射时，由于光照射沟道区产生光生载流子而导致漏电流增大，提升了两个串联的薄膜晶体管131的特性，进一步减小了像素电极电压的变化，提升了低频驱动时的显示效果。

需要说明的是，上述实施方式仅以液晶显示面板的阵列基板为例对本发明进行了说明，并非对本发明的限定，本发明还适用于有机发光显示面板。另外，本实施例仅以两个薄膜晶体管串联和三个薄膜晶体管串联对本发明进行了说明，并非对本发明的限定。

本发明实施例还提供了一种显示面板，图9是本发明实施例提供的一种显示面板的示意图，参考图9，所述显示面板包括本发明任意实施例所述的阵列基板100。

可选的，所述显示面板还包括与阵列基板100相对设置的彩膜基板300，以及设置于阵列基板100和彩膜基板300之间的液晶层200。彩膜基板300上设置有黑矩阵，所述n个串联的薄膜晶体管在彩膜基板300的正投影位于所述黑矩阵内。

图10是本发明实施例提供的一种显示面板的局部透视图，示例性的，参考图10，彩膜基板300上设置有黑矩阵301，两个串联的薄膜晶体管131在彩膜基板300的垂直投影位于黑矩阵301内。

可选的，所述显示面板的画面刷新频率范围为0.5Hz-45Hz，当画面刷新频率大于45Hz时，会带来较大的功耗，造成资源和能量的损耗，而本发明提供的显示面板，通过上述实施方式中的结构设计，可以有效地降低显示面板的画面刷新频率，同时使得显示面板在较低频率下仍具有稳定的显示画面，从而在保证具有较高的画面显示质量的同时，降低了显示面板的功耗。

本发明实施例还提供了一种显示装置，图11是本发明实施例提供的一种显示装置的示意图，参考图11，显示装置400包括显示面板500，显示面板500包括本发明任意实施例所述的阵列基板，其中，显示装置400可以为如图中所示的手机，也可以为电脑、电视机、智能穿戴显示装置等，本实施例对此不作特殊限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (15)

1.一种阵列基板，其特征在于，包括：

基板；

形成在所述基板上的多条扫描线和多条数据线，所述多条扫描线和所述多条数据线绝缘交叉限定多个像素单元；

所述像素单元包括n个依次串联的薄膜晶体管，n为正整数，且n≥2；所述n个串联的薄膜晶体管的栅极分别与所述扫描线电连接；所述n个串联的薄膜晶体管中的第1个薄膜晶体管的漏极与所述像素单元的像素电极电连接，且第n个薄膜晶体管的源极与所述数据线电连接，其中，

所述n个串联的薄膜晶体管中的第i个薄膜晶体管的沟道区的宽度和长度的比值大于第j个薄膜晶体管的沟道区的宽度和长度的比值，其中i，j为正整数，1≤i≤n，1≤j≤n，且i≠j。

2.根据权利要求1所述的阵列基板，其特征在于，所述n个串联的薄膜晶体管中的第i个薄膜晶体管的沟道区的长度小于第j个所述薄膜晶体管的沟道区的长度。

3.根据权利要求1所述的阵列基板，其特征在于，所述n个串联的薄膜晶体管中的第i个所述薄膜晶体管的沟道区的宽度大于第j个薄膜晶体管的沟道区的宽度。

4.根据权利要求1所述的阵列基板，其特征在于，所述n个串联的薄膜晶体管中的第i个薄膜晶体管的沟道区的宽度和长度的比值大于第j个薄膜晶体管的沟道区的宽度和长度的比值，且i≤j。

5.根据权利要求1所述的阵列基板，其特征在于，所述n个串联的薄膜晶体管中的第1个至第m个薄膜晶体管中任一薄膜晶体管的沟道区的宽度和长度的比值大于所述n个串联的薄膜晶体管中的第m+1个至第n个薄膜晶体管中任一薄膜晶体管的沟道区的宽度和长度的比值，m为正整数，且1≤m＜n。

6.根据权利要求1所述的阵列基板，其特征在于，所述n个串联的薄膜晶体管中的第1个薄膜晶体管的沟道区的宽度和长度的比值大于其他薄膜晶体管的沟道区的宽度和长度的比值。

7.根据权利要求1所述的阵列基板，其特征在于，所述n个串联的薄膜晶体管中的第n个薄膜晶体管的沟道区的宽度和长度的比值小于其他薄膜晶体管的沟道区的宽度和长度的比值。

8.根据权利要求1所述的阵列基板，其特征在于，所述n个串联的薄膜晶体管中的第i个薄膜晶体管的沟道区的宽度和长度的比值为R1，第j个薄膜晶体管的沟道区的宽度和长度的比值为R2，则R2：R1≥0.6。

9.根据权利要求1所述的阵列基板，其特征在于，所述n个串联的薄膜晶体管为低温多晶硅薄膜晶体管。

10.根据权利要求1所述的阵列基板，其特征在于，所述n个串联的薄膜晶体管的沟道区位于所述栅极朝向所述基板的一侧。

11.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括遮光层；所述遮光层位于所述n个串联的薄膜晶体管的沟道区朝向所述基板的一侧，所述遮光层在所述基板的垂直投影覆盖所述n个串联的薄膜晶体管的沟道区在所述基板的垂直投影。

12.一种显示面板，其特征在于，包括权利要求1-11任一项所述的阵列基板。

13.根据权利要求12所述的显示面板，其特征在于，还包括：

与所述阵列基板相对设置的彩膜基板；

所述彩膜基板上设置有黑矩阵，所述n个串联的薄膜晶体管在所述彩膜基板的正投影位于所述黑矩阵内。

14.根据权利要求12所述的显示面板，其特征在于，所述显示面板的画面刷新频率为0.5Hz-45Hz。

15.一种显示装置，其特征在于，包括权利要求12-14任一项所述的显示面板。