CN112017545A - 显示面板及显示装置 - Google Patents
显示面板及显示装置 Download PDFInfo
- Publication number
- CN112017545A CN112017545A CN202010912784.0A CN202010912784A CN112017545A CN 112017545 A CN112017545 A CN 112017545A CN 202010912784 A CN202010912784 A CN 202010912784A CN 112017545 A CN112017545 A CN 112017545A
- Authority
- CN
- China
- Prior art keywords
- sub
- channel
- thin film
- film transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请提供一种显示面板及显示装置,所述显示面板包括阵列排布于显示面板内的多个子像素单元,每一子像素单元至少包括主像素电极、次像素电极、第一薄膜晶体管、第二薄膜晶体管以及与第三薄膜晶体管,第一薄膜晶体管包括第一源极、第一漏极和部分位于第一源极与第一漏极之间的第一沟道,通过将第一沟道划分为第一子沟道和第二子沟道,使得与拼接区对应的第一薄膜晶体管的沟道宽度变化量大于第二薄膜晶体管的沟道宽度的变化量,以此减小第二薄膜晶体管与第一薄膜晶体管的阻抗比的变化量,从而减小与拼接区对应的子像素单元中次像素和与非拼接区对应的子像素单元中次像素亮度的差异,改善显示面板亮度不均的问题。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种显示面板及显示装置。
背景技术
随着显示技术的发展,对于显示面板中薄膜晶体管的结构尺寸的精确度要求越来越高,尤其在包含主像素和次像素的子像素单元中,需要通过主像素薄膜晶体管对主像素电极进行充电并保持电位,通过次像素薄膜晶体管对次像素电极进行充电,同时通过共享薄膜晶体管下拉电位,保证次像素的电位低于主像素的电位,从而获得良好的穿透率和可视视角。次像素的亮度与次像素的电位成正比,次像素的电位越高,次像素的穿透率就越大,次像素的亮度也就越高。次像素的电位由共享薄膜晶体管与次薄膜晶体管的阻抗比决定,在其他参数不变的前提下,共享薄膜晶体管与次像素薄膜晶体管的阻抗比即为共享薄膜晶体管的沟道宽长比与次薄膜晶体管的沟道宽长比的比值。
在次像素薄膜晶体管和共享薄膜晶体管的制作过程中,需要通过曝光、显影、刻蚀等工艺图案化金属层,形成源极、漏极以及位于源极和漏极之间的沟道。目前,在曝光等工艺中常采用例如多镜片拼接结构的Nikon曝光机对光阻进行曝光,如图1所示,图1为曝光机镜片拼接的结构示意图,由于各镜片101之间重合的拼接区A1的曝光量小于镜片101的非拼接区A2的曝光量,使得与拼接区A1对应的次薄膜晶体管和共享薄膜晶体管的沟道两端的宽度沿Y轴方向均产生△W的变化量,沟道的长度沿X轴方向均产生△L的变化量,导致次薄膜晶体管和共享薄膜晶体管各自沟道的总宽度均产生2△W的变化量,此时与非拼接区A2和拼接区A1对应的共享薄膜晶体管与次薄膜晶体管的阻抗比分别如式1和式2所示:式1:(Wb/Lb)/(Wa/La),式2:((Wb+2△W)/(Lb+△L))/((Wa+2△W)/(La+△L)),其中Wa为次薄膜晶体管的沟道的宽度,La为沟道的长度,Wb为共享薄膜晶体管的沟道的宽度,Lb为沟道的长度。由于次薄膜晶体管和共享薄膜晶体管的沟道的设计长度相等,且沟道长度沿X轴方向的变化量也相等,因此与非拼接区A2和拼接区A1对应的共享薄膜晶体管与次薄膜晶体管的阻抗比可分别简化为式3和式4所示:式3:Wb/Wa,式4:(Wb+2△W)/(Wa+2△W)。以预设宽度:
△W=-0.3μm、Wa=20μm、Wb=5μm为例,与非拼接区A2对应的共享薄膜晶体管与次薄膜晶体管的阻抗比为:5/20=0.25,与拼接区A1对应的共享薄膜晶体管与次薄膜晶体管的阻抗比为:(5-0.6)/(20-0.6)=0.227,由此可见,与拼接区A1对应的共享薄膜晶体管与次薄膜晶体管的阻抗比相较于非拼接区A2减小了9.2%,意味着与拼接区A1对应的共享薄膜晶体管分走的电位相较于非拼接区A2的更少,与拼接区A1对应的子像素单元中次像素的电位高于与非拼接区A2对应的次像素的电位,使得与拼接区A1对应的次像素的亮度与非拼接区A2对应的次像素的亮度差异较大,导致显示面板出现亮度不均的问题。
综上,现有显示面板中与曝光机镜片拼接区对应的共享薄膜晶体管与次薄膜晶体管的阻抗比和与非拼接区对应的共享薄膜晶体管与次薄膜晶体管的阻抗比差异较大,导致显示面板出现亮度不均的问题。故,有必要提供一种显示面板及显示装置来改善这一缺陷。
发明内容
本申请实施例提供一种显示面板及显示装置,用于解决现有显示面板中与曝光机镜片拼接区对应的像素结构中共享薄膜晶体管与次薄膜晶体管的阻抗比和与非拼接区对应的像素结构中共享薄膜晶体管与次薄膜晶体管的阻抗比差异较大,导致的显示面板出现亮度不均的问题。
本申请实施例提供一种显示面板,包括阵列排布于所述显示面板内的多个子像素单元,每一所述子像素单元至少包括主像素电极、次像素电极、与所述次像素电极连接的第一薄膜晶体管、与所述第一薄膜晶体管连接的第二薄膜晶体管以及与所述主像素电极连接的第三薄膜晶体管,所述第一薄膜晶体管包括第一源极、第一漏极和部分位于所述第一源极与所述第一漏极之间的第一沟道,所述第二薄膜晶体管包括第二源极、第二漏极和位于所述第二源极与所述第二漏极之间的第二沟道;
其中,所述第一沟道包括第一子沟道和第二子沟道,所述第一子沟道位于所述第一源极和所述第一漏极之间,所述第二子沟道位于所述第一薄膜晶体管与所述第二薄膜晶体管之间。
根据本申请一实施例,所述子像素单元还包括辅助电极,所述辅助电极与所述第一源极连接,所述第二源极与所述第一漏极连接,所述第二子沟道位于所述辅助电极与所述第二源极之间。
根据本申请一实施例,所述第三薄膜晶体管包括第三源极、第三漏极和位于所述第三源极与所述第三漏极之间的第三沟道,所述第一子沟道与所述第三沟道均为U型沟道,且所述第一子沟道与所述第三沟道的开口方向相反。
根据本申请一实施例,所述第二子沟道为直线型沟道,所述辅助电极与所述第二源极相对平行设置,并位于所述第二源极远离所述第二漏极的一侧。
根据本申请一实施例,所述第二子沟道为U型沟道,且所述第二子沟道的开口方向与所述第一子沟道的开口方向相同。
根据本申请一实施例,所述第三沟道的长度与所述第一子沟道以及所述第二子沟道的长度相等,所述第一子沟道与所述第二子沟道的宽度之和小于或等于所述第三沟道的宽度。
根据本申请一实施例,所述第二子沟道的长度与所述第二沟道的长度相等,所述第一子沟道与所述第二子沟道的宽度之和大于所述第二沟道的宽度。
根据本申请一实施例,所述辅助电极与所述第一源极和所述第一漏极由同层金属制成。
根据本申请一实施例,所述主像素电极和所述次像素电极均为4畴结构。
本申请实施例还提供一种显示装置,包括装置主体以及设置于所述装置主体上的如上述的显示面板。
本申请实施例的有益效果:本申请实施例通过将第一薄膜晶体管的第一沟道划分为第一子沟道和第二子沟道,使得与曝光机镜片拼接区对应的子像素单元中的第一薄膜晶体管的沟道宽度变化量大于第二薄膜晶体管的沟道宽度的变化量,从而减小第二薄膜晶体管与第一薄膜晶体管的阻抗比的变化量,使得与拼接区对应的次像素电极的电位和与非拼接区对应的次像素电极的电位之间的差异减小,进而减小与拼接区对应的子像素单元中次像素和与非拼接区对应的子像素单元中次像素亮度的差异,改善显示面板亮度不均的问题。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单介绍,显而易见地,下面描述中的附图仅仅是申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为曝光机镜片拼接的结构示意图;
图2为本申请实施例提供的子像素单元的第一种结构示意图;
图3为图2中a部分的放大示意图;
图4为本申请实施例提供的子像素单元的第二种结构示意图;以及
图5为本申请实施例提供的显示装置的结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示,用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本申请,而非用以限制本申请。在图中,结构相似的单元是用以相同标号表示。
下面结合附图和具体实施例对本申请做进一步的说明。
本申请实施例提供了一种显示面板,如图2所示,图2为本申请实施例提供的子像素单元的结构示意图。显示面板包括阵列排布于显示面板内的多个子像素单元10,每一所述子像素单元10包括主像素和次像素,主像素包括主像素电极11、次像素包括次像素电极12,且所述主像素电极11和所述次像素电极12均为4畴结构,所述子像素单元10至少还包括与次像素电极12连接的第一薄膜晶体管13、与第一薄膜晶体管13连接的第二薄膜晶体管14以及与主像素电极11连接的第三薄膜晶体管15。
如图3所示,图3为图2中a部分的放大示意图,第一薄膜晶体管13包括第一源极131、第一漏极132和至少部分位于第一源极131与第一漏极132之间的第一沟道133,第二薄膜晶体管14包括第二源极141、第二漏极142和位于第二源极141与第二漏极142之间的第二沟道143,第二沟道143处设有第二半导体层(图中未示出)。第一沟道133包括第一子沟道1331和第二子沟道1332,第一子沟道1331位于第一源极131与第一漏极132之间,第一子沟道1331处设有第一子半导体层,第二子沟道1332位于第一薄膜晶体管13与第二薄膜晶体管14之间,第二子沟道1332处设有第二子半导体层(图中未示出)。
本申请实施例所提供的显示面板中,第一沟道133由第一子沟道1331和第二子沟道1332两部分组成,第一子沟道1331和第二子沟道1332均具有沿Y轴方向延伸的两个开口,使得与曝光机镜片的拼接区A1对应的第一薄膜晶体管13的第一子沟道1331的宽度W4和第二子沟道1332的宽度W5沿Y轴方向的总变化量均为2△W。与现有技术的薄膜晶体管结构相比,与拼接区A1对应的第一薄膜晶体管13的第一沟道133的宽度W1沿Y轴方向的总变化量由2ΔW变为4ΔW,第二薄膜晶体管14的第二沟道143的宽度W2沿Y轴方向的变化量仍为2ΔW,此时与非拼接区A2对应的第二薄膜晶体管14与第一薄膜晶体管13的阻抗比为:W2/W1,与拼接区A1对应的第二薄膜晶体管14与第一薄膜晶体管13的阻抗比为:(W2+2△W)/(W1+4△W)。相较于现有显示面板的薄膜晶体管结构,本申请实施例提供的显示面板的薄膜晶体管结构中保持第二薄膜晶体管14的第二沟道143的宽度W2原有的变化量,通过增大第一薄膜晶体管13的第一沟道133的宽度W1的变化量,可减小与镜片拼接区A1对应的第二薄膜晶体管14与第一薄膜晶体管13的沟道宽度比的变化量,以此减少由拼接区A1曝光量较少对第二薄膜晶体管14和第一薄膜晶体管13阻抗比的影响,减小与拼接区A1对应的次像素电极12的电位与非拼接区A2对应的次像素电极12的电位之间的差异,从而减小与拼接区A1对应的次像素的亮度和与非拼接区A2对应的次像素亮度的差异,改善显示面板亮度不均的问题。
在本申请实施例中,所述子像素单元10还包括辅助电极134,辅助电极134与所述第一源极131连接,所述第二源极141与所述第一漏极132连接,第二子沟道1332位于所述辅助电极134与所述第二源极141之间。
具体的,第三薄膜晶体管15包括第三源极151、第三漏极152、位于第三源极151和第三漏极152之间的第三沟道153以及设置于第三沟道153处的第三半导体层,第三源极151与第一薄膜晶体管13的第一源极131连接,第三漏极152与主像素电极11连接,用于给主像素电极11充电并维持一电位,第一薄膜晶体管13的第一漏极132与次像素电极12连接,用于给次像素电极12充电,共享电极16与第二薄膜晶体管14的第二漏极142连接,用于下拉次像素电极12的电位,保证次像素电极12的电位低于主像素电极11的电位。
在本申请实施例中,第一薄膜晶体管13、第二薄膜晶体管14以及第三薄膜晶体管15均为底栅结构,第一薄膜晶体管13和第二薄膜晶体管14以及第三薄膜晶体管15的栅极均设置于第一金属层,辅助电极134则与第一薄膜晶体管13的第一源极131、第一漏极132以及与第二漏极142连接的共享电极16均设置于第二金属层。当然,在一些实施例中,第一薄膜晶体管13、第二薄膜晶体管14以及第三薄膜晶体管15还可以是例如顶栅结构等其他形式,此处不做限制。
第一子沟道1331与第三沟道153均为U型沟道,且第一子沟道1331与第三沟道153的开口方向相反,第一子沟道1331的U型开口朝向次像素电极12,第三沟道153的开口朝向主像素电极11。第二子沟道1332为直线型沟道,辅助电极134与所述第二源极141均相对于Y轴方向平行设置,第二子沟道1332位于所述第二源极141远离所述第二漏极142的一侧。
其中,第一子沟道1331的长度L4与第二子沟道1332的长度L5相等,第一子沟道1331的宽度W4与第二子沟道1332的宽度W5之和即为第一沟道133的沟道宽度W1。同时,为简化制程的难度、便于制程的监控,第二沟道143的长度L2、第三沟道153的长度L3与第一子沟道1331和第二子沟道1332的长度相等,第一子沟道1331与第二子沟道1332的宽度之和与第三沟道153的宽度W3相等。此外,为使第二薄膜晶体管14不过多下拉次像素电极12的电位,第一子沟道1331和第二子沟道1332的宽度之和应大于第二沟道143的宽度W2。
在一些实施例中,如图4所示,图4为本申请实施例提供的子像素单元的第二种结构示意图,第二子沟道1332也可以为U型沟道,此时第一子沟道1331和第三沟道153也均为U型沟道,且第一子沟道1331与第三沟道153的开口方向相反,第一子沟道1331的开口朝向次像素电极12,第三沟道153的开口朝向主像素电极11。为保证第二子沟道1332宽度的变化量与第一子沟道1331宽度的变化量相同,第二子沟道1332与第一子沟道1331的开口方向相同。
在一些实施例中,为避免由于增加的辅助电极而增加电容负载导致次像素电极12的充电率降低,可以适当增加栅极所在的第一金属层的膜层厚度来增加栅极的电阻,从而减小子像素单元10中电容负载的影响,保证次像素电极12的充电率。
以预设宽度:△W=-0.3μm、W1=20μm、W2=6μm为例,与非拼接区A2对应的子像素单元10中第二薄膜晶体管14与第一薄膜晶体管13的阻抗比为:6/20=0.3,与拼接区A1对应的子像素单元10中第二薄膜晶体管14与第一薄膜晶体管13的阻抗比为:(6-0.6)/(20-1.2)=0.287,与拼接区A1对应的第二薄膜晶体管14与第一薄膜晶体管13的阻抗比相较于与非拼接区A2对应的第二薄膜晶体管14与第一薄膜晶体管13的阻抗比减小了4.3%,其阻抗比减小的百分比明显小于背景技术中现有技术显示面板的阻抗比减小的百分比,因此本申请实施例所提供的显示面板中与拼接区A1对应的子像素单元10中次像素的电位与非拼接区A2对应的子像素单元10中次像素的电位之间的差异更小,可以改善显示面板亮度不均的问题。
表1.显示面板改善前后的电性模拟
如表1所示,表1为本申请实施例所提供的电性模拟表,分别提供了本申请实施例所提供的显示面板改善前和改善后的电性模拟结果,表1中各数据为实际测量所得数据。其中,改善前的显示面板的第一薄膜晶体管的第一沟道仅包含一条沟道,改善后的显示面板的第一薄膜晶体管13的第一沟道133则包含第一子沟道1331和第二子沟道1332两部分,且与改善前相比,第一薄膜晶体管13的第一沟道133的宽度W1和长度L1的预设值保持不变,第二薄膜晶体管14的第二沟道143的长度L2的预设值保持不变,宽度W2的预设值由5μm增加至6μm,栅极所在的第一金属层的膜层厚度由0.33μm增加至0.48μm。
由表1中实际测得数据可知,改善前的显示面板中与拼接区A1对应的第二薄膜晶体管14与第一薄膜晶体管13的阻抗比相较于与非拼接区A2对应的第二薄膜晶体管14与第一薄膜晶体管13的阻抗比减小了7.12%;改善后的显示面板中与拼接区A1对应的第二薄膜晶体管14与第一薄膜晶体管13的阻抗比相较于与非拼接区A2对应的第二薄膜晶体管14与第一薄膜晶体管13的阻抗比减小了5.47%,改善后的显示面板中次像素电极12电位的变化量由改善前的0.1186V降低为0.09061V,与改善前相比,显示面板的亮度不均的程度减小了23.8%;在128灰阶下,改善后的次像素电极12电位的变化量由改善前的0.06095V降低为0.04938V,显示面板的亮度不均的程度减小了19%。由此可见,改善后的显示面板中与拼接区A1对应的子像素单元10中第二薄膜晶体管14与第一薄膜晶体管13的阻抗比的变化量小于改善前的阻抗比的变化量,使得改善后的显示面板中与拼接区A1对应的子像素单元10中次像素的亮度和与非拼接区A2对应的子像素单元10中次像素的亮度之间的差异更小,从而可以改善显示面板显示亮度不均的问题。
本申请实施例的有益效果:本申请实施例通过将第一薄膜晶体管的第一沟道划分为第一子沟道和第二子沟道,使得与曝光机镜片拼接区对应的子像素单元中的第一薄膜晶体管的沟道宽度变化量大于第二薄膜晶体管的沟道宽度的变化量,从而减小第二薄膜晶体管与第一薄膜晶体管的阻抗比的变化量,使得与拼接区对应的次像素电极的电位和与非拼接区对应的次像素电极的电位之间的差异减小,进而减小与拼接区对应的子像素单元中次像素和与非拼接区对应的子像素单元中次像素亮度的差异,改善显示面板亮度不均的问题。
基于上述实施例所提供的显示面板,本申请实施例还提供一种显示装置,如图5所示,图5为本申请实施例所提供的显示装置的结构示意图,显示装置包括装置主体21以及设置于所述装置主体21上的显示面板22,所述装置主体21包括处理器、电源、主板、摄像头、以及用于承载显示面板22的框架总成等零部件(图中未示出),所述显示面板22为上述实施例所提供的显示面板。本申请实施例所提供的显示装置能够实现与上述实施例相同的技术效果,此处不再赘述。
综上所述,虽然本申请以优选实施例揭露如上,但上述优选实施例并非用以限制本申请,本领域的普通技术人员,在不脱离本申请的精神和范围内,均可作各种更动与润饰,因此本申请的保护范围以权利要求界定的范围为基准。
Claims (10)
1.一种显示面板,其特征在于,包括阵列排布于所述显示面板内的多个子像素单元,每一所述子像素单元至少包括主像素电极、次像素电极、与所述次像素电极连接的第一薄膜晶体管、与所述第一薄膜晶体管连接的第二薄膜晶体管以及与所述主像素电极连接的第三薄膜晶体管,所述第一薄膜晶体管包括第一源极、第一漏极和部分位于所述第一源极与所述第一漏极之间的第一沟道,所述第二薄膜晶体管包括第二源极、第二漏极和位于所述第二源极与所述第二漏极之间的第二沟道;
其中,所述第一沟道包括第一子沟道和第二子沟道,所述第一子沟道位于所述第一源极和所述第一漏极之间,所述第二子沟道位于所述第一薄膜晶体管与所述第二薄膜晶体管之间。
2.如权利要求1所述的显示面板,其特征在于,所述子像素单元还包括辅助电极,所述辅助电极与所述第一源极连接,所述第二源极与所述第一漏极连接,所述第二子沟道位于所述辅助电极与所述第二源极之间。
3.如权利要求2所述的显示面板,其特征在于,所述第三薄膜晶体管包括第三源极、第三漏极和位于所述第三源极与所述第三漏极之间的第三沟道,所述第一子沟道与所述第三沟道均为U型沟道,且所述第一子沟道与所述第三沟道的开口方向相反。
4.如权利要求3所述的显示面板,其特征在于,所述第二子沟道为直线型沟道,所述辅助电极与所述第二源极相对平行设置,并位于所述第二源极远离所述第二漏极的一侧。
5.如权利要求3所述的显示面板,其特征在于,所述第二子沟道为U型沟道,且所述第二子沟道的开口方向与所述第一子沟道的开口方向相同。
6.如权利要求3所述的显示面板,其特征在于,所述第三沟道的长度与所述第一子沟道以及所述第二子沟道的长度相等,所述第一子沟道与所述第二子沟道的宽度之和小于或等于所述第三沟道的宽度。
7.如权利要求6所述的显示面板,其特征在于,所述第二子沟道的长度与所述第二沟道的长度相等,所述第一子沟道与所述第二子沟道的宽度之和大于所述第二沟道的宽度。
8.如权利要求2所述的显示面板,其特征在于,所述辅助电极与所述第一源极和所述第一漏极由同层金属制成。
9.如权利要求1所述的显示面板,其特征在于,所述主像素电极和所述次像素电极均为4畴结构。
10.一种显示装置,其特征在于,包括装置主体以及设置于所述装置主体上的如权利要求1至9任一项所述的显示面板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010912784.0A CN112017545A (zh) | 2020-09-03 | 2020-09-03 | 显示面板及显示装置 |
PCT/CN2020/126343 WO2022048003A1 (zh) | 2020-09-03 | 2020-11-04 | 显示面板及显示装置 |
US15/734,813 US11404580B2 (en) | 2020-09-03 | 2020-11-04 | Display panel and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010912784.0A CN112017545A (zh) | 2020-09-03 | 2020-09-03 | 显示面板及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112017545A true CN112017545A (zh) | 2020-12-01 |
Family
ID=73516230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010912784.0A Pending CN112017545A (zh) | 2020-09-03 | 2020-09-03 | 显示面板及显示装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN112017545A (zh) |
WO (1) | WO2022048003A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113325645A (zh) * | 2021-05-31 | 2021-08-31 | Tcl华星光电技术有限公司 | 像素结构及其设计方法、显示面板 |
CN113325646A (zh) * | 2021-05-31 | 2021-08-31 | Tcl华星光电技术有限公司 | 像素结构及具有该像素结构的显示面板 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104133332A (zh) * | 2014-07-17 | 2014-11-05 | 深圳市华星光电技术有限公司 | 一种显示面板及显示装置 |
CN104865763A (zh) * | 2015-06-12 | 2015-08-26 | 深圳市华星光电技术有限公司 | 阵列基板 |
US20160336351A1 (en) * | 2015-01-08 | 2016-11-17 | Boe Technology Group Co., Ltd. | Pixel structure, array substrate and display device |
CN107991818A (zh) * | 2017-12-07 | 2018-05-04 | 深圳市华星光电技术有限公司 | 薄膜晶体管液晶显示面板及液晶显示器 |
CN111308802A (zh) * | 2020-03-12 | 2020-06-19 | Tcl华星光电技术有限公司 | 一种阵列基板、显示面板 |
CN111487820A (zh) * | 2020-05-09 | 2020-08-04 | Tcl华星光电技术有限公司 | 阵列基板及显示面板 |
CN211293540U (zh) * | 2019-06-11 | 2020-08-18 | 惠科股份有限公司 | 一种显示面板和显示装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102498604B1 (ko) * | 2015-07-22 | 2023-02-10 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
CN108169969B (zh) * | 2017-12-26 | 2020-09-18 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
CN109856879A (zh) * | 2019-04-09 | 2019-06-07 | 惠科股份有限公司 | 像素结构及其制作方法和显示面板 |
CN110174787B (zh) * | 2019-05-06 | 2021-11-30 | 惠科股份有限公司 | 阵列基板及其制作方法和显示装置 |
CN111323974A (zh) * | 2020-03-18 | 2020-06-23 | Tcl华星光电技术有限公司 | 像素及液晶显示面板 |
-
2020
- 2020-09-03 CN CN202010912784.0A patent/CN112017545A/zh active Pending
- 2020-11-04 WO PCT/CN2020/126343 patent/WO2022048003A1/zh active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104133332A (zh) * | 2014-07-17 | 2014-11-05 | 深圳市华星光电技术有限公司 | 一种显示面板及显示装置 |
US20160336351A1 (en) * | 2015-01-08 | 2016-11-17 | Boe Technology Group Co., Ltd. | Pixel structure, array substrate and display device |
CN104865763A (zh) * | 2015-06-12 | 2015-08-26 | 深圳市华星光电技术有限公司 | 阵列基板 |
CN107991818A (zh) * | 2017-12-07 | 2018-05-04 | 深圳市华星光电技术有限公司 | 薄膜晶体管液晶显示面板及液晶显示器 |
CN211293540U (zh) * | 2019-06-11 | 2020-08-18 | 惠科股份有限公司 | 一种显示面板和显示装置 |
CN111308802A (zh) * | 2020-03-12 | 2020-06-19 | Tcl华星光电技术有限公司 | 一种阵列基板、显示面板 |
CN111487820A (zh) * | 2020-05-09 | 2020-08-04 | Tcl华星光电技术有限公司 | 阵列基板及显示面板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113325645A (zh) * | 2021-05-31 | 2021-08-31 | Tcl华星光电技术有限公司 | 像素结构及其设计方法、显示面板 |
CN113325646A (zh) * | 2021-05-31 | 2021-08-31 | Tcl华星光电技术有限公司 | 像素结构及具有该像素结构的显示面板 |
Also Published As
Publication number | Publication date |
---|---|
WO2022048003A1 (zh) | 2022-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9823522B2 (en) | COA type liquid crystal display panel and method for manufacturing the same | |
US9158169B2 (en) | Liquid crystal display to increase side view visibility | |
US10868047B2 (en) | Array substrate, display panel and display device | |
US7599032B2 (en) | Liquid crystal display device having common electrodes with reduced resistance | |
CN112017545A (zh) | 显示面板及显示装置 | |
US7944514B2 (en) | Display device and manufacturing method thereof | |
US20170052418A1 (en) | Array substrate, manufacturing method thereof, liquid crystal display panel and display device | |
US7709850B2 (en) | Pixel structure and fabrication method thereof | |
US11880641B2 (en) | Pixel design method, pixel design device, and electronic equipment | |
US20230161209A1 (en) | Array substrate and display panel | |
US20150221670A1 (en) | Array substrate and display device | |
KR20060088944A (ko) | 액정표시장치 및 그 제조방법 | |
CN103681514B (zh) | 阵列基板及其制作方法、显示装置 | |
JP4716782B2 (ja) | 液晶表示装置及びその製造方法 | |
US10175546B2 (en) | Array substrate and manufacturing method thereof, and display device | |
US7824970B2 (en) | Semiconductor structure and method for manufacturing the same | |
US20010050745A1 (en) | In-plane switching liquid crystal displaying device and method of fabricating the same | |
CN111796462A (zh) | 一种阵列基板及显示装置 | |
US11404580B2 (en) | Display panel and display device | |
CN113325646A (zh) | 像素结构及具有该像素结构的显示面板 | |
US20230122418A1 (en) | Array substrate, manufacturing method thereof, and lcd panel | |
JPH0481816A (ja) | 液晶表示装置 | |
US11378848B2 (en) | Pixel structure and manufacturing method thereof, array substrate and display device | |
CN109634006B (zh) | Tft阵列基板的制作方法及tft阵列基板 | |
CN200993715Y (zh) | 液晶显示装置的像素结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |