CN200993715Y - 液晶显示装置的像素结构 - Google Patents
液晶显示装置的像素结构 Download PDFInfo
- Publication number
- CN200993715Y CN200993715Y CN 200620162360 CN200620162360U CN200993715Y CN 200993715 Y CN200993715 Y CN 200993715Y CN 200620162360 CN200620162360 CN 200620162360 CN 200620162360 U CN200620162360 U CN 200620162360U CN 200993715 Y CN200993715 Y CN 200993715Y
- Authority
- CN
- China
- Prior art keywords
- grid
- raceway groove
- width
- liquid crystal
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本实用新型公开了一种液晶显示装置的像素结构,包括有TFT和像素电极;所述TFT由栅极、源极和漏极构成;所述源极和漏极之间有沟道隔开,栅极和源极、漏极之间形成有半导体层;其中所述栅极的宽度小于沟道的宽度,所述沟道的两端曝露在栅极的两侧;沟道处半导体层宽度W的大小取决于栅极的宽度,像素电极上的充电电流不受沟道处半导体层形状变化的影响,减少了由此引起的显示不均不良现象的发生,提高了产品的生产良率,降低了成本。
Description
技术领域
本实用新型涉及一种液晶显示器件,特别是涉及一种薄膜晶体管液晶显示装置的像素结构。
背景技术
液晶显示装置(liquid crystal display,LCD)是目前最被广泛使用的一种平面显示器,具有低功耗、外型薄、重量轻以及低驱动电压等特征。一般而言,TFT LCD(薄膜晶体管液晶显示装置)的显示区域包含多个子像素区域,每个子像素区域一般为两条栅极线(gate line,又称扫描线)与两条数据线(data line)交叉所定义的矩形或者其他形状区域,其内设置有薄膜晶体管(TFT)以及像素电极,薄膜晶体管充当开关元件。
目前,通常采用四光罩工艺来生产TFT结构,用四道光罩工艺来生产液晶显示器用的TFT基板相对传统的五道光罩来说,由于把I层图形(硅岛层,也叫a-Si半导体层)和D层(数据线层)图形合到一起用一道光罩来形成,在生产时可以省去一次光刻工序,缩短生产周期,降低生产成本。
对于传统的四光罩工艺中光罩上TFT沟道处的结构,在理想情况下经过4道光刻工序后,最后沟道处a-Si半导体层的形状会接近设计形状,如图1所示,像素结构内设置有TFT10和像素电极20,TFT10由栅极11、源极12和漏极13构成,栅极11形成在第一金属层(M1)上,源极12和漏极13由沟道14隔开并形成在第二金属层(M2)上,栅极11和源极12、漏极13之间有半导体层30,漏极13通过接触孔131和像素电极20相连接,栅极11的宽度大于沟道宽14处的度,在理想状态下,沟道14的宽度应保持与源极12和漏极13的宽度一致,但是由于四光罩工艺采用的是GTM技术(半曝光技术)而GTM技术对沟道14处的形状控制比较困难,GTM技术要把沟道处a-Si半导体层的形状控制成理想情况比较困难,所以在实际生产中最后形成的沟道的形状会发生变化,容易出现如图3所示的情况,使得沟道14的宽度变小,又由于在Gate为高电压时TFT打开,并且Gate电压和Source电压一定的情况下,TFT打开时给像素电极充电电流为:
I=k*W/L
其中k:常数,W:沟道处a-Si半导体层宽度,L:沟道长度。
由上式可以看出当W变小时充电电流也变小,导致充电不足,如果W不均比较严重的话就会造成各个像素充电电流大小不均,从而导致最后像素电极电压不一致,最终造成显示不均(Mura),从而降低生产良率。
发明内容
因此,本实用新型的目的在于提供一种当沟道的宽度发生变化时,减少像素电极上的充电电流变化的液晶显示装置的像素结构,以克服上述现有技术的缺点。
为达上述目的,本实用新型提供了一种液晶显示装置的像素结构,包括有TFT和像素电极;所述TFT由栅极、源极和漏极构成;所述源极和漏极之间有沟道隔开,栅极和源极、漏极之间形成有半导体层;其中所述栅极的宽度小于沟道的宽度,所述沟道的两端曝露在栅极的两侧。。
基于上述构思,本实用新型的液晶显示装置的像素结构,由于将栅极的宽度设置成小于沟道的宽度,因此,沟道处半导体层宽度W的大小取决于栅极的宽度,而栅极的宽度是保持不变的,即使由于GTM技术对沟道处半导体层的形状控制比较困难,在实际生产中最后形成的沟道的形状发生变化,出现如图4所示的情形,沟道处半导体层宽度W的大小仍然为栅极的宽度,没有发生变化,从而保证了像素电极上的充电电流不受沟道处半导体层形状变化的影响,减少了由此引起的显示不均不良现象的发生,提高了产品的生产良率,降低了成本。
为了更进一步了解本实用新型的特征及技术内容,请参阅以下有关本实用新型的详细说明与附图。然而附图仅供参考与辅助说明用,不构成对本实用新型的限制。
附图说明
图1是传统的液晶显示装置的像素结构在理想情况下的平面示意图;
图2是传统的液晶显示装置的像素结构在沟道宽度发生变化时的平面示意图;
图3是本实用新型的液晶显示器的像素结构在理想情况下的平面示意图;
图4是本实用新型的液晶显示器的像素结构在沟道宽度发生变化时的平面示意图。
图中:
10.薄膜晶体管(TFT) 11.栅极 12.源极 121.数据线
13.漏极 14.沟道 131.接触孔
20.像素电极 30.半导体层
具体实施方式
下面结合附图及典型实施例对本发明作进一步说明。
图3是本实用新型的液晶显示器的像素结构在理想情况下的平面示意图;图4是本实用新型的液晶显示器的像素结构在沟道宽度发生变化时的平面示意图。
参考图3,液晶显示装置的像素结构由两条与栅极11电连接的栅极线(图中未绘示)与两条与源极12电连接的数据线121交叉形成,其内设置有TFT10及像素电极20,TFT10由栅极11、源极12和漏极13构成,栅极11形成在第一金属层(图中未绘示)上,源极12和漏极13形成在第二金属层(图中未绘示)上,源极12和漏极13之间有沟道14隔开,栅极11和源极12、漏极13之间形成有半导体层30,半导体层30可以为a-Si半导体层或是n+Si半导体层和a-Si半导体层;漏极43通过接触孔131和像素电极20相连接。将栅极11的宽度设置成小于沟道14的宽度,且沟道14的上下两端曝露在栅极11的上下两侧。
在做Mask(掩模板)设计的时候将TFT10的结构设置成栅极11的宽度小于沟道14处半导体层30的宽度,在理想情况下经过4道光刻工序后,最后沟道14处半导体层30的形状会接近设计形状(如图5所示),但是由于在4光罩工艺中采用的是GTM技术,而GTM技术要把沟道14处半导体层30的形状控制成理想情况比较困难,在实际生产中最后形成的沟道14的形状通常会发生变化,如图6所示。
本实用新型的像素结构中由于栅极11的宽度小于沟道14处半导体层30的宽度,沟道14的导通电流主要取决于沟道14处栅极11的宽度(W),虽然沟道14处半导体层30的形状发生了变化,但是W的大小不受影响,从而保证了充电电流不受沟道14处半导体层30形状变化的影响,减少了Mura的发生率,提高了产品的良率,降低了成本。
Claims (4)
1.一种液晶显示装置的像素结构,包括有TFT和像素电极;
所述TFT由栅极、源极和漏极构成;
所述源极和漏极之间有沟道隔开,栅极和源极、漏极之间形成有半导体层;
其中所述栅极的宽度小于沟道的宽度,所述沟道的两端曝露在栅极的两侧。
2.根据权利要求1所述的液晶显示装置的像素结构,其特征在于所述的半导体层为a-Si半导体层。
3.根据权利要求1所述的液晶显示装置的像素结构,其特征在于所述的半导体层为n+Si半导体层和a-Si半导体层。
4.根据权利要求1所述的液晶显示装置的像素结构,其特征在于所述的漏极通过接触孔与像素电极连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200620162360 CN200993715Y (zh) | 2006-12-27 | 2006-12-27 | 液晶显示装置的像素结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200620162360 CN200993715Y (zh) | 2006-12-27 | 2006-12-27 | 液晶显示装置的像素结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN200993715Y true CN200993715Y (zh) | 2007-12-19 |
Family
ID=38946789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200620162360 Expired - Fee Related CN200993715Y (zh) | 2006-12-27 | 2006-12-27 | 液晶显示装置的像素结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN200993715Y (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102338955A (zh) * | 2011-08-08 | 2012-02-01 | 深圳市华星光电技术有限公司 | Tft像素单元 |
CN102593189A (zh) * | 2012-03-29 | 2012-07-18 | 浙江大学 | 一种薄膜晶体管 |
-
2006
- 2006-12-27 CN CN 200620162360 patent/CN200993715Y/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102338955A (zh) * | 2011-08-08 | 2012-02-01 | 深圳市华星光电技术有限公司 | Tft像素单元 |
CN102593189A (zh) * | 2012-03-29 | 2012-07-18 | 浙江大学 | 一种薄膜晶体管 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5243686B2 (ja) | 薄膜トランジスタ | |
CN104867933B (zh) | 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置 | |
CN205229635U (zh) | 像素结构、阵列基板及显示装置 | |
US9524988B2 (en) | Array substrate, manufacturing method thereof, liquid crystal panel and liquid crystal display | |
JP5111758B2 (ja) | 薄膜トランジスタ | |
TWI697881B (zh) | 半導體基板及驅動方法 | |
JP2014056237A (ja) | アレイ基板およびその製造方法、表示装置 | |
CN101552277A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN205139542U (zh) | 一种阵列基板及显示装置 | |
CN104181739A (zh) | 液晶显示装置及其制造方法 | |
CN112951852A (zh) | 阵列基板及其制备方法、显示面板 | |
CN107154402A (zh) | 显示面板 | |
CN203616560U (zh) | 一种柔性基板和显示装置 | |
CN109994510A (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
US9147697B2 (en) | Manufacturing method of array substrate, array substrate, and display apparatus | |
CN106252364A (zh) | 一种goa阵列基板的制作方法及goa阵列基板 | |
CN200993715Y (zh) | 液晶显示装置的像素结构 | |
CN101666949A (zh) | Ips型tft-lcd阵列基板及其制造方法 | |
JP2006313346A (ja) | 液晶表示装置及びその製造方法 | |
CN109979877A (zh) | Tft阵列基板及其制作方法 | |
WO2020133747A1 (zh) | 一种tft阵列基板 | |
CN105140298A (zh) | 薄膜晶体管和阵列基板 | |
US20190187504A1 (en) | Array Substrate and Manufacturing Method Therefor, Display Device and Driving Method Therefor | |
US10749037B2 (en) | Low temperature poly-silicon TFT substrate and manufacturing method thereof | |
CN103489875B (zh) | 阵列基板、显示装置及阵列基板的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071219 Termination date: 20101227 |