CN106252364A - 一种goa阵列基板的制作方法及goa阵列基板 - Google Patents
一种goa阵列基板的制作方法及goa阵列基板 Download PDFInfo
- Publication number
- CN106252364A CN106252364A CN201610880688.6A CN201610880688A CN106252364A CN 106252364 A CN106252364 A CN 106252364A CN 201610880688 A CN201610880688 A CN 201610880688A CN 106252364 A CN106252364 A CN 106252364A
- Authority
- CN
- China
- Prior art keywords
- active layer
- insulating barrier
- semiconductor active
- grid
- goa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 102
- 230000004888 barrier function Effects 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000010409 thin film Substances 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 230000027756 respiratory electron transport chain Effects 0.000 claims 2
- 238000013461 design Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种GOA阵列基板的制作方法及GOA阵列基板，该GOA阵列基板包括：衬底基板；第一半导体有源层；第一绝缘层；第一栅极与第二栅极；第二绝缘层；第二半导体有源层；第一源极、第一漏极、第二源极与第二漏极；第三绝缘层；驱动电极与像素电极。本发明有效地降低了GOA液晶显示面板的边框宽度，实现窄边框的设计。
Description
【技术领域】
本发明涉及液晶显示领域，特别涉及一种GOA阵列基板的制作方法及GOA阵列基板。
【背景技术】
液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板(TFT-LCD)及背光模组。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。
液晶显示面板具有完全平面化、轻、薄以及省电等特点，是图像显示器发展的必然趋势。液晶显示面板多采用矩阵驱动面板控制，所以又叫矩阵控制平板或矩阵显示。现有技术中，矩阵驱动面板上的结构主要由非晶硅、多晶硅和氧化物半导体三类材料制作而成。其中，非晶硅应用最为广泛，它的制程简单，均匀性好，迁移率低；多晶硅制程复杂，迁移率高，单均匀性不好；氧化物半导体均匀性好，制程简单，但是成本较高。一般来说，在制作矩阵驱动面板的时候，都是根据面板的显示需求，来选择其制作的材料。在制作矩阵驱动面板时，显示区域(act i ve area，AA区)电路和周边电路(Gate On Pane l，GOA)两种电路对薄膜晶体管器件特性的最求目的是不一样的，AA区要求薄膜晶体管具有稳定的特性和较低的关态(开态)电流；周边电路则要求薄膜晶体管具有较高的关态(开态)电流。
为了更好地实现GOA的级传功能，一般会在GOA的电路中增加一些下拉电路维持单元，以及防漏电和降低噪声的功能模块，这就导致现有的GOA边框大小要做到7mm左右。但是，随着技术的进步，对于窄边框或者无边框的需求越来越强烈。在实际的矩阵驱动面板中，整个面板的薄膜晶体管都是采用同种材料制作成的，不能满足不同区域对薄膜晶体管的特性需求，造成了一定程度上的特性缺失，也无法实现窄边框。
【发明内容】
本发明的目的在于提供一种GOA阵列基板的制作方法及GOA阵列基板，以有效降低GOA液晶显示面板的边框宽度，实现窄边框的设计。
本发明的技术方案如下：
一种GOA阵列基板，包括周边的GOA区域与中部的显示区域，其包括：
衬底基板；
第一半导体有源层，形成于所述衬底基板的所述GOA区域；
第一绝缘层，形成于所述第一半导体有源层上，并覆盖整个所述衬底基板；
第一栅极与第二栅极，形成于所述第一绝缘层上，所述第一栅极位于所述GOA区域的与所述第一半导体有源层对应处，所述第二栅极位于所述显示区域；
第二绝缘层，形成于所述第一栅极与所述第二栅极上，并覆盖整个所述第一绝缘层；
第二半导体有源层，形成于所述第二绝缘层上，其位于所述显示区域；
第一源极、第一漏极、第二源极与第二漏极，形成于所述第二绝缘层上，其中所述第一源极与所述第一漏极分别穿过所述第一绝缘的过孔与所述第二绝缘层与所述第一半导体有源层两端相接触，所述第二源极与所述第二漏极分别与所述第二半导体有源层两端相接触；
第三绝缘层，形成于所述第二半导体有源层、所述第一源极、所述第一漏极、所述第二源极与所述第二漏极上，并覆盖整个所述第二绝缘层；
驱动电极与像素电极，形成于所述第三绝缘层上，分别位于所述GOA区域与所述显示电路区域，并分别与所述第一漏极及所述第二漏极相接触；
其中，所述第一半导体有源层的电子迁移率高于所述第二半导体有源层的电子迁移率。
优选地，所述第一半导体有源层为多晶硅半导体有源层。
优选地，所述第二半导体有源层为非晶硅半导体有源层或氧化物半导体有源层。
优选地，所述GOA区域的薄膜晶体管为顶栅型结构。
优选地，所述显示区域的的薄膜晶体管为底栅型结构。
一种如上述的GOA阵列基板的制作方法，所述制作方法包括以下步骤：
在衬底基板上形成第一半导体有源层，所述衬底基板包括周边的GOA区域与中部的显示区域，所述第一半导体有源层位于所述GOA区域；
在所述第一半导体有源层上形成第一绝缘层，所述第一绝缘层覆盖所述GOA区域与所述显示区域；
在所述第一绝缘层上分别形成第一栅极与第二栅极，所述第一栅极位于所述第一半导体有源层的中部上方，所述第二栅极位于所述显示区域上方；
在所述第一栅极与所述第二栅极上形成第二绝缘层，所述第二绝缘层覆盖所述GOA区域与所述显示区域；
在所述第二绝缘层上形成第二半导体有源层，所述第二半导体有源层位于所述第二栅极上方；
在所述第一半导体有源层上形成与其对应的第一源极与第一漏极，在所述第二半导体有源层上形成与其对应的第二源极与第二漏极；
在所述第二半导体有源层、所述第一源极、所述第一漏极、所述第二源极与所述第二漏极上形成第三绝缘层，所述第三绝缘层覆盖所述GOA区域与所述显示区域；
在所述第三绝缘层上形成像素电极与驱动电极，所述像素电极位于所述显示区域，其与所述第二漏极相接触，所述驱动电极位于所述GOA区域，其与所述第一漏极相接触；
其中，所述第一半导体有源层的电子迁移率高于所述第二半导体有源层的电子迁移率。
优选地，所述第一半导体有源层为多晶硅半导体有源层，所述第二半导体有源层为非晶硅半导体有源层或氧化物半导体有源层。
优选地，在所述第一绝缘层上分别形成第一栅极与第二栅极，具体包括：
在所述第一绝缘层上沉积一层第一金属层；
对所述第一金属层进行图案化获得所述第一栅极与所述第二栅极。
优选地，在所述第一半导体有源层上形成与其对应的第一源极与第一漏极，在所述第二半导体有源层上形成与其对应的第二源极与第二漏极，具体包括：
在所述第一绝缘层与所述第二绝缘层上形成过孔，以暴露所述第一半导体有源层的两端，且所述第一栅极的两端与所述过孔不相通；
在所述第二绝缘层与所述过孔上沉积第二金属层，其覆盖所述过孔、所述第二绝缘层及所述第二半导体有源层；
对所述第二金属层进行图案化处理，以形成所述第一源极、所述第一漏极、所述第二源极与所述第二漏极。
优选地，所述第一绝缘层、所述第二绝缘层与所述第三绝缘层的制作材料为氧化硅或氧化硅与氮化硅组成的双层膜。
本发明的有益效果：
本发明的一种GOA阵列基板的制作方法及GOA阵列基板，通过在阵列基板的GOA区域使用高迁移率的材料设置半导体有源层，可以将对应的薄膜晶体管做得很小，可以将GOA区域做得很窄，实现了阵列基板超窄边框的设计。
【附图说明】
图1为本发明实施例的阵列基板的制作方法的实施步骤第一步形成的局部图形示意图；
图2为本发明实施例的GOA阵列基板的制作方法的实施步骤第二步形成的局部图形示意图；
图3为本发明实施例的GOA阵列基板的制作方法的实施步骤第三步形成的局部图形示意图；
图4为本发明实施例的GOA阵列基板的制作方法的实施步骤第四步形成的局部图形示意图；
图5为本发明实施例的GOA阵列基板的制作方法的实施步骤第五步形成的局部图形示意图；
图6为本发明实施例的GOA阵列基板的制作方法的实施步骤第六步形成的局部图形示意图；
图7为本发明实施例的GOA阵列基板的制作方法的实施步骤第七步形成的局部图形示意图；
图8为本发明实施例的GOA阵列基板的制作方法的实施步骤第不步形成的局部图形示意图；
图9为本发明实施例的GOA阵列基板的制作方法的实施步骤第九步形成的完整图形示意图或GOA阵列基板的整体结构示意图；
图10为本发明实施例的GOA阵列基板的制作方法的实施流程总体示意图。
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。
实施例一
请参考图9，图9为本发明的一种GOA阵列基板的整体结构示意图，从图9可以看到，本发明的一种GOA阵列基板，包括周边的GOA区域16与中部的显示区域17，其特征在于，其包括：
衬底基板1，用于形成各层图案。
第一半导体有源层2，形成于所述衬底基板1的所述GOA区域16用于作为该GOA区域16的薄膜晶体管的有源层。
第一绝缘层3，形成于所述第一半导体有源层2上，并覆盖整个所述衬底基板1。
第一栅极4与第二栅极5，形成于所述第一绝缘层3上，所述第一栅极4位于所述GOA区域16的与所述第一半导体有源层2对应处，且所述第一栅极4的面积小于所述第一半导体有源层2的面积，用于作为GOA区域16的薄膜晶体管的栅极，所述第二栅极5位于所述显示区域17，用于作为显示区域17的薄膜晶体管的栅极。
第二绝缘层6，形成于所述第一栅极4与所述第二栅极5上，并覆盖整个所述第一绝缘层3。
第二半导体有源层7，形成于所述第二绝缘层6上，其位于所述显示区域17，用于作为显示区域17的薄膜晶体管的有源层。
第一源极8、第一漏极9、第二源极10与第二漏极11，形成于所述第二绝缘层6上，其中所述第一源极8与所述第一漏极9分别穿过所述第一绝缘的过孔15与所述第二绝缘层6的过孔15与所述第一半导体有源层2两端相接触，分别作为GOA区域16的薄膜晶体管的源极和漏极。所述第二源极10与所述第二漏极11分别与所述第二半导体有源层7两端相接触，分别作为显示区域17的薄膜晶体管的源极和漏极。
第三绝缘层12，形成于所述第二半导体有源层7、所述第一源极8、所述第一漏极9、所述第二源极10与所述第二漏极11上，并覆盖整个所述第二绝缘层6。
驱动电极13与像素电极14，形成于所述第三绝缘层12上，分别位于所述GOA区域16与所述显示电路区域，并分别与所述第一漏极9及所述第二漏极11相接触。其中，驱动电极13和像素电极14分别穿过第三绝缘层12与第一漏极9和第二漏极11相接触。
其中，所述第一半导体有源层2的电子迁移率高于所述第二半导体有源层7的电子迁移率。所述第一半导体有源层2为多晶硅半导体有源层，所述第二半导体有源层7为非晶硅半导体有源层或氧化物半导体有源层。
在本实施例中，所述GOA区域16的薄膜晶体管为顶栅型结构。
在本实施例中，所述显示区域17的的薄膜晶体管为底栅型结构。
本发明的一种GOA阵列基板，通过在阵列基板的GOA区域16使用高迁移率的高晶硅材料设置半导体有源层，可以将对应的薄膜晶体管做得很小，可以将GOA区域16做得很窄，实现了阵列基板超窄边框的设计。另外，将在GOA区域16的薄膜晶体管设为顶栅型结构，将显示区域17的薄膜晶体管设为底栅型结构，第一绝缘层3可以同时作为GOA区域16和显示区域17的绝缘层，第一栅极4和第二栅极5可以由同一光罩制作出来，第一源极8、第一漏极9、第二源极10和第二漏极11均可以由同一光罩制作出来，节省了制作步骤和成本。
实施例二
请参考图1～图10，图10为本发明实施例的GOA阵列基板的制作方法的实施流程总体示意图。
如图10所示，本发明的一种GOA阵列基板的制作方法包括以下步骤：
步骤S 101：通过物理气相沉积工艺，在衬底基板1上形成第一半导体有源层2，所述衬底基板1包括周边的GOA区域16与中部的显示区域17，所述第一半导体有源层2位于所述GOA区域16。所述第一半导体有源层2为高电子迁移率的材料制作而成。优选地，所述第一半导体有源层2为多晶硅半导体有源层。如图1所示，图1为本实施例的阵列基板的制作方法的实施步骤第一步形成的局部图形示意图。
步骤S 102：在所述第一半导体有源层2上形成第一绝缘层3，所述第一绝缘层3覆盖所述GOA区域16与所述显示区域17。如图2所示，图2为本实施例的GOA阵列基板的制作方法的实施步骤第二步形成的局部图形示意图。
步骤S 103：在所述第一绝缘层3上分别形成第一栅极4与第二栅极5，所述第一栅极4位于所述第一半导体有源层2的中部上方，所述第二栅极5位于所述显示区域17上方。如图3所示，图3为本实施例的GOA阵列基板的制作方法的实施步骤第三步形成的局部图形示意图。
在本实施例中，在所述第一绝缘层3上分别形成第一栅极4与第二栅极5，具体包括：
在所述第一绝缘层3上沉积一层第一金属层；
对所述第一金属层进行图案化获得所述第一栅极4与所述第二栅极5。
步骤S 104：在所述第一栅极4与所述第二栅极5上形成第二绝缘层6，所述第二绝缘层6覆盖所述GOA区域16与所述显示区域17。如图4所示，图4为本实施例的GOA阵列基板的制作方法的实施步骤第四步形成的局部图形示意图。
步骤S 105：在所述第二绝缘层6上形成第二半导体有源层7，所述第二半导体有源层7位于所述第二栅极5上方。所述第二半导体有源层7由低电子迁移率的材料制成。优选地，所述第二半导体有源层7为非晶硅半导体有源层或氧化物半导体有源层。如图5所示，图5为本实施例的GOA阵列基板的制作方法的实施步骤第四步形成的局部图形示意图。
步骤S 106：在所述第一半导体有源层2上形成与其对应的第一源极8与第一漏极9，在所述第二半导体有源层7上形成与其对应的第二源极10与第二漏极11。
在本实施例中，在所述第一半导体有源层2上形成与其对应的第一源极8与第一漏极9，在所述第二半导体有源层7上形成与其对应的第二源极10与第二漏极11，具体包括：
在所述第一绝缘层3与所述第二绝缘层6上形成过孔15，以暴露所述第一半导体有源层2的两端，且所述第一栅极4的两端与所述过孔15不相通；
在所述第二绝缘层6与所述过孔15上沉积第二金属层，其覆盖所述过孔15、所述第二绝缘层6及所述第二半导体有源层7；
对所述第二金属层进行图案化处理，以形成所述第一源极8、所述第一漏极9、所述第二源极10与所述第二漏极11。
如图6和图7所示，图6为本实施例的GOA阵列基板的制作方法的实施步骤第六步形成的局部图形示意图，图7为本实施例的GOA阵列基板的制作方法的实施步骤第七步形成的局部图形示意图。
步骤S 107：在所述第二半导体有源层7、所述第一源极8、所述第一漏极9、所述第二源极10与所述第二漏极11上形成第三绝缘层12，所述第三绝缘层12覆盖所述GOA区域16与所述显示区域17。如图8所示，图8为本实施例的GOA阵列基板的制作方法的实施步骤第不步形成的局部图形示意图。
步骤S 108：在所述第三绝缘层12上形成像素电极14与驱动电极13，所述像素电极14位于所述显示区域17，其与所述第二漏极11相接触，所述驱动电极13位于所述GOA区域16，其与所述第一漏极9相接触。如图9所示，图9为本实施例的GOA阵列基板的制作方法的实施步骤第九步形成的完整图形示意图。
在本实施例中，优选所述第一绝缘层3、所述第二绝缘层6与所述第三绝缘层12的制作材料为氧化硅或氧化硅与氮化硅组成的双层膜。
在本实施例中，优选所述第一金属层和所述第二金属层的制作材料为但不限于Al、Ti、Mo、Ag、Cr或其合金中的一种或多种的组合。
本发明的一种GOA阵列基板的制作方法，通过在阵列基板的GOA区域16使用高迁移率的高晶硅材料设置半导体有源层，可以将对应的薄膜晶体管做得很小，可以将GOA区域16做得很窄，实现了阵列基板超窄边框的设计。另外，将在GOA区域16的薄膜晶体管设为顶栅型结构，将显示区域17的薄膜晶体管设为底栅型结构，第一绝缘层3可以同时作为GOA区域16和显示区域17的绝缘层，第一栅极4和第二栅极5可以由同一光罩制作出来，第一源极8、第一漏极9、第二源极10和第二漏极11均可以由同一光罩制作出来，节省了制作步骤和成本。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种GOA阵列基板，包括周边的GOA区域与中部的显示区域，其特征在于，其包括：
衬底基板；
第一半导体有源层，形成于所述衬底基板的所述GOA区域；
第一绝缘层，形成于所述第一半导体有源层上，并覆盖整个所述衬底基板；
第一栅极与第二栅极，形成于所述第一绝缘层上，所述第一栅极位于所述GOA区域的与所述第一半导体有源层对应处，所述第二栅极位于所述显示区域；
第二绝缘层，形成于所述第一栅极与所述第二栅极上，并覆盖整个所述第一绝缘层；
第二半导体有源层，形成于所述第二绝缘层上，其位于所述显示区域；
第一源极、第一漏极、第二源极与第二漏极，形成于所述第二绝缘层上，其中所述第一源极与所述第一漏极分别穿过所述第一绝缘的过孔与所述第二绝缘层与所述第一半导体有源层两端相接触，所述第二源极与所述第二漏极分别与所述第二半导体有源层两端相接触；
第三绝缘层，形成于所述第二半导体有源层、所述第一源极、所述第一漏极、所述第二源极与所述第二漏极上，并覆盖整个所述第二绝缘层；
驱动电极与像素电极，形成于所述第三绝缘层上，分别位于所述GOA区域与所述显示电路区域，并分别与所述第一漏极及所述第二漏极相接触；
其中，所述第一半导体有源层的电子迁移率高于所述第二半导体有源层的电子迁移率。
2.根据权利要求1所述的GOA阵列基板，其特征在于，所述第一半导体有源层为多晶硅半导体有源层。
3.根据权利要求1所述的GOA阵列基板，其特征在于，所述第二半导体有源层为非晶硅半导体有源层或氧化物半导体有源层。
4.根据权利要求1所述的GOA阵列基板，其特征在于，所述GOA区域的薄膜晶体管为顶栅型结构。
5.根据权利要求1所述的GOA阵列基板，其特征在于，所述显示区域的的薄膜晶体管为底栅型结构。
6.一种如权利要求1～5任一项所述的GOA阵列基板的制作方法，其特征在于，所述制作方法包括以下步骤：
在衬底基板上形成第一半导体有源层，所述衬底基板包括周边的GOA区域与中部的显示区域，所述第一半导体有源层位于所述GOA区域；
在所述第一半导体有源层上形成第一绝缘层，所述第一绝缘层覆盖所述GOA区域与所述显示区域；
在所述第一绝缘层上分别形成第一栅极与第二栅极，所述第一栅极位于所述第一半导体有源层的中部上方，所述第二栅极位于所述显示区域上方；
在所述第一栅极与所述第二栅极上形成第二绝缘层，所述第二绝缘层覆盖所述GOA区域与所述显示区域；
在所述第二绝缘层上形成第二半导体有源层，所述第二半导体有源层位于所述第二栅极上方；
在所述第一半导体有源层上形成与其对应的第一源极与第一漏极，在所述第二半导体有源层上形成与其对应的第二源极与第二漏极；
在所述第二半导体有源层、所述第一源极、所述第一漏极、所述第二源极与所述第二漏极上形成第三绝缘层，所述第三绝缘层覆盖所述GOA区域与所述显示区域；
在所述第三绝缘层上形成像素电极与驱动电极，所述像素电极位于所述显示区域，其与所述第二漏极相接触，所述驱动电极位于所述GOA区域，其与所述第一漏极相接触；
其中，所述第一半导体有源层的电子迁移率高于所述第二半导体有源层的电子迁移率。
7.根据权利要求6所述的制作方法，其特征在于，所述第一半导体有源层为多晶硅半导体有源层，所述第二半导体有源层为非晶硅半导体有源层或氧化物半导体有源层。
8.根据权利要求6所述的制作方法，其特征在于，在所述第一绝缘层上分别形成第一栅极与第二栅极，具体包括：
在所述第一绝缘层上沉积一层第一金属层；
对所述第一金属层进行图案化获得所述第一栅极与所述第二栅极。
9.根据权利要求6所述的制作方法，其特征在于，在所述第一半导体有源层上形成与其对应的第一源极与第一漏极，在所述第二半导体有源层上形成与其对应的第二源极与第二漏极，具体包括：
在所述第一绝缘层与所述第二绝缘层上形成过孔，以暴露所述第一半导体有源层的两端，且所述第一栅极的两端与所述过孔不相通；
在所述第二绝缘层与所述过孔上沉积第二金属层，其覆盖所述过孔、所述第二绝缘层及所述第二半导体有源层；
对所述第二金属层进行图案化处理，以形成所述第一源极、所述第一漏极、所述第二源极与所述第二漏极。
10.根据权利要求6所述的制作方法，其特征在于，所述第一绝缘层、所述第二绝缘层与所述第三绝缘层的制作材料为氧化硅或氧化硅与氮化硅组成的双层膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610880688.6A CN106252364A (zh) | 2016-10-09 | 2016-10-09 | 一种goa阵列基板的制作方法及goa阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610880688.6A CN106252364A (zh) | 2016-10-09 | 2016-10-09 | 一种goa阵列基板的制作方法及goa阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106252364A true CN106252364A (zh) | 2016-12-21 |
Family
ID=57612741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610880688.6A Pending CN106252364A (zh) | 2016-10-09 | 2016-10-09 | 一种goa阵列基板的制作方法及goa阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106252364A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106997753A (zh) * | 2017-04-07 | 2017-08-01 | 深圳市华星光电技术有限公司 | 一种goa驱动电路 |
| CN107390440A (zh) * | 2017-07-18 | 2017-11-24 | 昆山龙腾光电有限公司 | 显示装置 |
| CN107799521A (zh) * | 2017-10-10 | 2018-03-13 | 深圳市华星光电半导体显示技术有限公司 | Cmos反相器及阵列基板 |
| WO2020172918A1 (zh) * | 2019-02-25 | 2020-09-03 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104867933A (zh) * | 2014-02-24 | 2015-08-26 | 乐金显示有限公司 | 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置 |
-
2016
- 2016-10-09 CN CN201610880688.6A patent/CN106252364A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104867933A (zh) * | 2014-02-24 | 2015-08-26 | 乐金显示有限公司 | 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106997753A (zh) * | 2017-04-07 | 2017-08-01 | 深圳市华星光电技术有限公司 | 一种goa驱动电路 |
| CN107390440A (zh) * | 2017-07-18 | 2017-11-24 | 昆山龙腾光电有限公司 | 显示装置 |
| CN107390440B (zh) * | 2017-07-18 | 2020-12-01 | 昆山龙腾光电股份有限公司 | 显示装置 |
| CN107799521A (zh) * | 2017-10-10 | 2018-03-13 | 深圳市华星光电半导体显示技术有限公司 | Cmos反相器及阵列基板 |
| WO2020172918A1 (zh) * | 2019-02-25 | 2020-09-03 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105633016B (zh) | Tft基板的制作方法及制得的tft基板 | |
| TWI453833B (zh) | 液晶顯示裝置及其製造方法 | |
| CN105097675B (zh) | 阵列基板及其制备方法 | |
| CN104656325B (zh) | Coa型液晶面板的制作方法及coa型液晶面板 | |
| CN103268878B (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
| CN100580955C (zh) | 薄膜晶体管及使用其的液晶显示器件 | |
| TWI463232B (zh) | 液晶顯示裝置及其製造方法 | |
| CN105470197B (zh) | 低温多晶硅阵列基板的制作方法 | |
| CN105552027A (zh) | 阵列基板的制作方法及阵列基板 | |
| CN105487315A (zh) | Tft阵列基板 | |
| CN106531692A (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| CN103314431A (zh) | 制造氧化物薄膜晶体管阵列的方法和结合其的装置 | |
| CN109742113A (zh) | 一种阵列基板、其制备方法及相关装置 | |
| CN104966501B (zh) | 用于窄边框lcd的goa电路结构 | |
| CN111341793B (zh) | 显示基板及其制作方法、显示装置 | |
| WO2018130920A1 (ja) | 表示装置およびその作製方法 | |
| CN105655359A (zh) | Tft基板的制作方法 | |
| CN106252364A (zh) | 一种goa阵列基板的制作方法及goa阵列基板 | |
| CN107768386B (zh) | Tft阵列基板及其制作方法以及液晶显示面板 | |
| CN105161499A (zh) | 一种显示基板及其制作方法和显示装置 | |
| CN108732840A (zh) | 阵列基板及其制作方法 | |
| CN105652541A (zh) | 阵列基板的制作方法及液晶显示面板 | |
| GB2561117A (en) | Array substrate used in liquid crystal panel and method for manufacturing same | |
| CN105511175A (zh) | 显示面板及其制作方法 | |
| US9240424B2 (en) | Thin film transistor array substrate and producing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161221 |