CN105161499A - 一种显示基板及其制作方法和显示装置 - Google Patents

一种显示基板及其制作方法和显示装置 Download PDF

Info

Publication number
CN105161499A
CN105161499A CN201510484644.7A CN201510484644A CN105161499A CN 105161499 A CN105161499 A CN 105161499A CN 201510484644 A CN201510484644 A CN 201510484644A CN 105161499 A CN105161499 A CN 105161499A
Authority
CN
China
Prior art keywords
electrode
public electrode
sub
pixel electrode
public
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510484644.7A
Other languages
English (en)
Other versions
CN105161499B (zh
Inventor
金熙哲
崔贤植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510484644.7A priority Critical patent/CN105161499B/zh
Publication of CN105161499A publication Critical patent/CN105161499A/zh
Priority to US15/526,289 priority patent/US10790306B2/en
Priority to PCT/CN2015/099876 priority patent/WO2017024744A1/zh
Application granted granted Critical
Publication of CN105161499B publication Critical patent/CN105161499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

本发明实施例提供了一种显示基板及其制作方法和显示装置，用以解决现有技术中大尺寸显示面板中充电率较低的问题。所述显示基板包括：衬底基板、在所述衬底基板上交叉布置的栅线、数据线以及由所述栅线和所述数据线划分出的呈矩阵排列的像素单元，所述像素单元内设置有薄膜晶体管、像素电极和公共电极；其中，所述像素电极和所述公共电极同层绝缘设置，所述像素电极包括多条条状的子像素电极，所述公共电极包括多条条状的子公共电极，所述多条条状的子像素电极与所述多条条状的子公共电极交替分布，每一条所述子像素电极和与之相邻的子公共电极之间的间隔宽度为1-5μm。

Description

一种显示基板及其制作方法和显示装置
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种显示基板及其制作方法和显示装置。
背景技术
随着薄膜晶体管液晶显示(ThinFilmTransistorLiquidCrystalDisplay,TFT-LCD)技术的发展和工业技术的进步，液晶显示器件生产成本降低、制造工艺的日益完善，液晶显示技术已经取代了阴极射线管技术显示成为日常显示领域的主流技术；由于其本身所具有的优点,在市场和消费者心中成为理想的显示器件。目前市场上立体显示技术日益兴起，故而解决立体显示技术上的技术缺点，改善成像质量(如减小色偏，降低立体串扰，画面闪烁，增大可视角度等)也日益重要。
高级超维场转换(AdvancedSuperDimensionSwitch，缩写为ADSDS)液晶显示技术具有高透过率，可视角度大，容易降低成本等优点，目前已成为高精尖显示领域的主流技术。该技术被广泛应用于高端手机屏幕，移动应用产品，电视等领域。ADS型和超高级超维场(HADS，HighAdvancedSuperDimensionSwitch)型液晶面板的公共电极通常由整面连接的条状ITO公共电极或板状ITO公共电极组成，且所述公共电极与像素电极至少部分重叠，参见图1和图2；在液晶显示面板为显示模式时，对公共电极施加恒定的电压信号，薄膜晶体管(ThinFilmTransistor，TFT)导通，通过数据线对像素电极提供不同电压信号，这样，公共电极和像素电极之间产生电场进而驱动液晶分子发生旋转，以实现图像显示。随着液晶显示面板尺寸的增大，液晶显示面板的像素尺寸也变大，公共电极与像素电极之间的存储电容Cst也变大；但当存储电容Cst变大时，其充电率难以得到保证。现有技术中为了提高存储电容Cst的充电率，通常是通过增大薄膜晶体管(ThinFilmTransistor，TFT)的尺寸来实现。但是，增大TFT尺寸后不仅会降低像素的开口率，而且当TFT尺寸增大后，相应的薄膜晶体管中的栅极与源极、以及栅极与漏极之间的耦合电容也会变大，从而影响薄膜晶体管的性能，进而降低显示面板的画面质量。
发明内容
本发明实施例提供了一种显示基板及其制作方法和显示装置，用以解决现有技术中大尺寸显示面板中充电率较低的问题。
本发明实施例一种显示基板，包括衬底基板、在所述衬底基板上交叉布置的栅线、数据线以及由所述栅线和所述数据线划分出的呈矩阵排列的像素单元，所述像素单元内设置有薄膜晶体管、像素电极和公共电极；其中，所述像素电极和所述公共电极同层绝缘设置，所述像素电极包括多条条状的子像素电极，所述公共电极包括多条条状的子公共电极，所述多条条状的子像素电极与所述多条条状的子公共电极交替分布，每一条所述子像素电极和与之相邻的子公共电极之间的间隔宽度为1-5μm。
本发明实施例中，所述显示基板包括衬底基板、在所述衬底基板上交叉布置的栅线、数据线以及由所述栅线和所述数据线划分出的呈矩阵排列的像素单元，所述像素单元内设置有薄膜晶体管、像素电极、公共电极；其中，所述像素电极和所述公共电极同层绝缘设置，所述像素电极包括多条条状的子像素电极，所述公共电极包括多条条状的子公共电极，所述多条条状的子像素电极与所述多条条状的子公共电极交替分布，每一条所述子像素电极和与之相邻的子公共电极之间的间隔宽度为1-5μm。本发明实施中通过将所述像素电极和所述公共电极同层绝缘设置，可以减小大尺寸液晶显示面板中存储电容Cst，从而在不增大薄膜晶体管尺寸的前提下保证存储电容Cst的充电率；由于不需要增大薄膜晶体管的尺寸，因此不但可以提高像素的开口率，还可以保证薄膜晶体管具有良好的性能，从而提高显示面板的显示质量。此外，当所述像素电极包括多条条状的子像素电极，所述公共电极包括多条条状的子公共电极，所述多条条状的子像素电极与所述多条条状的子公共电极交替分布，每一条所述子像素电极和与之相邻的子公共电极之间的间隔宽度为1-5μm时，可以产生均匀的驱动电场，从而驱动液晶分子发生偏转以实现图像实现，进一步提高液晶显示面板的显示品质。
较佳的，所述子像素电极和所述子公共电极之间的间隔宽度为1-2μm。
将所述子像素电极和所述子公共电极之间的间隔宽度设置为1-2μm，可进一步提高驱动电场的均匀性，避免因间距过大而造成驱动电场内电场强度分布不均所导致的显示不良，进一步提高液晶显示面板的显示品质。
较佳的，所述公共电极还包括用于将所述多条条状的子公共电极电连接的第一连接区，所述第一连接区与所述多条条状的子公共电极形成闭合区域，环绕所述像素电极分布。
所述公共电极环绕所述像素电极分布，使得所述公共电极和像素电极均可以分别通过一个过孔接收外部所施加的驱动电压，有利于简化制作工艺，提高生产效率。
较佳的，所述子像素电极和所述子公共电极的宽度均为2-10μm。
本发明实施例中所述子像素电极和所述子公共电极的宽度均为2-10μm，该宽度范围利用现有制作工艺可以制作，所述子像素电极和所述子公共电极之间可以形成均匀的驱动电场，且可以避免因所述子像素电极和所述子公共电极的宽度过细而断线进一步导致显示不良。
较佳的，所述显示基板还包括公共电极线，所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极，具体的：
所述栅极和公共电极线同层设置，位于所述衬底基板的上方；
所述栅绝缘层位于所述栅极和公共电极线的上方；
所述有源层位于所述栅绝缘层的上方；
所述源极和漏极位于所述有源层的上方。
本发明实施中栅极和公共电极线同层设置，可以通过一次工艺和相同的材料形成，有利于简化显示基板的制作工艺，提高生产效率，降低生产成本。
较佳的，所述公共电极在正投影方向上与所述数据线不重叠。
本发明实施中所述公共电极在正投影方向上与所述数据线不重叠，可以降低薄膜晶体管中的耦合电容，提高薄膜晶体管的电学特性。
较佳的，所述公共电极上设置有第二连接区；
所述公共电极在正投影方向上与至少部分与所述公共电极线重叠，所述公共电极与所述公共电极线通过所述第二连接区与所述子公共电极线之间的第一过孔实现电连接。
本发明实施中所述公共电极上设置有第二连接区；且所述公共电极在正投影方向上与至少部分与所述公共电极线重叠，所述公共电极与所述公共电极线通过所述第二连接区与所述公共电极线之间的第一过孔实现电连接，所述公共电极线为所述公共电极提供驱动电压。
较佳的，所述显示基板还包括设置在所述像素电极和公共电极所在层与所述薄膜晶体管所在层之间的钝化层，所述第一过孔穿过所述第二连接区对应的所述钝化层和所述栅绝缘层。
所述显示基板还包括设置在所述像素电极和公共电极所在层与所述薄膜晶体管所在层之间的钝化层，用于保护薄膜晶体管免受损坏，同时还可以将所述源极、漏极、数据线所在层与所述公共电极和所述像素电极所在层进行绝缘隔离。
基于上述同一发明构思，本发明实施例还提供了一种显示装置，所述显示装置包括上述的显示基板。
基于上述同一发明构思，本发明实施例还提供了一种显示基板的制作方法，所述方法包括：
在衬底基板上形成包括公共电极的图形；在所述包括公共电极的图形的基板上形成包括像素电极的图形；或者，
在衬底基板上形成包括像素电极的图形，在所述包括像素电极的图形的基板上形成包括公共电极的图形；
其中，所述像素电极和所述公共电极同层绝缘设置，所述像素电极包括多条条状的子像素电极，所述公共电极包括多条条状的子公共电极，所述多条条状的子像素电极与所述多条条状的子公共电极交替分布，每一条所述子像素电极和与之相邻的子公共电极之间的间隔宽度为1-5μm。
通过本发明实施例提供的方法制作的显示基板，包括同层绝缘设置的和所述，且所述像素电极包括多条条状的子像素电极，所述公共电极包括多条条状的子公共电极，所述多条条状的子像素电极与所述多条条状的子公共电极交替分布，每一条所述子像素电极和与之相邻的子公共电极之间的间隔宽度为1-5μm。通过将所述像素电极和所述公共电极同层绝缘设置，可以减小大尺寸液晶显示面板中存储电容Cst，从而在不增大薄膜晶体管尺寸的前提下保证存储电容Cst的充电率；由于不需要增大薄膜晶体管的尺寸，因此不但可以提高像素的开口率，还可以保证薄膜晶体管具有良好的性能，从而提高显示面板的显示质量。此外，当所述像素电极包括多条条状的子像素电极，所述公共电极包括多条条状的子公共电极，所述多条条状的子像素电极与所述多条条状的子公共电极交替分布，每一条所述子像素电极和与之相邻的子公共电极之间的间隔宽度为1-5μm时，可以产生均匀的驱动电场，从而驱动液晶分子发生偏转以实现图像实现，进一步提高液晶显示面板的显示品质。
较佳的，所述方法具体包括：
在所述衬底基板上形成第一透明导电膜层；
在所述第一透明导电膜层上方沉积光刻胶，通过构图工艺在预形成第一电极的区域形成与所述第一电极匹配的第一光刻胶图案；
通过构图工艺在预形成第一电极的区域形成包括多个条状的子第一电极的第一电极，且所述子第一电极的宽度小于所述位于其上方的第一光刻胶图案的宽度；
在所述包括第一光刻胶图案的基板上形成第二透明导电膜层，剥离所述第一光刻胶图案以及位于所述第一光刻胶图案正上方的第二透明导电膜层，以形成包括多个条状的子第二电极的第二电极；
其中，所述第一电极为公共电极，所述第二电极为像素电极，所述子第一电极为子公共电极，所述子第二电极为子像素电极；或者，所述第一电极为像素电极，所述第二电极为公共电极，所述子第一电极为子像素电极，所述子第二电极为子公共电极。
该方法中，首先在所述第一透明导电膜层上方沉积光刻胶，利用构图工艺在预形成第一电极的区域形成与所述第一电极匹配的第一光刻胶图案，并再次通过构图工艺在预形成第一电极的区域形成包括多个条状的子第一电极的第一电极，且所述子第一电极的宽度小于所述位于其上方的第一光刻胶图案的宽度，然后在所述包括第一光刻胶图案的基板上形成第二透明导电膜层，剥离所述第一光刻胶图案以及位于所述第一光刻胶图案正上方的第二透明导电膜层，以形成包括多个条状的子第二电极的第二电极，通过该方法形成的第一电极和第二电极时，可以有效减小子第一电极和子第二电极之间的间隔宽度，使驱动电场的分布更加均匀。
较佳的，所述子像素电极和所述子公共电极之间的间隔宽度为1-2μm。
将所述子像素电极和所述子公共电极之间的间隔宽度设置为1-2μm，可进一步提高驱动电场的均匀性，避免因间距过大而造成驱动电场内电场强度分布不均所导致的显示不良，进一步提高液晶显示面板的显示品质。
较佳的，在形成包括所述第一电极的图形之前，所述方法还包括：
在所述衬底基板上采用构图工艺形成包括所述栅线和公共电极线的图形；
在所述包括所述栅线和公共电极线的图形的基板上形成包括栅绝缘层的图形；
在所述包括栅绝缘层的图形的基板上形成包括有源层的图形；
在所述包括有源层的图形的基板上形成包括数据线、源极和漏极的图形；
在所述包括数据线、源极和漏极的图形的基板上形成包括钝化层的图形。
本发明实施中栅极和公共电极线同层设置，可以通过一次工艺和相同的材料形成，有利于简化显示基板的制作工艺，提高生产效率，降低生产成本。
较佳的，形成的所述公共电极还包括用于所述多条条状的子公共电极电连接的第一连接区，所述第一连接区与所述多条条状的子公共电极形成闭合区域，环绕所述子像素电极分布。
所述公共电极环绕所述像素电极分布，使得所述公共电极和像素电极均可以分别通过一个过孔接收外部电路所施加的驱动电压，有利于简化制作工艺，提高生产效率。
较佳的，所述公共电极在正投影方向上与所述数据线不重叠。
本发明实施中所述公共电极在正投影方向上与所述数据线不重叠，可以降低薄膜晶体管中的耦合电容，提高薄膜晶体管的电学特性。
较佳的，所述子像素电极和所述子公共电极的宽度均为2-10μm。
本发明实施例中所述子像素电极和所述子公共电极的宽度均为2-10μm时，该宽度范围利用现有制作工艺可以制作，所述子像素电极和所述子公共电极之间可以形成均匀的驱动电场，且可以避免因所述子像素电极和所述子公共电极的宽度过细而断线进一步导致显示不良。
较佳的，所述公共电极上还设置有第二连接区；所述公共电极在正投影方向上与至少部分与所述公共电极线重叠，所述公共电极与所述公共电极线通过所述第二连接区与所述公共电极线之间的第一过孔实现电连接。
本发明实施中所述公共电极上还设置有第二连接区；且所述公共电极在正投影方向上与至少部分与所述公共电极线重叠，所述公共电极与所述公共电极线通过所述第二连接区与所述公共电极线之间的第一过孔实现电连接，所述公共电极线为所述公共电极提供驱动电压。
附图说明
图1为现有技术中的一种显示基板的平面结构示意图；
图2为图1中显示基板的剖面结构示意图；
图3为本发明实施例一提供的一种显示基板的平面结构示意图；
图4为图1中显示基板的剖面结构示意图；
图5为本发明实施例二提供的一种显示基板的剖面结构示意图；
图6为本发明实施例三提供的一种显示基板的剖面结构示意图；
图7至图15为图4所示的显示基板的制作方法流程图。
具体实施方式
本发明实施例提供了一种显示基板及其制作方法和显示装置，用以解决现有技术中大尺寸显示面板中充电率较低的问题。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例一提供了一种显示基板，参见图3和图4；所述显示基板包括衬底基板101、在所述衬底基板101上交叉布置的栅线102、数据线103以及由所述栅线102和所述数据线103划分出的呈矩阵排列的像素单元，所述像素单元内设置有薄膜晶体管、像素电极和公共电极；其中，所述像素电极和所述公共电极同层绝缘设置，所述像素电极包括多条条状的子像素电极104，所述公共电极包括多条条状的子公共电极105，所述多条条状的子像素电极104与所述多条条状的子公共电极105交替分布，每一条所述子像素电极104和与之相邻的子公共电极105之间的间隔宽度为1-5μm。
本发明实施例中，所述显示基板包括衬底基板、在所述衬底基板上交叉布置的栅线、数据线以及由所述栅线和所述数据线划分出的呈矩阵排列的像素单元，所述像素单元内设置有薄膜晶体管、像素电极、公共电极；其中，所述像素电极和所述公共电极同层绝缘设置，所述像素电极包括多条条状的子像素电极，所述公共电极包括多条条状的子公共电极，所述多条条状的子像素电极与所述多条条状的子公共电极交替分布，每一条所述子像素电极和与之相邻的子公共电极之间的间隔宽度为1-5μm。本发明实施中通过将所述像素电极和所述公共电极同层绝缘设置，可以减小大尺寸液晶显示面板中存储电容Cst，从而在不增大薄膜晶体管尺寸的前提下保证存储电容Cst的充电率；由于不需要增大薄膜晶体管的尺寸，因此不但可以提高像素的开口率，还可以保证薄膜晶体管具有良好的性能，从而提高显示面板的显示质量。此外，当所述像素电极包括多条条状的子像素电极，所述公共电极包括多条条状的子公共电极，所述多条条状的子像素电极与所述多条条状的子公共电极交替分布，每一条所述子像素电极和与之相邻的子公共电极之间的间隔宽度为1-5μm时，可以产生均匀的驱动电场，从而驱动液晶分子发生偏转以实现图像实现，进一步提高液晶显示面板的显示品质。
进一步的，所述子像素电极104和所述子公共电极105之间的间隔宽度为1-2μm。
本发明实施例中，可以将所述子像素电极和所述子公共电极之间的间隔宽度控制在1-2μm范围内，通过将所述子像素电极和所述子公共电极之间的间隔宽度控制在1-2μm范围内可以进一步提高驱动电场的均匀性，避免因间距过大而造成驱动电场内电场强度分布不均所导致的显示不良，进一步提高液晶显示面板的显示品质。
从图3中还可以看出，所述公共电极还包括用于所述多条条状的子公共电极105电连接的第一连接区116，所述第一连接区116与所述多条条状的子公共电极105形成闭合区域，环绕所述像素电极104分布。所述子像素电极104和所述子公共电极105所采用的材料制作相同，其制作材料可以为氧化铟锡等透明导电材料。
所述公共电极环绕所述像素电极分布，使得所述公共电极和像素电极均可以分别通过一个过孔接收外部所施加的驱动电压，有利于简化制作工艺，提高生产效率。
进一步的，所述子像素电极104和所述子公共电极105的宽度均为2-10μm。
本发明实施例中所述子像素电极和所述子公共电极的宽度均为2-10μm，该宽度范围利用现有制作工艺可以制作，所述子像素电极和所述子公共电极之间可以形成均匀的驱动电场，且可以避免因所述子像素电极和所述子公共电极的宽度过细而断线进一步导致显示不良。
所述显示基板进行工作时，需要对所述公共电极施加恒定的电压信号，相应的薄膜晶体管导通，并通过数据线对像素电极提供不同电压信号，使得公共电极和像素电极之间产生电场进而驱动液晶分子发生旋转，以实现图像显示。因此，所述显示基板中还设置有为所述公共电极传输电压信号的公共电极线106。
本发明实施例中，所述薄膜晶体管自下而上依次包括栅极107、栅绝缘层108、有源层109、源极110和漏极111。
此外，所述显示基板还包括设置在所述像素电极和公共电极所在层与所述薄膜晶体管所在层之间的钝化层112。
所述显示基板还包括设置在所述像素电极和公共电极所在层与所述薄膜晶体管所在层之间的钝化层，用于保护薄膜晶体管免受损坏，同时还可以将所述源极、漏极、数据线所在层与所述公共电极和所述像素电极所在层进行绝缘隔离，以便形成公共电极和像素电极。
因此，本发明实施例一所述显示基板的具体结构包括：
位于所述衬底基板101的上方的同层设置的所述栅极107和公共电极线106；
位于所述栅极107和公共电极线106所在层上方的栅绝缘层108；
位于所述栅绝缘层108上方的有源层109；
位于所述有源层109上方的所述数据线103、源极110和漏极111；
位于所述数据线103、源极110和漏极111所在层上方的钝化层112；
位于所述钝化层112上方的像素电极和公共电极；所述像素电极和所述公共电极同层绝缘设置，所述像素电极包括多条条状的子像素电极104，所述公共电极包括多条条状的子公共电极105，所述多条条状的子像素电极104与所述多条条状的子公共电极105交替分布，每一条所述子像素电极104和与之相邻的子公共电极105之间的间隔宽度为1-5μm。
其中，由于所述栅极和公共电极线同层设置，因此可以通过一次工艺和相同的材料形成，有利于简化显示基板的制作工艺，提高生产效率，降低生产成本。
进一步的，所述公共电极在正投影方向上与所述数据线103不重叠。
本发明实施中所述公共电极在正投影方向上与所述数据线不重叠，可以降低薄膜晶体管中的耦合电容，提高薄膜晶体管的电学特性。
进一步的，参见图4，所述公共电极上还设置有第二连接区113；所述公共电极在正投影方向上与至少部分与所述公共电极线106重叠，所述公共电极与所述公共电极线106通过所述第二连接区113与所述公共电极线106之间的第一过孔114实现电连接。所述第一过孔114贯穿所述栅绝缘层108和钝化层112。此外，所述显示面板还包括设置在像贯穿所述钝化层112的第二过孔115，通过所述第二过孔115使得所述子像素电极104与所述漏极111电连接。
本发明实施例二还提供了一种显示基板，参见图5；本发明实施例二提供的显示基板的结构与本发明实施例一提供的显示基板的结构基本相同；二者不同之处在于，本发明实施例一提供的显示基板中子公共电极105和子像素电极104的平行于栅线102的方向分布，而本发明实施例二提供的显示基板中子公共电极105和子像素电极104的平行于数据线103的方向分布；具体结构此处不再赘述。
本发明实施例三还提供了一种显示基板，参见图6；本发明实施例三提供的显示基板的结构与本发明实施例一提供的显示基板的结构基本相同；二者不同之处在于,本发明实施例一提供的显示基板中薄膜晶体管为底栅薄膜晶体管，而本发明实施例三提供的显示基板中薄膜晶体管为顶栅栅薄膜晶体管；具体区别之处在于：
所述源极110和漏极111位于所述衬底基板101上方；
所述有源层109位于所述源极110和漏极111所在层的上方；
所述栅绝缘层108位于所述有源层109的上方；
所述栅极107和公共电极线106位于所述栅绝缘层108的上方；
所述钝化层112位于所述栅极107和公共电极线106所在层的上方；
所述子像素电极104和子公共电极105位于所述钝化层112的上方。
该显示面板中用于电连接所述子公共电极105与公共电极线106的第一过孔114′贯穿所述钝化层112；用于电连接所述漏极111和所述子像素电极105的第二过孔115′贯穿所述栅绝缘层108和所述钝化层112。
本发明实施例四提供了一种显示基板的制作方法，所述方法包括：
在衬底基板上形成包括公共电极的图形；在所述包括公共电极的图形的基板上形成包括像素电极的图形；或者，
在衬底基板上形成包括像素电极的图形，在所述包括像素电极的图形的基板上形成包括公共电极的图形；
其中，所述像素电极和所述公共电极同层绝缘设置，所述像素电极包括多条条状的子像素电极，所述公共电极包括多条条状的子公共电极，所述多条条状的子像素电极与所述多条条状的子公共电极交替分布，每一条所述子像素电极和与之相邻的子公共电极之间的间隔宽度为1-5μm。
通过本发明实施例四提供的方法制作的显示基板，包括同层绝缘设置的像素电极和所述公共电极，所述像素电极包括多条条状的子像素电极，所述公共电极包括多条条状的子公共电极，所述多条条状的子像素电极与所述多条条状的子公共电极交替分布，每一条所述子像素电极和与之相邻的子公共电极之间的间隔宽度为1-5μm。通过将所述像素电极和所述公共电极同层绝缘设置，可以减小大尺寸液晶显示面板中存储电容Cst，从而在不增大薄膜晶体管尺寸的前提下保证存储电容Cst的充电率；由于不需要增大薄膜晶体管的尺寸，因此不但可以提高像素的开口率，还可以保证薄膜晶体管具有良好的性能，从而提高显示面板的显示质量。此外，当所述像素电极包括多条条状的子像素电极，所述公共电极包括多条条状的子公共电极，所述多条条状的子像素电极与所述多条条状的子公共电极交替分布，每一条所述子像素电极和与之相邻的子公共电极之间的间隔宽度为1-5μm时，可以产生均匀的驱动电场，从而驱动液晶分子发生偏转以实现图像实现，进一步提高液晶显示面板的显示品质。
进一步的，上述制作显示基板的步骤具体包括：
在所述衬底基板上形成第一透明导电膜层；
在所述第一透明导电膜层上方沉积光刻胶，通过构图工艺在预形成第一电极的区域形成与所述第一电极匹配的第一光刻胶图案；
通过构图工艺在预形成第一电极的区域形成包括多个条状的子第一电极的第一电极，且所述子第一电极的宽度小于所述位于其上方的第一光刻胶图案的宽度；
在所述包括第一光刻胶图案的基板上形成第二透明导电膜层，剥离所述第一光刻胶图案以及位于所述第一光刻胶图案正上方的第二透明导电膜层，以形成包括多个条状的子第二电极的第二电极；
其中，所述第一电极为子公共电极，所述第二电极为子像素电极，所述子第一电极为子公共电极，所述子第二电极为子像素电极；或者，所述第一电极为子像素电极，所述第二电极为子公共电极，所述子第一电极为子像素电极，所述子第二电极为子公共电极。
该方法中，首先在所述第一透明导电膜层上方沉积光刻胶，利用构图工艺在预形成第一电极的区域形成与所述第一电极匹配的第一光刻胶图案，并再次通过构图工艺在预形成第一电极的区域形成包括多个条状的子第一电极的第一电极，且所述子第一电极的宽度小于所述位于其上方的第一光刻胶图案的宽度，然后在所述包括第一光刻胶图案的基板上形成第二透明导电膜层，剥离所述第一光刻胶图案以及位于所述第一光刻胶图案正上方的第二透明导电膜层，以形成包括多个条状的子第二电极的第二电极，通过该方法形成的第一电极和第二电极时，可以有效减小子第一电极和子第二电极之间的间隔宽度，使驱动电场的分布更加均匀。
进一步的，所述子像素电极和所述子公共电极之间的间隔宽度为1-2μm。
将所述子像素电极和所述子公共电极之间的间隔宽度设置为1-2μm，可进一步提高驱动电场的均匀性，避免因间距过大而造成驱动电场内电场强度分布不均所导致的显示不良，进一步提高液晶显示面板的显示品质。
进一步的，在形成包括所述第一电极的图形之前，所述方法还包括：
在所述衬底基板上采用构图工艺形成包括所述栅线和公共电极线的图形；
在所述包括所述栅线和公共电极线的图形的基板上形成包括栅绝缘层的图形；
在所述包括栅绝缘层的图形的基板上形成包括有源层的图形；
在所述包括有源层的图形的基板上形成包括数据线、源极和漏极的图形；
在所述包括数据线、源极和漏极的图形的基板上形成包括钝化层的图形。
本发明实施中栅极和公共电极线同层设置，可以通过一次工艺和相同的材料形成，有利于简化显示基板的制作工艺，提高生产效率，降低生产成本。
利用发明实施例四提供的方法形成的显示基板中，形成的所述公共电极还包括用于所述多条条状的子公共电极电连接的第一连接区，所述第一连接区与所述多条条状的子公共电极形成闭合区域，环绕所述像素电极分布。
所述公共电极环绕所述像素电极分布，使得所述公共电极和像素电极均可以分别通过一个过孔接收外部电路所施加的驱动电压，有利于简化制作工艺，提高生产效率。
并且，所述公共电极在正投影方向上与所述数据线不重叠。
本发明实施中所述公共电极在正投影方向上与所述数据线不重叠，可以降低薄膜晶体管中的耦合电容，提高薄膜晶体管的电学特性。
进一步的，将所述子像素电极和所述子公共电极的宽度均设置为2-10μm。
本发明实施例中所述子像素电极和所述子公共电极的宽度均为2-10μm时，该宽度范围利用现有制作工艺可以制作，所述子像素电极和所述子公共电极之间可以形成均匀的驱动电场，且可以避免因所述子像素电极和所述子公共电极的宽度过细而断线进一步导致显示不良。
进一步的，所述公共电极上还设置有第二连接区113；所述公共电极在正投影方向上与至少部分与所述公共电极线106重叠，所述公共电极与所述公共电极线106通过所述第二连接区113与所述公共电极线106之间的第一过孔114实现电连接，所述公共电极线106为所述公共电极提供驱动电压。
以本发明实施例一提供的显示基板为例，形成所述显示基板的方法具体包括：
步骤1，参见图7，在所述衬底基板101上形成(如溅射或涂覆等)一层用于形成栅线102、栅极107和公共电极线106的金属薄膜；接着，在金属薄膜上涂覆一层光刻胶；然后，用设置有包括栅线102、栅极107和公共电极线106的图形的掩模板对光刻胶进行曝光；最后经显影、刻蚀后形成包括栅极107和公共电极线106的图形。本实施例显示基板的制作方法中，涉及到通过构图工艺形成的膜层的制作工艺与此相同，此后不再详细赘述。
步骤2，参见图8，在所述包括栅极107和公共电极线106的图形的基板上通过等离子体增强化学气相沉积法沉积二氧化硅或氮化硅层，栅绝缘层108。并在对应于第二连接区与公共电极线重叠的区域形成过孔。
步骤3，参见图9，在包括所述栅绝缘层108的基板上形成包括有源层109的图形；所述有源层109可采用非晶硅、多晶硅或金属氧化物半导体材料形成。
步骤4，参见图10，在所述包括有源层109的图形的基板上沉积钼(Mo)、铝(Al)或镉(Cr)等金属层，然后通过构图工艺处理，形成包括数据线103、源极110和漏极111的图形。
步骤5，参见图11，在所述包括数据线103、源极110和漏极111的图形基板上形成钝化层112。并通过构图工艺在对应于步骤602中形成的过孔的上方形成贯穿该钝化层的过孔，形成贯穿栅绝缘层和钝化层、用于使公共电极与公共电极线电连接的第一过孔114；以及，在像素电极与漏极重叠的区域形成贯穿该钝化层的第二过孔115，用于使得像素电极与漏极通过该第二过孔115电连接。
步骤6，参见图12，在所述钝化层112上使用磁控溅射法沉积一层氧化铟锡ITO透明导电薄膜，以形成第一透明导电膜层61；
步骤7，参见图13，在所述第一透明导电膜层上方沉积光刻胶，通过构图工艺在预形成像素电极的区域形成与所述像素电极匹配的第一光刻胶图案62。
步骤8，参见图14，通过构图工艺在预形成像素电极的区域形成像素电极，所述像素电极包括多条条状的子像素电极104，且所述子像素电极104的宽度小于所述位于其上方的第一光刻胶图案的宽度。
步骤9，参见图15，在所述包括第一光刻胶图案的基板上使用磁控溅射法沉积一层氧化铟锡ITO透明导电薄膜，以形成第二透明导电膜层63；
步骤10，参见图4，剥离所述第一光刻胶图案以及位于所述第一光刻胶图案正上方的第二透明导电膜层，以形成公共电极，且所述公共电极包括多条条状的子公共电极105，所述多条条状的子像素电极104与所述多条条状的子公共电极105交替分布，每一条所述子像素电极104和与之相邻的子公共电极105之间的间隔宽度为1-5μm。
此外，在制作显示面板的过程中，还可以先制作公共电极，然后在制作像素电极，具体方法包括：
在所述第一透明导电膜层上方沉积光刻胶，通过构图工艺在预形成公共电极的区域形成与所述公共电极匹配的第一光刻胶图案62。
通过构图工艺在预形成公共电极的区域形成公共电极，所述公共电极包括多条条状的子公共电极105，且所述子公共电极105的宽度小于所述位于其上方的第一光刻胶图案的宽度。
在所述包括第一光刻胶图案的基板上使用磁控溅射法沉积一层氧化铟锡ITO透明导电薄膜，以形成第二透明导电膜层，剥离所述第一光刻胶图案以及位于所述第一光刻胶图案正上方的第二透明导电膜层，以形成像素电极，所述像素电极包括多条条状的子像素电极104，所述多条条状的子像素电极104与所述多条条状的子公共电极105交替分布，每一条所述子像素电极104和与之相邻的子公共电极105之间的间隔宽度为1-5μm。
基于上述同一发明构思，本发明实施例还提供了一种显示装置，所述显示装置包括上述的显示基板。
综上，本发明实施例提供了一种显示基板及其制作方法和显示面板。所述显示基板包括衬底基板、在所述衬底基板上交叉布置的栅线、数据线以及由所述栅线和所述数据线划分出的呈矩阵排列的像素单元，所述像素单元内设置有薄膜晶体管、像素电极、公共电极；其中，所述像素电极和所述公共电极同层绝缘设置，所述像素电极包括多条条状的子像素电极，所述公共电极包括多条条状的子公共电极，所述多条条状的子像素电极与所述多条条状的子公共电极交替分布，每一条所述子像素电极和与之相邻的子公共电极之间的间隔宽度为1-5μm。本发明实施中通过将所述像素电极和所述公共电极同层绝缘设置，可以减小大尺寸液晶显示面板中存储电容Cst，从而在不增大薄膜晶体管尺寸的前提下保证存储电容Cst的充电率；由于不需要增大薄膜晶体管的尺寸，因此不但可以提高像素的开口率，还可以保证薄膜晶体管具有良好的性能，从而提高显示面板的显示质量。此外，当所述像素电极包括多条条状的子像素电极，所述公共电极包括多条条状的子公共电极，所述多条条状的子像素电极与所述多条条状的子公共电极交替分布，每一条所述子像素电极和与之相邻的子公共电极之间的间隔宽度为1-5μm时，可以产生均匀的驱动电场，从而驱动液晶分子发生偏转以实现图像实现，进一步提高液晶显示面板的显示品质。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (17)

1.一种显示基板，包括衬底基板、在所述衬底基板上交叉布置的栅线、数据线以及由所述栅线和所述数据线划分出的呈矩阵排列的像素单元，所述像素单元内设置有薄膜晶体管、像素电极和公共电极；其特征在于，所述像素电极和所述公共电极同层绝缘设置，所述像素电极包括多条条状的子像素电极，所述公共电极包括多条条状的子公共电极，所述多条条状的子像素电极与所述多条条状的子公共电极交替分布，每一条所述子像素电极和与之相邻的子公共电极之间的间隔宽度为1-5μm。
2.如权利要求1所述的显示基板，其特征在于，所述子像素电极和所述子公共电极之间的间隔宽度为1-2μm。
3.如权利要求1所述的显示基板，其特征在于，所述公共电极还包括用于所述多条条状的子公共电极电连接的第一连接区，所述第一连接区与所述多条条状的子公共电极形成闭合区域，环绕所述像素电极分布。
4.如权利要求4所述的显示基板，其特征在于，所述子像素电极和所述子公共电极的宽度均为2-10μm。
5.如权利要求1所述的显示基板，其特征在于，所述显示基板还包括公共电极线，所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极，具体的：
所述栅极和公共电极线同层设置，位于所述衬底基板的上方；
所述栅绝缘层位于所述栅极和公共电极线的上方；
所述有源层位于所述栅绝缘层的上方；
所述源极和漏极位于所述有源层的上方。
6.如权利要求5所述的显示基板，其特征在于，所述公共电极在正投影方向上与所述数据线不重叠。
7.如权利要求6所述的显示基板，其特征在于，所述公共电极上设置有第二连接区；
所述公共电极在正投影方向上与至少部分与所述公共电极线重叠，所述公共电极与所述公共电极线通过所述第二连接区与所述公共电极线之间的第一过孔实现电连接。
8.如权利要求7所述的显示基板，其特征在于，所述显示基板还包括设置在所述像素电极和公共电极所在层与所述薄膜晶体管所在层之间的钝化层，所述第一过孔穿过所述第二连接区对应的所述钝化层和所述栅绝缘层。
9.一种显示装置，其特征在于，所述显示装置包括权利要求1-8任一权项所述的显示基板。
10.一种显示基板的制作方法，其特征在于，所述方法包括：
在衬底基板上形成包括公共电极的图形；在所述包括公共电极的图形的基板上形成包括像素电极的图形；或者，
在衬底基板上形成包括像素电极的图形，在所述包括像素电极的图形的基板上形成包括公共电极的图形；
其中，所述像素电极和所述公共电极同层绝缘设置，所述像素电极包括多条条状的子像素电极，所述公共电极包括多条条状的子公共电极，所述多条条状的子像素电极与所述多条条状的子公共电极交替分布，每一条所述子像素电极和与之相邻的子公共电极之间的间隔宽度为1-5μm。
11.如权利要求10所述的方法，其特征在于，所述方法具体包括：
在所述衬底基板上形成第一透明导电膜层；
在所述第一透明导电膜层上方沉积光刻胶，通过构图工艺在预形成第一电极的区域形成与所述第一电极匹配的第一光刻胶图案；
通过构图工艺在预形成第一电极的区域形成包括多个条状的子第一电极的第一电极，且所述子第一电极的宽度小于所述位于其上方的第一光刻胶图案的宽度；
在所述包括第一光刻胶图案的基板上形成第二透明导电膜层，剥离所述第一光刻胶图案以及位于所述第一光刻胶图案正上方的部分第二透明导电膜层，以形成包括多个条状的子第二电极的第二电极；
其中，所述第一电极为公共电极，所述第二电极为像素电极，所述子第一电极为子公共电极，所述子第二电极为子像素电极；或者，所述第一电极为像素电极，所述第二电极为公共电极，所述子第一电极为子像素电极，所述子第二电极为子公共电极。
12.如权利要求10所述的方法，其特征在于，所述子像素电极和所述子公共电极之间的间隔宽度为1-2μm。
13.如权利要求11所述的方法，其特征在于，在形成包括所述第一电极的图形之前，所述方法还包括：
在所述衬底基板上采用构图工艺形成包括所述栅线和公共电极线的图形；
在所述包括所述栅线和公共电极线的图形的基板上形成包括栅绝缘层的图形；
在所述包括栅绝缘层的图形的基板上形成包括有源层的图形；
在所述包括有源层的图形的基板上形成包括数据线、源极和漏极的图形；
在所述包括数据线、源极和漏极的图形的基板上形成包括钝化层的图形。
14.如权利要求10所述的方法，其特征在于，形成的所述公共电极还包括用于将所述多条条状的子公共电极电连接的第一连接区，所述第一连接区与所述多条条状的子公共电极形成闭合区域，环绕所述像素电极分布。
15.如权利要求13所述的方法，其特征在于，所述公共电极在正投影方向上与所述数据线不重叠。
16.如权利要求10所述的方法，其特征在于，所述子像素电极和所述子公共电极的宽度均为2-10μm。
17.如权利要求13所述的方法，其特征在于，所述公共电极上还设置有第二连接区；所述公共电极在正投影方向上与至少部分与所述公共电极线重叠，所述公共电极与所述公共电极线通过所述第二连接区与所述公共电极线之间的第一过孔实现电连接。
CN201510484644.7A 2015-08-07 2015-08-07 一种显示基板及其制作方法和显示装置 Active CN105161499B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510484644.7A CN105161499B (zh) 2015-08-07 2015-08-07 一种显示基板及其制作方法和显示装置
US15/526,289 US10790306B2 (en) 2015-08-07 2015-12-30 Display substrate, manufacturing method thereof and display device
PCT/CN2015/099876 WO2017024744A1 (zh) 2015-08-07 2015-12-30 显示基板及其制作方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510484644.7A CN105161499B (zh) 2015-08-07 2015-08-07 一种显示基板及其制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN105161499A true CN105161499A (zh) 2015-12-16
CN105161499B CN105161499B (zh) 2017-09-19

Family

ID=54802313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510484644.7A Active CN105161499B (zh) 2015-08-07 2015-08-07 一种显示基板及其制作方法和显示装置

Country Status (3)

Country Link
US (1) US10790306B2 (zh)
CN (1) CN105161499B (zh)
WO (1) WO2017024744A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017024744A1 (zh) * 2015-08-07 2017-02-16 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN106887439A (zh) * 2017-03-21 2017-06-23 上海中航光电子有限公司 阵列基板及其制作方法、显示面板
CN106940507A (zh) * 2017-05-12 2017-07-11 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN107390443A (zh) * 2017-09-05 2017-11-24 京东方科技集团股份有限公司 显示面板和显示装置
CN108899331A (zh) * 2018-07-16 2018-11-27 京东方科技集团股份有限公司 电子纸显示基板及其制作方法、显示装置
CN111128025A (zh) * 2019-12-30 2020-05-08 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN112175815A (zh) * 2019-07-05 2021-01-05 京东方科技集团股份有限公司 Pcr基板、芯片、系统及液滴拉出方法
CN112639598A (zh) * 2019-07-24 2021-04-09 京东方科技集团股份有限公司 显示基板及显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826328B (zh) * 2016-05-03 2019-03-05 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2020191672A1 (zh) * 2019-03-27 2020-10-01 京东方科技集团股份有限公司 生物检测芯片、生物检测装置及其检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090137077A1 (en) * 2004-04-29 2009-05-28 Hyun Kyu Lee Thin film transistor array substrate and fabricating method thereof
CN102902113A (zh) * 2011-07-28 2013-01-30 乐金显示有限公司 液晶显示装置
CN103698950A (zh) * 2012-09-27 2014-04-02 乐金显示有限公司 液晶显示面板及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11174491A (ja) * 1997-12-08 1999-07-02 Nec Corp アクティブマトリクス型液晶表示装置
JP5052142B2 (ja) * 2007-01-16 2012-10-17 株式会社ジャパンディスプレイイースト 表示装置
KR101352113B1 (ko) 2007-05-17 2014-01-15 엘지디스플레이 주식회사 수평 전계 인가형 액정 표시 패널 및 그 제조방법
KR101289041B1 (ko) * 2010-03-25 2013-07-23 엘지디스플레이 주식회사 고투과 수평 전계형 액정표시장치 및 그 제조 방법
KR101921163B1 (ko) 2011-07-30 2018-11-23 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 이의 제조 방법
CN105161499B (zh) 2015-08-07 2017-09-19 京东方科技集团股份有限公司 一种显示基板及其制作方法和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090137077A1 (en) * 2004-04-29 2009-05-28 Hyun Kyu Lee Thin film transistor array substrate and fabricating method thereof
CN102902113A (zh) * 2011-07-28 2013-01-30 乐金显示有限公司 液晶显示装置
CN103698950A (zh) * 2012-09-27 2014-04-02 乐金显示有限公司 液晶显示面板及其制造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017024744A1 (zh) * 2015-08-07 2017-02-16 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
US10790306B2 (en) 2015-08-07 2020-09-29 Boe Technology Group Co., Ltd. Display substrate, manufacturing method thereof and display device
CN106887439A (zh) * 2017-03-21 2017-06-23 上海中航光电子有限公司 阵列基板及其制作方法、显示面板
CN106940507A (zh) * 2017-05-12 2017-07-11 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN106940507B (zh) * 2017-05-12 2020-03-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN107390443A (zh) * 2017-09-05 2017-11-24 京东方科技集团股份有限公司 显示面板和显示装置
US10818700B2 (en) 2017-09-05 2020-10-27 Boe Technology Group Co., Ltd. Array substrate, liquid crystal display panel and display device
CN108899331A (zh) * 2018-07-16 2018-11-27 京东方科技集团股份有限公司 电子纸显示基板及其制作方法、显示装置
CN112175815A (zh) * 2019-07-05 2021-01-05 京东方科技集团股份有限公司 Pcr基板、芯片、系统及液滴拉出方法
CN112639598A (zh) * 2019-07-24 2021-04-09 京东方科技集团股份有限公司 显示基板及显示面板
CN111128025A (zh) * 2019-12-30 2020-05-08 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN111128025B (zh) * 2019-12-30 2021-11-26 厦门天马微电子有限公司 阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
US10790306B2 (en) 2020-09-29
WO2017024744A1 (zh) 2017-02-16
CN105161499B (zh) 2017-09-19
US20170358601A1 (en) 2017-12-14

Similar Documents

Publication Publication Date Title
CN105161499A (zh) 一种显示基板及其制作方法和显示装置
CN102148196B (zh) Tft-lcd阵列基板及其制造方法
CN103268878B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
CN102937767B (zh) 阵列基板、显示装置和阵列基板的制作方法
CN104216183B (zh) 一种阵列基板及其制备方法、显示装置
CN105470269A (zh) Tft阵列基板及其制作方法
CN104914640A (zh) 一种阵列基板及其制作方法、显示面板、显示装置
CN104965370B (zh) 阵列基板及其制造方法、显示装置
CN106094272B (zh) 一种显示基板、其制作方法及显示装置
CN108428705A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN103309100B (zh) 液晶显示装置及其制造方法
CN102466936B (zh) 阵列基板、液晶显示器及阵列基板的制造方法
CN103762199B (zh) 一种液晶显示器的阵列基板的制造方法
CN104253132A (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
CN105093750A (zh) Tft阵列基板结构及其制作方法
CN104934443A (zh) 阵列基板及其制造方法、显示装置
CN105093756A (zh) 液晶显示像素结构及其制作方法
CN102931138B (zh) 阵列基板及其制造方法、显示装置
CN104409462A (zh) 阵列基板及其制造方法、显示装置
CN104020621B (zh) 一种阵列基板及其制备方法、显示装置
CN104779203A (zh) 一种阵列基板及其制造方法、显示装置
CN104916649A (zh) 阵列基板及其制造方法
CN102709235B (zh) 阵列基板及其制造方法、显示装置
CN101666949B (zh) Ips型tft-lcd阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant