KR20130053592A - 박막 트랜지스터 기판 및 이의 제조 방법 - Google Patents

박막 트랜지스터 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20130053592A
KR20130053592A KR1020110118948A KR20110118948A KR20130053592A KR 20130053592 A KR20130053592 A KR 20130053592A KR 1020110118948 A KR1020110118948 A KR 1020110118948A KR 20110118948 A KR20110118948 A KR 20110118948A KR 20130053592 A KR20130053592 A KR 20130053592A
Authority
KR
South Korea
Prior art keywords
pixel electrode
thin film
film transistor
electrode
contact hole
Prior art date
Application number
KR1020110118948A
Other languages
English (en)
Other versions
KR101888432B1 (ko
Inventor
양희정
이재민
호원준
김학수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110118948A priority Critical patent/KR101888432B1/ko
Publication of KR20130053592A publication Critical patent/KR20130053592A/ko
Application granted granted Critical
Publication of KR101888432B1 publication Critical patent/KR101888432B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

본 발명은 박막 트랜지스터와 전기적으로 연결되기 위해 드레인 콘택홀을 따라 오목하게 형성된 화소 전극 상에 포토 레지스트 패턴을 형성하여 포토 레지스트 패턴이 화소 전극 표면을 평탄화시켜 배향막의 인쇄 불량을 방지할 수 있는 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것으로, 본 발명의 박막 트랜지스터 기판은, 기판; 상기 기판 상에 형성된 박막 트랜지스터; 상기 박막 트랜지스터를 포함한 상기 기판 상에 차례로 형성된 제 1, 제 2 보호막; 상기 제 2 보호막 상에 형성된 통전극 형태의 공통 전극; 상기 공통 전극을 포함한 상기 제 2 보호막 전면에 형성된 절연막; 상기 제 1, 제 2 보호막과 절연막을 선택적으로 제거하여 상기 박막 트랜지스터를 노출시키는 드레인 콘택홀; 상기 절연막 상에 형성되어 상기 드레인 콘택홀을 통해 상기 박막 트랜지스터와 전기적으로 연결되며, 상기 드레인 콘택홀을 따라 오목하게 형성된 오목부와 상기 공통 전극과 대응되는 절연막 상에 형성된 평탄부를 갖는 화소 전극; 및 상기 화소 전극의 오목부 상에 형성되는 평탄화 패턴을 포함하며, 상기 평탄화 패턴의 상부면과 상기 화소 전극의 평탄부의 상부면이 수평을 이룬다.

Description

박막 트랜지스터 기판 및 이의 제조 방법{THIN FILM TRANSISTOR SUBSTRATE AND METHOD OF FABRICATING THE SAME}
본 발명은 박막 트랜지스터 기판에 관한 것으로 특히, 배향막 인쇄 특성을 향상시킬 수 있는 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 액정 표시 장치가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이러한 액정 표시 장치는 컬러 필터 어레이가 형성된 컬러 필터 기판, 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판 및 컬러 필터 기판과 박막 트랜지스터 기판 사이에 형성된 액정층을 포함하여 이루어진다.
컬러 필터 기판은 컬러 구현을 위한 컬러 필터 및 빛샘 방지를 위한 블랙 매트릭스가 형성된다. 그리고, 박막 트랜지스터 기판에는 데이터 신호가 개별적으로 공급되는 다수의 화소 전극이 매트릭스 형태로 형성된다. 또한 박막 트랜지스터 기판에는 다수의 화소 전극을 개별적으로 구동하기 위한 박막 트랜지스터, 박막 트랜지스터를 제어하는 게이트 배선 및 박막 트랜지스터에 데이터 신호를 공급하는 데이터 배선이 형성된다.
액정 표시 장치에서 가장 많이 사용되는 대표적인 구동 모드(Mode)는 액정 방향자가 90°트위스트 되도록 배열한 후 전압을 가하여 액정 방향자를 제어하는 TN(Twisted Nematic) 모드와, 한 기판 상에 나란하게 배열된 화소 전극과 공통 전극 간의 수평 전계에 의해 액정이 구동되는 횡전계(In Plane Switching) 모드 등이 있다.
횡전계 모드는 화소 전극과 공통 전극을 박막 트랜지스터 기판의 개구부에 서로 교번하도록 형성하여, 화소 전극과 공통 전극 사이에 발생하는 횡전계에 의해 액정이 배향되도록 한 것이다. 그런데, 횡전계 모드 액정 표시 장치는 시야각은 넓으나 개구율 및 투과율이 낮으므로, 상기와 같은 문제점을 개선하기 위해 프린지 전계(Fringe Field Switching; FFS) 모드 액정 표시 장치가 제안되었다.
프린지 전계 모드 액정 표시 장치는 화소 영역에 통전극 형태의 공통 전극을 형성하고 공통 전극 상에 슬릿 형태로 복수개의 화소 전극을 형성하거나, 반대로 화소 전극을 통전극 형태로 형성하고 공통 전극을 복수개의 슬릿 형태로 형성함으로써, 화소 전극과 공통 전극 사이에 형성되는 프린지 전계에 의해 액정 분자를 동작시킨다.
도 1a는 일반적인 프린지 전계 액정 표시 장치의 단면도로, 드레인 전극, 제 1, 제 2 보호막, 절연막, 공통 전극 및 화소 전극만을 도시하였으며, 도 1b는 화소 전극을 포함한 전면에 배향막을 인쇄한 단면도이다.
도 1a와 같이, 일반적인 프린지 전계 모드 액정 표시 장치는 소스 전극(미도시), 드레인 전극(40)을 덮도록 제 1, 제 2 보호막(50a, 50b)을 차례로 형성한 후, 제 2 보호막(50b) 상에 통전극 형태의 공통 전극(60)을 형성한다. 그리고, 공통 전극(60)을 포함한 제 2 보호막(50b) 전면에 절연막(70)을 형성하고, 제 1, 제 2 보호막(50a, 50b)과 절연막(70)을 선택적으로 제거하여 드레인 전극(40)을 노출시키는 드레인 콘택홀(70a)을 형성한 후, 드레인 전극(40)과 전기적으로 연결되는 슬릿 형태의 화소 전극(80)을 절연막(70) 상에 형성한다.
그리고, 도 1b와 같이, 화소 전극(80)을 포함한 절연막(70) 전면에 배향막(90)을 인쇄한다. 그런데, 이 때, 드레인 콘택홀(70a)에 대응되는 오목한 화소 전극(80) 상에는 배향막(90)이 인쇄되지 않는다. 이는, 드레인 콘택홀(70a)의 단차 때문이다. 구체적으로, 단차가 커질수록 배향막(90)이 넓게 퍼지는데 필요한 에너지가 증가하기 때문에, 드레인 콘택홀(70a)에 대응되는 영역에 배향막(90)이 미인쇄되는 영역이 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 드레인 콘택홀에 대응되는 영역을 평탄화시켜, 배향막의 인쇄 불량을 방지할 수 있는 박막 트랜지스터 기판 및 이의 제조 방법을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 박막 트랜지스터 기판은, 기판; 상기 기판 상에 형성된 박막 트랜지스터; 상기 박막 트랜지스터를 포함한 상기 기판 상에 차례로 형성된 제 1, 제 2 보호막; 상기 제 2 보호막 상에 형성된 통전극 형태의 공통 전극; 상기 공통 전극을 포함한 상기 제 2 보호막 전면에 형성된 절연막; 상기 제 1, 제 2 보호막과 절연막을 선택적으로 제거하여 상기 박막 트랜지스터를 노출시키는 드레인 콘택홀; 상기 절연막 상에 형성되어 상기 드레인 콘택홀을 통해 상기 박막 트랜지스터와 전기적으로 연결되며, 상기 드레인 콘택홀을 따라 오목하게 형성된 오목부와 상기 공통 전극과 대응되는 절연막 상에 형성된 평탄부를 갖는 화소 전극; 및 상기 화소 전극의 오목부 상에 형성되는 평탄화 패턴을 포함하며, 상기 평탄화 패턴의 상부면과 상기 화소 전극의 평탄부의 상부면이 수평을 이룬다.
상기 평탄화 패턴은 포토 레지스트로 형성된다.
또한, 동일 목적을 달성하기 위한 박막 트랜지스터 기판의 제조 방법은, 기판 상에 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터를 포함하는 상기 기판 전면에 차례로 제 1, 제 2 보호막을 형성하는 단계; 상기 제 2 보호막 상에 공통 전극을 형성하고, 상기 공통 전극을 포함하는 제 2 보호막 전면에 절연막을 형성하는 단계; 상기 제 1, 제 2 보호막과 절연막을 선택적으로 제거하여 상기 박막 트랜지스터를 노출시키는 드레인 콘택홀을 형성하는 단계; 상기 절연막 상에 상기 드레인 콘택홀을 통해 상기 박막 트랜지스터와 전기적으로 연결되며, 상기 드레인 콘택홀을 따라 오목하게 형성된 오목부와 상기 공통 전극과 대응되는 절연막 상에 형성된 평탄부를 갖는 화소 전극을 형성하는 단계; 및 상기 화소 전극의 오목부 상에 형성되는 평탄화 패턴을 형성하는 단계를 포함하며, 상기 평탄화 패턴의 상부면과 상기 화소 전극의 평탄부의 상부면이 수평을 이룬다.
상기 화소 전극을 형성하는 단계는 상기 드레인 콘택홀을 포함하는 상기 절연막 전면에 투명 도전성 물질을 증착하는 단계; 상기 투명 도전성 물질 상에 형성된 포토 레지스트 패턴을 마스크로 이용하여 상기 투명 도전성 물질을 패터닝하여 상기 드레인 콘택홀을 따라 오목하게 형성된 오목부와 상기 공통 전극과 대응되는 절연막 상에 형성된 평탄부를 갖는 화소 전극을 형성하는 단계; 및 상기 포토 레지스트 패턴을 선택적으로 제거하는 단계를 포함한다.
상기 포토 레지스트 패턴을 선택적으로 제거하는 단계는 애싱(Ashing) 공정을 이용하여, 상기 화소 전극의 평탄부에 대응되는 포토 레지스트 패턴이 완전히 제거될 때까지 진행된다.
상기 평탄화 패턴은 상기 애싱(Ashing) 공정 후 상기 화소 전극의 오목부에 남아있는 포토 레지스트 패턴이다.
상기와 같은 본 발명의 박막 트랜지스터 기판 및 이의 제조 방법은 박막 트랜지스터와 전기적으로 연결되기 위해 드레인 콘택홀을 따라 오목하게 형성된 화소 전극 상에 포토 레지스트 패턴을 형성하여 포토 레지스트 패턴이 오목한 화소 전극 표면을 평탄화시킨다. 이로써, 평탄한 화소 전극 표면을 따라 배향막이 골고루 인쇄되어 배향막의 인쇄 불량을 방지할 수 있다.
도 1a는 일반적인 프린지 전계 액정 표시 장치의 단면도.
도 1b는 화소 전극을 포함한 전면에 배향막을 인쇄한 단면도.
도 2는 본 발명의 박막 트랜지스터 기판의 단면도.
도 3은 포토 레지스트 패턴이 드레인 콘택홀을 따라 오목하게 형성된 화소 전극 상에 형성된 사진.
도 4a 내지 도 4g는 본 발명의 박막 트랜지스터 기판의 제조 방법을 나타낸 공정 단면도.
도 5a 내지 도 5d는 화소 전극을 형성하는 방법을 나타낸 공정 단면도.
이하, 본 발명의 박막 트랜지스터 기판을 설명하면 다음과 같다.
도 2는 본 발명의 박막 트랜지스터 기판의 단면도이며, 도 3은 포토 레지스트 패턴이 드레인 콘택홀을 따라 오목하게 형성된 화소 전극 상에 형성된 사진이다.
도 2와 같이, 본 발명의 박막 트랜지스터 기판은 기판(100) 상에 형성된 박막 트랜지스터, 박막 트랜지스터를 포함한 기판(100) 상에 차례로 형성된 제 1, 제 2 보호막(150a, 150b), 제 2 보호막(150b) 상에 형성된 통전극 형태의 공통 전극(160), 공통 전극(160)을 포함한 제 2 보호막(150b) 전면에 형성된 절연막(170), 절연막(170) 상에 형성되어, 제 1, 제 2 보호막(150a, 150b)과 절연막(170)을 선택적으로 제거하여 박막 트랜지스터를 노출시키는 드레인 콘택홀(미도시)를 통해 박막 트랜지스터와 전기적으로 연결되며, 드레인 콘택홀(미도시)을 따라 오목하게 형성된 오목부(180b)와 평탄한 절연막(170) 상에 형성된 평탄부(180c)를 갖는 화소 전극(180), 드레인 콘택홀(미도시)을 따라 오목하게 형성된 화소 전극(180)의 오목부(180b) 상에 형성되어, 화소 전극(180) 표면을 평탄화시키는 평탄화 패턴(400)을 포함한다.
구체적으로, 기판(100) 상에는 게이트 배선(미도시)과 데이터 배선(미도시)이 게이트 절연막(110)을 사이에 두고 교차 형성되며, 게이트 배선(미도시)과 데이터 배선(미도시)의 교차 영역에 박막 트랜지스터가 형성된다. 박막 트랜지스터는 게이트 배선(미도시)에 공급되는 스캔 신호에 응답하여 데이터 배선(미도시)에 공급되는 화소 신호가 화소 전극(180)에 충전되어 유지되게 한다. 이를 위해 박막 트랜지스터는 게이트 전극(110a), 소스 전극(140a), 드레인 전극(140b), 반도체층(130)을 포함한다.
기판(100) 상에 형성된 게이트 배선(미도시)과 동일 층에 게이트 전극(110a)이 형성된다. 그리고, 게이트 전극(110a)을 포함한 기판(100) 전면에 게이트 절연막(110)이 형성된다. 게이트 전극(110a)에 대응되는 게이트 절연막(110) 상에는 액티브층(130a)과 오믹 콘택층(130b)이 차례로 적층된 반도체층(130)이 형성된다.
액티브층(130a)은 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등과 같은 무기 절연 물질로 형성된 게이트 절연막(110)을 사이에 두고 게이트 전극(110a)과 중첩된다. 그리고, 액티브층(130a) 상에 형성된 오믹 콘택층(130b)은 소스, 드레인 전극(140a, 140b)과 액티브층(130a) 사이의 전기 접촉 저항을 감소시키는 역할을 한다. 그리고, 소스, 드레인 전극(140a, 140b)의 이격된 구간에 대응되는 영역이 제거되어 채널이 형성된다.
소스 전극(140a)은 데이터 배선(미도시)과 접속되어 데이터 배선(미도시)의 화소 신호를 공급받는다. 그리고, 드레인 전극(140b)은 액티브층(130a)의 채널을 사이에 두고 소스 전극(140a)과 마주하도록 형성되어 데이터 배선(미도시)으로부터의 화소 신호를 화소 전극(180)에 공급한다.
소스, 드레인 전극(140a, 140b)을 포함한 게이트 절연막(110) 전면에는 차례로 제 1, 제 2 보호막(150a, 150b)이 형성되고, 제 2 보호막(150b) 상에 통전극 형태의 공통 전극(160)이 형성된다. 공통 전극(160)은 틴 옥사이드(Tin Oxide: TO), 인듐 틴 옥사이드(Indium Tin Oxide: ITO), 인듐 징크 옥사이드(Indium Zinc Oxide: IZO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide: ITZO) 등과 같은 투명 전도성 물질로 형성된다.
도시하지는 않았으나, 공통 전극(160)은 게이트 절연막(110)과 제 1, 제 2 보호막(150a, 150b)에 형성된 공통 콘택홀(미도시)을 따라 게이트 배선(미도시)와 동일 층에 형성된 공통 배선(미도시)과 전기적으로 접속하여 공통 전압을 공급받는다.
공통 전극(160)을 포함한 제 2 보호막(150b) 전면에 절연막(170)이 형성되고, 절연막(170) 상에 형성된 복수개의 슬릿 형태의 화소 전극(180)은 공통 전극(160)과 같이 틴 옥사이드(Tin Oxide: TO), 인듐 틴 옥사이드(Indium Tin Oxide: ITO), 인듐 징크 옥사이드(Indium Zinc Oxide: IZO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide: ITZO) 등과 같은 투명 전도성 물질로 형성된다.
이 때, 화소 전극(180)은 제 1, 제 2 보호막(150a, 150b)과 절연막(170)을 선택적으로 제거하여 드레인 전극(140b)을 노출시키는 드레인 콘택홀(미도시)을 따라 오목하게 형성된 오목부(180b)와, 공통 전극(160)과 대응되는 절연막(170) 상에 형성된 평탄부(180c)를 포함한다. 상기와 같은 화소 전극(180)은 드레인 전극(140b)과 전기적으로 연결되어 데이터 배선(미도시)으로부터의 화소 신호를 공급받아 절연막(170)을 사이에 두고 공통 전극(160)과 중첩되어 프린지 필드를 형성한다.
화소 전극(180)을 포함한 절연막(170) 전면에는 배향막이 인쇄되고, 도시하지는 않았지만, 컬러 필터, 블랙 매트릭스 등이 형성된 컬러 필터 기판 전면에도 배향막을 인쇄한 후, 박막 트랜지스터 기판과 컬러 필터 기판을 대향 합착하고 박막 트랜지스터 기판과 컬러 필터 기판 사이에 액정을 주입한다.
그리고, 프린지 필드에 의해 박막 트랜지스터 기판과 컬러 필터 기판 사이에서 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 그리고, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상이 구현된다.
그런데, 상술한 바와 같이, 화소 전극(180)을 포함한 절연막(170) 전면에 배향막(190)을 인쇄할 때, 드레인 콘택홀에 대응되는 화소 전극(180)의 오목부(180b) 상에는 드레인 콘택홀의 단차 때문에 배향막(190)이 인쇄되지 않는다. 따라서, 본 발명의 박막 트랜지스터 기판은 상기와 같은 문제점을 해결하기 위해, 드레인 콘택홀(미도시)을 따라 오목하게 형성된 화소 전극(180)의 오목부(180b) 상에 평탄화 패턴(400)이 형성되어, 평탄화 패턴(400)의 상부면과 화소 전극(180)의 평탄부(180c)의 상부면이 수평을 이루게 되어 화소 전극(180)의 오목부(180b)의 표면을 평탄화시킨다. 이 때, 평탄화 패턴(400)은 포토 레지스트로 형성되는 것이 바람직하다.
일반적으로, 화소 전극(180)을 형성하는 것은 드레인 콘택홀(미도시)을 포함한 절연막(170) 전면에 상기와 같은 투명 전도성 물질을 증착한 후, 투명 전도성 물질 상에 포토 레지스트를 도포한다. 그리고, 마스크를 이용하여 포토 레지스트를 노광 및 현상 한 후, 현상된 포토 레지스트를 이용하여 하부 투명 전도성 물질을 패터닝하고, 현상된 포토 레지스트를 제거한다.
그러나, 본 발명의 박막 트랜지스터 기판은 포토 레지스트를 제거할 때, 포토 레지스트를 전부 제거하지 않고, 드레인 콘택홀(미도시)을 따라 오목하게 형성된 화소 전극(180)의 오목부(180b) 상에는 남아있도록 포토 레지스트를 선택적으로 제거하여, 화소 전극(180)의 오목부(180b) 평탄화 패턴(400)이 형성되고, 평탄화 패턴(400)의 상부면과 화소 전극(180)의 평탄부(180c)의 상부면이 수평을 이루게되어 화소 전극(180)의 오목부(180b)의 표면을 평탄화시킨다.
한편, 본 발명의 평탄화 패턴(400)은 경우에 따라, BCB(Benzocyclobutene), PAC(Photo Active Compound), SOG(spin on glass), Acrylate, polyimide 등과 같은 물질을 패터닝하여 형성될 수 있으나, 마스크 공정이 추가되는 것을 방지하기 위해 화소 전극(180)을 패터닝하기 위한 포토 레지스트로 형성되는 것이 가장 바람직하다.
또한, 도시하지는 않았으나, 박막 트랜지스터 기판에 드레인 전극과 접속하는 화소 전극을 형성하고 컬러 필터 기판에 공통 전극을 형성하는 TN 모드 액정 표시 장치인 경우에도 드레인 콘택홀을 따라 오목하게 형성된 화소 전극의 오목부 상에만 평탄화 패턴을 형성하여, 평탄화 패턴의 상부면과 화소 전극의 평탄부의 상부면이 수평을 이루게되어 화소 전극의 오목부의 표면을 평탄화시킨다.
이하, 본 발명에 따른 박막 트랜지스터 기판의 제조 방법을 상세히 설명하면 다음과 같다.
도 4a 내지 도 4g는 본 발명의 박막 트랜지스터 기판의 제조 방법을 나타낸 공정 단면도이며, 도 5a 내지 도 5d는 화소 전극을 형성하는 방법을 나타낸 공정 단면도이다.
먼저, 도 4a와 같이, 기판(100) 상에 게이트 배선(미도시)과 게이트 전극(110a)을 형성한다. 구체적으로, 기판(100) 상에 스퍼터링(Sputtering) 방법 등의 증착 방법으로 금속층을 형성한 후, 금속층을 패터닝하여 게이트 전극(110a), 게이트 배선(미도시), 공통 배선(미도시)을 형성한다. 그리고, 게이트 전극(110a), 게이트 배선(미도시), 공통 배선(미도시)을 포함한 기판(100) 전면에 게이트 절연막(110)을 형성한다.
이 때, 금속층은 Al/Cr, Al/Mo, Al(Nd)/Al, Al(Nd)/Cr, Mo/Al(Nd)/Mo, Cu/Mo, Ti/Al(Nd)/Ti, Mo/Al, Mo/Ti/Al(Nd), Cu 합금/Mo, Cu 합금/Al, Cu 합금/Mo 합금, Cu 합금/Al 합금, Al/Mo 합금, Mo 합금/Al, Al 합금/Mo 합금, Mo 합금/Al 합금, Mo/Al 합금 등과 같이 이중층 이상이 적층된 구조로 형성되거나, Mo, Ti, Cu, AlNd, Al, Cr, Mo 합금, Cu 합금, Al 합금 등의 단일층 구조로 형성될 수 있다.
도 4b와 같이, 게이트 절연막(110) 상에 액티브층(130a)과 오믹 콘택층(130b)이 차례로 적층된 구조의 반도체층(130)을 형성하고, 도 4c와 같이, 반도체층(130)을 포함한 게이트 절연막(110) 상에 스퍼터링 방법 등의 증착 방법으로 금속층을 형성한 후, 금속층을 패터닝하여 데이터 배선(미도시)과 일정 간격 이격된 소스, 드레인 전극(140a, 140b)을 형성한다. 그리고, 소스, 드레인 전극(140a, 140b) 사이의 이격된 구간에 노출된 오믹 콘택층(130b)을 제거하여 채널을 형성한다.
이어, 도 4d와 같이, 소스, 드레인 전극(140a, 140b)을 포함한 게이트 절연막(110) 전면에 제 1, 제 2 보호막(150a, 150a)을 형성한다. 그리고, 후술할 공통 전극(160)과 공통 배선(미도시)를 전기적으로 연결시키기 위해, 제 1, 제 2 보호막(150a, 150b)을 선택적으로 제거하여 공통 배선(미도시)를 노출시킨다.
노출된 공통 배선(미도시)를 포함한 제 2 보호막(150b) 상에 틴 옥사이드(Tin Oxide: TO), 인듐 틴 옥사이드(Indium Tin Oxide: ITO), 인듐 징크 옥사이드(Indium Zinc Oxide: IZO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide: ITZO) 등과 같은 투명 전도성 물질을 증착한 후, 이를 패터닝하여 통전극 형태의 공통 전극(160)을 형성한다.
이어, 도 4e와 같이, 공통 전극(160)을 포함한 제 2 보호막(150b) 전면에 절연막(170)을 형성하고, 박막 트랜지스터의 드레인 전극(140b)과 후술할 화소 전극(180)을 전기적으로 연결시키기 위해, 제 1, 제 2 보호막(150a, 150b)과 절연막(170)을 선택적으로 제거하여 드레인 전극(140b)을 노출시키는 드레인 콘택홀(170a)을 형성한다. 그리고, 도 4f와 같이, 절연막(170) 상에 드레인 콘택홀(170a)을 통해 드레인 전극(140b)과 전기적으로 연결되는 슬릿 형태의 화소 전극(180)을 형성한다. 이 때, 화소 전극(180)은 드레인 콘택홀(170a)을 따라 오목하게 형성된 오목부(180b)와, 공통 전극(160)과 대응되는 절연막(170) 상에 형성된 평탄부(180c)를 갖는다.
이하, 화소 전극(180)을 형성하는 공정을 구체적으로 설명하면 다음과 같다.
도 5a와 같이, 제 1, 제 2 보호막(150a, 150b)과 절연막(170)을 선택적으로 제거하여 드레인 전극(140b)을 노출시키는 드레인 콘택홀(170a)을 포함한 절연막(170) 전면에 투명 전도성 물질층(180a)을 형성한다. 그리고, 투명 전도성 물질층(180a)을 패터닝하여 화소 전극(180)을 형성하기 위해, 투명 전도성 물질층(180a) 전면에 포토 레지스트(300)를 도포한다.
이어, 도 5b와 같이, 마스크를 이용하여 포토 레지스트(300)를 노광 및 현상하여 포토 레지스트 패턴(300a)을 형성하고, 포토 레지스트 패턴(300a)을 마스크로 이용하여 도 5c와 같이, 포토 레지스트 패턴(300a)에 의해 노출된 투명 전도성 물질층(180a)을 제거하여 화소 전극(180)을 형성한다. 이 때, 화소 전극(180)은 드레인 콘택홀(170a)을 따라 오목하게 형성된 오목부(180b)와, 공통 전극(160)과 대응되는 절연막(170) 상에 형성된 평탄부(180c)를 갖는다.
그리고, 도 5d와 같이, 포토 레지스트 패턴(300a)을 제거한다. 포토 레지스트 패턴(300a)은 습식 식각(Wet Etching) 또는 건식 식각(Dry Etching) 방법으로 제거할 수 있으며, 특히, 애싱(Ashing) 공정으로 제거하는 것이 바람직하다. 구체적으로, 애싱 공정은 O2, N2, CF4 등을 이용하여 화소 전극(180)의 평탄부(180c)에 대응되는 포토 레지스트 패턴(300a)이 완전히 제거될 때까지 진행된다.
즉, 화소 전극(180)의 평탄부(180c)에 대응되는 포토 레지스트 패턴(300a)이 완전히 제거되면, 화소 전극(180)의 오목부(180b)에 대응되는 포토 레지스트 패턴(300a)은 화소 전극(180)의 평탄부(180c)에 대응되는 포토 레지스트 패턴(300a)의 두께(d2)만큼만 제거되고, 나머지는 제거되지 않고 남아 평탄화 패턴(400)이 형성된다. 이 때, 화소 전극(180)의 오목부(180b)에 형성된 평탄화 패턴(400)의 상부면이 화소 전극(180)의 평탄부(180c)의 상부면과 수평을 이루게된다.
따라서, 도 4g와 같이, 화소 전극(180)을 포함한 절연막(170) 전면에 배향막(190)을 인쇄할 때, 화소 전극(180)의 오목부(180b)의 단차가 줄어들어 배향막(190)이 골고루 인쇄되어 배향막(190)의 인쇄 불량을 방지할 수 있다.
또한, 도시하지는 않았으나, 박막 트랜지스터 기판에 드레인 전극과 접속하는 화소 전극을 형성하고 컬러 필터 기판에 공통 전극을 형성하는 TN 모드 액정 표시 장치인 경우, 드레인 전극과 접속하는 화소 전극 중, 드레인 콘택홀을 따라 오목하게 형성된 화소 전극의 오목부 상에만 평탄화 패턴을 형성하여, 평탄화 패턴의 상부면과 화소 전극의 평탄부의 상부면이 수평을 이루게되어 평탄화 패턴이 화소 전극의 오목부의 단차를 줄여 박막 트랜지스터 기판 전면에 배향막을 인쇄할 때, 배향막의 인쇄 특성을 향상시킬 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판 110: 게이트 절연막
110a: 게이트 전극 130: 반도체층
130a: 액티브층 130b: 오믹 콘택층
140a: 소스 전극 140b: 드레인 전극
150a: 제 1 보호막 150b: 제 2 보호막
160: 공통 전극 170: 절연막
180: 화소 전극 180a: 투명 전도성 물질층
180b: 오목부 180c: 평탄부
190: 배향막 300: 포토 레지스트
300a: 포토 레지스트 패턴 400: 평탄화 패턴

Claims (6)

  1. 기판;
    상기 기판 상에 형성된 박막 트랜지스터;
    상기 박막 트랜지스터를 포함한 상기 기판 상에 차례로 형성된 제 1, 제 2 보호막;
    상기 제 2 보호막 상에 형성된 통전극 형태의 공통 전극;
    상기 공통 전극을 포함한 상기 제 2 보호막 전면에 형성된 절연막;
    상기 제 1, 제 2 보호막과 절연막을 선택적으로 제거하여 상기 박막 트랜지스터를 노출시키는 드레인 콘택홀;
    상기 절연막 상에 형성되어 상기 드레인 콘택홀을 통해 상기 박막 트랜지스터와 전기적으로 연결되며, 상기 드레인 콘택홀을 따라 오목하게 형성된 오목부와 상기 공통 전극과 대응되는 절연막 상에 형성된 평탄부를 갖는 화소 전극; 및
    상기 화소 전극의 오목부 상에 형성되는 평탄화 패턴을 포함하며, 상기 평탄화 패턴의 상부면과 상기 화소 전극의 평탄부의 상부면이 수평을 이루는 것을 특징으로 하는 박막 트랜지스터 기판.
  2. 제 1 항에 있어서,
    상기 평탄화 패턴은 포토 레지스트로 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
  3. 기판 상에 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터를 포함하는 상기 기판 전면에 차례로 제 1, 제 2 보호막을 형성하는 단계;
    상기 제 2 보호막 상에 공통 전극을 형성하고, 상기 공통 전극을 포함하는 제 2 보호막 전면에 절연막을 형성하는 단계;
    상기 제 1, 제 2 보호막과 절연막을 선택적으로 제거하여 상기 박막 트랜지스터를 노출시키는 드레인 콘택홀을 형성하는 단계;
    상기 절연막 상에 상기 드레인 콘택홀을 통해 상기 박막 트랜지스터와 전기적으로 연결되며, 상기 드레인 콘택홀을 따라 오목하게 형성된 오목부와 상기 공통 전극과 대응되는 절연막 상에 형성된 평탄부를 갖는 화소 전극을 형성하는 단계; 및
    상기 화소 전극의 오목부 상에 형성되는 평탄화 패턴을 형성하는 단계를 포함하며,
    상기 평탄화 패턴의 상부면과 상기 화소 전극의 평탄부의 상부면이 수평을 이루는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  4. 제 3 항에 있어서,
    상기 화소 전극을 형성하는 단계는 상기 드레인 콘택홀을 포함하는 상기 절연막 전면에 투명 도전성 물질을 증착하는 단계;
    상기 투명 도전성 물질 상에 형성된 포토 레지스트 패턴을 마스크로 이용하여 상기 투명 도전성 물질을 패터닝하여 상기 드레인 콘택홀을 따라 오목하게 형성된 오목부와 상기 공통 전극과 대응되는 절연막 상에 형성된 평탄부를 갖는 화소 전극을 형성하는 단계; 및
    상기 포토 레지스트 패턴을 선택적으로 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  5. 제 4 항에 있어서,
    상기 포토 레지스트 패턴을 선택적으로 제거하는 단계는 애싱(Ashing) 공정을 이용하여, 상기 화소 전극의 평탄부에 대응되는 포토 레지스트 패턴이 완전히 제거될 때까지 진행되는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
  6. 제 5 항에 있어서,
    상기 평탄화 패턴은 상기 애싱(Ashing) 공정 후 상기 화소 전극의 오목부에 남아있는 포토 레지스트 패턴인 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
KR1020110118948A 2011-11-15 2011-11-15 박막 트랜지스터 기판 및 이의 제조 방법 KR101888432B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110118948A KR101888432B1 (ko) 2011-11-15 2011-11-15 박막 트랜지스터 기판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110118948A KR101888432B1 (ko) 2011-11-15 2011-11-15 박막 트랜지스터 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130053592A true KR20130053592A (ko) 2013-05-24
KR101888432B1 KR101888432B1 (ko) 2018-08-17

Family

ID=48662775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110118948A KR101888432B1 (ko) 2011-11-15 2011-11-15 박막 트랜지스터 기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101888432B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015163946A (ja) * 2014-01-31 2015-09-10 Jsr株式会社 液晶表示素子および感放射線性樹脂組成物
CN105974696A (zh) * 2016-07-25 2016-09-28 京东方科技集团股份有限公司 一种显示面板
CN107167972A (zh) * 2017-06-12 2017-09-15 昆山龙腾光电有限公司 阵列基板及其制作方法和显示装置
KR20180125296A (ko) * 2017-05-15 2018-11-23 엘지디스플레이 주식회사 평판 표시 패널 및 그의 제조 방법
WO2024020767A1 (zh) * 2022-07-26 2024-02-01 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶盒、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070001656A (ko) * 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20080057581A (ko) * 2006-12-20 2008-06-25 삼성전자주식회사 유기 발광 표시 장치 및 그 제조방법
KR20110045480A (ko) * 2009-10-27 2011-05-04 삼성전자주식회사 표시 기판, 이의 제조 방법 및 표시패널의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070001656A (ko) * 2005-06-29 2007-01-04 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20080057581A (ko) * 2006-12-20 2008-06-25 삼성전자주식회사 유기 발광 표시 장치 및 그 제조방법
KR20110045480A (ko) * 2009-10-27 2011-05-04 삼성전자주식회사 표시 기판, 이의 제조 방법 및 표시패널의 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015163946A (ja) * 2014-01-31 2015-09-10 Jsr株式会社 液晶表示素子および感放射線性樹脂組成物
CN105974696A (zh) * 2016-07-25 2016-09-28 京东方科技集团股份有限公司 一种显示面板
CN105974696B (zh) * 2016-07-25 2019-05-03 京东方科技集团股份有限公司 一种显示面板
KR20180125296A (ko) * 2017-05-15 2018-11-23 엘지디스플레이 주식회사 평판 표시 패널 및 그의 제조 방법
CN107167972A (zh) * 2017-06-12 2017-09-15 昆山龙腾光电有限公司 阵列基板及其制作方法和显示装置
WO2024020767A1 (zh) * 2022-07-26 2024-02-01 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶盒、显示装置

Also Published As

Publication number Publication date
KR101888432B1 (ko) 2018-08-17

Similar Documents

Publication Publication Date Title
KR101274706B1 (ko) 액정표시장치 및 그 제조방법
US6567150B1 (en) Liquid crystal display and method of manufacturing the same
US8125603B2 (en) In-plane switching mode liquid crystal display device and method for fabricating the same
KR101888422B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20080180623A1 (en) Liquid crystal display device
KR101622655B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20130097879A (ko) 액정 표시 장치 및 이의 제조 방법
KR20130071685A (ko) 액정 표시 장치 및 이의 제조 방법
KR20120107269A (ko) 액정 표시 장치 및 이의 제조 방법
KR101888432B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20120129746A (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20120136239A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20090043838A (ko) 액정 표시 패널과 그 제조 방법
KR101849569B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20080143907A1 (en) Liquid crystal display device and method of manufacturing the same
KR101960363B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20080075717A (ko) 횡전계방식 액정표시장치의 제조방법
KR101818457B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20080052768A (ko) 액정표시장치 및 그 제조방법
KR20120072817A (ko) 액정 표시 장치 및 이의 제조 방법
KR20120132853A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR102218945B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR20140052450A (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20130019570A (ko) 액정 표시 장치 및 이의 제조 방법
KR20120107560A (ko) 액정 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant