CN107167972A - 阵列基板及其制作方法和显示装置 - Google Patents

阵列基板及其制作方法和显示装置 Download PDF

Info

Publication number
CN107167972A
CN107167972A CN201710440207.4A CN201710440207A CN107167972A CN 107167972 A CN107167972 A CN 107167972A CN 201710440207 A CN201710440207 A CN 201710440207A CN 107167972 A CN107167972 A CN 107167972A
Authority
CN
China
Prior art keywords
gate insulator
layer
groove
array base
base palte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710440207.4A
Other languages
English (en)
Inventor
陈晓威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InfoVision Optoelectronics Kunshan Co Ltd
Original Assignee
InfoVision Optoelectronics Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InfoVision Optoelectronics Kunshan Co Ltd filed Critical InfoVision Optoelectronics Kunshan Co Ltd
Priority to CN201710440207.4A priority Critical patent/CN107167972A/zh
Publication of CN107167972A publication Critical patent/CN107167972A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Abstract

一种阵列基板，包括基板和设置在基板上的栅极、栅极绝缘层、有源层、源极、漏极、绝缘层和电极层，绝缘层上设有露出漏极的导通孔，电极层通过导通孔与漏极电性连接，栅极绝缘层上设有凹槽，漏极上设有与凹槽对应的凹陷部，电极层通过导通孔与漏极的凹陷部电性连接。本发明的阵列基板的电极层与凹陷部的接触面积增大，能有效降低接触阻抗，有利于提高产品的显示品质，同时降低产品功耗。本发明还涉及一种阵列基板的制作方法及显示装置。

Description

阵列基板及其制作方法和显示装置
技术领域
本发明涉及液晶显示技术领域，特别涉及一种阵列基板及其制作方法和显示装置。
背景技术
液晶显示模块LCM(LCD Module)即LCD显示模组或液晶模块，是指将液晶显示器件、连接件、控制与驱动等外围电路、PCBA电路板、背光源等结构件装配在一起的显示组件。液晶显示模块主要包括背光模组和设置在背光模组上的显示面板。显示面板包括阵列基板、彩膜基板和设置于阵列基板与彩膜基板之间的液晶层。
图1是现有的阵列基板的结构示意图。如图1所示，阵列基板30包括玻璃基板32和设置在玻璃基板32上的栅极33、栅极绝缘层34、有源层35，源极36、漏极37、绝缘层38和像素电极39。绝缘层38上设有露出漏极37的导通孔301，像素电极39通过导通孔301与漏极37电性连接。在TFT制程中，导通孔301的大小会影响整个阵列基板30的开口率，如果导通孔301过大，会降低阵列基板30的开口率；如果导通孔301过小，会增加漏极37与像素电极39的接触阻抗，而接触阻抗过大会影响产品的显示品质，增加功耗，降低产品的可靠性。
发明内容
本发明的目的在于，提供了一种阵列基板，电极层与凹陷部的接触面积增大，能有效降低接触阻抗，有利于提高产品的显示品质，同时降低产品功耗。
本发明解决其技术问题是采用以下的技术方案来实现的。
一种阵列基板，包括基板和设置在基板上的栅极、栅极绝缘层、有源层、源极、漏极、绝缘层和电极层，绝缘层上设有露出漏极的导通孔，电极层通过导通孔与漏极电性连接，栅极绝缘层上设有凹槽，漏极上设有与凹槽对应的凹陷部，电极层通过导通孔与漏极的凹陷部电性连接。
在本发明的较佳实施例中，上述凹槽呈弧形；凹陷部呈弧形。
在本发明的较佳实施例中，上述栅极绝缘层的厚度为300nm～500nm。
在本发明的较佳实施例中，上述凹槽的深度等于栅极绝缘层厚度的1/2～2/3。
本发明的另一目的在于，提供了一种阵列基板的制作方法，电极层与凹陷部的接触面积增大，能有效降低接触阻抗，有利于提高产品的显示品质，同时降低产品功耗。
一种阵列基板的制作方法，该阵列基板的制作方法的步骤包括：
提供基板，在基板上依次形成栅极、栅极绝缘层、有源层、源极、漏极、绝缘层和电极层，其中绝缘层上设有露出漏极的导通孔，栅极绝缘层上设有凹槽，漏极上设有与凹槽对应的凹陷部，电极层通过导通孔与漏极的凹陷部电性连接。
在本发明的较佳实施例中，在栅极绝缘层上形成凹槽的步骤包括：
在栅极绝缘层上涂布光阻层，并以一道光罩图案对光阻层进行曝光、显影，形成光阻层图案；然后以形成的光阻层图案为遮罩对栅极绝缘层进行干蚀刻形成凹槽。
在本发明的较佳实施例中，在栅极绝缘层上形成凹槽的步骤还包括：
在栅极绝缘层上涂布光阻层后进行减压干燥，增加底压和时间，然后对光阻层进行软烤和硬烤，在软烤时降低软烤温度，在硬烤时升高硬烤温度，通过曝光、显影形成光阻层图案，其中光阻层上形成多个开口，光阻层的厚度向着开口轴线的方向逐渐降低；然后以形成的光阻层图案为遮罩对栅极绝缘层进行干蚀刻形成凹槽。
在本发明的较佳实施例中，上述凹槽呈弧形；凹陷部呈弧形。
在本发明的较佳实施例中，上述凹槽的深度等于栅极绝缘层厚度的1/2～2/3。
本发明的另一目的在于，提供了一种显示装置，电极层与凹陷部的接触面积增大，能有效降低接触阻抗，有利于提高产品的显示品质，同时降低产品功耗。
一种显示装置，包括上述的阵列基板。
本发明的阵列基板包括基板和设置在基板上的栅极、栅极绝缘层、有源层、源极、漏极、绝缘层和电极层，绝缘层上设有露出漏极的导通孔，电极层通过导通孔与漏极电性连接，栅极绝缘层上设有凹槽，漏极上设有与凹槽对应的凹陷部，电极层通过导通孔与漏极的凹陷部电性连接。本发明的电极层与凹陷部的接触面积增大，能有效降低电极层与凹陷部的接触阻抗，有利于提高产品的显示品质，同时降低了产品功耗。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明。
附图说明
图1是现有的阵列基板的结构示意图。
图2是本发明的阵列基板的结构示意图。
图3a至图3g是本发明的阵列基板的制作方法的流程示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的阵列基板和阵列基板的制作方法以及显示装置的具体实施方式、结构、特征及其功效，详细说明如下:
有关本发明的前述及其它技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
图2是本发明的阵列基板的结构示意图。如图2所示，在本实施例中，阵列基板10包括基板12和设置在基板12上的栅极13、栅极绝缘层14、有源层15、源极16、漏极17、绝缘层18和电极层19。
具体地，基板12由透明的玻璃制成。
栅极13设置在基板12上。在本实施例中，栅极13的材料为钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)中的一种或多种的堆栈组合。
栅极绝缘层14设置在基板12上，并覆盖栅极13。栅极绝缘层14上设有多个凹槽101，凹槽101的深度等于栅极绝缘层14厚度的1/2～2/3。凹槽101由栅极绝缘层14的局部表面向着靠近基板12的方向凹陷形成，凹槽101的形状例如为弧形、球形、矩形等，优选为弧形，且凹槽101的角度为30°～50°。栅极绝缘层14的厚度为300nm～500nm。在本实施例中，栅极绝缘层14例如由氧化硅(SiOx)、氮化硅(SiNx)或符合材料制成。
有源层15设置在栅极绝缘层14上，并位于栅极13的上方。在本实施例中，有源层15由铟镓锌氧化物(IGZO)或者其它半导体材料制成。
源极16与漏极17相互间隔设置，源极16和漏极17的一部分设置在栅极绝缘层14上，源极16和漏极17的另一部分设置在有源层15上。在本实施例中，漏极17设置在栅极绝缘层14的部分延伸至凹槽101内，且漏极17上设有与凹槽101对应的凹陷部172，凹陷部172设置在栅极绝缘层14的凹槽101内，凹陷部172的形状与凹槽101相同，凹陷部172的形状例如为弯曲的弧形、球形、矩形等，优选为弧形，且凹陷部172的角度为30°～50°。在本实施例中，源极16和漏极17由钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)中的一种或多种的堆栈组合，其中源极16和漏极17的材料优选为铜。
绝缘层18设置在栅极绝缘层14、有源层15、源极16和漏极17上。绝缘层18上设有露出漏极17的凹陷部172的导通孔102。
电极层19设置在绝缘层18上，电极层19通过导通孔102与漏极17的凹陷部172电性连接。由于本发明的漏极17的凹陷部172呈弯曲的弧形，电极层19与凹陷部172的接触面积增大，能有效降低电极层19与凹陷部172的接触阻抗，有利于提高产品的显示品质，同时降低了产品功耗。本发明的阵列基板10在TFT制程中导通孔102的底部结构相较于现有技术的直线性，变化幅度缓，对于形状和大小变化不大，从而不会降低产品的开口率。在本实施例中，电极层19例如为像素电极，并由为氧化铟锡(ITO)制成。
图3a至图3g是本发明的阵列基板的制作方法的流程示意图。请参照图2至图3g，本发明的阵列基板的制作方法的步骤包括：
提供基板12，在基板12上依次形成栅极13、栅极绝缘层14、有源层15、源极16、漏极17、绝缘层18和电极层19，其中绝缘层18上设有露出漏极17的导通孔102，绝缘层18上设有凹槽101，漏极17上设有与凹槽101对应的凹陷部172，电极层19通过导通孔102与漏极17的凹陷部172电性连接。
具体地，步骤一，提供基板12，在基板12上利用第一道光罩制程形成栅极13。
具体地，在透明基板12上，利用镀膜工序形成金属层；然后在金属层上涂布光阻层，并以第一道光罩图案对金属层上的光阻层进行曝光、显影，形成光阻层图案；然后以形成的光阻层图案为遮罩对金属层进行蚀刻以形成栅极13；之后利用剥离液去除涂布的光阻层，如图3a所示。
步骤二，利用第二道光罩制程在栅极13上形成栅极绝缘层14。
具体地，利用镀膜工序在基板12上形成绝缘材料层；然后在绝缘材料层上涂布光阻层20，并以第二道光罩图案对绝缘材料层上的光阻层进行曝光、显影，形成光阻层20图案；然后以形成的光阻层20图案为遮罩对绝缘材料层进行干蚀刻以实现图案化的栅极绝缘层14，其中栅极绝缘层14上形成有多个凹槽101；之后利用剥离液去除涂布的光阻层20，如图3b和图3c所示。
在本实施例中，通过改变黄光参数，在栅极绝缘层14上涂布光阻层20后进行减压干燥，增加底压和时间，然后对光阻层20进行软烤和硬烤，在软烤的过程中降低软烤温度，在硬烤的过程中升高硬烤温度，通过曝光、显影形成光阻层20图案，其中光阻层20上形成多个开口201，光阻层20的厚度向着开口201轴线的方向逐渐降低，即开口201周围的光阻层20呈现斜坡状；以光阻层20图案为遮罩对绝缘材料层进行蚀刻时，从开口201处露出的绝缘材料层首先被蚀刻，由于干蚀刻对于光阻也有一定的蚀刻率，开口201处的光阻层20逐渐被蚀刻并露出绝缘材料层，露出的绝缘材料层随之被蚀刻，进而在绝缘材料层上形成中间薄、两边厚的凹槽101结构。
步骤三，利用第三道光罩制程在栅极绝缘层14上形成有源层15。
具体地，利用镀膜工序在栅极绝缘层14上形成一层半导体材料层；然后在半导体材料层上涂布光阻层，并以第三道光罩图案对半导体材料层上的光阻层进行曝光、显影，形成光阻层图案；然后以形成的光阻层图案为遮罩对半导体材料层进行蚀刻以形成图案化的有源层15；之后利用剥离液去除涂布的光阻层，如图3d所示。
在本实施例中，有源层15由铟镓锌氧化物(IGZO)或者其它半导体材料制成。
步骤四，利用第四道光罩制程在有源层15上形成源极16和漏极17。
具体地，利用镀膜工序在有源层15上形成金属层；然后在金属层上涂布光阻层，并以第四道光罩图案对金属层上的光阻层进行曝光、显影，形成光阻层图案；然后以形成的光阻层图案为遮罩对金属层进行蚀刻以形成源极16和漏极17，其中漏极17上形成有与凹槽101对应的凹陷部172；之后利用剥离液去除涂布的光阻层，如图3e所示。
在本实施例中，漏极17的一部分延伸至栅极绝缘层14的凹槽101内，且漏极17形成有与凹槽101对应的凹陷部172，即凹陷部172的形状与凹槽101相同，凹陷部172的形状例如为弯曲的弧形、球形、矩形等，优选为弧形，且凹陷部172的角度为30°～50°。
步骤五，利用第五道光罩制程在源极16和漏极17上形成绝缘层18。
具体地，利用镀膜工序在源极16和漏极17上形成绝缘材料层；然后在绝缘材料层上涂布光阻层，并以第五道光罩图案对绝缘材料层上的光阻层进行曝光、显影，形成光阻层图案；然后以形成的光阻层图案为遮罩对绝缘材料层进行蚀刻以实现图案化的绝缘层18，其中绝缘层18上蚀刻出露出漏极17的导通孔102；之后利用剥离液去除涂布的光阻层，如图3f所示。
步骤六，利用第六道光罩制程在绝缘层18上形成电极层19。
具体地，利用镀膜工序在绝缘层18上形成透明导电材料层；然后在透明导电材料层上涂布光阻层，并以第六道光罩图案对透明导电材料层上的光阻层进行曝光、显影，形成光阻层图案；然后以形成的光阻层图案为遮罩对透明导电材料层进行蚀刻以形成电极层19；之后利用剥离液去除涂布的光阻层，如图3g所示。
本发明的阵列基板10包括基板12和设置在基板12上的栅极13、栅极绝缘层14、有源层15、源极16、漏极17、绝缘层18和电极层19，绝缘层18上设有露出漏极17的导通孔102，电极层19通过导通孔102与漏极17电性连接，绝缘层18上设有凹槽101，漏极17上设有与凹槽101对应的凹陷部172，电极层19通过导通孔102与漏极17的凹陷部172电性连接。本发明的电极层19与凹陷部172的接触面积增大，能有效降低电极层19与凹陷部172的接触阻抗，有利于提高产品的显示品质，同时降低了产品功耗。
本发明还涉及一种显示装置，该显示装置包括上述的阵列基板10，对于显示装置的结构请参照现有技术，此处不再赘述。
以上结合附图详细描述了本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种简单变型，这些简单变型均属于本发明的保护范围。在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。

Claims (10)

1.一种阵列基板，包括基板(12)和设置在该基板(12)上的栅极(13)、栅极绝缘层(14)、有源层(15)、源极(16)、漏极(17)、绝缘层(18)和电极层(19)，该绝缘层(18)上设有露出该漏极(17)的导通孔(102)，该电极层(19)通过该导通孔(102)与该漏极(17)电性连接，其特征在于，该栅极绝缘层(14)上设有凹槽(101)，该漏极(17)上设有与该凹槽(101)对应的凹陷部(172)，该电极层(19)通过该导通孔(102)与该漏极(17)的凹陷部(172)电性连接。
2.如权利要求1所述的阵列基板，其特征在于，该凹槽(101)呈弧形；该凹陷部(172)呈弧形。
3.如权利要求1所述的阵列基板，其特征在于，该栅极绝缘层(14)的厚度为300nm～500nm。
4.如权利要求1所述的阵列基板，其特征在于，该凹槽(101)的深度等于该栅极绝缘层(14)厚度的1/2～2/3。
5.一种阵列基板的制作方法，其特征在于，该阵列基板的制作方法的步骤包括：
提供基板(12)，在该基板(12)上依次形成栅极(13)、栅极绝缘层(14)、有源层(15)、源极(16)、漏极(17)、绝缘层(18)和电极层(19)，其中该绝缘层(18)上设有露出该漏极(17)的导通孔(102)，该栅极绝缘层(14)上设有凹槽(101)，该漏极(17)上设有与该凹槽(101)对应的凹陷部(172)，该电极层(19)通过该导通孔(102)与该漏极(17)的凹陷部(172)电性连接。
6.如权利要求5所述的阵列基板的制作方法，其特征在于，在栅极绝缘层(14)上形成凹槽(101)的步骤包括：
在该栅极绝缘层(14)上涂布光阻层(20)，并以一道光罩图案对光阻层(20)进行曝光、显影，形成光阻层(20)图案；然后以形成的光阻层(20)图案为遮罩对该栅极绝缘层(14)进行干蚀刻形成凹槽(101)。
7.如权利要求6所述的阵列基板的制作方法，其特征在于，在栅极绝缘层(14)上形成凹槽(101)的步骤还包括：
在该栅极绝缘层(14)上涂布光阻层(20)后进行减压干燥，增加底压和时间，然后对光阻层(20)进行软烤和硬烤，在软烤时降低软烤温度，在硬烤时升高硬烤温度，通过曝光、显影形成光阻层(20)图案，其中光阻层(20)上形成多个开口(201)，该光阻层(20)的厚度向着开口(201)轴线的方向逐渐降低；然后以形成的光阻层(20)图案为遮罩对该栅极绝缘层(14)进行干蚀刻形成凹槽(101)。
8.如权利要求5所述的阵列基板的制作方法，其特征在于，该凹槽(101)呈弧形；该凹陷部(172)呈弧形。
9.如权利要求5所述的阵列基板的制作方法，其特征在于，该凹槽(101)的深度等于该栅极绝缘层(14)厚度的1/2～2/3。
10.一种显示装置，其特征在于，包括权利要求1～4任意一项所述的阵列基板。
CN201710440207.4A 2017-06-12 2017-06-12 阵列基板及其制作方法和显示装置 Pending CN107167972A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710440207.4A CN107167972A (zh) 2017-06-12 2017-06-12 阵列基板及其制作方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710440207.4A CN107167972A (zh) 2017-06-12 2017-06-12 阵列基板及其制作方法和显示装置

Publications (1)

Publication Number Publication Date
CN107167972A true CN107167972A (zh) 2017-09-15

Family

ID=59825285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710440207.4A Pending CN107167972A (zh) 2017-06-12 2017-06-12 阵列基板及其制作方法和显示装置

Country Status (1)

Country Link
CN (1) CN107167972A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020075423A1 (en) * 2000-09-14 2002-06-20 Masahiro Fujino Reflective liquid crystal display device
CN1651985A (zh) * 2005-03-11 2005-08-10 广辉电子股份有限公司 一种液晶显示装置及其下基板的制造方法
JP2008058792A (ja) * 2006-09-01 2008-03-13 Sharp Corp 電気光学装置
CN101755234A (zh) * 2007-07-20 2010-06-23 夏普株式会社 液晶显示装置
KR20130053592A (ko) * 2011-11-15 2013-05-24 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN105655391A (zh) * 2016-01-28 2016-06-08 武汉华星光电技术有限公司 Tft阵列基板及其制作方法
CN106158882A (zh) * 2016-09-27 2016-11-23 厦门天马微电子有限公司 一种显示装置、显示面板、阵列基板及其制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020075423A1 (en) * 2000-09-14 2002-06-20 Masahiro Fujino Reflective liquid crystal display device
CN1651985A (zh) * 2005-03-11 2005-08-10 广辉电子股份有限公司 一种液晶显示装置及其下基板的制造方法
JP2008058792A (ja) * 2006-09-01 2008-03-13 Sharp Corp 電気光学装置
CN101755234A (zh) * 2007-07-20 2010-06-23 夏普株式会社 液晶显示装置
KR20130053592A (ko) * 2011-11-15 2013-05-24 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
CN105655391A (zh) * 2016-01-28 2016-06-08 武汉华星光电技术有限公司 Tft阵列基板及其制作方法
CN106158882A (zh) * 2016-09-27 2016-11-23 厦门天马微电子有限公司 一种显示装置、显示面板、阵列基板及其制作方法

Similar Documents

Publication Publication Date Title
CN104965366B (zh) 阵列彩膜集成式液晶显示面板的制作方法及其结构
CN104950541B (zh) Boa型液晶显示面板及其制作方法
CN104656325B (zh) Coa型液晶面板的制作方法及coa型液晶面板
CN104465675B (zh) 薄膜晶体管阵列基板、液晶面板以及液晶显示器
CN104049430B (zh) 一种阵列基板、显示装置及其制造方法
CN104022156B (zh) 薄膜晶体管、阵列基板及相应的制作方法、显示装置
CN105742292B (zh) 阵列基板的制作方法及制得的阵列基板
CN104216183B (zh) 一种阵列基板及其制备方法、显示装置
CN105652541B (zh) 阵列基板的制作方法及液晶显示面板
CN105590896A (zh) 阵列基板的制作方法及制得的阵列基板
CN203134796U (zh) 一种阵列基板及其平板显示器
CN208111444U (zh) 薄膜晶体管阵列基板及显示装置
CN104007574B (zh) 一种阵列基板、显示装置及其制造方法
CN105137672B (zh) 阵列基板及其制造方法
CN103762199B (zh) 一种液晶显示器的阵列基板的制造方法
CN104678643B (zh) 显示基板及显示面板的制作方法
CN104317097A (zh) 一种coa基板及其制作方法和显示装置
CN104238823A (zh) 一种触控显示面板及其制备方法、触控显示装置
CN105789120B (zh) Tft基板的制作方法及tft基板
CN106935546B (zh) 阵列基板的制备方法、阵列基板、显示面板和显示装置
CN105679714A (zh) 阵列基板及其制作方法
CN106057830A (zh) 一种阵列基板、显示面板及阵列基板制备方法
CN107768386A (zh) Tft阵列基板及其制作方法以及液晶显示面板
CN107527927A (zh) 一种阵列基板及其制备方法、显示装置
CN105428245A (zh) 像素结构及其制备方法、阵列基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou

Applicant after: Kunshan Longteng Au Optronics Co

Address before: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou

Applicant before: Kunshan Longteng Optronics Co., Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20170915

RJ01 Rejection of invention patent application after publication