CN105679714A - 阵列基板及其制作方法 - Google Patents

阵列基板及其制作方法 Download PDF

Info

Publication number
CN105679714A
CN105679714A CN201610055888.8A CN201610055888A CN105679714A CN 105679714 A CN105679714 A CN 105679714A CN 201610055888 A CN201610055888 A CN 201610055888A CN 105679714 A CN105679714 A CN 105679714A
Authority
CN
China
Prior art keywords
layer
source electrode
drain electrode
etching barrier
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610055888.8A
Other languages
English (en)
Other versions
CN105679714B (zh
Inventor
周志超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610055888.8A priority Critical patent/CN105679714B/zh
Publication of CN105679714A publication Critical patent/CN105679714A/zh
Application granted granted Critical
Publication of CN105679714B publication Critical patent/CN105679714B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

本发明提供一种阵列基板及其制作方法。本发明的阵列基板的制作方法，通过采用一半色调光罩、及一道光刻制程对钝化层及刻蚀阻挡层进行图案化处理，在钝化层上形成对应于源极上方的第一过孔，在刻蚀阻挡层上形成位于源极与漏极之间的第二过孔与第三过孔，之后通过一道光刻制程在钝化层、源极、漏极、及刻蚀阻挡层上方形成经由第一过孔与源极相连的像素电极、经由第二过孔连接源极与有源层的第一连接层、以及经由第三过孔连接漏极与有源层的第二连接层，通过以上制程来减少具有刻蚀阻挡层结构的IGZO阵列基板的光刻制程数，将现有技术的6道光刻制程减少为5道光刻制程，从而节省一道光刻制程，减少了一道光罩的使用，降低了IGZO阵列基板的生产成本。

Description

阵列基板及其制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法。
背景技术
随着显示技术的发展，液晶显示器(LiquidCrystalDisplay，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlightmodule)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。
通常液晶显示面板由彩膜(CF，ColorFilter)基板、薄膜晶体管(TFT，ThinFilmTransistor)基板、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，LiquidCrystal)及密封胶框(Sealant)组成，其成型工艺一般包括：前段阵列(Array)制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(阵列基板与CF基板贴合)及后段模组组装制程(驱动IC与印刷电路板压合)。其中，前段Array制程主要是形成阵列基板，以便于控制液晶分子的运动；中段Cell制程主要是在阵列基板与CF基板之间添加液晶；后段模组组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像。
在液晶面板工业中，随着目前显示行业中大尺寸化、高解析度的需求越来越强烈，对有源层半导体器件充放电提出了更高的要求。而IGZO(indiumgalliumzincoxide，铟镓锌氧化物)材料具有的高迁移率、高开态电流、低关态电流可迅速开关等特点能有效满足以上需求。在目前常用的IGZO阵列基板中，刻蚀阻挡层(ESL，EtchingStopLayer)结构器件因有保护层的存在，其电性的稳定性往往较其他结构更好，但是具有刻蚀阻挡层结构的IGZO阵列基板一般需要进行6道光刻制程，从而需要准备6道光罩，生产成本较高，因此减少光罩数量，对开发低成本的IGZO阵列基板具有重要意义。
发明内容
本发明的目的在于提供一种阵列基板的制作方法，通过将现有技术的6道光刻制程减少为5道光刻制程，从而节省一道光刻制程，减少一道光罩的使用，降低IGZO阵列基板的生产成本。
本发明的目的还在于提供一种阵列基板，在不影响器件稳定性的情况下，减少光罩，降低IGZO阵列基板的生产成本。
为实现上述目的，本发明提供一种阵列基板的制作方法，提供一基板，并在所述基板上依次形成栅极、栅极绝缘层、有源层、刻蚀阻挡层、源极和漏极；然后，在所述源极、漏极、及刻蚀阻挡层上形成钝化层并在同一道光刻制程中对所述钝化层和刻蚀阻挡层进行图案化处理，具体包括：
步骤71、在所述钝化层上涂布一光阻层；
步骤72、采用一半色调光罩对所述光阻层进行曝光、显影；
步骤73、通过至少两次干蚀刻制程对所述光阻层、及钝化层进行蚀刻，使所述钝化层上形成裸露出部分源极的第一过孔和位于源极与漏极之间以裸露出刻蚀阻挡层的缺口；
同时，在所述刻蚀阻挡层上通过所述缺口裸露出的区域上形成用于与所述有源层连通的第二过孔与第三过孔；
步骤74、剥离所述钝化层上残留的光阻层。
完成所述步骤74后，在所述钝化层、源极、漏极、及刻蚀阻挡层上形成透明导电层，通过光刻制程对所述透明导电层进行图案化处理，得到间断设置的像素电极、第一连接层、及第二连接层；
所述像素电极通过第一过孔与源极相连；
所述源极通过所述第一连接层和所述步骤73中形成于所述刻蚀阻挡层上的第二过孔与所述有源层相连；
所述漏极通过所述第二连接层和所述步骤73中形成于所述刻蚀阻挡层上的第三过孔与有源层相连。
所述步骤73中形成的所述缺口的宽度大于源极与漏极之间的间隔，从而暴露出部分源极和部分漏极。
所述半色调光罩上设有对应于所述源极上方的第一半透明图案，对应于所述源极与漏极之间的第二、第三、第四半透明图案，位于所述第二、第三半透明图案之间的第一完全透明图案，以及位于第三、第四半透明图案之间的第二完全透明图案。
所述栅极、栅极绝缘层、有源层、刻蚀阻挡层、源极、漏极、及钝化层的制作过程包括如下步骤：
步骤1、提供一基板，在所述基板上形成第一金属层，通过光刻制程对所述第一金属层进行图案化处理，得到栅极；
步骤2、在所述栅极、及基板上形成栅极绝缘层；
步骤3、在所述栅极绝缘层上形成氧化物半导体层，通过光刻制程对所述氧化物半导体层进行图案化处理，得到对应于所述栅极上方的有源层；
步骤4、在所述有源层、及栅极绝缘层上形成刻蚀阻挡层；
步骤5、在所述刻蚀阻挡层上形成第二金属层，通过光刻制程对所述第二金属层进行图案化处理，得到分别对应于所述有源层两侧的源极与漏极；
步骤6、在所述源极、漏极、及刻蚀阻挡层上形成钝化层。
所述步骤1中，采用物理气相沉积方法形成第一金属层；所述步骤2中，采用化学气相沉积方法形成栅极绝缘层；所述步骤3中，采用物理气相沉积方法形成氧化物半导体层；所述步骤4中，采用化学气相沉积方法形成刻蚀阻挡层；所述步骤5中，采用物理气相沉积方法形成第二金属层。
所述基板为透明基板；所述第一金属层、第二金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合；所述栅极绝缘层、钝化层为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层。
所述氧化物半导体层的材料为IGZO；所述刻蚀阻挡层的材料为二氧化硅；所述透明导电层的材料为ITO。
本发明还提供一种阵列基板，包括基板，设于基板上的栅极，设于所述栅极、及基板上的栅极绝缘层，设于所述栅极绝缘层上且对应于所述栅极的有源层，设于所述有源层、及栅极绝缘层上的刻蚀阻挡层，设于所述刻蚀阻挡层上且分别对应于所述有源层两侧的源极与漏极，设于所述源极、漏极、及刻蚀阻挡层上的钝化层，设于所述钝化层、源极、漏极、及蚀阻挡层上且间隔设置的像素电极、第一连接层、及第二连接层；
所述钝化层上设有对应于所述源极上方的第一过孔、以及对应于所述源极与漏极之间且宽度大于源极与漏极之间间隔的缺口，从而暴露出部分源极、部分漏极、以及位于源极与漏极之间的刻蚀阻挡层；所述位于源极与漏极之间的刻蚀阻挡层上设有靠近源极的第二过孔与靠近漏极的第三过孔；
所述像素电极通过第一过孔与源极相连；所述第一连接层与第二连接层均部分位于所述钝化层的缺口内，所述第一连接层与源极接触的同时经由第二过孔与有源层的一侧相接触，从而实现所述源极与有源层之间的连接；所述第二连接层与漏极接触的同时经由第三过孔与有源层的另一侧相接触，从而实现所述漏极与有源层的连接。
所述基板为透明基板；所述栅极、源极、漏极的材料为钼、钛、铝、铜中的一种或多种的堆栈组合；所述栅极绝缘层、钝化层为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层；所述有源层的材料为IGZO；所述刻蚀阻挡层的材料为二氧化硅；所述像素电极、第一连接层、及第二连接层的材料为ITO。
本发明的有益效果：本发明提供一种阵列基板及其制作方法；本发明的阵列基板的制作方法，通过采用一半色调光罩、及一道光刻制程对钝化层及刻蚀阻挡层进行图案化处理，在钝化层上形成对应于源极上方的第一过孔，在刻蚀阻挡层上形成位于源极与漏极之间的第二过孔与第三过孔，之后通过一道光刻制程在钝化层、源极、漏极、及刻蚀阻挡层上方形成经由第一过孔与源极相连的像素电极、经由第二过孔连接源极与有源层的第一连接层、以及经由第三过孔连接漏极与有源层的第二连接层，通过以上制程来减少具有刻蚀阻挡层结构的IGZO阵列基板的光刻制程数，将现有技术的6道光刻制程减少为5道光刻制程，节省一道光刻制程，减少了一道光罩的使用，从而降低了IGZO阵列基板的生产成本；本发明的阵列基板，结构合理，能够在不影响器件稳定性的情况下，减少光罩，降低IGZO阵列基板的生产成本。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为本发明的阵列基板的制作方法步骤1的示意图；
图2为本发明的阵列基板的制作方法步骤2的示意图；
图3为本发明的阵列基板的制作方法步骤3的示意图；
图4为本发明的阵列基板的制作方法步骤4的示意图；
图5为本发明的阵列基板的制作方法步骤5的示意图；
图6为本发明的阵列基板的制作方法步骤6的示意图；
图7-11为本发明的阵列基板的制作方法步骤7的示意图；
图12为本发明的阵列基板的制作方法步骤8的示意图暨本发明的阵列基板的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1-12，本发明提供一种阵列基板的制作方法，包括如下步骤：
步骤1、如图1所示，提供一基板10，采用物理气相沉积方法(PVD)在所述基板10上形成第一金属层，通过光刻制程对所述第一金属层进行图案化处理，得到栅极20。
具体的，所述基板10为透明基板，优选为玻璃基板。
具体的，所述第一金属层的材料可以是钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)中的一种或多种的堆栈组合。
具体的，所述光刻制程包括黄光制程、湿蚀刻制程、及光阻剥离制程。
步骤2、如图2所示，采用化学气相沉积方法(CVD)在所述栅极20、及基板10上形成栅极绝缘层30。
具体的，所述栅极绝缘层30为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
步骤3、如图3所示，采用物理气相沉积方法(PVD)在所述栅极绝缘层30上形成氧化物半导体层，通过光刻制程对所述氧化物半导体层进行图案化处理，得到对应于所述栅极20上方的有源层40。
优选的，所述氧化物半导体层的材料为铟镓锌氧化物(IGZO)。
具体的，所述光刻制程包括黄光制程、湿蚀刻、及光阻剥离制程。
步骤4、如图4所示，采用化学气相沉积方法(CVD)在所述有源层40、及栅极绝缘层30上形成刻蚀阻挡层(EtchingStopLayer，ESL)50。
具体的，所述刻蚀阻挡层50的材料可以为二氧化硅(SiO2)。
步骤5、如图5所示，采用物理气相沉积方法(PVD)在所述刻蚀阻挡层50上形成第二金属层，通过光刻制程对所述第二金属层进行图案化处理，得到分别对应于所述有源层40两侧的源极51与漏极52。
具体的，所述第二金属层的材料可以是钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)中的一种或多种的堆栈组合。
具体的，所述光刻制程包括黄光制程、湿蚀刻制程、及光阻剥离制程。
步骤6、如图6所示，采用化学气相沉积方法(CVD)在所述源极51、漏极52、及刻蚀阻挡层50上形成钝化层60。
具体的，所述钝化层60为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
步骤7、如图7-11所示，采用光刻制程对所述钝化层60、及刻蚀阻挡层50进行图案化处理，在所述钝化层60上形成对应于所述源极51上方的第一过孔63、以及对应于所述源极51与漏极52之间且宽度大于源极51与漏极52之间间隔的缺口68，从而暴露出部分源极51、部分漏极52、以及位于源极51与漏极52之间的刻蚀阻挡层50；在所述位于源极51与漏极52之间的刻蚀阻挡层50上形成靠近源极51的第二过孔53与靠近漏极52的第三过孔54。
所述步骤7具体包括如下步骤：
步骤71、如图7所示，在所述钝化层60上涂布一光阻层70；
步骤72、如图8所示，提供一半色调光罩80，所述半色调光罩80上设有对应于所述源极51上方的第一半透明图案81，对应于所述源极51与漏极52之间的第二、第三、第四半透明图案82、83、84，位于所述第二、第三半透明图案82、83之间的第一完全透明图案85，以及位于第三、第四半透明图案83、84之间的第二完全透明图案86；
采用所述半色调光罩80对所述光阻层70进行曝光、显影，在所述光阻层70上形成对应于所述源极51上方的第一半蚀刻区域71，对应于所述源极51与漏极52之间的第二半蚀刻区域72、第三半蚀刻区域73、第四半蚀刻区域74、位于所述第二、第三半蚀刻区域72、73之间的第一完全蚀刻区域75、以及位于第三、第四半蚀刻区域73、74之间的第二完全蚀刻区域76；
步骤73、如图9所示，采用第一道干蚀刻制程对所述光阻层70、及钝化层60进行蚀刻，在所述钝化层60上形成对应于第一、第二完全蚀刻区域75、76的第一、第二通孔61、62；同时将所述光阻层70上的第一半蚀刻区域71完全蚀刻掉，形成第三完全蚀刻区域78，将所述第二、第三、第四半蚀刻区域72、73、74完全蚀刻掉，与所述第一、第二完全蚀刻区域75、76共同组成第四完全蚀刻区域79，所述第四完全蚀刻区域79对应于源极51与漏极52之间且宽度大于源极51与漏极52之间的间隔；
如图10所示，采用第二道干蚀刻制程对所述钝化层60、及刻蚀阻挡层50进行蚀刻，在所述钝化层60上形成对应于所述第三完全蚀刻区域78的第一过孔63；在所述钝化层60上形成对应于所述第四完全蚀刻区域79的缺口68；在所述刻蚀阻挡层50上形成分别对应于所述第一、第二通孔61、62的第二过孔53、及第三过孔54；
具体的，所述步骤73中形成的所述缺口68的宽度大于源极51与漏极52之间的间隔，从而暴露出部分源极51和部分漏极52；
步骤74、如图11所示，剥离所述钝化层60上残留的光阻层70。
步骤8、如图12所示，采用物理气相沉积方法(PVD)在所述钝化层60、源极51、漏极52、及刻蚀阻挡层50上形成透明导电层，通过光刻制程对所述透明导电层进行图案化处理，得到间隔设置的像素电极91、第一连接层92、及第二连接层93；
所述像素电极91通过第一过孔63与源极51相连；所述第一连接层92与第二连接层93均部分位于所述钝化层60的缺口68内，所述第一连接层92与源极51接触的同时经由第二过孔53与有源层40的一侧相接触，从而实现所述源极51与有源层40之间的连接；所述第二连接层93与漏极52接触的同时经由第三过孔54与有源层40的另一侧相接触，从而实现所述漏极52与有源层40的连接。
具体的，所述透明导电层的材料为ITO(氧化铟锡)。
具体的，所述光刻制程包括黄光制程、湿蚀刻制程、及光阻剥离制程。
请参阅图12，基于以上阵列基板的制作方法，本发明还提供一种阵列基板，包括基板10，设于基板10上的栅极20，设于所述栅极20、及基板10上的栅极绝缘层30，设于所述栅极绝缘层30上且对应于所述栅极20的有源层40，设于所述有源层40、及栅极绝缘层30上的刻蚀阻挡层50，设于所述刻蚀阻挡层50上且分别对应于所述有源层40两侧的源极51与漏极52，设于所述源极51、漏极52、及刻蚀阻挡层50上的钝化层60，设于所述钝化层60、源极51、漏极52、及蚀阻挡层50上且间隔设置的像素电极91、第一连接层92、及第二连接层93；
所述钝化层60上设有对应于所述源极51上方的第一过孔63、以及对应于所述源极51与漏极52之间且宽度大于源极51与漏极52之间间隔的缺口68，从而暴露出部分源极51、部分漏极52、以及位于源极51与漏极52之间的刻蚀阻挡层50；所述位于源极51与漏极52之间的刻蚀阻挡层50上设有靠近源极51的第二过孔53与靠近漏极52的第三过孔54；
所述像素电极91通过第一过孔63与源极51相连；所述第一连接层92与第二连接层93均部分位于所述钝化层60的缺口68内，所述第一连接层92与源极51接触的同时经由第二过孔53与有源层40的一侧相接触，从而实现所述源极51与有源层40之间的连接；所述第二连接层93与漏极52接触的同时经由第三过孔54与有源层40的另一侧相接触，从而实现所述漏极52与有源层40的连接。
具体的，所述基板10为透明基板，优选为玻璃基板。
具体的，所述栅极20、源极51、漏极52的材料可以是钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)中的一种或多种的堆栈组合。
具体的，所述栅极绝缘层30、钝化层60为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
具体的，所述有源层40的材料为铟镓锌氧化物(IGZO)。
具体的，所述刻蚀阻挡层50的材料可以为二氧化硅(SiO2)。
具体的，所述像素电极91、第一连接层92、及第二连接层93的材料为ITO(氧化铟锡)。
综上所述，本发明提供一种阵列基板及其制作方法；本发明的阵列基板的制作方法，通过采用一半色调光罩、及一道光刻制程对钝化层及刻蚀阻挡层进行图案化处理，在钝化层上形成对应于源极上方的第一过孔，在刻蚀阻挡层上形成位于源极与漏极之间的第二过孔与第三过孔，之后通过一道光刻制程在钝化层、源极、漏极、及刻蚀阻挡层上方形成经由第一过孔与源极相连的像素电极、经由第二过孔连接源极与有源层的第一连接层、以及经由第三过孔连接漏极与有源层的第二连接层，通过以上制程来减少具有刻蚀阻挡层结构的IGZO阵列基板的光刻制程数，将现有技术的6道光刻制程减少为5道光刻制程，从而节省一道光刻制程，减少了一道光罩的使用，降低了IGZO阵列基板的生产成本；本发明的阵列基板，结构合理，能够在不影响器件稳定性的情况下，减少光罩，降低IGZO阵列基板的生产成本。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，提供一基板(10)，并在所述基板(10)上依次形成栅极(20)、栅极绝缘层(30)、有源层(40)、刻蚀阻挡层(50)、源极(51)和漏极(52)；然后，在所述源极(51)、漏极(52)、及刻蚀阻挡层(50)上形成钝化层(60)并在同一道光刻制程中对所述钝化层(60)和刻蚀阻挡层(50)进行图案化处理，具体包括：
步骤71、在所述钝化层(60)上涂布一光阻层(70)；
步骤72、采用一半色调光罩(80)对所述光阻层(70)进行曝光、显影；
步骤73、通过至少两次干蚀刻制程对所述光阻层(70)、及钝化层(60)进行蚀刻，使所述钝化层(60)上形成裸露出部分源极(51)的第一过孔(63)和位于源极(51)与漏极(52)之间以裸露出刻蚀阻挡层(50)的缺口(68)；
同时，在所述刻蚀阻挡层(50)上通过所述缺口(68)裸露出的区域上形成用于与所述有源层(40)连通的第二过孔(53)与第三过孔(54)；
步骤74、剥离所述钝化层(60)上残留的光阻层(70)。
2.如权利要求1所述的阵列基板的制作方法，其特征在于，完成所述步骤74后，在所述钝化层(60)、源极(51)、漏极(52)、及刻蚀阻挡层(50)上形成透明导电层，通过光刻制程对所述透明导电层进行图案化处理，得到间断设置的像素电极(91)、第一连接层(92)、及第二连接层(93)；
所述像素电极(91)通过第一过孔(63)与源极(51)相连；
所述源极(51)通过所述第一连接层(92)和所述步骤73中形成于所述刻蚀阻挡层(50)上的第二过孔(53)与所述有源层(40)相连；
所述漏极(52)通过所述第二连接层(93)和所述步骤73中形成于所述刻蚀阻挡层(50)上的第三过孔(54)与有源层(40)相连。
3.如权利要求1所述的阵列基板的制作方法，其特征在于，所述步骤73中形成的所述缺口(68)的宽度大于源极(51)与漏极(52)之间的间隔，从而暴露出部分源极(51)和部分漏极(52)。
4.如权利要求1所述的阵列基板的制作方法，其特征在于，所述半色调光罩(80)上设有对应于所述源极(51)上方的第一半透明图案(81)，对应于所述源极(51)与漏极(52)之间的第二、第三、第四半透明图案(82、83、84)，位于所述第二、第三半透明图案(82、83)之间的第一完全透明图案(85)，以及位于第三、第四半透明图案(83、84)之间的第二完全透明图案(86)。
5.如权利要求1所述的阵列基板的制作方法，其特征在于，所述栅极(20)、栅极绝缘层(30)、有源层(40)、刻蚀阻挡层(50)、源极(51)、漏极(52)、及钝化层(60)的制作过程包括如下步骤：
步骤1、提供一基板(10)，在所述基板(10)上形成第一金属层，通过光刻制程对所述第一金属层进行图案化处理，得到栅极(20)；
步骤2、在所述栅极(20)、及基板(10)上形成栅极绝缘层(30)；
步骤3、在所述栅极绝缘层(30)上形成氧化物半导体层，通过光刻制程对所述氧化物半导体层进行图案化处理，得到对应于所述栅极(20)上方的有源层(40)；
步骤4、在所述有源层(40)、及栅极绝缘层(30)上形成刻蚀阻挡层(50)；
步骤5、在所述刻蚀阻挡层(50)上形成第二金属层，通过光刻制程对所述第二金属层进行图案化处理，得到分别对应于所述有源层(40)两侧的源极(51)与漏极(52)；
步骤6、在所述源极(51)、漏极(52)、及刻蚀阻挡层(50)上形成钝化层(60)。
6.如权利要求5所述的阵列基板的制作方法，其特征在于，所述步骤1中，采用物理气相沉积方法形成第一金属层；所述步骤2中，采用化学气相沉积方法形成栅极绝缘层(30)；所述步骤3中，采用物理气相沉积方法形成氧化物半导体层；所述步骤4中，采用化学气相沉积方法形成刻蚀阻挡层(50)；所述步骤5中，采用物理气相沉积方法形成第二金属层。
7.如权利要求5所述的阵列基板的制作方法，其特征在于，所述基板(10)为透明基板；所述第一金属层、第二金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合；所述栅极绝缘层(30)、钝化层(60)为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层。
8.如权利要求5所述的阵列基板的制作方法，其特征在于，所述氧化物半导体层的材料为IGZO；所述刻蚀阻挡层(50)的材料为二氧化硅；所述透明导电层的材料为ITO。
9.一种阵列基板，其特征在于，包括基板(10)，设于基板(10)上的栅极(20)，设于所述栅极(20)、及基板(10)上的栅极绝缘层(30)，设于所述栅极绝缘层(30)上且对应于所述栅极(20)的有源层(40)，设于所述有源层(40)、及栅极绝缘层(30)上的刻蚀阻挡层(50)，设于所述刻蚀阻挡层(50)上且分别对应于所述有源层(40)两侧的源极(51)与漏极(52)，设于所述源极(51)、漏极(52)、及刻蚀阻挡层(50)上的钝化层(60)，设于所述钝化层(60)、源极(51)、漏极(52)、及蚀阻挡层(50)上且间隔设置的像素电极(91)、第一连接层(92)、及第二连接层(93)；
所述钝化层(60)上设有对应于所述源极(51)上方的第一过孔(63)、以及对应于所述源极(51)与漏极(52)之间且宽度大于源极(51)与漏极(52)之间间隔的缺口(68)，从而暴露出部分源极(51)、部分漏极(52)、以及位于源极(51)与漏极(52)之间的刻蚀阻挡层(50)；所述位于源极(51)与漏极(52)之间的刻蚀阻挡层(50)上设有靠近源极(51)的第二过孔(53)与靠近漏极(52)的第三过孔(54)；
所述像素电极(91)通过第一过孔(63)与源极(51)相连；所述第一连接层(92)与第二连接层(93)均部分位于所述钝化层(60)的缺口(68)内，所述第一连接层(92)与源极(51)接触的同时经由第二过孔(53)与有源层(40)的一侧相接触，从而实现所述源极(51)与有源层(40)之间的连接；所述第二连接层(93)与漏极(52)接触的同时经由第三过孔(54)与有源层(40)的另一侧相接触，从而实现所述漏极(52)与有源层(40)的连接。
10.如权利要求9所述的阵列基板，其特征在于，所述基板(10)为透明基板；所述栅极(20)、源极(51)、漏极(52)的材料为钼、钛、铝、铜中的一种或多种的堆栈组合；所述栅极绝缘层(30)、钝化层(60)为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层；所述有源层(40)的材料为IGZO；所述刻蚀阻挡层(50)的材料为二氧化硅；所述像素电极(91)、第一连接层(92)、及第二连接层(93)的材料为ITO。
CN201610055888.8A 2016-01-27 2016-01-27 阵列基板及其制作方法 Active CN105679714B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610055888.8A CN105679714B (zh) 2016-01-27 2016-01-27 阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610055888.8A CN105679714B (zh) 2016-01-27 2016-01-27 阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN105679714A true CN105679714A (zh) 2016-06-15
CN105679714B CN105679714B (zh) 2019-05-31

Family

ID=56303172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610055888.8A Active CN105679714B (zh) 2016-01-27 2016-01-27 阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN105679714B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601689A (zh) * 2016-12-08 2017-04-26 惠科股份有限公司 主动开关阵列基板及其制备方法
CN108140646A (zh) * 2016-12-24 2018-06-08 深圳市柔宇科技有限公司 阵列基板制造方法
CN108493216A (zh) * 2018-03-21 2018-09-04 福建华佳彩有限公司 一种tft阵列基板、显示装置及tft阵列基板的制备方法
CN108803168A (zh) * 2018-06-05 2018-11-13 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法、液晶显示装置
CN109459894A (zh) * 2018-12-24 2019-03-12 深圳市华星光电半导体显示技术有限公司 像素电极结构及其制作方法
US10720454B2 (en) 2018-06-05 2020-07-21 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method for array substrate and liquid crystal display device
CN111584555A (zh) * 2020-05-06 2020-08-25 武汉华星光电半导体显示技术有限公司 阵列基板的制作方法及阵列基板、显示装置
CN112103244A (zh) * 2020-09-22 2020-12-18 福建华佳彩有限公司 一种tft阵列基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
CN103915444A (zh) * 2013-04-10 2014-07-09 上海天马微电子有限公司 一种阵列基板及其制备方法、液晶显示面板
CN103943632A (zh) * 2013-12-31 2014-07-23 上海天马微电子有限公司 一种阵列基板及其制备方法、液晶显示器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
CN103915444A (zh) * 2013-04-10 2014-07-09 上海天马微电子有限公司 一种阵列基板及其制备方法、液晶显示面板
CN103943632A (zh) * 2013-12-31 2014-07-23 上海天马微电子有限公司 一种阵列基板及其制备方法、液晶显示器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601689A (zh) * 2016-12-08 2017-04-26 惠科股份有限公司 主动开关阵列基板及其制备方法
CN106601689B (zh) * 2016-12-08 2019-04-09 惠科股份有限公司 主动开关阵列基板及其制备方法
CN108140646A (zh) * 2016-12-24 2018-06-08 深圳市柔宇科技有限公司 阵列基板制造方法
CN108493216A (zh) * 2018-03-21 2018-09-04 福建华佳彩有限公司 一种tft阵列基板、显示装置及tft阵列基板的制备方法
CN108803168A (zh) * 2018-06-05 2018-11-13 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法、液晶显示装置
CN108803168B (zh) * 2018-06-05 2020-03-31 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制作方法、液晶显示装置
US10720454B2 (en) 2018-06-05 2020-07-21 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method for array substrate and liquid crystal display device
CN109459894A (zh) * 2018-12-24 2019-03-12 深圳市华星光电半导体显示技术有限公司 像素电极结构及其制作方法
WO2020133651A1 (zh) * 2018-12-24 2020-07-02 深圳市华星光电半导体显示技术有限公司 像素电极结构及其制作方法
CN111584555A (zh) * 2020-05-06 2020-08-25 武汉华星光电半导体显示技术有限公司 阵列基板的制作方法及阵列基板、显示装置
CN112103244A (zh) * 2020-09-22 2020-12-18 福建华佳彩有限公司 一种tft阵列基板及其制作方法

Also Published As

Publication number Publication date
CN105679714B (zh) 2019-05-31

Similar Documents

Publication Publication Date Title
CN105679714A (zh) 阵列基板及其制作方法
CN103309108B (zh) 阵列基板及其制造方法、显示装置
CN105633016B (zh) Tft基板的制作方法及制得的tft基板
CN102645799B (zh) 一种液晶显示器件、阵列基板和彩膜基板及其制造方法
CN105742292B (zh) 阵列基板的制作方法及制得的阵列基板
CN105655359A (zh) Tft基板的制作方法
CN102148196A (zh) Tft-lcd阵列基板及其制造方法
CN105514033A (zh) 阵列基板的制作方法
CN104950541A (zh) Boa型液晶显示面板及其制作方法
CN103151359A (zh) 一种显示装置、阵列基板及其制作方法
CN103928475A (zh) Tft阵列基板、显示面板及其制作方法
WO2020093442A1 (zh) 阵列基板的制作方法及阵列基板
CN105789120A (zh) Tft基板的制作方法及tft基板
CN105097840A (zh) 一种阵列基板、其制作方法、液晶显示面板及显示装置
CN106024705B (zh) Tft基板的制作方法
CN101692439B (zh) 薄膜晶体管数组基板的制作方法
CN107039351B (zh) Tft基板的制作方法及tft基板
CN103280428A (zh) Tft-lcd阵列面板结构及其制造方法
CN104810321A (zh) 一种tft阵列基板及显示装置的制备方法
CN102637634B (zh) 一种阵列基板及其制作方法、显示装置
CN104934439A (zh) Tft基板的制作方法及其结构
CN101236953B (zh) 薄膜晶体管阵列基板制造方法
CN103928397B (zh) 一种tft阵列基板及其制备方法和显示装置
CN102856392B (zh) 薄膜晶体管主动装置及其制作方法
CN202940240U (zh) 一种阵列基板和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant