CN101236953B - 薄膜晶体管阵列基板制造方法 - Google Patents

Abstract

本发明公开了一种薄膜晶体管阵列基板制造方法，通过在裸露的扫描配线上面直接沉积数据导电层，从而形成双层导电层配线，因此降低扫描配线的阻抗，在不降低开口率、不增加掩码数量、不增加各层膜厚的情况下，降低扫描配线的信号延迟，同时在不设置专门的修复线的情况下，可实现扫描配线断线的自修复。

Description

薄膜晶体管阵列基板制造方法

技术领域

本发明涉及一种阵列基板制造方法，特别涉及一种能够降低配线信号延迟可自修复薄膜晶体管阵列基板制造方法。

背景技术

液晶显示器(liquid crystal display，LCD)是目前广泛使用的一种平面显示器，具有低功耗、外型薄、重量轻以及低驱动电压等特征。薄膜晶体管液晶显示器(TFT-LCD)是液晶显示器中最重要的一种，具有体积小、重量轻、无辐射等优点。薄膜晶体管液晶显示器通常包括液晶显示面板和背光模块。其中，液晶显示面板包括薄膜晶体管阵列基板、彩色滤光基板及设置于此两基板间的液晶层。液晶显示器的显示区域包含多个子像素区域，每个子像素区域一般为两条扫描线与两条数据配线交叉所定义的矩形或者其他形状区域，其内设置有薄膜晶体管(TFT)以及像素电极，薄膜晶体管充当开关元件。通过在像素中设置TFT形成有源矩阵液晶显示器，适合大画面、高分辨率、多灰度的液晶显示元件。

然而随着显示装置的显示区域的增加，连接到TFT的扫描配线变得越来越长，引起配线电阻的增加，导致信号延迟增加，从而给面内均匀显示带来了问题。为了降低由电阻增加而导致的信号延迟，中国公开专利200610132270.3和200610099012提出了采用电阻较低的铜配线，然而铜工艺与现有工艺的匹配性较低，并且可能带来其它问题。传统的做法就是采用增加配线线宽，这使得开口率降低，而导致成本上升；此外还有增加配线的膜厚、配线膜厚的增加，带来成本的增加，而且台阶覆盖性变差，导致产品良率下降。

此外在薄膜晶体管阵列基板的制造过程中，可能会出现扫描断线缺陷。当薄膜晶体管阵列基板发生扫描配线线缺陷时，若不针对其断线进行修复，将使得薄膜晶体管阵列基板的制造良率大幅下降，导致制造成本显著上升，因此有必要对扫描配线断线进行修复，目前常用激光修复方法，这导致制造过程复杂，制造成本的增加。

发明内容

本发明所要解决的技术问题在于提供一种能够降低配线信号延迟可自修复薄膜晶体管阵列基板制造方法。

为实现上述目的，本发明提供了一种薄膜晶体管基板制造方法，包括扫描配线导电层、绝缘层、数据导电层、钝化绝缘层及透明导电层五道掩膜工艺，所述绝缘层的制造方法中采用包括多灰色调区，灰色调区，透光区图案的多灰阶掩膜基板，薄膜晶体管基板的制造方法包括如下步骤：

(a)在绝缘基板上形成扫描配线导电层，所述扫描配线导电层包括扫描配线和共通电极线；

(b)在所述扫描配线导电层上沉积绝缘层，所述绝缘层包括栅绝缘膜，涂布光刻胶，利用所述多灰阶掩膜基板进行曝光显影，所述透光区和扫描配线导电层上的扫描配线相对齐，所述灰色调区和扫描配线导电层上的共通电极线相对齐；

(c)通过干刻将未受光刻胶保护的栅绝缘膜刻掉，从而使所述扫描配线裸露，而受光刻胶保护的栅绝缘膜则完全覆盖住所述共通电极线，接着去除光刻胶，形成最终的绝缘层；

(d)在所述绝缘层上形成数据导电层，所述数据导电层与所述裸露扫描配线直接电接触，形成双层导电层配线；

(e)在所述数据导电层上形成钝化绝缘层；

(f)在所述钝化绝缘层上形成透明导电层。

本发明所提出的薄膜晶体管基板的制造方法，由于裸露的扫描配线和上面的数据导电层直接电接触，从而形成双层导电层配线，因此降低扫描配线的阻抗，在不降低开口率、不增加掩码数量、不增加各层膜厚的情况下，降低扫描配线的信号延迟。此外，如果裸露的扫描配线出现断线，通过与上面的数据导电层直接电接触把断线处相连，在不设置专门的修复线的情况下，实现了扫描配线断线的自修复，提高产品量率，降低生产成本。

附图说明

图1是本发明薄膜晶体管基板的俯视示意图。

图2为本发明实施例经过第一道掩膜工艺后的俯视示意图。

图2A到图2B为沿图2所示的A-A线的制作流程剖视图。

图3为本发明实施例经过第二道掩膜工艺后的俯视示意图。

图3A到图3F为沿图3所示的B-B线的制作流程剖视图。

图4为本发明实施例经过第三道掩膜工艺后的俯视示意图。

图4A到图4E为沿图4所示的C-C线的制作流程剖视图。

图5为本发明实施例经过第四道掩膜工艺后的俯视示意图。

图5A到图5D为沿图5所示的D-D线的制作流程剖视图。

图6为本发明实施例经过第五道掩膜工艺后的俯视示意图。

图6A到图6D为沿图6所示的E-E线的制作流程剖视图。

图7为本发明实施例实现扫描配线断线的自修复示意图。

图中：

100：绝缘基板；

110：扫描配线导电层；101：扫描配线；102：扫描端子；103：共通电极线；104：共通端子；150：扫描配线断线处；151：扫描配线

200：光刻胶；201：绝缘层；202：扫描配线；210：栅绝缘膜；220：半导体层；221：欧姆接触层；250：掩膜基板，251：多灰色调区；252：灰色调区；253：透光区；

300：光刻胶；310：数据导电层；301：数据配线；302：数据端子；303：数据配线；304：漏电极；305：源电极；306：沟道区；350：数据导电层；

400：光刻胶；410：钝化绝缘层；401：像素电极接触孔；402：数据端子接触孔；403：扫描端子接触孔；404共通电极端子接触孔；

500：光刻胶；510：透明导电层；501：像素电极；502：数据端子；503：扫描端子；504：共通电极端子；

601：扫描端子；602：共通电极端子；603：数据端子；

具体实施方式

参照图1至图6，本发明的薄膜晶体管阵列基板在绝缘基板100上依次形成有扫描配线导电层110、绝缘层201、数据导电层310、钝化绝缘层410及透明导电层510，所述绝缘基板100为玻璃基板或塑料基板；所述扫描配线导电层110上形成有扫描配线101和共通电极线103，所述绝缘层201上形成有栅绝缘膜210、半导体层220和欧姆接触层221，所述栅绝缘膜210不覆盖或部分覆盖所述扫描配线101，裸露的扫描配线202与之上的数据导电层310上的数据配线303直接电接触。

具体制造方法结合图2到图6来说明。

首先，请参照图2，2A和2B，在绝缘基板100上形成扫描配线导电层110，在所述扫描配线导电层110上涂布光刻胶(图中未绘示)；利用第一道掩膜板，通过曝光、刻蚀以及剥离形成扫描配线图形101，共通配线103，栅电极104，扫描配线端子102，共通配线端子105。

接着，请参照图3、图3A～图3F，在所述扫描配线导电层110上依次沉积栅绝缘膜210、半导体层220以及欧姆接触层221，并且涂布光刻胶200；利用第二道多灰阶掩膜板，该掩膜板图案分为透光区253，灰色调区252，多灰色调区251。曝光显影工艺后光刻胶200将对应透光程度不同，形成厚度不同的区域；如图3B所示。首先将未受光刻胶200保护的栅绝缘膜210、半导体层220以及欧姆接触层221用合适的刻蚀工艺去除，形成部分裸露的扫描配线202的图案，保证其可以与数据配线导电层310电接触，如图3C所示。然后进行光刻胶减薄，将掩膜板的多灰色调区251对应区域的光刻胶去除，而掩膜板上的灰色调区252对应区域的光刻胶在减薄后仍有一定厚度的残留，如图3D所示。接着采用合理的刻蚀方法去除未受光刻胶200保护的半导体层220和欧姆接触层221，形成绝缘层，如图3E所示。接着去除光刻胶，形成最终的绝缘层201图案。

接下来，请参照图4，图4A～4E，在所述绝缘层201上沉积数据导电层310，如图4A所示。接着涂布光刻胶300利用第三道掩膜板进行曝光形成图4B所示图案，接着进行合理的刻蚀工艺去除未被光刻胶300保护的数据导电层，如图4C所示。接着使用合理的刻蚀工艺去除部分沟道区306的欧姆接触层221以及部分半导体层220，如图4D所示。随后去除光刻胶300，形成TFT沟道区306、数据配线301、源电极304、漏电极305、数据端子302以及与裸露的扫描配线202上形成电接触的数据配线303，用于降低扫描配线信号延迟；如图4E所示。

接着，请参照图5，在所述数据导电层310上进行钝化绝缘层410的沉积。然后利用第四道掩膜版工艺形成像素电极接触孔401，扫描端子接触孔403、数据端子接触孔402以及共通配线端子接触孔404。

最后，请参照图6，在所述钝化绝缘层410上进行透明导电层510的沉积。利用第五道掩膜版工艺形成图案化的像素电极501、扫描端子503、数据端子502以及共通电极端子504，如图6D所示。

经过以上步骤，形成了可以降低扫描配线信号延迟的薄膜晶体管阵列基板。

本发明实施例的薄膜晶体管阵列基板能够显著降低配线信号延迟，如对于1920x1080的全高清液晶显示电视，以子像素(大小为0.450mmx0.150mm)的扫描配线宽度为30um，与扫描配线形成电接触的数据配线导电层大小20umx120um为例。其膜厚、介电常数以及电阻率如表1所示，则能够降低扫描配线信号延迟接近50％，如表2显示。具体能够降低信号延迟的实际情况根据具体情况而定。

表1子像素(sub-pixel)扫描配线的说明

表2采用本发明结构的阵列基板与现有配线信号延迟的比较(以表1数据为例)

本发明的薄膜晶体管阵列基板的制造方法过程中还可实现扫描配线断线的自修复，参照图7，当形成扫描配线151，在扫描配线断线处150发生断线时；在沉积数据导电层310时，通过数据导电层350把扫描配线断线处150两边的扫描配线相连，从而修复扫描配线151。

虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (1)

1.一种薄膜晶体管基板的制造方法，包括扫描配线导电层、绝缘层、数据导电层、钝化绝缘层及透明导电层五道掩膜工艺，所述绝缘层的制造方法中采用包括多灰色调区，灰色调区，透光区图案的多灰阶掩膜基板，其特征在于，所述薄膜晶体管基板的制造方法包括如下步骤：

(a)在绝缘基板上形成扫描配线导电层，所述扫描配线导电层包括扫描配线和共通电极线；

(b)在所述扫描配线导电层上沉积绝缘层，所述绝缘层包括栅绝缘膜，涂布光刻胶，利用所述多灰阶掩膜基板进行曝光显影，所述透光区和扫描配线导电层上的扫描配线相对齐，所述灰色调区和扫描配线导电层上的共通电极线相对齐；

(c)通过干刻将未受光刻胶保护的栅绝缘膜刻掉，从而使所述扫描配线裸露，而受光刻胶保护的栅绝缘膜则完全覆盖住所述共通电极线，接着去除光刻胶，形成最终的绝缘层；

(d)在所述绝缘层上形成数据导电层，所述数据导电层与所述裸露扫描配线直接电接触，形成双层导电层配线；

(e)在所述数据导电层上形成钝化绝缘层；

(f)在所述钝化绝缘层上形成透明导电层。

Images