CN201886251U - 薄膜晶体管阵列基板及已修复的薄膜晶体管阵列基板 - Google Patents
薄膜晶体管阵列基板及已修复的薄膜晶体管阵列基板 Download PDFInfo
- Publication number
- CN201886251U CN201886251U CN2010206810813U CN201020681081U CN201886251U CN 201886251 U CN201886251 U CN 201886251U CN 2010206810813 U CN2010206810813 U CN 2010206810813U CN 201020681081 U CN201020681081 U CN 201020681081U CN 201886251 U CN201886251 U CN 201886251U
- Authority
- CN
- China
- Prior art keywords
- line
- grid
- pixel electrode
- data
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Abstract
本实用新型公开了一种薄膜晶体管阵列基板及已修复的薄膜晶体管阵列基板,涉及液晶显示技术领域,为对阵列基板和彩膜基板对盒后的断线不良进行修复而设计。所述薄膜晶体管阵列基板,包括基板,所述基板上设有栅线,垂直于所述栅线设有数据线,所述栅线和所述数据线之间限定有像素区域,所述像素区域内设有薄膜晶体管和像素电极,所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接,在所述栅线的上方设有栅修复线和/或在所述数据线的上方和下方设有数据修复线,且所述栅修复线和所述数据修复线使得修复后的各条栅线和数据线不连通。本实用新型可用于进行液晶显示。
Description
技术领域
本实用新型涉及液晶显示技术领域,尤其涉及一种薄膜晶体管阵列基板及已修复的薄膜晶体管阵列基板。
背景技术
通常,一块完整的液晶显示面板包括背光模组,上下偏光板,阵列基板(下基板)、彩膜基板(上基板)、以及保留在阵列基板和彩膜基板之间的液晶。其中,阵列基板上设有栅线,垂直于所述栅线设有数据线,所述栅线和所述数据线之间限定有像素区域,所述像素区域内设有薄膜晶体管和像素电极,所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接。彩膜基板上设有黑矩阵以防止光线从除像素电极区域之外的部分发出、红绿蓝彩膜以用于显示彩色光、以及公共电极以用于形成显示所需的电场。
背光模组发出的光经过下偏光片后成为具有一定偏振方向的偏振光,阵列基板上的栅线控制薄膜晶体管打开后,由数据线控制作用于液晶上的电压,电压不同液晶分子的偏转角度也不同,从而使得透过的光强以及显示亮度不同,偏振光透过液晶并穿过设在彩膜基板上的彩膜层后形成单色偏振光,通过不同光强的红绿蓝三种单色偏振光的组合来显示五颜六色的图像。
由上述可知,当阵列基板上的栅线和数据线保持良好时,液晶分子可以进行正常的偏转,液晶显示面板可以进行正常的显示。但是在制造过程中,栅线和数据线的断线不良却占到了很大的比例。当该断线不良是在阵列基板和彩膜基板对盒之前发现时,可以通过激光化学气相沉积的方法对断线进行修复。然而由于实际操作中断线漏检的几率较大,因此很多断线不良是在阵列基板和彩膜基板对盒之后才发现的,此时之前的断线修复方法已经不适用了。
而且,对于阵列基板和彩膜基板对盒之后的断线不良,现有技术中未给出切实可行的解决方案。
实用新型内容
本实用新型的目的提供一种薄膜晶体管阵列基板及已修复的薄膜晶体管阵列基板,用以对阵列基板和彩膜基板对盒后的断线不良进行修复。为达到上述目的,本实用新型的实施例采用如下技术方案:
本实用新型提供了一种薄膜晶体管阵列基板,包括基板,所述基板上设有栅线,垂直于所述栅线设有数据线,所述栅线和所述数据线之间限定有像素区域,所述像素区域内设有薄膜晶体管和像素电极,所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接,在所述栅线的上方设有栅修复线,和/或,在所述数据线的上方或/或下方设有数据修复线,且所述栅修复线和所述数据修复线使得修复后的各条栅线和数据线不连通。
其中,所述栅修复线包括数据线层栅修复线和像素电极层栅修复线:所述数据线层栅修复线与所述数据线在一次构图工艺中形成并位于同一层,且所述数据层栅修复线与所述数据线之间具有绝缘的第一缺口;所述像素电极层栅修复线与所述像素电极在一次构图工艺中形成并位于同一层,且所述像素电极层栅修复线与所述像素电极绝缘;和/或,所述数据修复线包括栅线层数据修复线和像素电极层数据修复线:所述栅线层数据修复线与所述栅线在一次构图工艺中形成并位于同一层,且所述栅线层数据修复线与所述栅线之间具有绝缘的第二缺口;所述像素电极层数据修复线与所述像素电极在一次构图工艺中形成并位于同一层,且所述像素电极层栅修复线与所述像素电极绝缘。
其中,所述像素电极层栅修复线为间断的修复线,相邻两段所述像素电极层栅修复线之间的第三缺口与所述第一缺口相互错开;和/或,所述像素电极层数据修复线为间断的修复线,相邻两段所述像素电极层数据修复线之间的第四缺口与所述第二缺口相互错开。
其中,在一段所述数据线层栅修复线的上方设有第一连接过孔,另一段所述数据线层栅修复线的上方设有第二连接过孔,一段所述像素电极层栅修复线分别通过所述第一连接过孔和第二连接过孔将该一段数据线层栅修复线和该另一段数据线层栅修复线连接,且至少存在一段像素电极层栅修复线未连接所述第一连接过孔和第二连接过孔。
其中,当所述像素电极层栅修复线和像素电极层数据修复线均与所述像素电极在一次构图工艺中形成并位于同一层时,所述像素电极层栅修复线和所述像素电极层数据修复线均为间断的修复线,且一段所述像素电极层栅修复线与一段所述像素电极层数据修复线交叉。
本实用新型还提供了一种包括上述薄膜晶体管阵列基板的已修复薄膜晶体管阵列基板,至少包括一条在所述栅修复线下方断开的栅线,在所述栅线断开处的两侧分别连通与所述栅线对应的栅修复线;和/或,至少包括一条在所述数据修复线上方或下方断开的数据线,在所述数据线断开处的两侧分别连通与所述数据线对应的数据修复线。
本实用新型提供的薄膜晶体管阵列基板及已修复的薄膜晶体管阵列基板,能够通过设在所述栅线上方的栅修复线连接断点处的栅线,从而对栅线的断线不良进行修复,或者能够通过设在所述数据线上方或下方的数据修复线连接断点处的数据线,从而对数据线的断线不良进行修复,且所述栅修复线和所述数据修复线使得修复后的各条栅线和数据线不连通,保持了修复后的各条栅线和数据线的正常工作状态,实现了对阵列基板和彩膜基板成盒后的断线不良进行修复。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型薄膜晶体管阵列基板一个实施例的平面示意图;
图1a为图1中A1-A1方向的截面图;
图1b为图1中B1-B1方向的截面图;
图2a为栅线断点修复的第一个示例;
图2b为栅线断点修复的第二个示例;
图2c为栅线断点修复的第三个示例;
图2d为栅线断点修复的第四个示例;
图2e为图2a中栅线断点修复后薄膜晶体管阵列基板中寄生电容的示意图;
图2f为连续的像素电极层栅修复线情况下栅线断点修复后薄膜晶体管阵列基板中寄生电容的示意图;
图3a为数据线断点修复的第一个示例;
图3b为数据线断点修复的第二个示例;
图3c为图3a中数据线断点修复后薄膜晶体管阵列基板中寄生电容的示意图;
图3d为连续的像素电极层数据修复线情况下数据线断点修复后薄膜晶体管阵列基板中寄生电容的而示意图;
图4为薄膜晶体管阵列基板第一次构图工艺后的平面示意图;
图4a为图4中A4-A4方向的截面图;
图4b为图4中B4-B4方向的截面图;
图5为薄膜晶体管阵列基板第二次构图工艺后的平面示意图;
图5a为图5中A5-A5方向的截面图;
图5b为图5中B5-B5方向的截面图;
图6为薄膜晶体管阵列基板第三次构图工艺后的平面示意图;
图6a为图6中A6-A6方向的截面图;
图6b为图6中B6-B6方向的截面图;
图7为本实用新型薄膜晶体管阵列基板另一个实施例的平面示意图;
图8为本实用新型薄膜晶体管阵列基板再一个实施例的平面示意图。
符号说明:
1-基板,2a-栅线,2c-栅线层数据修复线,2d-底层公共电极线,2e-第二缺口,3-栅绝缘层,4a-数据线,4b-数据线层栅修复线,4d-第一缺口,5-钝化层,5a-第一连接过孔,5b-第二连接过孔,6a-像素电极,6b-像素电极层栅修复线,6c-像素电极层数据修复线,6d-第三缺口,6e-第四缺口。
具体实施方式
下面结合附图对本实用新型实施例薄膜晶体管阵列基板及其已修复的薄膜晶体管阵列基板进行详细描述。
应当明确,所描述的实施例仅仅是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本实用新型保护的范围。
如图1所示,为本实用新型实施例薄膜晶体管阵列基板一个实施例的平面示意图。图1a为图1中A1-A1方向的截面图。图1b为图1中B1-B1方向的截面图。本实施例中的薄膜晶体管阵列基板,包括基板1,基板1上设有栅线2a,垂直于栅线2a设有数据线4a,栅线2a和数据线4a之间限定有像素区域,像素区域内设有薄膜晶体管和像素电极6a,薄膜晶体管的栅极与栅线2a连接、源极与数据线4a连接、漏极与像素电极6a连接。其中,在栅线2a的上方设有栅修复线4b、6b,在数据线4a的上方和下方设有数据修复线2c、6c,且栅修复线4b、6b和数据修复线2c、6c使得修复后的各条栅线2a和数据线4a不连通。
本实施例中的薄膜晶体管阵列基板,能够通过设在栅线2a上方的栅修复线4b、6b连接断点处的栅线,从而对栅线的断线不良进行修复,或者能够通过设在数据线4a的上方或下方的数据修复线2c、6c连接断点处的数据线,从而对数据线的断线不良进行修复,且栅修复线4b、6b和数据修复线2c、6c使得修复后的各条栅线2a和数据线4b不连通,保持了修复后的各条栅线2a和数据线4b的正常工作状态,实现了对阵列基板和彩膜基板成盒后的断线不良进行修复。
本实施例中,所述栅修复线4b、6b包括数据线层栅修复线4b和像素电极层栅修复线6b:数据线层栅修复线4b与数据线4a在一次构图工艺中形成并位于同一层,且数据层栅修复线4b与数据线4a之间具有绝缘的第一缺口4d;像素电极层栅修复线6b与像素电极6a在一次构图工艺中形成并位于同一层,且像素电极层栅修复线6b与像素电极6a绝缘。使用两层栅修复线4b、6b可以使得能够对栅线上每一处的断点进行修复。例如,如图2a所示,当栅线断点的位置位于栅线2a上与数据线4a的非交叠位置处时,可以通过激光焊接方法将该栅线断点两侧的栅线2a与数据线层栅修复线4b连接,以通过数据线层栅修复线4b修复该栅线断点;或者如图2b所示,当栅线断点的位置位于栅线2a上与数据线4a的交叠位置处时,可以通过激光焊接方法将该栅线断点两侧的栅线2a与像素电极层栅修复线6b连接,以通过像素电极层栅修复线6b修复该栅线断点。
像素电极层栅修复线6b可以为间断的修复线,且相邻两段像素电极层栅修复线6b之间的第三缺口6d与第一缺口4d相互错开。一方面,如在图2b所示的示例中,可以在无法通过数据线层栅修复线4b修复栅线断点时,借助于像素电极层栅修复线6b修复栅线断点,保证栅线断点的可修复性。另一方面,如图2e所示,在利用一段像素电极层栅修复线6b修复栅线后,仅该段像素电极层栅修复线6b带电,此时可以该段像素电极层栅修复线6b作为栅线寄生电容的一极,并以栅线2a作为栅线寄生电容的另一极,由于该段像素电极层栅修复线6b修复后与栅线2a连通,因此该段像素电极层栅修复线6b与栅线2a电位相同,可以作为栅线寄生电容的同一电极,这样在图2e所示的虚线范围内的栅线寄生电容为电容c1和c2并联后的电容,在图2e所示虚线范围以外的栅线寄生电容为电容c2,在图2e中总的栅线寄生电容为虚线范围内的栅线寄生电容与虚线范围外的栅线寄生电容的串联;这与连续的像素电极层栅修复线相比可以使寄生电容值大大减小,从而提高修复质量并保持显示效果,具体如图2f所示,当像素电极层栅修复线6b为连续的修复线时,利用该像素电极层栅修复线6b修复栅线断点后,整段像素电极层栅修复线6b均与栅线2b连通并与栅线2b具有相同的电位,可以作为栅线寄生电容的同一极,这样在图2f所示的虚线范围内的栅线寄生电容为电容c1和c2并联后的电容,这与图2e所示虚线范围内的栅线寄生电容相等,在图2f所示的虚线范围外的栅线寄生电容也为电容c1和c2并联后的电容,电容并联后电容值增大,因此图2f所示虚线范围外的栅线寄生电容大于图2e所示虚线范围外的栅线寄生电容,在图2f中总的栅线寄生电容为虚线范围内的栅线寄生电容与虚线范围外的栅线寄生电容的串联。由上述可知,图2e所示的总的栅线寄生电容小于图2f所示的总的栅线寄生电容。
参见图1a,在一段数据线层栅修复线4b的上方设有第一连接过孔5a,在另一段数据线层栅修复线4b的上方设有第二连接过孔5b,一段像素电极层栅修复线6b分别通过第一连接过孔5a和第二连接过孔5b将该一段数据线层栅修复线和该另一段数据线层栅修复线连接。这样参见图2c或图2d所示,当栅线断点的位置为多个(如图2c中栅线断点位置为两个,图2d中栅线断点位置为三个),且存在至少一个栅线断点位于栅线2a上与数据线4a的交叠位置处时,可以将相应的栅线断点两侧的栅线2a与数据线层栅修复线4b和像素电极层栅修复线6b连接,以通过数据线层栅修复线4b、像素电极层栅修复线6b、以及连接数据线层栅修复线4b和像素电极层栅修复线6b的连接过孔5a、5b修复该栅线断点。即,可以通过第一连接过孔5a、第二连接过孔5b将间断的数据线层栅修复线4b和像素电极层栅修复线6b连接起来,以延长栅修复线的长度,进而使得能够修复断点分布较为密集的一段栅线。
需要注意的是,在通过第一连接过孔5a和第二连接过孔5b连接数据线层栅修复线4b和像素电极层栅修复线6b时,至少存在一段像素电极层栅修复线6b未连接上述第一连接过孔5a和第二连接过孔5b,以免通过该第一连接过孔5a和第二连接过孔5b将全部的数据层栅修复线4b和像素电极层栅修复线6b连接起来。较佳地,本实施例中每隔一段连接第一连接过孔5a和第二连接过孔5b的像素电极层栅修复线6b设置一段未连接第一连接过孔5a和第二连接过孔5b的像素电极层栅修复线6b。
类似地,所述数据修复线2c、6c包括栅线层数据修复线2c和像素电极层数据修复线6c:栅线层数据修复线2c与栅线2a在一次构图工艺中形成并位于同一层,且栅线层数据修复线2c与栅线2a之间具有绝缘的第二缺口2e;像素电极层数据修复线6c与像素电极6a在一次构图工艺中形成并位于同一层,且像素电极层栅修复线6c与像素电极6a绝缘。使用两层数据修复线2c、6c可以使得能够对数据线上每一处的断点进行修复。例如,如图3a所示,当数据线断点的位置位于数据线4a上与栅线2a的非交叠位置处时,可以通过激光焊接方法将该数据线断点两侧的数据线4a与栅线层数据修复线2c连接,以通过栅线层数据修复线2c修复该数据线断点;或者如图3b所示,当数据线断点的位置位于数据线4a上与栅线2a的交叠位置处时,可以通过激光焊接方法将该数据线断点两侧的数据线4a与像素电极层数据修复线6c连接,以通过像素电极层数据修复线6c修复该数据线断点。
像素电极层数据修复线6c可以为间断的修复线,且相邻两段像素电极层数据修复线6c之间的第四缺口6e与第二缺口2e相互错开。一方面,如在图3b所示的示例中,可以在无法通过栅线层数据修复线2c修复数据线断点时,借助于像素电极层数据修复线6c修复数据线断点,保证数据线断点的可修复性。另一方面,在利用一段像素电极层数据修复线6c修复数据线后,仅该段像素电极层数据修复线连通并带电,由于该段像素电极层数据修复线6c修复后与数据线4a连通,因此该段像素电极层数据修复线6c与数据线4a电位相同,此时可以该段像素电极层数据修复线6c作为寄生电容的一极,并以彩膜基板上的公共电极线作为寄生电容的另一极,这样在图3c所示的虚线范围内的数据线寄生电容为电容c1,在图3c所示虚线范围以外的栅线寄生电容为电容c1和c2串联后的电容,电容串联后电容值减小,在图3c中总的栅线寄生电容为虚线范围内的栅线寄生电容与虚线范围外的栅线寄生电容的串联;这与连续的像素电极层数据修复线相比可以使寄生电容值大大减小,从而提高修复质量并保持显示效果,具体如图3d所示,当像素电极层数据修复线6c为连续的修复线时,利用该像素电极层数据修复线6c修复数据线断点后,整段像素电极层数据修复线6c均与数据线4a连通并与数据线4a具有相同的电位,可以作为数据线寄生电容的同一极,这样在图3d所示的虚线范围内的数据线寄生电容为电容c1,这与图3c所示虚线范围内的数据线寄生电容相等,在图3d所示的虚线范围外的数据线寄生电容也为电容c1,因此图3d所示虚线范围外的数据线寄生电容大于图3c所示虚线范围外的数据线寄生电容,在图3d中总的数据线寄生电容为虚线范围内的数据线寄生电容与虚线范围外的数据线寄生电容的串联。由上述可知,图3c所示的总的数据线寄生电容小于图3d所示的总的数据线寄生电容。
需要说明的是,当像素电极层栅修复线6b和像素电极层数据修复线6c均与像素电极6a在一次构图工艺中形成并位于同一层时,像素电极层栅修复线6b和像素电极层数据修复线6c均为间断的修复线,且一段像素电极层栅修复线6b与一段像素电极层数据修复线6c交叉,这样可以避免通过像素电极层栅修复线6b修复栅线时或通过像素电极层数据修复线6c修复数据线时使得多条栅线和数据线连通,从而影响栅线和数据线的正常工作。
下面将结合具体的例子来说明上述薄膜晶体管阵列基板的制造工艺。在以下说明中,本实用新型实施例所称的构图工艺包括光刻胶涂覆、掩模、曝光、以及刻蚀等工艺。
如图4所示为上述实施例中薄膜晶体管阵列基板第一次构图工艺后的平面示意图,图4a为图4中A4-A4方向的截面图,图4b为图4中B4-B4方向的截面图。首先采用溅射或热蒸发的方法在基板1(如玻璃基板或石英基板)上沉积一层栅金属薄膜。栅金属薄膜可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金,栅金属薄膜也可以由多层金属薄膜组成。然后采用普通掩模板,通过第一次构图工艺对栅金属薄膜进行刻蚀,在基板1上形成栅线2a、栅线层数据修复线2c和TFT栅极的图形。其中,栅线层数据修复线2c位于数据线4a(参见如下的第二次构图工艺)的下方并与栅线2a之间具有绝缘的第二缺口2e。在第一次构图工艺中,同时还可以形成底层公共电极线2d。
如图5所示为上述实施例中薄膜晶体管阵列基板第二次构图工艺后的平面示意图,图5a为图5中A5-A5方向的截面图,图5b为图5中B5-B5方向的截面图。首先,通过等离子体增强化学气相沉积方法连续沉积栅绝缘薄膜、形成栅绝缘层3。栅绝缘薄膜可以选用氧化物、氮化物或者氮氧化合物,对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。之后,在形成有栅绝缘层3的基板上形成有源层薄膜,有源层薄膜可以包括半导体薄膜和掺杂半导体薄膜。再之后,在掺杂半导体薄膜上通过溅射或热蒸发的方法沉积数据金属薄膜,数据金属薄膜可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金。在沉积完数据金属薄膜后,通过第二次构图工艺进行刻蚀,形成数据线4a和数据线层栅修复线4b的图形,并形成TFT的有源层、源极、漏极和沟道的图形。其中,数据线层栅修复线4b位于栅线2a的上方并与数据线4a之间具有绝缘的第一缺口4d。
第二次构图工艺可以是一个多次刻蚀的工艺,其中可以使用半色调或灰色调掩模板。具体地,在沉积完数据金属薄膜后,涂覆光刻胶,然后曝光。光刻胶完全保留区域对应数据线4a、数据线层栅修复线4b、以及TFT的源极和漏极的图形,光刻胶半保留区域对应TFT的沟道的图形,光刻胶的完全去除区域对应不需要保留数据金属薄膜的其他区域。
第一次刻蚀后,去掉光刻胶完全去除区域的半导体膜、掺杂半导体膜和数据金属薄膜。
进行光刻胶灰化工艺,去除TFT沟道处的光刻胶。然后通过第二次刻蚀,去除TFT沟道处的全部数据金属薄膜和掺杂半导体薄膜、以及部分半导体薄膜,形成TFT的源极、漏极和沟道的图形,并形成数据线4a和数据线层栅修复线4b的图形。
如图6所示为上述实施例中薄膜晶体管阵列基板第三次构图工艺后的平面示意图,图6a为图6中A6-A6方向的截面图,图6b为图6中B6-B6方向的截面图。在阵列基板上通过等离子体增强化学气相沉积方法沉积钝化层薄膜,钝化层薄膜可以采用氧化物、氮化物或者氮氧化合物,对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。然后采用普通掩模板,通过第三次构图工艺,在一段数据线层栅修复线4b的上方形成第一连接过孔5a,在另一段数据线层栅修复线4b的上方设有第二连接过孔5b。在第三次构图工艺中,还可以形成与TFT的漏极对应的过孔。
在形成各个连接过孔之后的基板上,通过溅射或者热蒸发的方法沉积透明导电薄膜,透明导电薄膜可以为氧化铟锡(Indium TinOxide,简称ITO)。采用普通掩模板,通过第四次构图工艺形成像素电极6a、间断的像素电极层栅修复线6b、间断的像素电极层数据修复线6c的图形。其中,像素电极层栅修复线6b位于栅线2a的上方并与像素电极6a绝缘,且一段像素电极层栅修复线6b分别通过第一连接过孔5a和第二连接过孔5b将上述一段数据线层栅修复线4b与上述另一段数据线层栅修复线4b连接。像素电极层数据修复线6c位于数据线4a的上方并与像素电极6a绝缘,且一段像素电极层栅修复线6b和一段像素电极层数据修复线6c交叉。经过第四次构图工艺后,薄膜晶体管阵列基板的平面图和界面图如图1、1a和1b所示。
本实用新型的薄膜晶体管阵列基板,不限于前述提及的四次构图工艺,还可以采用五次构图工艺等。例如,在上述的第二次构图工艺中可以不采用半色调或灰色调掩模板,而是通过两次构图工艺来完成。具体地,在第一次构图工艺之后,可以通过第二次构图工艺并采用普通掩模板,形成TFT的有源层。然后在形成有有源层的基板上沉积数据金属薄膜,通过第三次构图工艺并采用普通掩模板,形成TFT的源极、漏极和沟道,并形成数据线4a和数据线层栅修复线4b。此外,各个连接过孔、以及像素电极、像素电极层栅修复线和像素电极层数据修复线分别可以通过前述提及的四次构图工艺中的第三次和第四次构图工艺形成。
如图7所示,为本实用新型实施例薄膜晶体管阵列基板另一个实施例的平面示意图。本实施例中的薄膜晶体管阵列基板,包括基板1,基板1上设有栅线2a,垂直于栅线2a设有数据线4a,栅线2a和数据线4a之间限定有像素区域,像素区域内设有薄膜晶体管和像素电极6a,薄膜晶体管的栅极与栅线2a连接、源极与数据线4a连接、漏极与像素电极6a连接。其中,在栅线2a的上方设有栅修复线4b、6b,且栅修复线4b、6b使得修复后的各条栅线2a和数据线4a不连通。
本实施例中,图7中A7-A7方向的截面图与图1a相同,B7-B7方向的截面上未作改进,与现有技术相同。具体而言,所述栅修复线4b、6b包括数据线层栅修复线4b和像素电极层栅修复线6b:数据线层栅修复线4b与数据线4a在一次构图工艺中形成并位于同一层,且数据层栅修复线4b与数据线4a之间具有绝缘的第一缺口4d;像素电极层栅修复线6b与像素电极6a在一次构图工艺中形成并位于同一层,且像素电极层栅修复线6b与像素电极6a绝缘。像素电极层栅修复线6b可以为间断的修复线,且相邻两段像素电极层栅修复线6b之间的第三缺口6d与第一缺口4d相互错开。在一段数据线层栅修复线4b的上方设有第一连接过孔5a,在另一段数据线层栅修复线4b的上方设有第二连接过孔5b,一段像素电极层栅修复线6b分别通过第一连接过孔5a和第二连接过孔5b将该一段数据线层栅修复线和该另一段数据线层栅修复线连接,且至少存在一段像素电极层栅修复线6b未连接上述第一连接过孔5a和第二连接过孔5b。
基于上述结构,本实施例中薄膜晶体管阵列基板的制造工艺与图1所示实施例中薄膜晶体管阵列基板的制造工艺的不同之处在于(对于四次构图工艺而言):在第一次构图工艺中,不需要形成栅线层数据修复线2c的图形;在第四次构图工艺中,不需要形成像素电极层数据修复线6c的图形。但基于上述结构,本实施例中对栅线2a的修复与图2a-2d所示示例中对栅线2a的修复相同。
需要说明的是,本实施例中薄膜晶体管阵列基板的结构也可以做其他的改进。例如,像素电极层栅修复线6b也可以是连续的修复线。再例如,可以仅设置数据线层栅修复线4b或仅设置像素电极层栅修复线6b。
如图8所示,为本实用新型实施例薄膜晶体管阵列基板再一个实施例的平面示意图。本实施例中的薄膜晶体管阵列基板,包括基板1,基板1上设有栅线2a,垂直于栅线2a设有数据线4a,栅线2a和数据线4a之间限定有像素区域,像素区域内设有薄膜晶体管和像素电极6a,薄膜晶体管的栅极与栅线2a连接、源极与数据线4a连接、漏极与像素电极6a连接。其中,在数据线4a的上方和下方设有数据修复线2c、6c,且数据修复线2c、6c使得修复后的各条栅线2a和数据线4a不连通。
本实施例中,图8中A8-A8方向的截面上未作改进,与现有技术相同,B8-B8方向的截面图与图1b相同。具体而言,所述数据修复线2c、6c包括栅线层数据修复线2c和像素电极层数据修复线6c:栅线层数据修复线2c与栅线2a在一次构图工艺中形成并位于同一层,且栅线层数据修复线2c与栅线2a之间具有绝缘的第二缺口2e;像素电极层数据修复线6c与像素电极6a在一次构图工艺中形成并位于同一层,且像素电极层栅修复线6c与像素电极6a绝缘。像素电极层数据修复线6c可以为间断的修复线,且相邻两段像素电极层数据修复线6c之间的第四缺口6e与第二缺口2e相互错开。
基于上述结构,本实施例中薄膜晶体管阵列基板的制造工艺与图1所示实施例中薄膜晶体管阵列基板的制造工艺的不同之处在于(对于四次构图工艺而言):在第二次构图工艺中,不需要形成数据线层栅修复线4b的图形;在第四次构图工艺中,不需要形成像素电极层栅修复线6b的图形。但基于上述结构,本实施例中对数据线4a的修复与图3a-3b所示示例中对数据线4a的修复相同。
需要说明的是,本实施例中薄膜晶体管阵列基板的结构也可以做其他的改进。例如,像素电极层数据修复线6c也可以是连续的修复线。再例如,可以仅设置栅线层数据修复线2c或仅设置像素电极层数据修复线6c。
此外,在本实用新型其他的实施例中,可以设置数据线层栅修复线4b、像素电极层栅修复线6b、栅线层数据修复线2c、以及像素电极层数据修复线6c中的任意一个或多个图形。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应所述以权利要求的保护范围为准。
Claims (6)
1.一种薄膜晶体管阵列基板,包括基板,所述基板上设有栅线,垂直于所述栅线设有数据线,所述栅线和所述数据线之间限定有像素区域,所述像素区域内设有薄膜晶体管和像素电极,所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接,其特征在于,在所述栅线的上方设有栅修复线,和/或,在所述数据线的上方和/或下方设有数据修复线,且所述栅修复线和所述数据修复线使得修复后的各条栅线和数据线不连通。
2.根据权利要求1所述的薄膜晶体管阵列基板,其特征在于,
所述栅修复线包括数据线层栅修复线和像素电极层栅修复线:所述数据线层栅修复线与所述数据线在一次构图工艺中形成并位于同一层,且所述数据层栅修复线与所述数据线之间具有绝缘的第一缺口;所述像素电极层栅修复线与所述像素电极在一次构图工艺中形成并位于同一层,且所述像素电极层栅修复线与所述像素电极绝缘;
和/或,
所述数据修复线包括栅线层数据修复线和像素电极层数据修复线:所述栅线层数据修复线与所述栅线在一次构图工艺中形成并位于同一层,且所述栅线层数据修复线与所述栅线之间具有绝缘的第二缺口;所述像素电极层数据修复线与所述像素电极在一次构图工艺中形成并位于同一层,且所述像素电极层栅修复线与所述像素电极绝缘。
3.根据权利要求2所述的薄膜晶体管阵列基板,其特征在于,
所述像素电极层栅修复线为间断的修复线,相邻两段所述像素电极层栅修复线之间的第三缺口与所述第一缺口相互错开;
和/或,
所述像素电极层数据修复线为间断的修复线,相邻两段所述像素电极层数据修复线之间的第四缺口与所述第二缺口相互错开。
4.根据权利要求3所述的薄膜晶体管阵列基板,其特征在于,在一段所述数据线层栅修复线的上方设有第一连接过孔,另一段所述数据线层栅修复线的上方设有第二连接过孔,一段所述像素电极层栅修复线分别通过所述第一连接过孔和第二连接过孔将该一段数据线层栅修复线和该另一段数据线层栅修复线连接,且至少存在一段像素电极层栅修复线未连接所述第一连接过孔和第二连接过孔。
5.根据权利要求2所述的薄膜晶体管阵列基板,其特征在于,当所述像素电极层栅修复线和像素电极层数据修复线均与所述像素电极在一次构图工艺中形成并位于同一层时,所述像素电极层栅修复线和所述像素电极层数据修复线均为间断的修复线,且一段所述像素电极层栅修复线与一段所述像素电极层数据修复线交叉。
6.一种包括权利要求1-5任一所述薄膜晶体管阵列基板的已修复薄膜晶体管阵列基板,其特征在于,
至少包括一条在所述栅修复线下方断开的栅线,在所述栅线断开处的两侧分别连通与所述栅线对应的栅修复线;和/或,
至少包括一条在所述数据修复线上方或下方断开的数据线,在所述数据线断开处的两侧分别连通与所述数据线对应的数据修复线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010206810813U CN201886251U (zh) | 2010-12-24 | 2010-12-24 | 薄膜晶体管阵列基板及已修复的薄膜晶体管阵列基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010206810813U CN201886251U (zh) | 2010-12-24 | 2010-12-24 | 薄膜晶体管阵列基板及已修复的薄膜晶体管阵列基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN201886251U true CN201886251U (zh) | 2011-06-29 |
Family
ID=44183799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010206810813U Expired - Lifetime CN201886251U (zh) | 2010-12-24 | 2010-12-24 | 薄膜晶体管阵列基板及已修复的薄膜晶体管阵列基板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN201886251U (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102508384A (zh) * | 2011-11-14 | 2012-06-20 | 深圳市华星光电技术有限公司 | 平面显示面板及其修复方法 |
CN103116234A (zh) * | 2013-02-21 | 2013-05-22 | 合肥京东方光电科技有限公司 | 彩膜基板及显示装置 |
CN103745970A (zh) * | 2013-12-31 | 2014-04-23 | 合肥京东方光电科技有限公司 | 阵列基板及其制作方法、修复方法、显示装置 |
CN104932128A (zh) * | 2015-07-14 | 2015-09-23 | 合肥鑫晟光电科技有限公司 | 一种阵列基板、显示装置、维修方法及制作方法 |
CN105527736A (zh) * | 2016-02-15 | 2016-04-27 | 京东方科技集团股份有限公司 | 一种阵列基板及其修复方法、显示面板和显示装置 |
CN105629608A (zh) * | 2016-01-15 | 2016-06-01 | 武汉华星光电技术有限公司 | 阵列基板结构及阵列基板断线修补方法 |
CN109445135A (zh) * | 2018-12-12 | 2019-03-08 | 惠科股份有限公司 | 一种显示面板的修复方法和显示面板 |
WO2020077742A1 (zh) * | 2018-10-15 | 2020-04-23 | 深圳市华星光电半导体显示技术有限公司 | 一种tft阵列基板的断线修复方法 |
CN114675455A (zh) * | 2022-03-18 | 2022-06-28 | Tcl华星光电技术有限公司 | 阵列基板及其信号线断线修复方法 |
-
2010
- 2010-12-24 CN CN2010206810813U patent/CN201886251U/zh not_active Expired - Lifetime
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102508384A (zh) * | 2011-11-14 | 2012-06-20 | 深圳市华星光电技术有限公司 | 平面显示面板及其修复方法 |
US9312286B2 (en) | 2013-02-21 | 2016-04-12 | Boe Technology Group Co., Ltd. | Display device having bypass electrode on common electrode in peripheral circuit of color filter substrate |
CN103116234A (zh) * | 2013-02-21 | 2013-05-22 | 合肥京东方光电科技有限公司 | 彩膜基板及显示装置 |
WO2014127590A1 (zh) * | 2013-02-21 | 2014-08-28 | 合肥京东方光电科技有限公司 | 显示装置 |
CN103116234B (zh) * | 2013-02-21 | 2015-04-08 | 合肥京东方光电科技有限公司 | 彩膜基板及显示装置 |
US9502438B2 (en) | 2013-12-31 | 2016-11-22 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing and repairing method thereof, display device |
WO2015100912A1 (zh) * | 2013-12-31 | 2015-07-09 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、修复方法、显示装置 |
CN103745970A (zh) * | 2013-12-31 | 2014-04-23 | 合肥京东方光电科技有限公司 | 阵列基板及其制作方法、修复方法、显示装置 |
CN103745970B (zh) * | 2013-12-31 | 2017-02-01 | 合肥京东方光电科技有限公司 | 阵列基板及其制作方法、修复方法、显示装置 |
US9995979B2 (en) | 2015-07-14 | 2018-06-12 | Boe Technology Group Co., Ltd. | Array substrate, display device, method for maintaining the same and method for manufacturing the same |
CN104932128B (zh) * | 2015-07-14 | 2020-11-24 | 合肥鑫晟光电科技有限公司 | 一种阵列基板、显示装置、维修方法及制作方法 |
CN104932128A (zh) * | 2015-07-14 | 2015-09-23 | 合肥鑫晟光电科技有限公司 | 一种阵列基板、显示装置、维修方法及制作方法 |
CN105629608A (zh) * | 2016-01-15 | 2016-06-01 | 武汉华星光电技术有限公司 | 阵列基板结构及阵列基板断线修补方法 |
US20180348586A1 (en) * | 2016-02-15 | 2018-12-06 | Boe Technology Group Co., Ltd. | Array substrate and repair method, display panel and display apparatus |
CN105527736B (zh) * | 2016-02-15 | 2019-01-18 | 京东方科技集团股份有限公司 | 一种阵列基板及其修复方法、显示面板和显示装置 |
EP3417342A4 (en) * | 2016-02-15 | 2019-08-07 | Boe Technology Group Co. Ltd. | ARRAY SUBSTRATE AND REPAIR PROCEDURE THEREFOR, DISPLAY BOARD AND DISPLAY DEVICE |
CN105527736A (zh) * | 2016-02-15 | 2016-04-27 | 京东方科技集团股份有限公司 | 一种阵列基板及其修复方法、显示面板和显示装置 |
WO2020077742A1 (zh) * | 2018-10-15 | 2020-04-23 | 深圳市华星光电半导体显示技术有限公司 | 一种tft阵列基板的断线修复方法 |
CN109445135A (zh) * | 2018-12-12 | 2019-03-08 | 惠科股份有限公司 | 一种显示面板的修复方法和显示面板 |
WO2020119548A1 (zh) * | 2018-12-12 | 2020-06-18 | 惠科股份有限公司 | 显示面板的修复方法和显示面板 |
CN114675455A (zh) * | 2022-03-18 | 2022-06-28 | Tcl华星光电技术有限公司 | 阵列基板及其信号线断线修复方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN201886251U (zh) | 薄膜晶体管阵列基板及已修复的薄膜晶体管阵列基板 | |
CN101526707B (zh) | Tft-lcd阵列基板制造方法 | |
CN102955312B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN102629046B (zh) | 阵列基板及其制造方法、液晶显示器件 | |
CN102540595B (zh) | 阵列基板及其制造方法、液晶面板 | |
CN101847641B (zh) | 阵列基板及其制造方法和宽视角液晶显示器 | |
CN102881688B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
CN104238207A (zh) | 阵列基板及其制备方法、显示装置 | |
US10825840B2 (en) | Thin-film transistor panel | |
CN102156368A (zh) | 薄膜晶体管液晶显示阵列基板及其制造方法 | |
US20120161140A1 (en) | Tft array substrate and manufacturing method thereof | |
KR20020092720A (ko) | 액정표시장치 및 그의 제조방법 | |
CN102148196A (zh) | Tft-lcd阵列基板及其制造方法 | |
CN105470269A (zh) | Tft阵列基板及其制作方法 | |
JP2009139929A (ja) | 薄膜トランジスタ基板、これを含む液晶表示装置及びその製造方法 | |
KR20080044645A (ko) | 액정표시패널 및 이의 제조방법 | |
CN102629584B (zh) | 一种阵列基板及其制造方法和显示器件 | |
CN105093750A (zh) | Tft阵列基板结构及其制作方法 | |
CN102569185A (zh) | 阵列基板及其制造方法和液晶显示器 | |
CN101799603A (zh) | Tft-lcd阵列基板及其制造方法 | |
CN101840118A (zh) | 液晶显示面板及其制造方法 | |
CN202183002U (zh) | 阵列基板及液晶显示器件 | |
CN102645802A (zh) | Tft-lcd阵列基板及其制造、修复方法 | |
CN101236953B (zh) | 薄膜晶体管阵列基板制造方法 | |
CN101819361B (zh) | Tft-lcd阵列基板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20110629 |
|
CX01 | Expiry of patent term |