CN202183002U - 阵列基板及液晶显示器件 - Google Patents

Abstract

本实用新型公开了一种阵列基板及液晶显示器件，涉及液晶显示技术领域，为提高像素开口率而设计。所述阵列基板，包括基板，所述基板上设有栅线，垂直于所述栅线设有数据线，所述栅线和所述数据线之间限定有像素区域，所述像素区域内设有薄膜晶体管和像素电极，所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接，所述像素电极所在的层与所述数据线所在的层之间设有树脂介电层。本实用新型可用于进行液晶显示。

Description

阵列基板及液晶显示器件

技术领域

本实用新型涉及液晶显示技术领域，尤其涉及一种阵列基板及液晶显示器件。 

背景技术

薄膜晶体管液晶显示器件的液晶面板包括阵列基板和彩膜基板，在薄膜晶体管液晶显示器件的制程中可以分别单独制作阵列基板和彩膜基板，然后再将阵列基板和彩膜基板对盒并填充液晶，以形成液晶面板。其中，阵列基板上设有栅线，垂直于所述栅线设有数据线，所述栅线和所述数据线之间限定有像素区域，所述像素区域内设有薄膜晶体管和像素电极，所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接。 

基于上述阵列基板的结构，当阵列基板上的栅线控制薄膜晶体管打开后，由数据线向阵列基板上的像素电极充电，以在像素电极和公共电极之间形成电场，该电场作用于液晶使得液晶分子发生偏转，从而根据液晶分子偏转的角度不同以透过不同强度的光。 

目前像素电极所在的层和数据线所在的层之间仅设有一层用于绝缘的钝化层，该钝化层通常由SiNx等材料制成，其介电常数较高，因此使得在像素电极和数据线之间产生较强的电容效应。为减小该电容效应，一般都将像素电极和数据线设计得更加远离一些，但这样使得像素电极所占用的区域减小，减小了像素开口率。 

实用新型内容

本实用新型的实施例提供一种阵列基板及液晶显示器件，以提高像素开口率。 

为达到上述目的，本实用新型的实施例采用如下技术方案： 

一种阵列基板，包括基板，所述基板上设有栅线，垂直于所述栅线设有数据线，所述栅线和所述数据线之间限定有像素区域，所述像素区域内设有薄膜晶体管和像素电极，所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接，所述 像素电极所在的层与所述数据线所在的层之间设有树脂介电层。 

一种液晶显示器件，包括壳体，所述壳体内设有背光模组，面对所述背光模组设有由如上所述的阵列基板和彩膜基板对盒形成的液晶面板。 

本实用新型实施例提供的阵列基板及液晶显示器件，在所述像素电极所在的层与所述数据线所在的层之间设有树脂介电层，由于树脂本身的介电常数较低，因此所述树脂介电层可以有效减小像素电极和数据线之间的电容效应，这样可以将像素电极和数据线设计得更加接近一些，从而增大了像素电极所占用的区域，提高了像素开口率。 

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。 

图1为本实用新型实施例阵列基板的平面结构示意图； 

图1a为图1中A1-A1方向的截面图； 

图2为本实用新型阵列基板第一次构图工艺后的平面结构示意图； 

图2a为图2中A2-A2方向的截面图； 

图3为本实用新型阵列基板第二次构图工艺后的平面结构示意图； 

图3a为图3中A3-A3方向的截面图； 

图4为本实用新型阵列基板第三次构图工艺后的平面结构示意图； 

图4a为图4中A4-A4方向的截面图； 

图4a′为图4中A4-A4方向的另一截面图； 

图5为本实用新型阵列基板第四次构图工艺后的平面结构示意图； 

图5a为图5中A5-A5方向的截面图； 

图6为本实用新型阵列基板第五次构图工艺后的平面结构示意图； 

图6a为图6中A6-A6方向的截面图； 

图6a′为图6中A6-A6方向的另一截面图。 

附图标记： 

1-基板，2-栅线，2′-绑定栅线，21′-栅线连接过孔，3-栅绝缘层，41-半导体层，42-掺杂半导体层，5-数据线，5′-绑定数据线，51′-数据线连接过孔，6-钝化层，7-树脂介电层，8-像素电极，9-像素电极绝缘层，10-公共电极，11-薄膜晶体管，11a-栅极、11b-源极、11c-漏极，12-介电-钝化层过孔。 

具体实施方式

下面结合附图对本实用新型实施例阵列基板及液晶显示器件进行详细描述。 

应当明确，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。 

本实用新型实施例提供了一种阵列基板，下面参照图1和图1a来说明本实施例中阵列基板的结构。其中，图1所示为本实用新型实施例阵列基板的平面结构示意图；图1a所示为图1中A1-A1方向的截面图。本实施例中的阵列基板，包括基板1，基板1上设有栅线2，垂直于栅线2设有数据线5，栅线2和数据线5之间限定有像素区域，所述像素区域内设有薄膜晶体管11和像素电极8，薄膜晶体管11的栅极11a与栅线2连接、源极11b与数据线5连接、漏极11c与像素电极8连接，其中像素电极8所在的层与数据线5所在的层之间设有树脂介电层7。 

本实用新型实施例提供的阵列基板，在像素电极8所在的层与数据线5所在的层之间设有树脂介电层7，由于树脂本身的介电常数较低，因此树脂介电层7可以有效减小像素电极8和数据线5之间的电 容效应，这样可以将像素电极8和数据线5设计得更加接近一些，从而增大了像素电极8所占用的区域，提高了像素开口率。 

由上面的描述可知，当所述阵列基板上的栅线2控制薄膜晶体管11打开后，由数据线5向像素电极8充电，以在像素电极8和公共电极之间形成电场，该电场作用于液晶使得液晶分子发生偏转，从而根据液晶分子偏转的角度不同以透过不同强度的光。为此，可以在阵列基板上设置公共电极10，以便在像素电极8和公共电极10之间形成电场。 

一般而言，在阵列基板上设置公共电极10时，可以使公共电极10所在的层与像素电极8所在的层相邻绝缘地设置，即在所述基板上还设有公共电极，且所述公共电极所在的层与所述像素电极所在的层相邻绝缘地设置，例如如图1a所示，可以将公共电极10所在的层相邻绝缘地设置在像素电极8所在的层的上方。该公共电极10的设置结构与AD-SDS显示模式下公共电极的设置结构相同。 

高级超维场开关技术(Advanced-Super Dimensional Switching；简称：AD-SDS)通过同一平面内像素电极或公共电极边缘所产生的平行电场以及像素电极与公共电极间产生的纵向电场形成多维电场，使液晶盒内像素电极或公共电极之间、像素电极或公共电极正上方所有取向液晶分子都能够产生旋转转换，从而提高了平面取向系液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-LCD画面品质，具有高透过率、宽视角、高开口率、低色差、低响应时间、无挤压水波纹(push Mura)波纹等优点。 

其中，为使公共电极10和像素8电极8相邻绝缘地设置，可以在公共电极10所在的层与像素电极8所在的层之间设有像素电极绝缘层9。 

需要说明的是，在将公共电极10所在的层相邻绝缘地设置在像素电极8所在的层的上方时，由于在数据线5上加载的用于显示图像的灰度电压，可以在数据线5和公共电极10之间产生逻辑功耗，该逻辑功耗加大了整个液晶显示面板的耗电量。尤其是目前对分辨率的要求越来越高，阵列基板上的布线越来越多，从而导致公共电极10与数据线5的叠加密度越来越大，造成了极大的逻辑功耗。而本实施 例中，在像素电极8所在的层和数据线5所在的层之间设有树脂介电层7，即相当于在公共电极10所在的层和数据线5所在的层之间设有树脂介电层7，由于树脂本身的介电常数较低，因此树脂介电层7可以大幅度减小公共电极10和数据线5之间产生的逻辑功耗，从而减小整个液晶面板的耗电量。尤其是在当前液晶显示面板的分辨率越来越高，阵列基板上的布线密度加大，使得液晶面板的耗电量急剧加大的情况下，使用树脂介电层7可以避免液晶面板的耗电量急剧加大。因此，通过使用树脂介电层7，可以在不增加逻辑功耗的情况下提高阵列基板上的布线密度，实现了真正意义上的高分辨率。 

或者，在阵列基板上设置公共电极10时，也可以使公共电极10与栅线2同层设置。该公共电极10的设置结构与TN显示模式下公共电极的设置结构相同。TN模式的公共电极设置在底层栅线上，所以仅具有较小地减小功耗的功能。在TN模式的产品中增加树脂介电层的好处主要是提高开口率。 

由图1a可知，本实施例中在树脂介电层7与薄膜晶体管11的源极11b和漏极11c所在的层之间设有钝化层6，通过穿透树脂介电层7和钝化层6的介电-钝化层过孔12，像素电极8和薄膜晶体管11的漏极11c连接。其中，介电-钝化层过孔12指的是既穿透树脂介电层7又穿透钝化层6的过孔。由于在树脂介电层的制作工艺过程中会有气体或水分逸出，为防止逸出的气体或水分对薄膜晶体管11产生污染，因此可以在树脂介电层7与薄膜晶体管11的源极11b和漏极11c所在的层之间设有钝化层6。 

无论对于AD-SDS显示模式下或对于TN显示模式下的阵列基板而言，树脂介电层7均分布于整个阵列基板。在阵列基板的显示区域，该树脂介电层7可以起到平坦阵列基板表面的作用，但是在阵列基板的周边的驱动电路绑定区域，由于树脂介电层7的厚度，例如树脂介电层7的厚度可以为约2微米，因此在阵列基板周边的用于绑定驱动电路的绑定区域内形成栅线连接过孔21′和数据线连接过孔51′之后，会在各连接过孔的底部和驱动电路绑定区域的表面之间形成一定厚度(即栅线连接过孔21′或数据线连接过孔51′的深度，如大约2微米)的端差，而在绑定驱动电路时导电粒子在形变之后的厚度较小(例如仅有不到2微米的厚度)，这样容易造成绑定不良。为改善该绑定不 良，可以对阵列基板周边的绑定区域的树脂介电层7进行部分刻蚀，以使得阵列基板的用于绑定驱动电路的绑定区域内的树脂介电层的厚度小于其余区域内的树脂介电层的厚度，从而减小端差。 

其中，在驱动电路的所述绑定区域内设有用于与驱动电路绑定的绑定栅线2′和绑定数据线5′，绑定栅线2′与栅线2同层设置，绑定数据线5′与数据线5同层设置；且绑定栅线2′的上方设有栅线连接过孔21′，栅线连接过孔21′穿透所述像素电极绝缘层9、树脂介电层7、钝化层6和栅绝缘层3；绑定数据线5′的上方设有数据线连接过孔51′，数据线连接过孔51′穿透所述像素电极绝缘层9、树脂介电层7和钝化层6。此外在形成公共电极10的同时，在栅线连接过孔21′和数据线连接过孔51′中填充有独立的公共电极金属，如图1或图1a所示，以起到改善绑定驱动电路时导通效果的作用。 

其中，栅线连接过孔21′可以通过在一次构图工艺中穿透像素电极绝缘层9、树脂介电层7、钝化层6和栅绝缘层3形成，数据线连接过孔51′可以通过在一次构图工艺中穿透像素电极绝缘层9、树脂介电层7和钝化层6形成。但是，由于树脂介电层7的刻蚀速度慢于像素电极绝缘层7的刻蚀速度，因此当栅线连接过孔21′或数据线连接过孔51′在一次构图工艺中形成时，容易发生像素电极绝缘层9的刻蚀量已经超过预定量、而树脂介电层7仍未被刻蚀完全的情况，因此容易产生不良。为解决该问题，可以通过两次构图工艺形成栅线连接过孔21′或数据线连接过孔51′。 

例如，栅线连接过孔21′可以包括通过两次构图工艺形成的一级栅线连接过孔和二级栅线连接过孔。所述一级栅线连接过孔(未图示，与一级数据线连接过孔的形成类似)在一次构图工艺中通过穿透树脂介电层7形成，所述二级栅线连接过孔(未图示，与二级数据线连接过孔的形成类似)在另一次构图工艺中通过穿透像素电极绝缘层9、钝化层6和栅绝缘层3形成。所述二级栅线连接过孔的径向尺寸大于所述一级栅线连接过孔的径向尺寸，所述二级栅线连接过孔套设在所述一级栅线连接过孔中，这是因为如果将二者的径向尺寸设置为相同，则由于制造工艺上的误差，难以使二者完全对齐，以上设置则能够对所述误差形成补偿。 

数据线连接过孔51′包括通过两次构图工艺形成的一级数据线连接过孔和二级数据线连接过孔。如图4a′所示，所述一级数据线连接过孔在一次构图工艺中通过穿透树脂介电层7形成。如图6a′所示，所述二级数据线连接过孔在另一次构图工艺中通过穿透像素电极绝缘层9和钝化层6形成。所述二级数据线连接过孔的径向尺寸大于所述一级数据线连接过孔的径向尺寸，所述二级数据线连接过孔套设在所述一级数据线连接过孔中，这是因为如果将二者的径向尺寸设置为相同，则由于制造工艺上的误差，难以使二者完全对齐，以上设置则能够对所述误差形成补偿。 

在本实用新型的各实施例中，树脂介电层7由正性感光树脂、负性感光树脂或非感光树脂制成。其中，正性感光树脂和负性感光树脂可以由感光组分、高分子骨架、溶剂等组成。正性感光树脂和负性感光树脂的区别在于，正性感光树脂受到光照后，被曝光的部分可以被显影液移除；负性感光树脂受到光照后，被曝光的部分不会被显影液移除，而未曝光的部分则能够被显影液移除。此外，正性感光树脂本身含有颜色，需要利用紫外线对其进行曝光，从而将正性感光树脂的颜色去掉。非感光树脂可以由还有Si、C等无机物的高分子材料构成。非感光树脂和负性感光树脂本身不含有颜色，不需要利用紫外线对其进行曝光以将颜色去掉。 

所述树脂介电层7的厚度可以根据需要制作。例如，当使用正性感光树脂或负性感光树脂制作树脂介电层7时，在热固化的过程中将会有较多的气体逸出而使树脂介电层的厚度减薄，因此可以将树脂介电层7的厚度制作得较厚，例如为2～5微米。当使用非感光树脂制作树脂介电层7时，热固化过程中气体逸出现象很轻微，因此可以将树脂介电层7的厚度制作得较薄，例如为小于2微米，可选地，可以小于1.5微米。 

下面将结合具体的例子来说明上述图1和图1a所示实施例中阵列基板的制造工艺。在以下说明中，本实用新型实施例所称的构图工艺包括光刻胶涂覆、掩模、曝光、以及刻蚀等工艺。 

如图2所示为本实用新型实施例阵列基板第一次构图工艺后的平面示意图，图2a为图2中A2-A2方向的截面图。首先采用溅射或 热蒸发的方法在基板1(如玻璃基板或石英基板)上沉积一层栅金属薄膜。栅金属薄膜可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金，栅金属薄膜也可以由多层金属薄膜组成。然后采用普通掩模板，通过第一次构图工艺对栅金属薄膜进行刻蚀，在基板1上形成栅线2和薄膜晶体管11的栅极11a的图形，其中薄膜晶体管11的栅极11a直接和栅线2连接。在该第一次构图工艺中，在所述阵列基板周边用于绑定驱动电路的绑定区域内，还形成有绑定栅线2′，绑定栅线2′与栅线2同层设置。 

如图3所示为本实用新型阵列基板第二次构图工艺后的平面示意图，图3a为图3中A3-A3方向的截面图。首先，通过等离子体增强化学气相沉积方法连续沉积栅绝缘薄膜、形成栅绝缘层3。栅绝缘薄膜可以选用氧化物、氮化物或者氮氧化合物，对应的反应气体可以为SiH₄、NH₃、N₂的混合气体或SiH₂Cl₂、NH₃、N₂的混合气体。之后，在形成有栅绝缘层3的基板上形成有源层薄膜，有源层薄膜可以包括半导体薄膜和掺杂半导体薄膜。再之后，在掺杂半导体薄膜上通过溅射或热蒸发的方法沉积源漏金属薄膜，源漏金属薄膜可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金。在沉积完源漏金属薄膜后，通过第二次构图工艺进行刻蚀，形成数据线5、薄膜晶体管11的有源层、源极11b、漏极11c及其沟道的图形。其中，薄膜晶体管11的源极11b直接与数据线5连接。薄膜晶体管11的沟道处的掺杂半导体薄膜42被全部刻蚀掉、半导体薄膜41被部分刻蚀掉。有源层包括半导体层41和掺杂半导体层42。在该第二次构图工艺中，在所述阵列基板周边用于绑定驱动电路的绑定区域内，还形成有绑定数据线5′，绑定数据线5′与数据线5同层设置。 

第二次构图工艺可以是一个多次刻蚀的工艺，其中可以使用半色调或灰色调掩模板。具体地，在沉积完源漏金属薄膜后，涂覆光刻胶，然后曝光。数据线5、以及薄膜晶体管11的源极11b和漏极11c对应于光刻胶完全保留区域，薄膜晶体管11的沟道处对应于光刻胶半保留区域，其他不需要保留源漏金属薄膜的区域对应于光刻胶的完全去除区域。 

第一次刻蚀后，去掉光刻胶完全去除区域的半导体膜、掺杂半导体膜和源漏金属薄膜。 

进行光刻胶灰化工艺，去除薄膜晶体管11的沟道处的光刻胶。然后通过第二次刻蚀，去除沟道处的全部掺杂半导体薄膜42和部分半导体薄膜41，形成薄膜晶体管11的源极和漏极、并形成数据线5的图形。 

如图4所示为本实用新型阵列基板第三次构图工艺后的平面示意图，图4a为图4中A4-A4方向的截面图。在阵列基板上通过等离子体增强化学气相沉积方法沉积钝化层薄膜，钝化层薄膜可以采用氧化物、氮化物或者氮氧化合物，对应的反应气体可以为SiH₄、NH₃、N₂的混合气体或SiH₂Cl₂、NH₃、N₂的混合气体。之后在由钝化层薄膜形成的钝化层6上涂覆树脂介电层薄膜，并在树脂介电层薄膜上涂覆光刻胶。然后采用半色调或灰色调掩模板，通过第三次构图工艺，将与薄膜晶体管11的漏极11c对应的介电-钝化层过孔12处的树脂介电层薄膜和钝化层薄膜全部去除，形成穿透树脂介电层7和钝化层6的介电-钝化层过孔12的图形，并将阵列基板周边的用于绑定驱动电路的绑定区域内的树脂介电层薄膜部分去除，以使阵列基板的用于绑定驱动电路的绑定区域内的树脂介电层7的厚度小于其余区域内的树脂介电层7的厚度。 

其中，可以使用旋转涂覆的方法在钝化层6上涂覆树脂介电层薄膜，该树脂介电层薄膜可以由正性感光树脂、负性感光树脂或非感光树脂制成。 

树脂介电层7可以由正性感光树脂、负性感光树脂或非感光树脂制成。其中，正性感光树脂和负性感光树脂可以统称为感光树脂。 

当利用感光树脂制作树脂介电层7时，第三次构图工艺包括，首先在形成有数据线5和薄膜晶体管11的有源层、源极11b、漏极11c和沟道的基板上沉积钝化层薄膜，形成钝化层6。然后在形成有钝化层6的基板上涂覆感光树脂介电层薄膜，并对感光树脂介电层薄膜进行曝光显影，感光树脂介电层薄膜的完全刻蚀掉的区域对应于介电-钝化层过孔的图形，感光树脂介电层薄膜的半保留区域对应于阵列基板的用于绑定驱动电路的绑定区域，感光树脂介电层薄膜的完全保留区域对应于不需要去除树脂介电层薄膜的其他区域。最后对感光树脂介电层薄膜进行热固化，形成树脂介电层7。 

上述正性感光树脂和负性感光树脂的区别在于，正性感光树脂受到光照后，被曝光的部分可以被显影液移除，未曝光部分不会被显影液移除；负性感光树脂受到光照后，被曝光的部分不会被显影液移除，而未曝光的部分则能够被显影液移除。 

此外，当树脂介电层7由正性感光树脂制成时，需要首先利用紫外线对感光树脂介电层薄膜进行曝光，以将正性感光树脂中含有的颜色去除；然后在200℃～300℃的温度下，并在配置有有机气体排气系统的情况下对感光树脂介电层薄膜进行热固化，在热固化之后形成树脂介电层7。当树脂介电层7由负性感光树脂制成时，可以不需要利用紫外线对感光树脂介电层薄膜进行曝光，而直接在200℃～300℃的温度下，并在配置有有机气体排气系统的情况下对感光树脂介电层薄膜进行热固化，并在热固化之后形成树脂介电层7。可以在空气环境下进行热固化，或者也可以在惰性气体的保护下进行热固化。 

当利用非感光树脂制作树脂介电层7时，第三次构图工艺包括，首先在形成有数据线5和薄膜晶体管11的有源层、源极11b、漏极11c和沟道的基板上沉积钝化层薄膜，形成钝化层6。然后在形成有钝化层的基板上涂覆非感光树脂介电层薄膜，接着对非感光树脂介电层薄膜进行热固化，并在热固化后的非感光树脂介电层薄膜上涂覆光刻胶。对光刻胶进行曝光显影，光刻胶的完全去除区域对应于介电-钝化层过孔的图形，光刻胶的半保留区域对应于阵列基板的用于绑定驱动电路的绑定区域，光刻胶的完全保留区域对应于不需要去除非感光树脂介电层薄膜的其他区域。第一次刻蚀后，去掉光刻胶完全去除区域的树脂介电层薄膜和钝化层薄膜，形成介电-钝化层过孔12的图形。然后，进行光刻胶的灰化即第二次刻蚀，去掉绑定区域处的部分非反光树脂介电层薄膜，形成树脂介电层7。 

此外，由于树脂介电层7由非感光树脂制成，因此可以不需要利用紫外线对树脂介电层薄膜进行曝光，而直接在200℃～300℃的温度下，并在配置有有机气体排气系统的情况下对树脂介电层薄膜进行热固化，并在热固化之后形成树脂介电层7。可以在空气环境下进行热固化，或者也可以在惰性气体的保护下进行热固化。 

由上述可知，不论树脂介电层7是由感光树脂制成还是由非感光 树脂制成，均需要形成穿透树脂介电层7和钝化层6的介电-钝化层过孔12。为方便像素电极通过该介电-钝化层过孔12与薄膜晶体管11的漏极11c搭接，一般将介电-钝化层过孔12的侧壁制作得具有坡度，该坡度以40°～70°为宜。为此，在该第三次构图工艺中，可以通过低气压沉积工艺形成钝化层6，从而降低对钝化层6的刻蚀速度，使介电-钝化层过孔12的侧壁具有合适的坡度。 

如图5所示为本实用新型阵列基板第四次构图工艺后的平面示意图，图5a为图5中A5-A5方向的截面图。在形成介电-钝化层过孔12之后的基板上，通过溅射或者热蒸发的方法沉积透明导电薄膜，透明导电薄膜可以为氧化铟锡(Indium Tin Oxide，简称ITO)。采用普通掩模板，通过第四次构图形成显示薄膜晶体管11的像素电极8的图形。 

如图6所示为本实用新型阵列基板第五次构图工艺后的平面示意图，图6a为图6中A6-A6方向的截面图。在形成像素电极8的阵列基板上通过等离子体增强化学气相沉积方法沉积像素电极绝缘层薄膜，像素电极绝缘层薄膜可以采用氧化物、氮化物或者氮氧化合物，对应的反应气体可以为SiH₄、NH₃、N₂的混合气体或SiH₂Cl₂、NH₃、N₂的混合气体。之后在像素电极绝缘层薄膜上涂覆光刻胶。然后采用普通掩模板，通过第五次构图工艺，形成栅线连接过孔21′的图形、数据线连接过孔51′的图形、及像素电极绝缘层9。其中由于感光型树脂材料(包括正性感光树脂和负性感光树脂)不耐高温，因此在沉积像素电极绝缘层薄膜时，一般可以将沉积温度降低至230℃以下，以避免树脂材料的特性劣化。 

当然，栅线连接过孔21′和数据线连接过孔51′并不限于在第五次构图工艺中一次成型。在其他的实施例中，也可以通过第三次构图工艺和第五次构图工艺两次成型。 

例如，在第三次构图工艺中，在形成介电-钝化层过孔12的同时，还在所述阵列基板的用于绑定驱动电路的绑定区域内的绑定栅线2′上方的树脂介电层7中形成一级栅线连接过孔的图形，并如图4a′所示，在所述绑定区域内的绑定数据线5′上方的树脂介电层7中形成一级数据线连接过孔的图形。 

在第五次构图工艺中，在形成像素电极绝缘层9的同时，还在所述阵列基板的用于绑定驱动电路的绑定区域内的绑定栅线2′上方形成二级栅线连接过孔的图形，并如图6a′所示，在所述绑定区域内的绑定数据线5′上方形成二级数据线连接过孔的图形。 

之后在阵列基板上，通过溅射或者热蒸发的方法沉积透明导电薄膜，透明导电薄膜可以为氧化铟锡(Indium Tin Oxide，简称ITO)。采用普通掩模板，通过第六次构图形成公共电极10，公共电极10通过栅线连接过孔21′与绑定栅线2′连接、并通过数据线连接过孔51′与绑定数据线5′连接。经过第六次构图工艺后的平面图和截面图如图1和图1a所示。 

需要说明的是，虽然像素电极8和公共电极10可以由相同的材料制成，但为了清楚显示起见，在以上的各附图中，分别使用不同的剖面线表示。 

本实用新型的阵列基板，不限于前述提及的六次构图工艺，还可以采用七次构图工艺等。例如，在上述的第二次构图工艺中可以不采用半色调或灰色调掩模板，而是通过两次构图工艺来完成。具体地，在第一次构图工艺之后，可以通过第二次构图工艺并采用普通掩模板，形成薄膜晶体管的有源层。然后在形成有有源层的基板上沉积源漏金属薄膜，通过第三次构图工艺并采用普通掩模板，形成薄膜晶体管的源极、漏极和沟道，并形成数据线。本实用新型的各个实施例中，薄膜晶体管的结构不限于前述提及的薄膜晶体管结构，如可以是底栅结构，也可以是顶栅结构。 

除此之外，本实用新型的实施例还提供了一种液晶显示器件。所述液晶显示器件包括壳体，所述壳体内设有背光模组，面对所述背光模组设有由如上所述的阵列基板和彩膜基板对盒形成的液晶面板。 

本实用新型实施例提供的液晶显示器件，在所述像素电极所在的层与所述数据线所在的层之间设有树脂介电层，由于树脂本身的介电常数较低，因此所述树脂介电层可以有效减小像素电极和数据线之间的电容效应，这样可以将像素电极和数据线设计得更加接近一些，从而增大了像素电极所占用的区域，提高了像素开口率。 

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并 不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。 

Claims (12)

1.一种阵列基板，包括基板，所述基板上设有栅线，垂直于所述栅线设有数据线，所述栅线和所述数据线之间限定有像素区域，所述像素区域内设有薄膜晶体管和像素电极，所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接，其特征在于，所述像素电极所在的层与所述数据线所在的层之间设有树脂介电层。

2.根据权利要求1所述的阵列基板，其特征在于，所述基板上还设有公共电极，所述公共电极所在的层与所述像素电极所在的层相邻绝缘地设置。

3.根据权利要求1所述的阵列基板，其特征在于，所述公共电极与所述栅线同层设置。

4.根据权利要求2所述的阵列基板，其特征在于，所述公共电极所在的层与所述像素电极所在的层之间设有像素电极绝缘层。

5.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板的用于绑定驱动电路的绑定区域内的树脂介电层的厚度，小于其余区域内的树脂介电层的厚度。

6.根据权利要求5所述的阵列基板，其特征在于，所述绑定区域内设有用于与驱动电路绑定的绑定栅线和绑定数据线，所述绑定栅线与所述栅线同层设置，所述绑定数据线与所述数据线同层设置；且

所述绑定栅线的上方设有栅线连接过孔，所述栅线连接过孔穿透所述像素电极绝缘层、树脂介电层、钝化层和栅绝缘层；

所述绑定数据线的上方设有数据线连接过孔，所述数据线连接过孔穿透所述像素电极绝缘层、树脂介电层和钝化层。

7.根据权利要求6所述的阵列基板，其特征在于，

所述栅线连接过孔包括通过两次构图工艺形成的一级栅线连接过孔和二级栅线连接过孔，所述一级栅线连接过孔在一次构图工艺中通过穿透所述树脂介电层形成，所述二级栅线连接过孔在另一次构图工艺中通过穿透所述像素电极绝缘层、钝化层和栅绝缘层形成，且所述二级栅线连接过孔的径向尺寸大于所述一级栅线连接过孔的径向尺寸，所述二级栅线连接过孔套设在所述一级栅线连接过孔中；

所述数据线连接过孔包括通过两次构图工艺形成的一级数据线连接过孔和二级数据线连接过孔，所述一级数据线连接过孔在一次构图工艺中通过穿透所述树脂介电层形成，所述二级数据线连接过孔在另 一次构图工艺中通过穿透所述像素电极绝缘层和钝化层形成，且所述二级数据线连接过孔的径向尺寸大于所述一级数据线连接过孔的径向尺寸，所述二级数据线连接过孔套设在所述一级数据线连接过孔中。

8.根据权利要求1-4中任一项所述的阵列基板，其特征在于，所述树脂介电层与所述薄膜晶体管的源极和漏极所在的层之间设有钝化层，通过穿透所述树脂介电层和所述钝化层的介电-钝化层过孔所述像素电极和所述薄膜晶体管的漏极连接。

9.根据权利要求1-4中任一项所述的阵列基板，其特征在于，所述树脂介电层由正性感光树脂、负性感光树脂或非感光树脂制成。

10.根据权利要求9所述的阵列基板，其特征在于，在由正性感光树脂或负性感光树脂制成时，所述树脂介电层的厚度为2～5微米，在由非感光树脂制成时，所述树脂介电层的厚度为小于2微米。

11.根据权利要求10所述的阵列基板，其特征在于，在由非感光树脂制成时，所述树脂介电层的厚度为小于1.5微米。

12.一种液晶显示器件，其特征在于，包括壳体，所述壳体内设有背光模组，面对所述背光模组设有由如权利要求1-11中任一项所述的阵列基板和彩膜基板对盒形成的液晶面板。 

Images