CN101825814B - Tft-lcd阵列基板及其制造方法 - Google Patents

Tft-lcd阵列基板及其制造方法 Download PDF

Info

Publication number
CN101825814B
CN101825814B CN 200910078874 CN200910078874A CN101825814B CN 101825814 B CN101825814 B CN 101825814B CN 200910078874 CN200910078874 CN 200910078874 CN 200910078874 A CN200910078874 A CN 200910078874A CN 101825814 B CN101825814 B CN 101825814B
Authority
CN
China
Prior art keywords
pixel
electrode
tft
grid line
public electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910078874
Other languages
English (en)
Other versions
CN101825814A (zh
Inventor
黄应龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN 200910078874 priority Critical patent/CN101825814B/zh
Publication of CN101825814A publication Critical patent/CN101825814A/zh
Application granted granted Critical
Publication of CN101825814B publication Critical patent/CN101825814B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)

Abstract

本发明涉及一种TFT-LCD阵列基板及其制造方法。TFT-LCD阵列基板，包括形成在基板上的栅线和数据线，栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管，像素区域内形成有“U”型挡光结构，像素电极与栅线和薄膜晶体管的栅电极交叠。在像素区域的上部，像素电极与栅线和栅电极交叠，在形成存储电容的前提下，利用栅线和栅电极实现像素电极边缘漏光区域的遮挡；在像素区域的下部，像素电极与公共电极线交叠，采用相同的设计理念，利用公共电极线遮挡像素电极边缘漏光区域的方案。与采用“H”型挡光结构或“∏”型挡光结构的现有技术相比，本发明有效提高了像素区域的开口率，以19W为例，本发明开口率可增大2.5％左右。

Description

TFT-LCD阵列基板及其制造方法
技术领域
本发明涉及一种薄膜晶体管液晶显示器结构及其制造方法，尤其是一种TFT-LCD阵列基板及其制造方法。 
背景技术
在多种类型的平板显示器中，薄膜晶体管液晶显示器(Thin FilmTransistor Liquid Crystal Display，简称TFT-LCD)是得到广泛应用的一种。TFT-LCD的典型结构包括对盒在一起并在其中注入液晶的阵列基板和彩膜基板，阵列基板上形成有栅线、数据线、公共电极线以及以矩阵方式排列的薄膜晶体管和像素电极，彩膜基板(也称彩色滤光片)上形成有黑矩阵、彩色树脂和公共电极，工作时，阵列基板的像素电极与彩膜基板的公共电极之间形成电场，使液晶产生偏转，起到光开关作用，从而实现图像的显示。 
虽然彩膜基板的黑矩阵可以遮挡漏光，但为了获得高质量显示效果并增大开口率，现有技术均采用挡光条(shutter bar)设计。挡光条有两个作用：一个是挡光作用，另一个是作为公共电极线。目前，现有技术TFT-LCD阵列基板的挡光条结构主要包括“H”型挡光结构和“∏”型挡光结构。 
图12为现有技术TFT-LCD阵列基板采用“H”型挡光结构的平面图，所反映的是一个像素单元的结构，图中虚线表示对盒后黑矩阵的边缘。如图12所示，TFT-LCD阵列基板的主体结构包括栅线11、数据线12、像素电极13、公共电极线14和薄膜晶体管，相互垂直的栅线11和数据线12定义了像素区域，公共电极线14设置在像素区域的中部。在像素区域的上部，像素电极13与部分栅线11交叠，形成存储电容在栅线上(Cst on Gate)结构形式，这样可以增大开口率和便于维修。在像素区域的中部，横向设置的公共电极线14与像素电极13形成存储电容在公共电极线上(Cst on Common)结构形式，同时公共电极线14与两侧的挡光条形成“H”型结构。在像素区域的上部和下部，由于均需要黑矩阵来遮挡像素电极的边缘，且由于存在对盒误差，使该二个位置阵列基板的像素电极与彩膜基板的黑矩阵之间的交叠宽度均大于7μm。在像素区域的中部，由于公共电极线14与栅线11同层，为不透光的金属薄膜，因此该方案的开口率较低。 
图13为现有技术TFT-LCD阵列基板采用“∏”型挡光结构的平面图，所反映的是一个像素单元的结构，图中虚线表示对盒后黑矩阵的边缘。如图13所示，主体结构与图12所示结构相同，不同之处在于，公共电极线14采用“∏”型结构。相对于“H”型结构，“∏”型结构是将位于像素区域中部的公共电极线14移到了像素区域的上部，但在像素区域的上部，同样采用黑矩阵来遮挡像素电极的边缘，像素电极与黑矩阵之间的交叠宽度大于7μm，这种结构设计虽有利于对比度提高，但开口率与“H”型结构的开口率基本相当。 
发明内容
本发明的目的是提供一种TFT-LCD阵列基板及其制造方法，采用新型的挡光结构，有效增大开口率。 
为了实现上述目的，本发明提供了一种TFT-LCD阵列基板，包括形成在基板上的栅线和数据线，所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管，所述像素区域内形成有“U”型挡光结构，所述“U”型挡光结构包括公共电极线、第一挡光条和第二挡光条，公共电极线的两端分别连接第一挡光条和第二挡光条，在像素区域的上部，所述像素电极与栅线、薄膜晶体管的栅电极交叠，在像素区域的下部，像素电极完全覆盖公共电极线，且像素电极的下边缘位于栅线与公共电极线之间，在像素区域下部的栅线与公共电极线之间的距离为4.5μm～5.5μm，公共电极线的宽度为4.5μm～5.5μm。 
所述公共电极线与栅线平行，并位于像素区域的下部，所述第一挡光条 和第二挡光条与数据线平行，并位于所述公共电极线的两侧。 
在上述技术方案基础上，像素电极与栅线和薄膜晶体管的栅电极的交叠宽度为2.5μm～3.5μm。 
为了实现上述目的，本发明还提供了一种TFT-LCD阵列基板制造方法，包括： 
步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线、栅电极、公共电极线、第一挡光条和第二挡光条的图形，其中公共电极线、第一挡光条和第二挡光条为一体结构的“U”型挡光结构，公共电极线的两端分别连接第一挡光条和第二挡光条； 
步骤2、在完成步骤1的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，通过构图工艺形成包括有源层、数据线、漏电极、源电极和TFT沟道的图形； 
步骤3、在完成步骤2的基板上沉积钝化层，通过构图工艺形成包括钝化层过孔的图形，所述钝化层过孔位于漏电极的上方； 
步骤4、在完成步骤3的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极的图形，像素电极通过钝化层过孔与漏电极连接，且在像素区域的上部，像素电极与栅线和栅电极交叠，在像素区域的下部，像素电极完全覆盖公共电极线，且像素电极的下边缘位于栅线与公共电极线之间，所述公共电极线与栅线之间的距离为4.5μm～5.5μm，所述公共电极线的宽度为4.5μm～5.5μm。 
所述公共电极线位于像素区域的下部并与栅线平行，所述第一挡光条和第二挡光条与栅线垂直并位于所述公共电极线的两侧，所述公共电极线的两端分别连接第一挡光条和第二挡光条，形成“U”型挡光结构。 
在上述技术方案基础上，所述像素电极与栅线和栅电极的交叠宽度为2.5μm～3.5μm。 
本发明提供了一种TFT-LCD阵列基板及其制造方法，是一种通过设置“U”型挡光结构，在不影响显示质量的前提下有效提高像素开口率的技术方案。在像素区域的上部，像素电极与部分栅线和栅电极交叠，在形成存储电容和实现像素维修的前提下，利用栅线和栅电极实现像素电极边缘漏光区域的遮挡；在像素区域的下部，像素电极与公共电极线交叠，采用相同的设计理念，利用公共电极线遮挡像素电极边缘漏光区域的方案。与现有技术采用“H”型挡光结构或“∏”型挡光结构的TFT-LCD阵列基板相比，本发明技术方案有效提高了像素区域的开口率，以19W为例，本发明开口率可增大2.5％左右。增加开口率可增大像素的透光区域，有利于提高显示亮度，在相同亮度条件下，则有利于降低背光源的功耗。此外，本发明仍可采用四次构图工艺或五次构图工艺，没有增加工艺流程和变更工艺条件，“U”型挡光结构具有结构简单、便于实现等优点，可以保证TFT-LCD阵列基板的显示质量。 
附图说明
图1为本发明TFT-LCD阵列基板的平面图； 
图2为图1中A1-A1向的剖面图； 
图3为本发明TFT-LCD阵列基板第一次构图工艺后的平面图； 
图4为图3中A2-A2向的剖面图； 
图5为本发明TFT-LCD阵列基板第二次构图工艺后的平面图； 
图6为图5中A3-A3向的剖面图； 
图7为本发明TFT-LCD阵列基板第三次构图工艺后的平面图； 
图8为图7中A4-A4向的剖面图； 
图9为本发明TFT-LCD阵列基板制造方法的流程图； 
图10为本发明TFT-LCD阵列基板制造方法第一实施例的流程图； 
图11为本发明TFT-LCD阵列基板制造方法第二实施例的流程图； 
图12为现有技术TFT-LCD阵列基板采用“H”型挡光结构的平面图； 
图13为现有技术TFT-LCD阵列基板采用“∏”型挡光结构的平面图。 
附图标记说明： 
1-基板；        2-栅电极；          3-栅绝缘层； 
4-半导体层；    5-掺杂半导体层；    6-源电极； 
7-漏电极；        8-钝化层；        9-钝化层过孔； 
11-栅线；         12-数据线；       13-像素电极； 
14-公共电极线；   15-第一挡光条；   16-第二挡光条。 
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。 
图1为本发明TFT-LCD阵列基板的平面图，所反映的是一个像素单元的结构，图2为图1中A1-A1向的剖面图。如图1和图2所示，本发明TFT-LCD阵列基板的主体结构包括形成在基板1上的栅线11、数据线12、像素电极13、公共电极线14和薄膜晶体管，相互垂直的栅线11和数据线12定义了像素区域，薄膜晶体管和像素电极13形成在像素区域内，栅线11用于向薄膜晶体管提供开启信号，数据线12用于向像素电极13提供数据信号，横向设置的公共电极线14一方面用于与像素电极13构成存储电容，另一方面用于与竖直设置的第一挡光条15和第二挡光条16构成“U”型的挡光结构。具体地，薄膜晶体管包括栅电极2、栅绝缘层3、半导体层4、掺杂半导体层5、源电极6、漏电极7和钝化层8，栅电极2形成在基板1上，并与栅线11连接；栅绝缘层3形成在栅电极2和栅线11上并覆盖整个基板1，半导体层4和掺杂半导体层5组成有源层，形成在栅绝缘层3上并位于栅电极2的上方；源电极6和漏电极7形成在有源层上，源电极6的一端位于栅电极2的上方，另一端与数据线12连接，漏电极7的一端位于栅电极2的上方，另一端与像素电极13连接，源电极6与漏电极7之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层被完全刻蚀掉，并刻蚀掉部分厚度的半导体层，使TFT沟道区域的半导体层暴露出来；钝化层8形成在数据线12、源电极6和漏电极7上并覆盖整个基板1，在漏电极7位置开设有使漏电极7与像素电极13连接的钝化层过孔9。公共电极线14、第一挡光条15和第二挡光条16与栅线11同层设置，形成在基板1上，在一个像素区域内，公共电极线14与栅线11 平行，并位于栅线11的上侧，第一挡光条15和第二挡光条16与数据线12平行，第一挡光条15位于像素区域的左侧，并靠近像素区域左侧的数据线12，第二挡光条16位于像素区域的右侧，并靠近像素区域右侧的数据线12，公共电极线14的两端分别连接第一挡光条15和第二挡光条16，使一体结构的公共电极线14、第一挡光条15和第二挡光条16构成“U”型的挡光结构。在像素区域的下部，像素电极13完全覆盖公共电极线14，使像素电极13与公共电极线14形成存储电容在公共电极线上(Cst on Common)结构形式；在像素区域的中部，像素电极13与部分第一挡光条15和部分第二挡光条16交叠；在像素区域的上部，一方面像素电极13与部分栅线11交叠，另一方面像素电极13与部分栅电极2交叠，在形成存储电容在栅线上(Cst on Gate)结构形式的同时，利用栅线11和栅电极2来挡光，有效增大开口率。 
发明人深入研究表明，像素电极的边缘存在漏光区域，通常漏光区域的宽度为1.5μm～2.5μm。目前，现有技术TFT-LCD阵列基板中，无论是采用“H”型挡光结构还是“∏”型挡光结构，这部分漏光区域均采用彩膜基板上黑矩阵来遮挡。当采用黑矩阵来遮挡这部分漏光区域时，考虑到对盒误差，要求黑矩阵与像素电极的交叠宽度大于对盒误差(7μm左右)，因此导致黑矩阵尺寸增大，降低了显示区域的面积，开口率降低。为此，本发明提供了一种利用栅线和栅电极遮挡像素电极边缘漏光区域的技术方案。如图1和图2所示，图中虚线表示对盒后黑矩阵的边缘，包括内边缘和外边缘。在像素区域的上部，像素电极13同时与部分栅线11和栅电极2交叠，交叠宽度可以为2.5μm～3.5μm，一方面可以形成存储电容，另一方面可以增大开口率，再一方面可以实现像素的维修。由于栅线和栅电极与像素电极均形成在TFT-LCD阵列基板上，相互之间的位置精度较高，栅线和栅电极与像素电极之间2.5μm～3.5μm的交叠宽度可以完全遮挡住像素电极边缘1.5μm～2.5μm的漏光区域，因此本发明的技术方案利用栅线和栅电极代替了黑矩阵实现像素电极边缘漏光区域的遮挡。这样，由于不再需要黑矩阵遮挡漏光区域， 不再需要考虑7μm左右的对盒误差，因此有效减小了黑矩阵的尺寸，增大开口率。实际应用中，以19W为例，像素电极与栅线和栅电极之间的交叠宽度优选为3.0μm～3.3μm，黑矩阵上部内边缘17可以设置成与栅线和栅电极的下侧齐边；而现有技术“H”型挡光结构或“∏”型挡光结构的TFT-LCD阵列基板中，因为要考虑7μm左右的对盒误差，黑矩阵上部内边缘17与栅线和栅电极下侧边缘之间的距离至少大于7μm。因此与现有结构相比，本发明技术方案中黑矩阵上部内边缘17可以至少上移7μm，即在像素区域的上部，本发明的开口区域增加了至少7μm的宽度。在像素区域的下部，由于像素电极13与公共电极线14交叠，像素电极13的下边缘位于栅线11与公共电极线14之间，因此可以采用相同的设计理念，利用公共电极线遮挡像素电极边缘漏光区域的方案。本发明技术方案中，栅线11与公共电极线14之间的距离可以设置为4.5μm～5.5μm，公共电极线14的宽度可以设置为4.5μm～5.5μm。实际应用中，以19W为例，栅线11与公共电极线14之间的距离优选为5μm，公共电极线14的宽度优选为5μm，因此本发明黑矩阵下部内边缘18可以设置成与公共电极线14齐边，黑矩阵与像素电极的交叠宽度满足7μm的对盒误差，黑矩阵下部内边缘18与栅线上侧边缘之间的距离为10μm。而现有“H”型挡光结构或“∏”型挡光结构的TFT-LCD阵列基板中，同样因为要考虑7μm左右的对盒误差，黑矩阵下部内边缘18与栅线上侧边缘之间的距离至少大于7μm。因此与现有结构相比，本发明黑矩阵下部内边缘18最多上移3μm，即在像素区域的下部，本发明的开口区域减小了最多3μm的宽度。最后综合像素区域的上部和下部，仍以19W为例，与现有技术“H”型挡光结构或“∏”型挡光结构的TFT-LCD阵列基板相比，本发明技术方案的开口区域至少增加了4μm的宽度，开口率增大2.5％左右。 
图3～图8为本发明TFT-LCD阵列基板制造过程的示意图，可以进一步说明本发明的技术方案，在以下说明中，本发明所称的构图工艺包括光刻胶涂覆、掩模、曝光、刻蚀、光刻胶剥离等工艺，光刻胶以正性光刻胶为例。 
图3为本发明TFT-LCD阵列基板第一次构图工艺后的平面图，所反映的是一个像素单元的结构，图4为图3中A2-A2向的剖面图。首先采用磁控溅射或热蒸发的方法，在基板1(如玻璃基板或石英基板)上沉积一层栅金属薄膜，栅金属薄膜可以采用单层薄膜，也可以采用由多层金属薄膜构成的复合薄膜。采用普通掩模板对栅金属薄膜进行构图，在基板1上形成包括栅线11、栅电极2、公共电极线14、第一挡光条15和第二挡光条16的图形，如图3和图4所示。其中，公共电极线14与栅线11平行，并位于栅线11的上侧，第一挡光条15和第二挡光条16与栅线11垂直，第一挡光条15位于像素区域的左侧，第二挡光条16位于像素区域的右侧，公共电极线14的两端分别连接第一挡光条15和第二挡光条16，使一体结构的公共电极线14、第一挡光条15和第二挡光条16构成“U”型的挡光结构。此外，左右相邻像素区域的公共电极线14通过“U”型的挡光结构两侧的连接条相互连接。 
图5为本发明TFT-LCD阵列基板第二次构图工艺后的平面图，所反映的是一个像素单元的结构，图6为图5中A3-A3向的剖面图。在完成上述结构图形的基板上，首先采用等离子体增强化学气相沉积(简称PECVD)方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜，然后采用磁控溅射或热蒸发的方法，沉积一层源漏金属薄膜。栅绝缘层可以采用氧化物、氮化物或氧氮化合物，源漏金属薄膜可以采用单层薄膜，也可以采用由多层金属薄膜构成的复合薄膜。采用半色调或灰色调掩模板通过构图工艺形成有源层、数据线12、源电极6、漏电极7和TFT沟道区域图形，如图5和图6所示。其中，栅绝缘层3覆盖整个基板1，半导体层4和掺杂半导体层5组成有源层，形成在栅绝缘层3并位于栅电极2的上方，源电极6和漏电极7形成在有源层上，源电极6的一端位于栅电极2的上方，另一端与数据线12连接，漏电极7的一端位于栅电极2的上方，与源电极6相对设置，源电极6与漏电极7之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层被完全刻蚀掉，并刻蚀掉部分厚度的半导体层，使TFT沟道区域的半导体层暴露出来。 
本发明第二次构图工艺是一种采用多步刻蚀方法的构图工艺，通过一次构图工艺形成有源层、数据线、源电极、漏电极和TFT沟道区域图形，工艺过程具体为：首先在源漏金属薄膜上涂覆一层光刻胶，采用半色调或灰色调掩模板对光刻胶进行曝光，使光刻胶形成完全曝光区域、未曝光区域和半曝光区域，其中未曝光区域对应于数据线、源电极和漏电极图形所在区域，半曝光区域对应于源电极与漏电极之间TFT沟道区域图形所在区域，完全曝光区域对应于上述图形以外的区域。显影处理后，未曝光区域的光刻胶厚度没有变化，形成光刻胶完全保留区域，完全曝光区域的光刻胶被完全去除，形成光刻胶完全去除区域，半曝光区域的光刻胶厚度变薄，形成光刻胶半保留区域。通过第一次刻蚀工艺完全刻蚀掉完全曝光区域的源漏金属薄膜、掺杂半导体薄膜和半导体薄膜，形成包括有源层和数据线的图形。通过灰化工艺去除半曝光区域的光刻胶，暴露出该区域的源漏金属薄膜。通过第二次刻蚀工艺完全刻蚀掉半曝光区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，使该区域的半导体薄膜暴露出来，形成包括源电极、漏电极和TFT沟道区域的图形。最后剥离剩余的光刻胶，完成本发明TFT-LCD阵列基板第二次构图工艺。本次构图工艺后，栅线11和数据线12限定了像素区域，数据线12位于第一挡光条15或第二挡光条16的外侧，数据线12的下方保留有掺杂半导体薄膜和半导体薄膜。 
图7为本发明TFT-LCD阵列基板第三次构图工艺后的平面图，所反映的是一个像素单元的结构，图8为图7中A4-A4向的剖面图。在完成上述结构图形的基板上，采用PECVD方法沉积一层钝化层8。钝化层8可以采用氧化物、氮化物或氧氮化合物。采用普通掩模板对钝化层进行构图，形成钝化层过孔9，钝化层过孔9位于漏电极7的上方，如图7和图8所示。本构图工艺中，还同时形成有栅线接口区域(栅线PAD)的栅线接口过孔和数据线接口区域(数据线PAD)的数据线接口过孔等图形，通过构图工艺形成栅线接口过孔和数据线接口过孔图形的工艺已广泛应用于目前的构图工艺中。 
最后，在完成上述结构图形的基板上，采用磁控溅射或热蒸发的方法，沉积透明导电薄膜，透明导电薄膜可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料，也可以采用其它金属及金属氧化物。采用普通掩模板通过构图工艺形成包括像素电极13的图形，像素电极13形成在像素区域内，通过钝化层过孔9与漏电极7连接，在像素区域的上部，像素电极13与部分栅线11和栅电极2交叠，一方面形成存储电容在栅线上结构形式，另一方面，栅线11和栅电极2可以遮挡像素电极13边缘的漏光区域；在像素区域的下部，像素电极13完全覆盖公共电极线14，使像素电极13与公共电极线14形成存储电容在公共电极线上结构形式；在像素区域的中部，像素电极13与部分第一挡光条15和部分第二挡光条16交叠，如图1和图2所示。实际应用中，在像素区域的上部，像素电极与栅线和栅电极的交叠宽度可以为2.5μm～3.5μm，优选地，交叠宽度为3.0μm～3.3μm，使对盒后彩膜基板上黑矩阵的上部内侧边缘位于栅线和栅电极的边缘位置；在像素区域的下部，栅线与公共电极线之间的距离可以为4.5μm～5.5μm，公共电极线的宽度可以为4.5μm～5.5μm，优选地，栅线与公共电极线之间的距离为5μm，公共电极线的宽度为5μm，使对盒后彩膜基板上黑矩阵的下部内侧边缘位于公共电极线的边缘位置。 
以上所说明的四次构图工艺仅仅是制备本发明TFT-LCD阵列基板的一种实现方法，实际使用中还可以通过增加构图工艺次数、选择不同的材料或材料组合来实现本发明。例如，本发明TFT-LCD阵列基板第二次构图工艺可以由二个采用普通掩模板的构图工艺完成，即通过一次采用普通掩模板的构图工艺形成有源层图形，通过另一次采用普通掩模板的构图工艺形成数据线、源电极、漏电极和TFT沟道区域图形。工艺过程具体为：首先采用PECVD方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜；然后采用普通掩模板通过构图工艺形成包括有源层的图形，有源层包括半导体层和掺杂半导体层，形成在栅绝缘层并位于栅电极的上方；之后采用磁控溅射或热蒸发的方 法，沉积一层源漏金属薄膜；然后采用普通掩模板通过构图工艺形成包括数据线、源电极、漏电极和TFT沟道区域的图形，源电极的一端位于有源层上，另一端与数据线连接，漏电极的一端位于有源层上，与源电极相对设置，源电极与漏电极之间形成TFT沟道区域，TFT沟道区域的掺杂半导体层被完全刻蚀掉，并刻蚀掉部分厚度的半导体层，使TFT沟道区域的半导体层暴露出来。本次构图工艺后，数据线的下方只有栅绝缘层。 
本发明提供了一种TFT-LCD阵列基板，是一种通过设置“U”型挡光结构，在不影响显示质量的前提下有效提高像素开口率的技术方案。在像素区域的上部，像素电极与部分栅线和栅电极交叠，在形成存储电容和实现像素维修的前提下，利用栅线和栅电极实现像素电极边缘漏光区域的遮挡；在像素区域的下部，像素电极与公共电极线交叠，采用相同的设计理念，利用公共电极线遮挡像素电极边缘漏光区域的方案。与采用“H”型挡光结构或“∏”型挡光结构的现有TFT-LCD阵列基板相比，本发明技术方案有效提高了像素区域的开口率，以19W为例，本发明开口率可增大2.5％左右。此外，本发明制备TFT-LCD阵列基板仍可采用四次构图工艺或五次构图工艺，“U”型挡光结构具有结构简单、便于实现等优点，可以保证TFT-LCD阵列基板的显示质量。 
图9为本发明TFT-LCD阵列基板制造方法的流程图，包括： 
步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线、栅电极、公共电极线、第一挡光条和第二挡光条的图形，其中公共电极线、第一挡光条和第二挡光条为一体结构的“U”型挡光结构； 
步骤2、在完成步骤1的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，通过构图工艺形成包括有源层、数据线、漏电极、源电极和TFT沟道的图形； 
步骤3、在完成步骤2的基板上沉积钝化层，通过构图工艺形成包括钝化层过孔的图形，所述钝化层过孔位于漏电极的上方； 
步骤4、在完成步骤3的基板上沉积透明导电薄膜，通过构图工艺形成 包括像素电极的图形，像素电极通过钝化层过孔与漏电极连接，且在像素区域的上部，像素电极与栅线和栅电极交叠。 
本发明提供了一种TFT-LCD阵列基板制造方法，通过在像素区域内形成“U”型挡光结构，且在像素区域的上部，像素电极与部分栅线和栅电极交叠，在形成存储电容和实现像素维修的前提下，利用栅线和栅电极实现像素电极边缘漏光区域的遮挡。与现有技术采用“H”型挡光结构或“∏”型挡光结构的TFT-LCD阵列基板相比，本发明技术方案有效提高了像素区域的开口率，以19W为例，本发明开口率可增大2.5％左右。此外，本发明制备TFT-LCD阵列基板仍可采用四次构图工艺或五次构图工艺，“U”型挡光结构具有结构简单、便于实现等优点，可以保证TFT-LCD阵列基板的显示质量。 
本发明步骤1中，首先采用磁控溅射或热蒸发的方法，在基板上沉积一层栅金属薄膜，栅金属薄膜可以采用单层薄膜，也可以采用由多层金属薄膜构成的复合薄膜。采用普通掩模板对栅金属薄膜进行构图，在基板上形成包括栅线、栅电极、公共电极线、第一挡光条和第二挡光条的图形。其中，公共电极线与栅线平行，并位于栅线的上侧，第一挡光条和第二挡光条与栅线垂直，第一挡光条位于像素区域的左侧，第二挡光条位于像素区域的右侧，即第一挡光条和第二挡光条分别位于公共电极线的两侧，公共电极线的两端分别连接第一挡光条和第二挡光条，使一体结构的公共电极线、第一挡光条和第二挡光条构成“U”型的挡光结构，本步骤完成后的像素结构如图3和图4所示。此外，公共电极线与栅线之间的距离可以为4.5μm～5.5μm，公共电极线的宽度可以为4.5μm～5.5μm，优选地，公共电极线与栅线之间的距离为5μm，公共电极线的宽度为5μm。 
图10为本发明TFT-LCD阵列基板制造方法第一实施例的流程图，在图9所示技术方案中，所述步骤2包括： 
步骤11、在完成步骤1的基板上，采用等离子体增强化学气相沉积方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜； 
步骤12、在完成步骤11的基板上，采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜； 
步骤13、在源漏金属薄膜上涂覆一层光刻胶； 
步骤14、采用半色调或灰色调掩模板曝光，使光刻胶形成光刻胶完全保留区域、光刻胶完全去除区域和光刻胶半保留区域，光刻胶完全保留区域对应于数据线、源电极和漏电极图形所在区域，光刻胶半保留区域对应于源电极与漏电极之间TFT沟道区域图形所在区域，光刻胶完全去除区域对应于上述图形以外的区域；显影处理后，光刻胶完全保留区域的光刻胶厚度没有变化，光刻胶完全去除区域的光刻胶被完全去除，光刻胶半保留区域的光刻胶厚度变薄； 
步骤15、通过第一次刻蚀工艺完全刻蚀掉光刻胶完全去除区域的源漏金属薄膜、掺杂半导体薄膜和半导体薄膜，形成包括有源层和数据线的图形； 
步骤16、通过灰化工艺去除光刻胶半保留区域的光刻胶，暴露出该区域的源漏金属薄膜； 
步骤17、通过第二次刻蚀工艺完全刻蚀掉半曝光区域的源漏金属薄膜和掺杂半导体薄膜，并刻蚀掉部分厚度的半导体薄膜，使该区域的半导体薄膜暴露出来，形成包括源电极、漏电极和TFT沟道区域的图形； 
步骤18、剥离剩余的光刻胶。 
本实施例是一种采用半色调或灰色调掩模板通过一次构图工艺同时形成有源层、数据线、源电极、漏电极和TFT沟道区域图形的技术方案，本步骤完成后的像素结构如图5和图6所示。 
图11为本发明TFT-LCD阵列基板制造方法第二实施例的流程图，在图9所示技术方案中，所述步骤2包括： 
步骤21、在完成步骤1的基板上，采用等离子体增强化学气相沉积方法，依次沉积栅绝缘层、半导体薄膜和掺杂半导体薄膜； 
步骤22、采用普通掩模板通过构图工艺形成包括有源层的图形； 
步骤23、在完成步骤22的基板上，采用磁控溅射或热蒸发的方法，沉积源漏金属薄膜； 
步骤24、采用普通掩模板通过构图工艺形成包括数据线、源电极、漏电极和TFT沟道区域的图形。 
本实施例是一种采用二个普通掩模板的构图工艺，即通过一次采用普通掩模板的构图工艺形成有源层图形，通过另一次采用普通掩模板的构图工艺形成数据线、源电极、漏电极和TFT沟道区域图形。 
本发明步骤3中，采用PECVD方法沉积一层钝化层，采用普通掩模板对钝化层进行构图，形成钝化层过孔，钝化层过孔位于漏电极的上方。本步骤完成后的像素结构如图7和图8所示。 
本发明步骤4中，采用磁控溅射或热蒸发的方法，沉积透明导电薄膜，采用普通掩模板通过构图工艺形成包括像素电极的图形，像素电极形成在像素区域内，通过钝化层过孔与漏电极连接，在像素区域的上部，像素电极与部分栅线和栅电极交叠，一方面形成存储电容在栅线上结构形式，另一方面，栅线和栅电极可以遮挡像素电极边缘的漏光区域；在像素区域的下部，像素电极完全覆盖公共电极线，使像素电极与公共电极线形成存储电容在公共电极线上结构形式；在像素区域的中部，像素电极与部分第一挡光条和部分第二挡光条交叠。实际应用中，在像素区域的上部，像素电极与栅线和栅电极的交叠宽度可以为2.5μm～3.5μm，优选地，交叠宽度为3.0μm～3.3μm，使对盒后彩膜基板上黑矩阵的上部内侧边缘位于栅线和栅电极的边缘位置；在像素区域的下部，黑矩阵的下部内侧边缘位于公共电极线的边缘位置。 
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。 

Claims (6)

1.一种TFT-LCD阵列基板，包括形成在基板上的栅线和数据线，所述栅线和数据线限定的像素区域内形成像素电极和薄膜晶体管，其特征在于，所述像素区域内形成有“U”型挡光结构，所述“U”型挡光结构包括公共电极线、第一挡光条和第二挡光条，公共电极线的两端分别连接第一挡光条和第二挡光条，在像素区域的上部，所述像素电极与栅线、薄膜晶体管的栅电极交叠，在像素区域的下部，像素电极完全覆盖公共电极线，且像素电极的下边缘位于栅线与公共电极线之间，在像素区域下部的栅线与公共电极线之间的距离为4.5μm～5.5μm，公共电极线的宽度为4.5μm～5.5μm。
2.根据权利要求1所述的TFT-LCD阵列基板，其特征在于，所述公共电极线与栅线平行，并位于像素区域的下部，所述第一挡光条和第二挡光条与数据线平行，并位于所述公共电极线的两侧。
3.根据权利要求1～2中任一权利要求所述的TFT-LCD阵列基板，其特征在于，像素电极与栅线和薄膜晶体管的栅电极的交叠宽度为2.5μm～3.5μm。
4.一种TFT-LCD阵列基板制造方法，其特征在于，包括：
步骤1、在基板上沉积栅金属薄膜，通过构图工艺形成包括栅线、栅电极、公共电极线、第一挡光条和第二挡光条的图形，其中公共电极线、第一挡光条和第二挡光条为一体结构的“U”型挡光结构，公共电极线的两端分别连接第一挡光条和第二挡光条；
步骤2、在完成步骤1的基板上沉积栅绝缘层、半导体薄膜、掺杂半导体薄膜和源漏金属薄膜，通过构图工艺形成包括有源层、数据线、漏电极、源电极和TFT沟道的图形；
步骤3、在完成步骤2的基板上沉积钝化层，通过构图工艺形成包括钝化层过孔的图形，所述钝化层过孔位于漏电极的上方；
步骤4、在完成步骤3的基板上沉积透明导电薄膜，通过构图工艺形成包括像素电极的图形，像素电极通过钝化层过孔与漏电极连接，且在像素区域的上部，像素电极与栅线和栅电极交叠，在像素区域的下部，像素电极完全覆盖公共电极线，且像素电极的下边缘位于栅线与公共电极线之间，所述公共电极线与栅线之间的距离为4.5μm～5.5μm，所述公共电极线的宽度为4.5μm～5.5μm。
5.根据权利要求4所述的TFT-LCD阵列基板制造方法，其特征在于，所述公共电极线位于像素区域的下部并与栅线平行，所述第一挡光条和第二挡光条与栅线垂直并位于所述公共电极线的两侧，所述公共电极线的两端分别连接第一挡光条和第二挡光条，形成“U”型挡光结构。
6.根据权利要求4或5所述的TFT-LCD阵列基板制造方法，其特征在于，所述像素电极与栅线和栅电极的交叠宽度为2.5μm～3.5μm。
CN 200910078874 2009-03-04 2009-03-04 Tft-lcd阵列基板及其制造方法 Active CN101825814B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910078874 CN101825814B (zh) 2009-03-04 2009-03-04 Tft-lcd阵列基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910078874 CN101825814B (zh) 2009-03-04 2009-03-04 Tft-lcd阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN101825814A CN101825814A (zh) 2010-09-08
CN101825814B true CN101825814B (zh) 2012-05-30

Family

ID=42689795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910078874 Active CN101825814B (zh) 2009-03-04 2009-03-04 Tft-lcd阵列基板及其制造方法

Country Status (1)

Country Link
CN (1) CN101825814B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103185997B (zh) * 2011-12-30 2016-05-18 上海天马微电子有限公司 像素结构及薄膜晶体管阵列基板
CN103278990B (zh) 2013-05-28 2017-08-25 京东方科技集团股份有限公司 像素结构及液晶面板
CN103715206A (zh) * 2013-12-31 2014-04-09 信利半导体有限公司 一种像素单元、阵列基板及显示面板
CN105487306A (zh) * 2015-12-25 2016-04-13 南京中电熊猫液晶显示科技有限公司 一种曲面液晶面板
CN106125436B (zh) * 2016-08-31 2019-09-20 京东方科技集团股份有限公司 一种阵列基板、显示面板及制作方法
CN106707596A (zh) * 2016-12-22 2017-05-24 深圳市华星光电技术有限公司 显示面板及显示装置
CN108803120B (zh) * 2017-04-26 2023-12-29 群创光电股份有限公司 液晶显示装置
CN107958922B (zh) * 2017-12-11 2020-06-30 京东方科技集团股份有限公司 显示基板及其制造方法、显示面板
CN108039339A (zh) 2017-12-21 2018-05-15 惠科股份有限公司 阵列基板的制作方法、阵列基板和液晶显示面板
TWI647525B (zh) * 2018-03-05 2019-01-11 友達光電股份有限公司 畫素結構
CN114863822A (zh) * 2018-05-16 2022-08-05 群创光电股份有限公司 显示设备
CN108919566B (zh) * 2018-07-18 2021-05-11 Tcl华星光电技术有限公司 用于液晶显示器的液晶分子层及液晶显示器
CN108957892B (zh) 2018-08-31 2020-12-04 武汉华星光电技术有限公司 液晶显示面板
CN111708234A (zh) * 2020-06-08 2020-09-25 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN111624823A (zh) * 2020-06-28 2020-09-04 京东方科技集团股份有限公司 用于tn型显示面板的像素结构、阵列衬底和tn型显示面板
CN113946074B (zh) 2020-07-17 2023-04-07 合肥京东方显示技术有限公司 显示面板和显示装置
CN116661202A (zh) * 2022-02-18 2023-08-29 成都中电熊猫显示科技有限公司 阵列基板以及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1873509A (zh) * 2005-06-03 2006-12-06 奇美电子股份有限公司 液晶显示器及其薄膜晶体管基板的制造方法
CN1945838A (zh) * 2006-10-27 2007-04-11 京东方科技集团股份有限公司 一种tft lcd阵列基板结构及其制造方法
CN1963645A (zh) * 2006-11-29 2007-05-16 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器结构
CN101126874A (zh) * 2006-08-16 2008-02-20 三星电子株式会社 具有浮动电极的液晶显示面板
CN201097058Y (zh) * 2007-10-18 2008-08-06 上海广电光电子有限公司 液晶显示tft基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1873509A (zh) * 2005-06-03 2006-12-06 奇美电子股份有限公司 液晶显示器及其薄膜晶体管基板的制造方法
CN101126874A (zh) * 2006-08-16 2008-02-20 三星电子株式会社 具有浮动电极的液晶显示面板
CN1945838A (zh) * 2006-10-27 2007-04-11 京东方科技集团股份有限公司 一种tft lcd阵列基板结构及其制造方法
CN1963645A (zh) * 2006-11-29 2007-05-16 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器结构
CN201097058Y (zh) * 2007-10-18 2008-08-06 上海广电光电子有限公司 液晶显示tft基板

Also Published As

Publication number Publication date
CN101825814A (zh) 2010-09-08

Similar Documents

Publication Publication Date Title
CN101825814B (zh) Tft-lcd阵列基板及其制造方法
US7477345B2 (en) Liquid crystal display and method for manufacturing the same
US10303021B2 (en) BOA liquid crystal display panel and manufacturing method thereof
US10146078B2 (en) Liquid crystal display panel and array substrate of the same
CN101887897B (zh) Tft-lcd阵列基板及其制造方法
CN100587571C (zh) 一种薄膜晶体管在彩膜之上的液晶显示器件及其制造方法
US8305528B2 (en) Liquid crystal display and manufacturing method thereof
WO2016145708A1 (zh) Coa型液晶面板的制作方法及coa型液晶面板
CN101825815B (zh) Tft-lcd阵列基板及其制造方法
CN102645799B (zh) 一种液晶显示器件、阵列基板和彩膜基板及其制造方法
CN101825816A (zh) Tft-lcd阵列基板及其制造方法
CN101807549B (zh) Tft-lcd阵列基板及其制造方法
CN102629046A (zh) 阵列基板及其制造方法、液晶显示器件
CN100592176C (zh) 面内切换模式液晶显示器件及其制造方法
CN102012589B (zh) Tft-lcd阵列基板及其制造方法
CN101807584B (zh) Tft-lcd阵列基板及其制造方法
CN106353944A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN101814511B (zh) Tft-lcd阵列基板及其制造方法
CN102466936A (zh) 阵列基板、液晶显示器及阵列基板的制造方法
KR100537020B1 (ko) Ips모드박막트랜지스터용액정표시소자제조방법
US8304768B2 (en) Thin film transistor array substrate and method for manufacturing the same
CN103137555A (zh) 薄膜晶体管液晶显示器件及其制造方法
WO2016161700A1 (zh) 一种薄膜晶体管阵列基板及其制造方法
KR20030026088A (ko) 기판 흡착용 진공 척 구조
CN202183002U (zh) 阵列基板及液晶显示器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20150629

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20150629

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150629

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.